JPH06152240A - 電圧制御型発振器 - Google Patents
電圧制御型発振器Info
- Publication number
- JPH06152240A JPH06152240A JP4293172A JP29317292A JPH06152240A JP H06152240 A JPH06152240 A JP H06152240A JP 4293172 A JP4293172 A JP 4293172A JP 29317292 A JP29317292 A JP 29317292A JP H06152240 A JPH06152240 A JP H06152240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit section
- voltage
- controlled oscillator
- circuit board
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高周波特性に優れ、小型でしかも相互干渉
を減少させる、さらに製造工程が簡略化された電圧制御
型発振器を提供する。 【構成】 共振回路部１１を構成するストリップライン
２１を多層回路基板２の内部配置し、主に高周波動作す
る電圧制御回路部１０を多層回路基板２の一方主面に配
置し、ローパスフィルタ１４及びＰＬＬ回路部１３とを
含むデジタル動作する制御回路部１５を多層回路基板２
の他方主面に配置して成り、各回路部が基板２内部の配
線パターン２４、ビアホール２５又は表面配線パターン
２６、２７を介して電気的に接続されている電圧制御型
発振器。
を減少させる、さらに製造工程が簡略化された電圧制御
型発振器を提供する。 【構成】 共振回路部１１を構成するストリップライン
２１を多層回路基板２の内部配置し、主に高周波動作す
る電圧制御回路部１０を多層回路基板２の一方主面に配
置し、ローパスフィルタ１４及びＰＬＬ回路部１３とを
含むデジタル動作する制御回路部１５を多層回路基板２
の他方主面に配置して成り、各回路部が基板２内部の配
線パターン２４、ビアホール２５又は表面配線パターン
２６、２７を介して電気的に接続されている電圧制御型
発振器。
Description
【０００１】
【産業上の利用分野】本発明は、ストリップラインから
成る共振回路部と発振回路部とローパスフィルタ及びＰ
ＬＬ回路部とを含む制御回路部とから構成された電圧制
御型発振器に関するものである。
成る共振回路部と発振回路部とローパスフィルタ及びＰ
ＬＬ回路部とを含む制御回路部とから構成された電圧制
御型発振器に関するものである。
【０００２】
【従来の技術】通信機器などに多用されている高周波発
振する電圧制御型発振器は、ＭＨｚ帯以上で動作する高
周波回路部、例えば共振回路部、発振回路部と、それ以
下の周波数で動作する制御回路部、例えばＰＬＬ回路
部、ローパスフィルタ部などとから構成されており、こ
の高周波回路部と制御回路部とが隣接した場合、相互に
信号が干渉しあうという不具合が発生することが知られ
ていた。
振する電圧制御型発振器は、ＭＨｚ帯以上で動作する高
周波回路部、例えば共振回路部、発振回路部と、それ以
下の周波数で動作する制御回路部、例えばＰＬＬ回路
部、ローパスフィルタ部などとから構成されており、こ
の高周波回路部と制御回路部とが隣接した場合、相互に
信号が干渉しあうという不具合が発生することが知られ
ていた。
【０００３】これを最小限に抑えるためには、単板の誘
電体基板で構成する場合には、両回路部間の距離をあけ
て用いられていた。しかし、この方法では、回路基板が
大型化してしまう。
電体基板で構成する場合には、両回路部間の距離をあけ
て用いられていた。しかし、この方法では、回路基板が
大型化してしまう。
【０００４】これを解決するために、例えば、高周波回
路部とその周辺回路部をそれぞれ別の基板に搭載し、夫
々の基板をリード線又は専用ピンなどの導通手段で互い
に接続していた（特開昭63-283093 号など）。
路部とその周辺回路部をそれぞれ別の基板に搭載し、夫
々の基板をリード線又は専用ピンなどの導通手段で互い
に接続していた（特開昭63-283093 号など）。
【０００５】具体的には、ストリップラインから成る共
振回路部及び発振回路部は、ストリップラインを形成す
るために所定誘電率のセラミック基板を用いて、さら
に、制御回路部であるＰＬＬ回路部を構成するＰＬＬ−
ＩＣ、ローパスフィルタを多層化されたガラスエポキシ
基板を用いていた。このようにすれば、所定誘電率のセ
ラミック基板を利用して、安定した特性のストリップラ
インを含む共振回路部を形成することができる。
振回路部及び発振回路部は、ストリップラインを形成す
るために所定誘電率のセラミック基板を用いて、さら
に、制御回路部であるＰＬＬ回路部を構成するＰＬＬ−
ＩＣ、ローパスフィルタを多層化されたガラスエポキシ
基板を用いていた。このようにすれば、所定誘電率のセ
ラミック基板を利用して、安定した特性のストリップラ
インを含む共振回路部を形成することができる。
【０００６】しかし、このような２つの基板は、互いに
接合される面の略全面に、アース電極層を形成してお
き、互いのアース電極層を介して半田接合して機械的に
接合していた。また、各基板に分離された電圧制御型発
振回路部と制御回路部との電気的な接続は、両基板の端
部でリード線などの導通手段を用いて、互いの回路を電
気的に接続していた。
接合される面の略全面に、アース電極層を形成してお
き、互いのアース電極層を介して半田接合して機械的に
接合していた。また、各基板に分離された電圧制御型発
振回路部と制御回路部との電気的な接続は、両基板の端
部でリード線などの導通手段を用いて、互いの回路を電
気的に接続していた。
【０００７】
【発明が解決しようとする問題点】以上の電圧制御型発
振器では、高周波動作する電圧制御型発振回路部と、そ
の主にデジタル的又は直流動作する制御回路部とが別々
の基板で形成されているため、小型でしかも相互干渉を
減少させることが可能となったが、２枚の基板をそれぞ
れ作製し、機械的に接合し、さらに電気的に接続しなく
てはならないため、製造工程が複雑となり、工数がかか
り、製造コストが高くなり、量産性に乏しいと言う問題
点があった。
振器では、高周波動作する電圧制御型発振回路部と、そ
の主にデジタル的又は直流動作する制御回路部とが別々
の基板で形成されているため、小型でしかも相互干渉を
減少させることが可能となったが、２枚の基板をそれぞ
れ作製し、機械的に接合し、さらに電気的に接続しなく
てはならないため、製造工程が複雑となり、工数がかか
り、製造コストが高くなり、量産性に乏しいと言う問題
点があった。
【０００８】本発明は、上述の問題点に鑑みて案出され
たものであり、高周波特性に優れ、小型でしかも相互干
渉を減少させる、さらに製造工程が簡略化された電圧制
御型発振器を提供することにある。
たものであり、高周波特性に優れ、小型でしかも相互干
渉を減少させる、さらに製造工程が簡略化された電圧制
御型発振器を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、共振回路部
と、制御電圧を導出するローパスフィルタ及びＰＬＬ回
路部を含む制御回路部と、前記制御電圧により所定周波
数の信号を導出する発振回路部とを多層回路基板に構成
した電圧制御型発振器であって、前記多層回路基板を低
温焼成可能な誘電体層を複数積層して形成するととも
に、前記共振回路部を銀系または銅系導体から成る２つ
のアース電極層間に銀系または銅系導体から成るストリ
ップラインを間に誘電体層を配した状態で挟持すること
によって形成し、且つ前記発振回路を前記多層回路基板
の一主面に、前記制御回路部を多層回路基板の他主面に
各々配置した電圧制御型発振器である。
と、制御電圧を導出するローパスフィルタ及びＰＬＬ回
路部を含む制御回路部と、前記制御電圧により所定周波
数の信号を導出する発振回路部とを多層回路基板に構成
した電圧制御型発振器であって、前記多層回路基板を低
温焼成可能な誘電体層を複数積層して形成するととも
に、前記共振回路部を銀系または銅系導体から成る２つ
のアース電極層間に銀系または銅系導体から成るストリ
ップラインを間に誘電体層を配した状態で挟持すること
によって形成し、且つ前記発振回路を前記多層回路基板
の一主面に、前記制御回路部を多層回路基板の他主面に
各々配置した電圧制御型発振器である。
【００１０】また、好ましくは、前記制御回路部のロー
パスフィルターは、厚膜抵抗体とコンデンサとで形成さ
れ、且つ該厚膜抵抗はＰＬＬ回路部を構成する半導体部
品の下面に配されている電圧制御型発振器である。
パスフィルターは、厚膜抵抗体とコンデンサとで形成さ
れ、且つ該厚膜抵抗はＰＬＬ回路部を構成する半導体部
品の下面に配されている電圧制御型発振器である。
【００１１】
【作用】本発明によれば、高周波信号を導出する電圧制
御型発振器が、１つの多層回路基板で構成されるため、
従来の２つの基板の機械的接合、電気的接続工程が不要
となり、製造が簡略化する。
御型発振器が、１つの多層回路基板で構成されるため、
従来の２つの基板の機械的接合、電気的接続工程が不要
となり、製造が簡略化する。
【００１２】また、その多層回路基板の内部に共振回路
部の主構成であるストリップラインを内装したため、基
板の表面配線パターンの専有率が向上するので、一層の
小型化が可能であるとともに、該ストリップラインが誘
電体層を介して、平面状のアース電極層に挟まれている
ため、両基板の表面に配置された回路部間の相互干渉が
低減できる。さらに、ストリップライン及びアース電極
層が銀系又は銅系の導体で形成されているため、高周波
動作における電気特性に優れている。さらに、多層回路
基板の一方主面に主にアナログ的に高周波動作する発振
回路部を、他方主面に主にデジタル的に動作するＰＬＬ
回路部及び直流動作するローパスフィルタ部が、夫々分
けて配置されており、しかも、夫々の両回路が、多層回
路基板の内部に形成した内部配線パターンによって接続
されているため、従来のように、両基板を電気的に接続
するための接合工程が不要となる。
部の主構成であるストリップラインを内装したため、基
板の表面配線パターンの専有率が向上するので、一層の
小型化が可能であるとともに、該ストリップラインが誘
電体層を介して、平面状のアース電極層に挟まれている
ため、両基板の表面に配置された回路部間の相互干渉が
低減できる。さらに、ストリップライン及びアース電極
層が銀系又は銅系の導体で形成されているため、高周波
動作における電気特性に優れている。さらに、多層回路
基板の一方主面に主にアナログ的に高周波動作する発振
回路部を、他方主面に主にデジタル的に動作するＰＬＬ
回路部及び直流動作するローパスフィルタ部が、夫々分
けて配置されており、しかも、夫々の両回路が、多層回
路基板の内部に形成した内部配線パターンによって接続
されているため、従来のように、両基板を電気的に接続
するための接合工程が不要となる。
【００１３】従って、発振器の小型化及び製造工程の簡
略化、さらには安定した高周波動作、相互干渉がなく、
安定した高周波発振が可能な電圧制御型発振器となる。
略化、さらには安定した高周波動作、相互干渉がなく、
安定した高周波発振が可能な電圧制御型発振器となる。
【００１４】
【実施例】以下、本発明の電圧制御型発振器を図面に基
づいて詳説する。
づいて詳説する。
【００１５】図１は、本発明の電圧制御型発振器の回路
図であり、図２は電圧制御型発振器の断面構造を示す図
であり、図３は、多層基板本体の分解断面である。
図であり、図２は電圧制御型発振器の断面構造を示す図
であり、図３は、多層基板本体の分解断面である。
【００１６】電圧制御型発振回路部１０は、主にストリ
ップラインＳ１から成る共振回路部１１と、制御電圧に
より所定周波数を信号を導出する発振回路部１２と、前
記ＰＬＬ回路部１３とローパスフィルタ１４とから成る
制御回路部１５とから構成されている。
ップラインＳ１から成る共振回路部１１と、制御電圧に
より所定周波数を信号を導出する発振回路部１２と、前
記ＰＬＬ回路部１３とローパスフィルタ１４とから成る
制御回路部１５とから構成されている。
【００１７】基本的な動作としては、発振回路部１２
は、共振回路部１１と発振回路部１２のバリキャップダ
イオードＣｖが並列的に接続されており、制御回路部１
５から所定電圧がバリキャップダイオードＣｖに印加さ
れ、共振回路部１１と共動して、所定発振信号を作成
し、この信号を発振回路部１２の増幅用トランジスタで
増幅して出力する。さらに、この出力はフィードバック
して、ＰＬＬ回路部１３に入力される。ＰＬＬ回路部１
３は、基準発振を行う温度補償型水晶振動子に接続さ
れ、ＰＬＬ回路部１３内部で基準発振周波数を作成し、
基準発振周波数を所定分周をおこなう。他方、フィード
バックされた発振信号も分周され、両者の信号は、位相
比較器で比較され、その位相差の信号がローパスフィル
タ１４に出力される。ローパスフィルタ１４では、概略
矩形波の位相差の信号を直流電圧成分に変換して、基準
信号とのずれを補償すべく、発振回路部１２のバリキャ
ップダイオードＣｖに所定電圧を与える。さらに応用と
して、ＰＲＯＭやマイクロコンピュータと接続するコン
トローラーをＰＬＬ回路部１３内に設けておき、基準発
振信号やフィードバック信号の分周率を適宜変更できる
ようにして、多数チャンネルの出力が可能な発振回路と
してもよい。
は、共振回路部１１と発振回路部１２のバリキャップダ
イオードＣｖが並列的に接続されており、制御回路部１
５から所定電圧がバリキャップダイオードＣｖに印加さ
れ、共振回路部１１と共動して、所定発振信号を作成
し、この信号を発振回路部１２の増幅用トランジスタで
増幅して出力する。さらに、この出力はフィードバック
して、ＰＬＬ回路部１３に入力される。ＰＬＬ回路部１
３は、基準発振を行う温度補償型水晶振動子に接続さ
れ、ＰＬＬ回路部１３内部で基準発振周波数を作成し、
基準発振周波数を所定分周をおこなう。他方、フィード
バックされた発振信号も分周され、両者の信号は、位相
比較器で比較され、その位相差の信号がローパスフィル
タ１４に出力される。ローパスフィルタ１４では、概略
矩形波の位相差の信号を直流電圧成分に変換して、基準
信号とのずれを補償すべく、発振回路部１２のバリキャ
ップダイオードＣｖに所定電圧を与える。さらに応用と
して、ＰＲＯＭやマイクロコンピュータと接続するコン
トローラーをＰＬＬ回路部１３内に設けておき、基準発
振信号やフィードバック信号の分周率を適宜変更できる
ようにして、多数チャンネルの出力が可能な発振回路と
してもよい。
【００１８】ここで、共振回路部１１及び該共振回路部
１１と共動する発振回路部１２は、ＭＨｚ帯の高周波動
作を行う。また、ＰＬＬ回路部１３は、基本的には、デ
ジタル動作を行うものであり、位相差信号を直流成分に
変換するローパスフィルタ１３は、高々数百Ｈｚ程度で
動作する。
１１と共動する発振回路部１２は、ＭＨｚ帯の高周波動
作を行う。また、ＰＬＬ回路部１３は、基本的には、デ
ジタル動作を行うものであり、位相差信号を直流成分に
変換するローパスフィルタ１３は、高々数百Ｈｚ程度で
動作する。
【００１９】このような図１に示す電圧制御型発振器
は、図２に示すように多層回路基板１で構成される。
尚、図３は積層された基板本体２の断面を示す。
は、図２に示すように多層回路基板１で構成される。
尚、図３は積層された基板本体２の断面を示す。
【００２０】基板本体２の内部には、ストリップライン
２１、アース電極層２２、２３、内部配線パターン２
４、ビアホール２５が形成され、基板本体２の両主面に
は、表面配線パターン２６、２７が形成されている。さ
らに、基板本体２の一方主面の表面配線パターン２６上
には、発振回路部１２を構成するバリキャップダイオー
ドＣｖ、チップコンデンサーＣ、チップ抵抗Ｒ、増幅用
トランジスタＴｒなどが搭載され、また、他方主面の表
面配線パターン２７上には、ＰＬＬ回路部１３が集積化
された半導体であるＰＬＬ−ＩＣ２８、ローパスフィル
タ１４を構成するチップコンデンサーＣ、厚膜抵抗体Ｒ
O などが搭載されている。
２１、アース電極層２２、２３、内部配線パターン２
４、ビアホール２５が形成され、基板本体２の両主面に
は、表面配線パターン２６、２７が形成されている。さ
らに、基板本体２の一方主面の表面配線パターン２６上
には、発振回路部１２を構成するバリキャップダイオー
ドＣｖ、チップコンデンサーＣ、チップ抵抗Ｒ、増幅用
トランジスタＴｒなどが搭載され、また、他方主面の表
面配線パターン２７上には、ＰＬＬ回路部１３が集積化
された半導体であるＰＬＬ−ＩＣ２８、ローパスフィル
タ１４を構成するチップコンデンサーＣ、厚膜抵抗体Ｒ
O などが搭載されている。
【００２１】基板本体２は、所定誘電率を有し、且つ低
温で焼成可能な少なくとも４層、図では８層の誘電体層
２ａ〜２ｈが積層されて構成されている。ここで、所定
誘電率を有し、且つ低温で焼成可能な誘電体層２ａ〜２
ｈの材料としては、例えばＳｉＯ2 、Ａｌ2 Ｏ3 、Ｂ2
Ｏ3 、ＺｎＯなどのから成るガラス成分とアルミナ粉末
などから成る無機物フィラーの混合した基板材料が挙げ
られる。その成分比率は、ガラス成分が３０〜８０ｗｔ
％、アルミナ粉末などの無機物フィラーが２０〜７０ｗ
ｔ％であり、このような基板材料をグリンーシート化し
て、複数枚積層し、焼成することにより、達成される
が、その焼成温度は約８００〜１０００℃という低温で
焼成される。
温で焼成可能な少なくとも４層、図では８層の誘電体層
２ａ〜２ｈが積層されて構成されている。ここで、所定
誘電率を有し、且つ低温で焼成可能な誘電体層２ａ〜２
ｈの材料としては、例えばＳｉＯ2 、Ａｌ2 Ｏ3 、Ｂ2
Ｏ3 、ＺｎＯなどのから成るガラス成分とアルミナ粉末
などから成る無機物フィラーの混合した基板材料が挙げ
られる。その成分比率は、ガラス成分が３０〜８０ｗｔ
％、アルミナ粉末などの無機物フィラーが２０〜７０ｗ
ｔ％であり、このような基板材料をグリンーシート化し
て、複数枚積層し、焼成することにより、達成される
が、その焼成温度は約８００〜１０００℃という低温で
焼成される。
【００２２】基板本体２のストリップライン２１、アー
ス電極層２２、２３、内部配線パターン２４、ビアホー
ル２５は、銀系や銅系などの導体材料によって形成され
ている。なお、ストリップライン２１は、発振回路部１
２と接続し、また、アース電極層２２、２３は互いに接
続し、さらに両主面に形成したアース電位の表面配線パ
ターン２６、２７と接続し、さらに内部配線パターン２
４は互いに接続し、さらに表面配線パターン２６、２７
の所定配線と接続している。この接続手段としては、誘
電体層２ａ〜２ｈの厚みを貫くように形成さたビアホー
ル２５によって行われる。
ス電極層２２、２３、内部配線パターン２４、ビアホー
ル２５は、銀系や銅系などの導体材料によって形成され
ている。なお、ストリップライン２１は、発振回路部１
２と接続し、また、アース電極層２２、２３は互いに接
続し、さらに両主面に形成したアース電位の表面配線パ
ターン２６、２７と接続し、さらに内部配線パターン２
４は互いに接続し、さらに表面配線パターン２６、２７
の所定配線と接続している。この接続手段としては、誘
電体層２ａ〜２ｈの厚みを貫くように形成さたビアホー
ル２５によって行われる。
【００２３】基板本体２の製造方法は、上述の誘電体層
２ａ〜２ｈとなる夫々のグリーンシート上に、例えば銀
系導体材料のペーストによりストリップライン２１、ア
ース電極層２２、２３、内部配線パターン２４を印刷形
成する。具体的には、各グリーンシートには、所定接続
が達成されるようにパンチ加工を施してビアホール２５
が形成されるスルーホールが形成して、スルーホールを
例えば銀系導体ペーストで充填する。また、誘電体層２
ｂ、２ｃ、２ｇ、２ｈとなるグリーンシート上に所定パ
ターンの配線パターン２４を形成する。また、誘電体層
２ｄとなるグリーンシート上にビアホール２５の周囲を
除いて略全面にアース電極層２２を形成する。同じく、
誘電体層２ｆとなるグリーンシート上にビアホール２５
の周囲を除いて略全面にアース電極層２３を形成する。
さらに、誘電体層２ｅとなるグリーンシート上に所定形
状のストリップライン２１を形成する。
２ａ〜２ｈとなる夫々のグリーンシート上に、例えば銀
系導体材料のペーストによりストリップライン２１、ア
ース電極層２２、２３、内部配線パターン２４を印刷形
成する。具体的には、各グリーンシートには、所定接続
が達成されるようにパンチ加工を施してビアホール２５
が形成されるスルーホールが形成して、スルーホールを
例えば銀系導体ペーストで充填する。また、誘電体層２
ｂ、２ｃ、２ｇ、２ｈとなるグリーンシート上に所定パ
ターンの配線パターン２４を形成する。また、誘電体層
２ｄとなるグリーンシート上にビアホール２５の周囲を
除いて略全面にアース電極層２２を形成する。同じく、
誘電体層２ｆとなるグリーンシート上にビアホール２５
の周囲を除いて略全面にアース電極層２３を形成する。
さらに、誘電体層２ｅとなるグリーンシート上に所定形
状のストリップライン２１を形成する。
【００２４】その後、積層順序を考慮して、誘電体層２
ａ〜２ｈを積層して一体化し、酸化性雰囲気中、例えば
９００℃で焼成する。これにより、ストリップライン２
１は、誘電体層２ｄと２ｅに挟持され、またアース電極
層２２が第２の誘電体層２ｄと誘電体層２ａ〜２ｃに挟
持され、さらにアース電極層２３が第３の誘電体層２ｅ
と誘電体層２ｆ〜２ｈとに挟持されることになる。
ａ〜２ｈを積層して一体化し、酸化性雰囲気中、例えば
９００℃で焼成する。これにより、ストリップライン２
１は、誘電体層２ｄと２ｅに挟持され、またアース電極
層２２が第２の誘電体層２ｄと誘電体層２ａ〜２ｃに挟
持され、さらにアース電極層２３が第３の誘電体層２ｅ
と誘電体層２ｆ〜２ｈとに挟持されることになる。
【００２５】この時、基板本体２の両最外表面に位置す
る誘電体層２ａ、２ｈの表面には、ストリップライン２
１、アース電極層２２、２３、内部配線パターン２４か
ら延びるビアホール２５が露出している。
る誘電体層２ａ、２ｈの表面には、ストリップライン２
１、アース電極層２２、２３、内部配線パターン２４か
ら延びるビアホール２５が露出している。
【００２６】次に、焼成された基板本体１の両主面に、
銅系導体で表面配線パターン２６、２７が印刷・焼成さ
れる。この時、焼成条件としては、非酸化性雰囲気で、
７８０℃未満の温度で焼成する。尚、表面配線パターン
２６、２７の材料として、銀系（銀、又は銀−パラジウ
ムなどの銀合金）であれば、酸化性雰囲気で、９００℃
程度で焼成する。
銅系導体で表面配線パターン２６、２７が印刷・焼成さ
れる。この時、焼成条件としては、非酸化性雰囲気で、
７８０℃未満の温度で焼成する。尚、表面配線パターン
２６、２７の材料として、銀系（銀、又は銀−パラジウ
ムなどの銀合金）であれば、酸化性雰囲気で、９００℃
程度で焼成する。
【００２７】基板本体２の一方主面に形成した表面配線
パターン２６上には、図１の符号１２で示す発振回路部
を構成するバリキャップダイオードＣｖ、チップコンデ
ンサーＣ、抵抗Ｒ、増幅用トランジスタＴｒなどが半田
接合される。
パターン２６上には、図１の符号１２で示す発振回路部
を構成するバリキャップダイオードＣｖ、チップコンデ
ンサーＣ、抵抗Ｒ、増幅用トランジスタＴｒなどが半田
接合される。
【００２８】また、基板本体２の他方主面に形成した表
面配線パターン２７上には、図１の符号１３で示すＰＬ
Ｌ回路部を構成するＰＬＬ−ＩＣ２８や、図１の符号１
４で示すローパスフィルターを構成するチップコンデン
サーＣ、厚膜抵抗体膜ＲO などが搭載される。ここで、
ＰＬＬ−ＩＣ２８、チップコンデンサーＣは半田接合さ
れるが、厚膜抵抗体膜ＲO は、基板本体２を作成する際
に基板本体２の他方主面に同時に形成される。その形成
箇所は、ＰＬＬ−ＩＣ２８が配置される下部が、発振器
全体の小型化から望ましい。具体的には、表面配線パタ
ーン２７を形成する工程で、六硼化ランタン（非酸化性
雰囲気での焼成に適している）や酸化ルテニウム（酸化
性雰囲気での焼成に適している）から成る抵抗体材料ペ
ーストを印刷・焼成して形成される。
面配線パターン２７上には、図１の符号１３で示すＰＬ
Ｌ回路部を構成するＰＬＬ−ＩＣ２８や、図１の符号１
４で示すローパスフィルターを構成するチップコンデン
サーＣ、厚膜抵抗体膜ＲO などが搭載される。ここで、
ＰＬＬ−ＩＣ２８、チップコンデンサーＣは半田接合さ
れるが、厚膜抵抗体膜ＲO は、基板本体２を作成する際
に基板本体２の他方主面に同時に形成される。その形成
箇所は、ＰＬＬ−ＩＣ２８が配置される下部が、発振器
全体の小型化から望ましい。具体的には、表面配線パタ
ーン２７を形成する工程で、六硼化ランタン（非酸化性
雰囲気での焼成に適している）や酸化ルテニウム（酸化
性雰囲気での焼成に適している）から成る抵抗体材料ペ
ーストを印刷・焼成して形成される。
【００２９】尚、図２によれば、ＰＬＬ−ＩＣ２８の下
部には、ローパスフィルター１４を構成する抵抗を厚膜
抵抗体膜ＲO を形成しているが、その他に例えば発振回
路部１２を構成する抵抗であって、高周波動作に直接関
係しない抵抗、例えば電源電圧の分圧抵抗抵抗などをビ
アホール２５を介して、ＰＬＬ−ＩＣ２８の下部に形成
しても構わない。
部には、ローパスフィルター１４を構成する抵抗を厚膜
抵抗体膜ＲO を形成しているが、その他に例えば発振回
路部１２を構成する抵抗であって、高周波動作に直接関
係しない抵抗、例えば電源電圧の分圧抵抗抵抗などをビ
アホール２５を介して、ＰＬＬ−ＩＣ２８の下部に形成
しても構わない。
【００３０】本発明によれば、上述の構成によれば、共
振回路部１１を構成するストリップラインＳ１（２１）
が、銀系又は銅系の高周波特性に優れた導体材料で、基
板材料の焼成と同時に一体的に形成され、しかも基板本
体２内部に内装されているため、良好な電気的な特性
で、製造工程が簡略化し、発振器全体を小型化すること
ができる。
振回路部１１を構成するストリップラインＳ１（２１）
が、銀系又は銅系の高周波特性に優れた導体材料で、基
板材料の焼成と同時に一体的に形成され、しかも基板本
体２内部に内装されているため、良好な電気的な特性
で、製造工程が簡略化し、発振器全体を小型化すること
ができる。
【００３１】また、このストリップライン２１を挟むよ
うにアース電極層２２、２３が基板本体２の内部に、し
かも基板全体に略全面に拡がって形成されているため、
ストリップライン２１の高周波信号を完全に遮断するこ
とができ、基板本体２の他主面側に形成したＰＬＬ回路
部１３及びローパスフィルタ１４を安定して動作させる
ことができる。
うにアース電極層２２、２３が基板本体２の内部に、し
かも基板全体に略全面に拡がって形成されているため、
ストリップライン２１の高周波信号を完全に遮断するこ
とができ、基板本体２の他主面側に形成したＰＬＬ回路
部１３及びローパスフィルタ１４を安定して動作させる
ことができる。
【００３２】さらに、基板本体２の一主面側に主に高周
波動作する発振回路部１２を配置して、基板本体２の他
主面側に主にデジタル的に動作し、または直流的に動作
するＰＬＬ回路部１３、ローパスフィルタ１４からなる
制御回路部１５を配置し、その間には、アース電極層２
２、２３が配置されているため、互いの相互干渉を低減
できる。
波動作する発振回路部１２を配置して、基板本体２の他
主面側に主にデジタル的に動作し、または直流的に動作
するＰＬＬ回路部１３、ローパスフィルタ１４からなる
制御回路部１５を配置し、その間には、アース電極層２
２、２３が配置されているため、互いの相互干渉を低減
できる。
【００３３】さらに、基板本体２の一主面側に配置した
発振回路部１２と、基板本体２の他主面側に配置したＰ
ＬＬ回路部１３、ローパスフィルタ１４と、さらに内部
に形成されたストリップライン２１、アース電極層２
２、２３が、基板本体２の作成工程で同時に作成される
ビアホール２５を介して、これにより電気的に接続され
ているため、従来のように、基板以外に接続手段を設け
る必要が一切なく、製造工程が簡略化する。
発振回路部１２と、基板本体２の他主面側に配置したＰ
ＬＬ回路部１３、ローパスフィルタ１４と、さらに内部
に形成されたストリップライン２１、アース電極層２
２、２３が、基板本体２の作成工程で同時に作成される
ビアホール２５を介して、これにより電気的に接続され
ているため、従来のように、基板以外に接続手段を設け
る必要が一切なく、製造工程が簡略化する。
【００３４】また、比較的に大きな面積を必要とするＰ
ＬＬ−ＩＣ２８の下部に相当するデッドスペースを利用
して、ローパスフィルタ１４を構成する厚膜抵抗体膜Ｒ
が形成されているため、発振器全体の小型化に大きく寄
与することができる。
ＬＬ−ＩＣ２８の下部に相当するデッドスペースを利用
して、ローパスフィルタ１４を構成する厚膜抵抗体膜Ｒ
が形成されているため、発振器全体の小型化に大きく寄
与することができる。
【００３５】尚、ＰＬＬ−ＩＣ２８に接続するＰＲＯＭ
やマイクロコンピュータを基板本体２上に配置する場合
には、基板本体の他主面側に配置することが望ましい。
やマイクロコンピュータを基板本体２上に配置する場合
には、基板本体の他主面側に配置することが望ましい。
【００３６】
【発明の効果】以上のように、本発明によれば、基板内
部及び表面に形成した各パターンの導体が銀系または銅
系材料の高周波導電率に優れた材料をもちいているの
で、高周波での電気的特性に優れた電圧制御型発振器と
なる。さらに、基板材料に低温で焼成される基板材料を
もちいているため、特に基板内部に配置される各パター
ンが基板の作成工程で一括的に形成できるため、製造が
容易に且つ、安価に作成できる。また、基板本体の両主
面に主に高周波動作する回路部と、主にデジタル的に動
作する回路部とを分けて配置したため、互いの回路部に
おいて相互干渉を低減することができる。
部及び表面に形成した各パターンの導体が銀系または銅
系材料の高周波導電率に優れた材料をもちいているの
で、高周波での電気的特性に優れた電圧制御型発振器と
なる。さらに、基板材料に低温で焼成される基板材料を
もちいているため、特に基板内部に配置される各パター
ンが基板の作成工程で一括的に形成できるため、製造が
容易に且つ、安価に作成できる。また、基板本体の両主
面に主に高周波動作する回路部と、主にデジタル的に動
作する回路部とを分けて配置したため、互いの回路部に
おいて相互干渉を低減することができる。
【００３７】さらに、専有面積が大きいＰＬＬ−ＩＣの
下部に厚膜抵抗体膜を形成したため、基板全体の小型化
に大きく貢献できる。
下部に厚膜抵抗体膜を形成したため、基板全体の小型化
に大きく貢献できる。
【図１】本発明の電圧制御型発振器に係る回路図を示
す。
す。
【図２】本発明の電圧制御型発振器の側面図を示す。
【図３】本発明の電圧制御型発振器の基板本体の断面図
を示す。
を示す。
１０・・・・電圧制御型発振回路部 １１・・・・共振回路部 １２・・・・発振回路部 １３・・・・ＰＬＬ回路部 １４・・・・ローパスフィルタ １５・・・・制御回路部 １・・・・・多層回路基板 ２ ・・・・基板本体 ２１・・・・ストリップライン ２２、２３・・・アース電極層 ２４・・・・・・内部配線パターン ２５・・・・・・ビアホール ２６、２７・・・表面配線パターン ２８・・・・・・ＰＬＬ−ＩＣ Ｃｖ・・・・バリキャプダイオード Ｃ・・・・・・チップコンデンサ Ｒ・・・・・・抵抗 ＲO ・・・・・厚膜抵抗体膜
Claims (2)
- 【請求項１】 共振回路部と、制御電圧を導出するロー
パスフィルタ及びＰＬＬ回路部を含む制御回路部と、前
記制御電圧により所定周波数の信号を導出する発振回路
部とを多層回路基板に構成した電圧制御型発振器であっ
て、 前記多層回路基板を低温焼成可能な誘電体層を複数積層
して形成するとともに、 前記共振回路部を銀系または銅系導体から成る２つのア
ース電極層間に銀系または銅系導体から成るストリップ
ラインを間に誘電体層を配した状態で挟持することによ
って形成し、且つ前記発振回路を前記多層回路基板の一
主面に、前記制御回路部を多層回路基板の他主面に各々
配置したことを特徴とする電圧制御型発振器。 - 【請求項２】 前記制御回路部のローパスフィルター
は、厚膜抵抗体とコンデンサとで形成され、且つ該厚膜
抵抗はＰＬＬ回路部を構成する半導体部品の下面に配さ
れていることを特徴とする請求項１記載の電圧制御型発
振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293172A JPH06152240A (ja) | 1992-10-30 | 1992-10-30 | 電圧制御型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293172A JPH06152240A (ja) | 1992-10-30 | 1992-10-30 | 電圧制御型発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152240A true JPH06152240A (ja) | 1994-05-31 |
Family
ID=17791347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293172A Pending JPH06152240A (ja) | 1992-10-30 | 1992-10-30 | 電圧制御型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474999B1 (ko) * | 1997-09-12 | 2005-05-27 | 삼성전자주식회사 | 전압 조정 발진기 |
| US9628020B2 (en) | 2014-09-26 | 2017-04-18 | Seiko Epson Corporation | Semiconductor circuit, oscillator, electronic apparatus, and moving object |
-
1992
- 1992-10-30 JP JP4293172A patent/JPH06152240A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474999B1 (ko) * | 1997-09-12 | 2005-05-27 | 삼성전자주식회사 | 전압 조정 발진기 |
| US9628020B2 (en) | 2014-09-26 | 2017-04-18 | Seiko Epson Corporation | Semiconductor circuit, oscillator, electronic apparatus, and moving object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456172B1 (en) | Multilayered ceramic RF device | |
| US7394645B2 (en) | Multilayer capacitor | |
| JP2001189605A (ja) | セラミック積層ｒｆデバイス | |
| JPH04220004A (ja) | 電圧制御発振器 | |
| JP2002246503A (ja) | 電子部品及びその製造方法 | |
| US6518658B2 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JPH11176987A (ja) | 高周波用電力増幅器 | |
| JP2003060107A (ja) | 半導体モジュール | |
| JPH06140250A (ja) | 基板内層型コイル | |
| JPH06152240A (ja) | 電圧制御型発振器 | |
| JP2002158448A (ja) | 多層配線基板 | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JPS6221260B2 (ja) | ||
| JP2002217545A (ja) | 多層配線基板 | |
| JPH06268532A (ja) | Ｍｍｉｃパッケージ | |
| JPH0878912A (ja) | ストリップ線路を有する多層回路基板 | |
| JP2003282785A (ja) | 高周波回路用多層基板 | |
| JPH06112710A (ja) | 高周波回路基板 | |
| JPS59144206A (ja) | 積層セラミツク化水晶発振器 | |
| JPH06291520A (ja) | 高周波多層集積回路 | |
| JPH05243745A (ja) | 多層セラミック基板 | |
| JPH08330187A (ja) | 複合電子部品 | |
| KR100537740B1 (ko) | 유전체기판 적층형 전압제어발진기 |