JP2003204164A

JP2003204164A - 多層配線基板

Info

Publication number: JP2003204164A
Application number: JP2002000844A
Authority: JP
Inventors: Koki Kawabata; 幸喜川畑
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-01-07
Filing date: 2002-01-07
Publication date: 2003-07-18

Abstract

(57)【要約】【課題】高速で動作する電子部品を搭載する多層配線
基板において、同時スイッチングノイズとＥＭＩノイズ
が増大する。【解決手段】複数の絶縁層２ａ〜２ｅが積層されて成
る絶縁基板２の内部に電源配線層４と接地配線層５とが
絶縁層２ｃを挟んで対向配置された内蔵キャパシタを有
し、絶縁層２ｃ内にチップキャパシタ６を内蔵し、チッ
プキャパシタ６の一方の端子電極が電源配線層４に、他
方が接地配線層５に接続されており、電源配線層４およ
び接地配線層５の外側に環状磁性体層11ならびにこれら
環状磁性体層11間を接続する貫通磁性体12が形成されて
いるとともに、貫通磁性体12間の間隔が半導体素子９の
動作信号の波長の４分の１以下である多層配線基板であ
る。１ＧＨｚ以上の高周波動作においても同時スイッチ
ングノイズ・ＥＭＩノイズの発生が少なく、通信機器等
の電子機器類に誤動作を発生させてしまうことがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子収納用
パッケージや、半導体素子や電子部品が搭載される電子
回路基板等に使用される多層配線基板に関し、特に、高
速で動作する半導体素子を収納または搭載するのに好適
な配線構造を有する多層配線基板に関するものである。

【０００２】

【従来の技術】従来、マイクロプロセッサやＡＳＩＣ
（Application Specific Integrated Circuit）等に代
表される半導体素子をはじめとする電子部品が搭載さ
れ、電子回路基板等に使用される多層配線基板において
は、内部配線用の配線導体の形成にあたって、アルミナ
セラミックス等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体層とを交
互に積層して多層配線基板を形成していた。

【０００３】一方、情報処理能力の向上の要求が高まる
中で、半導体素子の動作速度の高速化が進み、内部配線
用の配線導体のうち信号配線には、特性インピーダンス
の整合や信号配線間のクロストークノイズの低減等の電
気特性の向上が求められてきた。そこで、このような要
求に対応するために信号配線の配線構造はストリップ線
路構造とされ、信号配線の上下に絶縁層を介して広面積
の電源配線層もしくは接地（グランド）配線層を形成し
ていた。

【０００４】しかしながら、このような多層配線基板で
は、絶縁層の比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題点が発生する。

【０００５】そこで、比誘電率が10程度のアルミナセラ
ミックスに代えて比誘電率が３〜５と比較的小さいガラ
スエポキシ樹脂基材や、ポリイミドまたはエポキシ樹脂
等の有機系材料を絶縁層とする多層配線基板が用いられ
るようになってきた。

【０００６】このような多層配線基板は、有機系材料か
ら成る絶縁層上にメッキ法・蒸着法またはスパッタリン
グ法等による薄膜形成技術を用いて銅（Ｃｕ）から成る
内部配線用導体膜を形成し、フォトリソグラフィ法やエ
ッチング法により微細なパターンの配線導体を有する配
線導体層を形成して、この絶縁層と配線導体層とを交互
に積層することによって、半導体素子の高速動作が可能
な多層配線基板を作製することが行なわれている。

【０００７】また、一方では半導体素子への電源供給に
関する問題点として、同時スイッチングノイズの問題点
が発生してきた。これは、半導体素子のスイッチングに
必要な電源電圧が、多層配線基板の外部から電源配線お
よび接地配線を通って供給されるため、電源配線もしく
は接地配線のインダクタンス成分により、半導体素子の
スイッチング動作が複数の信号配線で同時に起きた場合
に電源配線および接地配線にノイズが発生するものであ
る。

【０００８】このような問題点を解決するため、多層配
線基板内に広面積の電源配線層と接地配線層とが絶縁層
を介して対向形成されて成るキャパシタを内蔵すること
や、近年ではチップキャパシタそのものを多層配線基板
内に内蔵して電源配線および接地配線と貫通導体を介し
て接続することが行なわれている。

【０００９】

【発明が解決しようとする課題】しかしながら、近年、
通信速度の高速化に伴い通信機器等の電子機器類は周波
数が１ＧＨｚ以上の高周波領域で使用されるようになっ
てきており、従来の多層配線基板では、このような高周
波領域では多層配線基板の貫通導体のインダクタンス成
分が大きくなり、ΔＶ＝ＬｄＩ／ｄｔ（ΔＶは同時スイ
ッチングノイズ、Ｌはインダクタンス、Ｉは電流値、ｔ
は時間）で定義されるインダクタンス成分により発生す
る同時スイッチングノイズΔＶ、さらに電源ノイズが原
因となるＥＭＩノイズが無視できないほど大きくなって
しまい、通信機器等の電子機器類に誤動作を発生させて
しまうという問題点を有していた。

【００１０】本発明はかかる従来技術の問題点に鑑み案
出されたものであり、その目的は、１ＧＨｚ以上の高周
波動作においても同時スイッチングノイズ・ＥＭＩノイ
ズの発生が少なく、通信機器等の電子機器類に誤動作を
発生させてしまうことのない多層配線基板を提供するこ
とにある。

【００１１】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層が積層されて成る絶縁基板の内部に電
源配線層と接地配線層とが前記絶縁層を挟んで対向配置
されて形成された内蔵キャパシタを有するとともに、前
記電源配線層と前記接地配線層との間の前記絶縁層内に
チップキャパシタを内蔵し、このチップキャパシタの一
方の端子電極が前記電源配線層に、他方の端子電極が前
記接地配線層に接続されており、前記電源配線層および
前記接地配線層の外側にそれぞれ各層を取り囲む環状磁
性体層ならびにこれら環状磁性体層間を前記絶縁層を貫
通して接続する複数の貫通磁性体が形成されているとと
もに、これら貫通磁性体間の間隔が前記電源配線層およ
び前記接地導体層に電気的に接続される半導体素子の動
作信号の波長の４分の１以下であることを特徴とするも
のである。

【００１２】また、本発明の多層配線基板は、上記構成
において、前記チップキャパシタは、第１の電極層と第
２の電極層とが誘電体層を挟んで交互に積層されて成
り、上下の端面に端面全体を覆うように前記端子電極が
設けてあり、この端子電極の一方が前記第１の電極層
と、他方が前記第２の電極層とそれぞれ貫通導体を介し
て接続されていることを特徴とするものである。

【００１３】本発明の多層配線基板によれば、複数の絶
縁層が積層されて成る絶縁基板の内部に電源配線層と接
地配線層とが絶縁層を挟んで対向配置されて形成された
内蔵キャパシタを有するとともに、内蔵キャパシタを構
成する電源配線層と接地配線層との間の絶縁層内にチッ
プキャパシタを内蔵し、チップキャパシタの一方の端子
電極が電源配線層に、他方の端子電極が接地配線層に接
続されていることから、従来の多層配線基板でチップキ
ャパシタと内蔵キャパシタを構成する電源配線層および
接地配線層とを接続するために用いられていたビアホー
ル導体等の貫通導体が不要となり、そのインダクタンス
成分が削減されるため、１ＧＨｚ以上の高周波動作にお
いても同時スイッチングノイズ・ＥＭＩノイズの発生が
少なく、通信機器等の電子機器類に誤動作を発生させて
しまうことのない多層配線基板とすることが可能であ
る。

【００１４】また、本発明の多層配線基板によれば、電
源配線層および接地配線層の外側にそれぞれ各層を取り
囲む環状磁性体層ならびにこれら環状磁性体層間を絶縁
層を貫通して接続する複数の貫通磁性体が形成されてい
るとともに、これら貫通磁性体間の間隔が電源配線層お
よび前記接地導体層に電気的に接続される半導体素子の
動作信号の波長の４分の１以下であることから、これら
複数の貫通磁性体が擬似導波管を形成することとなり、
電磁波が擬似導波管外に放射されることを効果的に妨げ
るため、多層配線基板に搭載される半導体素子の動作に
よって電源配線層および接地配線層間に発生する電磁波
をそれら各層の外側に形成された環状磁性体層ならびに
貫通磁性体の磁性体が吸収するため、ＥＭＩノイズを効
果的に抑制することが可能である。

【００１５】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。

【００１６】図１は本発明の多層配線基板の実施の形態
の一例を示す断面図である。図１において、１は多層配
線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁
層２ａ〜２ｅが積層されて形成されている。この例の多
層配線基板１においては、絶縁層２ａ〜２ｅは基本的に
は同じ比誘電率を有する絶縁材料で形成されている。絶
縁層２ｂ上には信号配線群３が形成され、絶縁層２ｃ上
には信号配線群３に対向させて広面積の電源配線層もし
くは接地配線層４が形成されており、信号配線群３はマ
イクロストリップ線路構造を有している。

【００１７】このように信号配線群３に対向して広面積
の電源配線層もしくは接地配線層４を形成すると、信号
配線群３に含まれる信号配線間の電磁気的な結合が小さ
くなるため、信号配線間に生じるクロストークノイズを
低減することが可能となる。また、信号配線の配線幅お
よび信号配線群３と電源配線層もしくは接地配線層４と
の間に介在する絶縁層２ｂの厚みを適宜設定すること
で、信号配線群３の特性インピーダンスを任意の値に設
定することができるため、良好な伝送特性を有する信号
配線群３を形成することが可能となる。信号配線群３の
特性インピーダンスは、一般的には50Ωに設定される場
合が多い。

【００１８】なお、信号配線群３に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００１９】この例では、多層配線基板１の上面にはマ
イクロプロセッサやＡＳＩＣ等の半導体素子９が搭載さ
れ、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等
から成る導体バンプ10および半導体素子９を接続するた
めの半導体素子接続用電極８を介して多層配線基板１と
電気的に接続されている。また、多層配線基板１の半導
体素子９を搭載する上面と反対側の下面には半導体素子
９に電源供給を行なうための外部電極７を有している。

【００２０】また、５は４と同じく広面積の電源配線層
もしくは接地配線層であり、この例では、これら電源配
線層もしくは接地配線層４・５により、多層配線基板１
内に内蔵キャパシタが形成されている。なお、４が電源
配線層の場合、５は接地配線層であり、４が接地配線層
の場合、５は電源配線層である。このとき、チップキャ
パシタ６の端子電極の一方は電源配線層４もしくは５に
貫通導体を介することなく直接接続され、他方は接地配
線層４もしくは５に貫通導体を介することなく直接接続
されている。

【００２１】さらに、11は環状磁性体層、12は貫通磁性
体であり、環状磁性体層11は電源配線層および接地配線
層４・５をそれぞれその外側で取り囲むように外周部に
隣接して配置され、それら環状磁性体層11・11間の絶縁
層２ｃを貫通する複数の貫通磁性体12を介して互いに接
続されている。

【００２２】これを図２を用いて詳細に説明する。図２
は本発明の多層配線基板の実施の形態の一例を示す要部
断面図であり、図１における４が電源配線層であり、５
が接地配線層の場合のものである。図２において、電源
配線層63は図１に示す電源配線層もしくは接地配線層４
に相当するものである。また、接地配線層68は図１に示
す電源配線層もしくは接地配線層５に相当するものであ
る。図２において、電源配線は外部電極61から貫通導体
であるビアホール導体62を通じて電源配線層63に接続さ
れるとともに、ビアホール導体64を通じて半導体素子接
続用電極65に接続されている。また、接地配線は外部電
極66からビアホール導体67を通じて接地配線層68に接続
され、ビアホール導体69を通じて半導体素子接続用電極
70に接続されている。これらにより、電源配線層63と接
地配線層68との間に内蔵キャパシタが形成されている。

【００２３】また、電源配線層63と接地配線層68とにそ
れぞれ端子電極がビアホール導体等の貫通導体を介する
ことなく直接接続されているチップキャパシタ71は、図
１に示すチップキャパシタ６に相当するものである。ま
た、環状磁性体層72は貫通磁性体73を介して互いに接続
されている。

【００２４】また、環状磁性体層11〜13は、電源配線層
もしくは接地配線層４〜６の外周から、信号配線群３の
配線導体間の間隔と同程度の距離で外側に位置するよう
に配置するとよい。

【００２５】この場合、電源配線層もしくは接地配線層
４〜６からの環状磁性体層11〜13の距離（間隔）を信号
配線群３の配線導体間の間隔よりも近くすると、加工技
術の限界から電源配線層もしくは接地配線層４〜６と環
状磁性体層11〜13が電気的に接触してしまうこととな
り、電源配線層もしくは接地配線層４〜６の直流成分の
抵抗値が増大し、その結果、半導体素子９の動作電圧の
低下を引き起こし、半導体素子９の誤動作を引き起こし
てしまうことがある。

【００２６】また、この環状磁性体層11〜13の幅はでき
るだけ広くしておくことが効果的であるが、あまりに広
くすると多層配線基板１が大型化してしまうことから、
多層配線基板１の外形寸法に対して20％以下、好ましく
は15％以下の幅で、所望のＥＭＩノイズ低減効果が得ら
れるような幅に設定すればよい。通常は、信号配線群３
の配線導体の幅と同等程度に設定すればよい。また、こ
れら環状磁性体層11〜13の厚みは、信号配線群３や電源
配線層もしくは接地配線層４〜６と同程度に設定してお
けばよい。

【００２７】さらに、上下に位置するように形成された
環状磁性体層11〜13間を複数の貫通磁性体14で接続して
もよい。このように環状磁性体層11〜13間を複数の貫通
磁性体14で接続することにより、電源配線層もしくは接
地配線層４〜６の間から外部に放射されるＥＭＩノイズ
に対しても、これら貫通磁性体14によって吸収して効果
的に低減させることが可能となる。

【００２８】さらにまた、この環状磁性体層11〜13間を
接続する複数の貫通磁性体14間の間隔を半導体素子９の
動作信号の波長の４分の１以下とした場合には、これら
複数の貫通磁性体14が擬似導波管を形成することとな
り、電磁波が擬似導波管外に放射されることを効果的に
妨げるため、電源配線層と接地配線層との間の電磁気的
な結合によって外部に放射されるＥＭＩノイズをさらに
効果的に吸収することができ、大幅にＥＭＩノイズを抑
制することが可能となる。

【００２９】また、これら複数の貫通導体間の間隔はほ
ぼ均等に形成されることが好ましく、貫通導体間の間隔
のばらつきは、その間隔の10％未満にとすることが好ま
しい。この間隔のばらつきが10％以上となった場合に
は、これら貫通導体によって形成される擬似導波管が所
望の特性を十分に発揮できない傾向がある。

【００３０】このような環状磁性体層11〜13および貫通
磁性体14を形成するための磁性体材料の特性としては、
多層配線基板１に搭載される半導体素子９等の動作によ
って電源配線層もしくは接地配線層４〜６に励起される
磁界によって飽和しない飽和磁束密度を有するものが好
ましく、このような磁性体材料としては例えば粒子径が
１〜50μｍの大きさのセンダスト・フェライトやパーマ
ロイ等の高透磁率を有する磁性体材料粉を用いて所望の
環状磁性体層および貫通磁性体を形成することが好まし
い。これら磁性体材料粉の粒子径が１μｍよりも小さく
なると、粒子径が小さすぎるために高周波帯域における
電磁波の吸収特性の効果が得られない傾向がある。ま
た、粒子径が50μｍよりも大きくなると、粒子径が大き
すぎるために、粒子が欠損した場合に電気的な不良を引
き起こす傾向がある。

【００３１】また、環状磁性体層11〜13および貫通磁性
体14には磁性体材料とともに信号配線群３と同様の各種
の導体材料あるいは二酸化ルテニウムやランタンボライ
ト・酸化スズ・ニクロム・銀パラジウム等の各種の抵抗
体材料等を含有させて、所望の磁性とともに所望の導電
性や抵抗値を持たせるようにしてもよい。このように、
環状磁性体層11〜13および貫通磁性体14に抵抗体材料を
含有させることによっても、電磁波を低減させることが
可能である。

【００３２】これら環状磁性体層11〜13および貫通磁性
体14を形成する方法としては、例えば磁性体ペーストを
所定のパターンに印刷塗布し貫通孔に充填する厚膜印刷
法や、所定形状の磁性体箔を貼付もしくは転写する方
法、あるいはスパッタリング法により磁性体膜を被着さ
せる方法等がある。このように形成された環状磁性体層
11〜13および貫通磁性体14は、直流成分から半導体素子
９の動作周波数帯域における抵抗値が低く、半導体素子
９の動作周波数以上で高い抵抗値を持つように形成すれ
ばよい。

【００３３】ここで、チップキャパシタ６の構造を図３
を用いて詳細に示す。図３は本発明の多層配線基板に用
いるチップキャパシタの一例を示す断面図であり、この
チップキャパシタは、第１の電極層80・81と第２の電極
層76・77とが誘電体層32（32ｂ〜32ｄ）を挟んで交互に
積層されて成り、チップキャパシタの上下の端面に端面
全体を覆うようにして外部接続端子としての端子電極74
・78が設けてあり、端子電極74・78の一方78と第１の電
極層80・81とが貫通導体79によって接続され、他方74は
第２の電極層76・77と貫通導体75によって接続されてい
る。このようにチップキャパシタの上下の端面に外部接
続端子としての端子電極74・78を設けることにより、チ
ップキャパシタと電源配線・接地配線とを直接接続で
き、従来の多層配線基板においてチップキャパシタと電
源配線・接地配線との間の接続に用いられた貫通導体の
インダクタンス成分を削減することができるため、１Ｇ
Ｈｚ以上の高速動作においても同時スイッチングノイズ
およびＥＭＩノイズの発生を少なく抑えることが可能と
なる。

【００３４】次に、図４は本発明の多層配線基板の実施
の形態の例における環状磁性体層の例を示す平面図であ
る。絶縁層42上には電源配線層もしくは接地配線層44が
形成されており、これにチップキャパシタ46が接続され
る。複数のチップキャパシタ46を配置する場合、電源配
線層もしくは接地配線層44の４辺のそれぞれに１つ以上
配置することが好ましい。このように、４辺のそれぞれ
にチップキャパシタ46を配置することによって、半導体
素子９が動作した際に内蔵キャパシタの端部で生じるイ
ンピーダンスの不整合による電磁波の反射を抑制でき、
その結果、電源配線層もしくは接地配線層44の共振を小
さくすることができるため、グランドバウンスによるＥ
ＭＩノイズの発生を大幅に低減することができる。これ
ら、配置されるチップキャパシタ46の数については、要
求される電気特性やコスト・設計自由度等の条件に応じ
て適宜設定される。

【００３５】さらに、配置されるチップキャパシタ46の
位置については、多層配線基板１に搭載される半導体素
子９の外周部に対応する位置から２ｃｍ以内の距離とす
ることが好ましく、この距離が２ｃｍを超えると、半導
体素子９からチップコンデンサ46までの距離が長くな
り、所望通りの性能が得られないこととなる傾向があ
る。したがって、電源配線層もしくは接地配線層44の大
きさとチップコンデンサ46の配置とは、この条件も考慮
して設定されることとなる。

【００３６】また、環状磁性体層411は電源配線層もし
くは接地配線層44を取り囲むようにその外側に隣接して
絶縁層42上の外周部に形成される。環状磁性体層411
は、電源配線層もしくは接地配線層44の外周から、信号
配線群３の配線導体間の間隔と同程度の距離で外側に位
置するように配置するとよい。

【００３７】この場合、電源配線層もしくは接地配線層
44からの環状磁性体層411の距離（間隔）を信号配線群
３の配線導体間の間隔よりも近くすると、加工技術の限
界から電源配線層もしくは接地配線層44と環状磁性体層
411が電気的に接触してしまうこととなり、電源配線層
もしくは接地配線層44の直流成分の抵抗値が増大し、そ
の結果、半導体素子９の動作電圧の低下を引き起こし、
半導体素子９の誤動作を引き起こしてしまうことがあ
る。

【００３８】また、この環状磁性体層411の幅はできる
だけ広くしておくことが効果的であるが、あまりに広く
すると多層配線基板１が大型化してしまうことから、多
層配線基板１の外形寸法に対して20％以下、好ましくは
15％以下の幅で、所望のＥＭＩノイズ低減効果が得られ
るような幅に設定すればよい。通常は、信号配線群３の
配線導体の幅と同等程度に設定すればよい。また、これ
ら環状磁性体層411の厚みは、信号配線群３や電源配線
層もしくは接地配線層44と同程度に設定しておけばよ
い。

【００３９】本発明の多層配線基板においては、上記の
実施の形態の例における配線構造と同様の配線構造をさ
らに多層に積層して多層配線基板を構成してもよい。

【００４０】また、信号配線の構造は、信号配線に対向
して形成された電源配線層もしくは接地配線層を有する
マイクロストリップ構造の他にも、信号配線の上下に電
源配線層もしくは接地配線層を有するストリップ構造
や、信号配線に隣接して電源配線層もしくは接地配線層
を形成したコプレーナ構造であってもよく、多層配線基
板に要求される仕様等に応じて適宜選択して用いること
ができる。

【００４１】また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタ・チップコンデンサまたは電
解コンデンサ等といったものを取着して多層配線基板を
構成してもよい。

【００４２】また、各絶縁層の平面視における形状は、
正方形状や長方形状の他に、菱形状・六角形状または八
角形状等の形状であってもよい。

【００４３】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。

【００４４】本発明の多層配線基板において、各絶縁層
は、例えばセラミックグリーンシート積層法によって、
酸化アルミニウム質焼結体・窒化アルミニウム質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼
結体またはガラスセラミックス焼結体等の無機絶縁材料
を使用して、あるいはポリイミド樹脂・エポキシ樹脂・
フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテ
ン等の有機絶縁材料を使用して、あるいはセラミックス
粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹
脂で結合して成る複合絶縁材料等の電気絶縁材料を使用
して形成される。

【００４５】これらの絶縁層は以下のようにして作製さ
れる。例えば酸化アルミニウム質焼結体から成る場合で
あれば、まず、酸化アルミニウム・酸化珪素・酸化カル
シウムまたは酸化マグネシウム等の原料粉末に適当な有
機バインダや溶剤等を添加混合して泥漿状となすととも
に、これを従来周知のドクターブレード法を採用してシ
ート状となすことによってセラミックグリーンシートを
得る。そして、各信号配線群および各配線導体層と成る
金属ペーストを所定のパターンに印刷塗布して上下に積
層し、最後にこの積層体を還元雰囲気中にて約1600℃の
温度で焼成することによって製作される。

【００４６】また、例えばエポキシ樹脂から成る場合で
あれば、一般に酸化アルミニウム質焼結体から成るセラ
ミックスやガラス繊維を織り込んだ布にエポキシ樹脂を
含浸させて形成されるガラスエポキシ樹脂等から成る絶
縁層の上面に、有機樹脂前駆体をスピンコート法もしく
はカーテンコート法等により被着させ、これを熱硬化処
理することによって形成されるエポキシ樹脂等の有機樹
脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の
薄膜形成技術およびフォトリソグラフィ技術を採用する
ことによって形成される薄膜配線導体層とを交互に積層
し、約170℃程度の温度で加熱硬化することによって製
作される。

【００４７】これらの絶縁層の厚みとしては、使用する
材料の特性に応じて、要求される仕様に対応する機械的
強度や電気的特性等の条件を満たすように適宣設定され
る。

【００４８】また、異なる比誘電率を有する絶縁層を得
るための方法としては、例えば酸化アルミニウム・窒化
アルミニウム・炭化珪素・窒化珪素・ムライトまたはガ
ラスセラミックス等の無機絶縁材料や、あるいはポリイ
ミド樹脂・エポキシ樹脂・フッ素樹脂・ポリノルボルネ
ンまたはベンゾシクロブテン等の有機絶縁材料にチタン
酸バリウム・チタン酸ストロンチウム・チタン酸カルシ
ウムまたはチタン酸マグネシウム等の高誘電体材料の粉
末を添加混合し、しかるべき温度で加熱硬化することに
よって、所望の比誘電率のものを得るようにすればよ
い。

【００４９】このとき、無機絶縁材料や有機絶縁材料に
添加混合する高誘電体材料の粒径は、無機絶縁材料ある
いは有機絶縁材料に高誘電体材料を添加混合したことに
よって起こる絶縁層内の比誘電率のバラツキの発生の低
下や、絶縁層の粘度変化による加工性の低下を低減する
ため、0.5〜50μｍの範囲とすることが望ましい。

【００５０】また、無機絶縁材料や有機絶縁材料に添加
混合する高誘電体材料の含有量は、絶縁層の比誘電率を
大きな値とするためと、無機絶縁材料や有機絶縁材料と
高誘電体材料の接着強度の低下を防止するために、５〜
75重量％とすることが望ましい。

【００５１】このようにして比誘電率を高めた絶縁層を
電源配線層と接地配線層とを対向配置して形成される内
蔵キャパシタの絶縁層に用いることによって、キャパシ
タンスを高めた内蔵キャパシタを得ることができる。

【００５２】また、各信号配線群や電源配線層もしくは
接地配線層は、例えばタングステン（Ｗ）・モリブデン
（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃ
ｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等
の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａ
ｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔ
ｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金
等の金属材料の薄膜等により形成すればよい。

【００５３】具体的には、各信号配線群や電源配線層も
しくは接地配線層をＷの金属粉末メタライズで形成する
場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混
合して得た金属ペーストを絶縁層と成るセラミックグリ
ーンシートに所定のパターンに印刷塗布し、これをセラ
ミックグリーンシートの積層体とともに焼成することに
よって形成することができる。

【００５４】また、金属材料の薄膜で形成する場合は、
例えばスパッタリング法・真空蒸着法またはメッキ法に
より金属膜を形成した後、フォトリソグラフィ法により
所定の配線パターンに形成することができる。

【００５５】このような多層配線基板は、各信号配線群
が配設されている絶縁層の比誘電率に応じて、各信号配
線群の配線幅を適宣設定することで、各信号配線群の信
号配線の特性インピーダンス値を同一値とすることがで
きる。

【００５６】また、本発明の多層配線基板において用い
られるチップキャパシタは、各電極層および誘電体層を
導電性ペーストや誘電体ペーストを所定パターンに印刷
塗布し焼き付ける印刷多層により形成した厚膜タイプの
キャパシタであってよい。さらに、誘電体層にグリーン
シートを用い、第１の電極層および第２の電極層をグリ
ーンシート上に導電性ペーストの塗布により導体膜とし
て各々形成し、各グリーンシートを積層し、これを一体
的に焼成したグリーンシート積層法による厚膜タイプの
キャパシタであってもよい。

【００５７】このチップキャパシタにおける電極層およ
び端子電極の材料は、白金（Ｐｔ）・金（Ａｕ）・銀
（Ａｇ）・パラジウム（Ｐｄ）等の低抵抗金属材料が好
適に使用可能であり、誘電体層との反応性が小さい材料
であれば特に限定されず、スクリーン印刷法・フォトリ
ソグラフィ法・真空蒸着法やスパッタリング法で形成可
能であればよい。

【００５８】誘電体層は、高周波領域において高い誘電
率を有するものであればよいが、Ｐｂ・Ｍｇ・Ｎｂを含
むぺロブスカイト型酸化物結晶から成る誘電体や、それ
以外のＰＺＴ・ＰＬＺＴ・ＢａＴｉＯ₃・ＳｒＴｉＯ₃・
Ｔａ₂Ｏ₅や、これらに他の金属酸化物を添加したり置換
した化合物であってもよく、特に限定されるものではな
い。

【００５９】チップキャパシタの上面および下面にそれ
ぞれこれら上下の端面を覆うようにして形成された外部
接続端子としての端子電極と内部の電極層との接続に用
いられるビアホール導体等の貫通導体の材料は、例えば
Ａｇ−Ｐｄ・半田・金等のように、誘電体層の内部に形
成可能な導電物質であればよい。また、チップキャパシ
タの上面および下面にこれら上下の端面全体を覆うよう
に形成される端子電極は、Ａｇ−Ｐｄ等のスクリーン印
刷によって形成される。以上のように構成されたチップ
キャパシタの端子電極と電源配線層および接地配線層と
の接続は、半田ペーストやＡｇ−Ｐｄ等の導体粉末と有
機系樹脂を混合したペースト等を用いて行なう。

【００６０】チップキャパシタを多層配線基板内に内蔵
するものの一例としては、例えば特開平11−220262号公
報で提案されているような構成を採用することができ
る。これによれば、熱硬化性樹脂の内部にチップキャパ
シタ等の能動素子が埋設された板状体と、さらに別の熱
硬化性樹脂から成る複数の板状体を加熱積層することで
容易にチップキャパシタを内蔵させることができる。

【００６１】これら環状磁性体層11〜13および貫通磁性
体14を形成する方法としては、例えば磁性体ペーストを
所定のパターンに印刷塗布し貫通孔に充填する厚膜印刷
法や、所定形状の磁性体箔を貼付もしくは転写する方
法、あるいはスパッタリング法により磁性体膜を被着さ
せる方法等がある。このように形成された環状磁性体層
11〜13および貫通磁性体14は、直流成分から半導体素子
９の動作周波数帯域における抵抗値が低く、半導体素子
９の動作周波数以上で高い抵抗値を持つように形成すれ
ばよい。

【００６２】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、３つ以上の信号配線群を異なる絶縁層間に形成した
ものについて適用してもよい。また、多層配線基板内に
形成する内蔵キャパシタの数を２個以上としてもよい。
さらに、電源配線層もしくは接地配線層のパターンの形
状を、多数の開口部を有するいわゆるメッシュパターン
の形状としてもよい。

【００６３】

【発明の効果】本発明の多層配線基板によれば、複数の
絶縁層が積層されて成る絶縁基板の内部に電源配線層と
接地配線層とが絶縁層を挟んで対向配置されて形成され
た内蔵キャパシタを有するとともに、電源配線層と接地
配線層との間の絶縁層内にチップキャパシタを内蔵し、
チップキャパシタの一方の端子電極が電源配線層に、他
方の端子電極が接地配線層に接続されていることから、
従来の多層配線基板でチップキャパシタと内蔵キャパシ
タを構成する電源配線層および接地配線層とを接続する
ために用いられていたビアホール導体等の貫通導体が不
要となり、そのインダクタンス成分を削減することがで
きるため、１ＧＨｚ以上の高周波動作においても同時ス
イッチングノイズの発生が少なく、通信機器等の電子機
器類に誤動作を発生させてしまうことのない多層配線基
板とすることが可能となる。

【００６４】また、本発明の多層配線基板によれば、電
源配線層および接地配線層の外側にそれぞれ各層を取り
囲む環状磁性体層ならびにこれら環状磁性体層間を絶縁
層を貫通して接続する複数の貫通磁性体が形成されてい
るとともに、これら貫通磁性体間の間隔が電源配線層お
よび前記接地導体層に電気的に接続される半導体素子の
動作信号の波長の４分の１以下であることから、これら
複数の貫通磁性体が擬似導波管を形成することとなり、
電磁波が擬似導波管外に放射されることを効果的に妨げ
るので、多層配線基板に搭載される半導体素子の動作に
よって電源配線層および接地配線層間に発生する電磁波
をそれら各層の外側に形成された環状磁性体層ならびに
貫通磁性体の磁性体が吸収するため、ＥＭＩノイズを効
果的に抑制することが可能となる。

【００６５】以上の結果、本発明によれば、同時スイッ
チングノイズおよびＥＭＩノイズを共に低減することが
できる、高速で動作する半導体素子等の電子部品を搭載
する電子回路基板等に好適な多層配線基板を提供するこ
とができた。

【図面の簡単な説明】

【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。

【図２】本発明の多層配線基板の実施の形態の一例を示
す要部断面図である。

【図３】本発明の多層配線基板に用いるチップキャパシ
タの一例を示す断面図である。

【図４】本発明の多層配線基板の実施の形態の例におけ
る環状磁性体層の例を示す平面図である。

【符号の説明】

１・・・多層配線基板２、32、42・・・絶縁基板２ａ〜２ｅ、32ａ〜32ｅ・・・絶縁層４、５、44・・・電源配線層もしくは接地配線層６、46、71・・・チップキャパシタ９・・・半導体素子 11、72、411・・・環状磁性体層 12、73・・・貫通磁性体 74、78・・・端子電極 76、77・・・第１の電極層 80、81・・・第２の電極層 75、79・・・貫通導体

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層が積層されて成る絶縁基板
の内部に電源配線層と接地配線層とが前記絶縁層を挟ん
で対向配置されて形成された内蔵キャパシタを有すると
ともに、前記電源配線層と前記接地配線層との間の前記
絶縁層内にチップキャパシタを内蔵し、該チップキャパ
シタの一方の端子電極が前記電源配線層に、他方の端子
電極が前記接地配線層に接続されており、前記電源配線
層および前記接地配線層の外側にそれぞれ各層を取り囲
む環状磁性体層ならびにこれら環状磁性体層間を前記絶
縁層を貫通して接続する複数の貫通磁性体が形成されて
いるとともに、これら貫通磁性体間の間隔が前記電源配
線層および前記接地導体層に電気的に接続される半導体
素子の動作信号の波長の４分の１以下であることを特徴
とする多層配線基板。
【請求項２】前記チップキャパシタは、第１の電極層
と第２の電極層とが誘電体層を挟んで交互に積層されて
成り、上下の端面に端面全体を覆うように前記端子電極
が設けてあり、該端子電極の一方が前記第１の電極層
と、他方が前記第２の電極層とそれぞれ貫通導体を介し
て接続されていることを特徴とする請求項１記載の多層
配線基板。