JP2006210616A - コイル内蔵基板 - Google Patents

コイル内蔵基板 Download PDF

Info

Publication number
JP2006210616A
JP2006210616A JP2005020246A JP2005020246A JP2006210616A JP 2006210616 A JP2006210616 A JP 2006210616A JP 2005020246 A JP2005020246 A JP 2005020246A JP 2005020246 A JP2005020246 A JP 2005020246A JP 2006210616 A JP2006210616 A JP 2006210616A
Authority
JP
Japan
Prior art keywords
coil
ferrite
layer
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005020246A
Other languages
English (en)
Other versions
JP4659469B2 (ja
Inventor
Kota Ikeda
光太 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005020246A priority Critical patent/JP4659469B2/ja
Publication of JP2006210616A publication Critical patent/JP2006210616A/ja
Application granted granted Critical
Publication of JP4659469B2 publication Critical patent/JP4659469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 コイル内蔵基板の内蔵コイルの重畳特性を向上させると共に、上面や下面に搭載された半導体チップやチップ部品に対するコイル用導体から発生する磁力線の影響を大幅に抑制することができるコイル内蔵セラミック基板を提供すること。
【解決手段】 本発明のコイル内蔵基板は、内部にコイル用導体3が埋設されているフェライト層2を、各々が非磁性フェライトから成る一対の絶縁基体1で挟持してなるコイル内蔵基板において、フェライト層3の透磁率をコイル用導体3側より絶縁基体1側に向かって漸次高くすることで成る。
【選択図】 図1

Description

本発明は、非磁性フェライト焼結体から成る絶縁基体の内部に、非磁性フェライトと同時焼成されて形成されるとともに内部にコイル用導体が埋設されたインダクタンス値を上げるためのフェライト層が設けられたコイル内蔵基板に関するものである。
従来、携帯電話機を始めとする移動体通信機器等の電子機器には、多数の電子装置が組み込まれている。かかる携帯電話機等の通信機器は、近年小型化が急激に進んでおり、これに搭載される各種電子装置も小型化、薄型化が要求されている。例えば、ガラスセラミック基板の内部にコイルを内蔵した構成のLCフィルタが知られている。このLCフィルタの場合、従来はチップ部品のコイルを用いて外付けしていたものを、セラミック基板等の絶縁基板の内部に内蔵することで小型化、薄型化ができるという利点を有する。なかでも、100nHを超えるインダクタンスの大きなコイルは、チップ部品として比較的大型であり、これを絶縁基板に内蔵することは小型化、薄型化への効果が大きいという利点を有する。
しかしながら、コイルを内蔵したセラミック等の絶縁基板では、磁性を持たない基板内にコイルを形成するため、100nH程度の比較的大きなインダクタンスを得ることができるコイルを内蔵させるにはコイルの巻き数を多くする必要があり、小型化、薄型化を効果的に達成することができないという不都合があった。
そこで、近年では絶縁基板に強磁性を有するフェライトを用いて、コイルをこのフェライト内部に埋設させることにより、コイルの巻き数を多くすることなく100nHを超えるインダクタンスを実現し効果的に小型化、薄型化ができるとともに、チップ部品を表面に実装する工程を省略し実装工程の簡略化を図ることが検討されている。
しかしながら、絶縁基板にフェライトを用いた場合、コイルと共に配線が形成されていると、配線に高いインダクタンスが生じてノイズが発生し、回路の誤動作が誘発される恐れがあった。そこで磁性を有さない非磁性フェライトの内部にフェライト層を内蔵させ、フェライト層にコイルを形成し、非磁性フェライトに配線を形成することで配線のインダクタンスを低減させ、回路の誤動作を抑制することが考えられる。
例えば、携帯電話機に使用されるコイル内蔵基板においては、図2に示すように、複数の非磁性フェライト層が積層されて成る絶縁基体11と、絶縁基体11に挟まれて積層されるとともに内部にコイル用導体13が埋設されたフェライト層12とによって構成されている。
そして、このような非磁性フェライト基板内部にフェライト層およびコイル用導体を設けたコイル内蔵基板においても、さらなる小型化、薄型化、高機能化が求められており、コイル内蔵基板の上面や下面に、さらに半導体チップやチップ部品を表面実装する必要性がでてきている。
特開平2−101714号公報 特開平6−20839号公報 特開平6−21264号公報 特開平6−333743号公報
しかしながら、非磁性フェライト基板内部にフェライト層およびコイル用導体を設けた従来のコイル内蔵基板においては、コイル用導体に発生する磁力線がコイル内蔵基板の外側に向かって放射され、磁力線が不安定になることから、磁力線の乱れによって生じるフェライト層の磁気飽和が起きやすく、大きな電流を流した際にインダクタンスが低下するという、所謂重畳特性の低下を招いていた。さらに、コイル内蔵基板の外側に向かって放射された磁力線は、例えば、コイル内蔵基板の上面や下面に実装した半導体チップやチップ部品や配線に対して電気的に影響を及ぼし、回路の誤動作の原因となっていた。
そこで上記欠点を解消するために、コイル用導体と半導体チップやチップ部品や配線との間の距離を十分に長くとることも考えられるが、その場合、コイル内蔵基板全体が厚くなってしまい、薄型化には適さなくなる不都合があった。
本発明は上記欠点に鑑み案出されたもので、その目的は、コイル用導体に発生する磁力線を抑制することで、重畳特性が向上するとともに、コイル内蔵基板の上面や下面に搭載される半導体チップやチップ部品に対する電気的な影響を改善した小型のコイル内蔵基板を提供することにある。
本発明のコイル内蔵基板は、内部にコイル用導体が埋設されているフェライト層を、各々が非磁性フェライトから成る一対の絶縁基体で挟持してなるコイル内蔵基板において、前記フェライト層の透磁率を前記コイル用導体側より前記絶縁基体側に向かって漸次高くしたことを特徴とするものである。
また本発明のコイル内蔵基板は、内部にコイル用導体が埋設されているフェライト層を、各々が複数の非磁性フェライト層の積層体により形成されている一対の絶縁基体で挟持するとともに、該絶縁基体の少なくとも一方と前記フェライト層との間に、前記コイル用導体と対向する接地導体層を介在させて成ることを特徴とするものである。
さらに本発明のコイル内蔵基板は、前記コイル用導体は、平面視して、その全面が前記接地導体層と重なるように配置されていることを特徴とするものである。
またさらに本発明のコイル内蔵基板は、前記フェライト層が、Fe、CuO、NiO及びZnOを含有して成り、Feの含有量をa質量%、CuOの含有量をb質量%、NiOの含有量をc質量%、ZnOの含有量をd質量%としたとき、前記a,b,c,dが、63≦a≦73、5≦b≦10、5≦c≦12、10≦d≦23、a+b+c+d≦100を満足することを特徴とするものである。
本発明のコイル内蔵基板によれば、フェライト層は、透磁率をコイル用導体側より絶縁基体側に向かって漸次高くしたことから、各コイル用導体で発生した磁束が各コイル用導体間の間隙部から外部へ漏洩しにくくなる。すなわち、漏れ磁束が低減して磁束がコイル全体の端から端までコイル内を貫通しやすくなり、電流を負荷した際の磁気飽和が起きにくくなり重畳特性の低下を抑制することができる。
また本発明のコイル内蔵基板によれば、前記絶縁基体の少なくとも一方とフェライト層との間に、コイル用導体と対向する接地導体層を介在させることにより、コイル用導体に発生する磁力線がコイル用導体の上下の接地導体層間に閉じ込められて磁力線が安定し、磁力線の乱れによって生じるフェライト層の磁気飽和が起きにくくなるため、重畳特性の低下をより一層防ぐことができる。
さらにこの場合、コイル用導体に発生する磁力線がコイル内蔵基板の上面や下面に搭載される半導体チップやチップ部品に電気的な影響を与えることは少なくなり、コイル内蔵基板に形成された回路の誤動作を有効に防止することができるとともに、コイル内蔵基板の小型化、薄型化に供することができる。
またさらに本発明のコイル内蔵基板によれば、前記コイル用導体を、平面視して、その全面が接地導体層と重なるように配置することにより、接地導体層でコイル用導体の上下面を完全に覆うことができる。これにより、コイル用導体に発生する磁力線がより安定し、磁気飽和がより起きにくくなるため、重畳特性の低下を一層効果的に防ぐことができ、また、コイル用導体に発生する磁力線がコイル内蔵基板の上面や面に搭載される半導体チップやチップ部品に電気的な影響を与えることがなく、その結果、コイル内蔵基板に形成された回路の誤動作をさらに防ぐことができる。
さらにまた本発明のコイル内蔵基板によれば、前記フェライト層を、Fe、CuO、NiO及びZnOを含有して形成した上、Feの含有量をa質量%、CuOの含有量をb質量%、NiOの含有量をc質量%、ZnOの含有量をd質量%としたとき、a,b,c,dが、63≦a≦73、5≦b≦10、5≦c≦12、10≦d≦23、a+b+c+d≦100を満足するように設定することにより、低温で焼結可能なCuZnフェライトを高周波帯域特性に優れたNiZnフェライトに組み合わせたNiCuZnフェライトを用いて、非磁性フェライト層と同じ大きさで、内部にコイルが埋設されたフェライト層を形成することができる。その結果、フェライト層にガラス粉末やSiO,Al等の焼結助剤を添加しなくても、絶縁基板と同時焼成が可能であるため、収縮挙動の違いによるデラミネーション、クラックなどの発生を有効に防止することができ、かつ、高周波帯で高い透磁率を得ることができる。これにより、高いインダクタンスをもつコイル内蔵基板を得ることが可能となる。
またこの場合、フェライト層が低温焼成可能となることから、配線導体に高周波に対応可能なCu,Ag,Au,Ag合金等の低抵抗金属を用いることでき、高機能なコイル内蔵基板を得ることもできる。
以上のように、本発明によれば、コイル用導体に発生する磁力線を抑制することができ、重畳特性が向上するとともに、コイル内蔵基板の上面や下面に搭載される半導体チップやチップ部品に対する電気的な影響を改善した小型のコイル内蔵基板を提供することができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明のコイル内蔵基板(以下、基板と略記する。)の実施の形態の一例を示す断面図であり、1は複数の非磁性フェライト層から成る絶縁基体、2はフェライト層、3はコイル用導体、4はコイル用導体3の上下に設けられた接地用導体層、5は半導体チップやチップ部品を搭載する搭載用電極、6は基板を外部電気回路に電気的に接続するための電極パッド、7は低透磁率層である。
複数の非磁性フェライト層から成る絶縁基体1は、まず、非磁性フェライト組成の主成分および第1酸化物成分、または、非磁性フェライト組成の主成分ならびに第1酸化物成分および第2酸化物成分、さらに有機バインダ,可塑剤,有機溶剤等を混合してスラリーを得て、これからドクターブレード法,圧延法,カレンダーロール法等によって非磁性フェライトグリーンシートを製作し、この非磁性フェライトグリーンシートを複数積層した後、大気中または加湿窒素雰囲気中にて、800〜1100℃の温度で焼成して作製される。
非磁性フェライト組成の主成分としては、FeとCuOおよびZnOの少なくとも1種との粉体を用いることができ、例えば、これらを湿式混合し、次いで仮焼し、顆粒としてこれを粉砕した後、原料粉末とすることができる。
非磁性フェライト組成の主成分としてのFeは、好ましくは46〜50質量%であり、CuOは、好ましくは2〜20質量%であり、ZnOは、好ましくは33〜52質量%の範囲である。
フェライト層2は、コイル用導体3の上下面を覆うようにして、絶縁基体1の内層にコイル用導体3とともに形成されている。このフェライト層12は、その主成分の組成を、焼結体としてFeを63〜73質量%、CuOを5〜10質量%、NiOを5〜12質量%、ZnOを10〜23質量%とから構成した場合には、低温で焼成可能であり、かつ、高周波帯域で十分に高い透磁率を得ることができるので好ましい。
Feは、フェライトの基幹成分であり、そのフェライトの主成分をX−Fe(XはCu,Ni,Zn等)として示される逆スピネル構造の固溶体とすれば、フェライト層2のうちFeが63〜73質量%を占めるように構成することが好ましい。63質量%未満の場合、十分な透磁率が得られないことがあり、73質量%より多い場合、焼結密度の低下により機械的強度が不足する恐れがある。
CuOはフェライト層2の主成分のうち5〜10質量%を占めるように構成することが好ましい。これは、CuOは焼結温度の低温化に大きく寄与しており、CuOが低温で液層を形成することにより焼結を促進させる効果を用いて、磁気特性を損なわずに非磁性フェライトの焼成温度である800〜1000℃で焼成するためである。5質量%未満であると、低温度域で焼成を行う場合に焼結密度が不十分になり機械強度が不足する恐れがあり、10質量%より多い場合、磁気特性の低いCuFeの割合が多くなることに起因して磁気特性を損なう恐れがある。
NiOはフェライトの高周波域における透磁率を確保するために含有させる。NiFeは高周波域まで共振による透磁率の減衰を起さず、高周波域での透磁率を比較的高い値に維持することができるが、初期透磁率は低い特徴をもつため、5質量%未満であると、10MHzないしそれ以上の高周波域での透磁率が低下し、12質量%より多い場合、NiFeの割合が多くなることによって初期透磁率が低下する恐れがある。よって、フェライトの主成分中の含有量は5〜12質量%に設定することが好ましい。
ZnOはフェライトの透磁率向上のために重要な要素であり、フェライト主成分のうち10質量%未満であると、磁気特性不十分の問題を生じ、逆に23質量%より多くても磁気特性が悪くなる。
フェライト層2の形成は、まずフェライト粉末に適当な有機バインダ,可塑剤,有機溶剤等を混合してスラリーを得て、これからドクターブレード法、圧延法、カレンダーロール法等によってフェライトグリーンシートを製作する。次に、このフェライトグリーンシートを所定のコイル用導体3を覆うものとしてガラスセラミックグリーンシートと平面視で同じ大きさの同形状にカットし、ガラスセラミックグリーンシート積層体の内部に、間にコイル用導体3となる導体パターンを配置して、そのコイル用導体3の上面および下面を覆うようにして積層する。
フェライト層2となるフェライトグリーンシートを形成するのに用いるフェライト粉末は、仮焼済みのフェライト粉末であり、平均粒径が0.1μm〜0.9μmの範囲で均一であり、且つ、球形状に近い粒形状であることが好ましい。これは、平均粒径が0.1μmより小さいと、フェライトグリーンシートの製作においてフェライト粉末の均一な分散が困難であり、平均粒径が0.9μmより大きいとフェライトの焼結温度が高くなるからである。また、粒径が均一で球状に近いことにより均一な焼結状態を得ることができるからであり、例えばフェライト粉末で部分的に小さい粒径が存在した場合は、その部分のみ結晶粒の成長が低下し、焼結後に得られるフェライト層2の透磁率が安定しにくい傾向がある。
メタライズ配線層から成るコイル用導体3は、フェライト層2に上下面を覆われてフェライト層2に埋設されており、Cu,Ag,Au,Ag合金等の金属粉末に、適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりフェライトグリーンシートの表面に塗布し、セラミックグリーンシートおよびフェライトグリーンシートと同時焼成されて形成される。
メタライズ層から成る搭載用電極5は、Cu,Ag,Au,Ag合金等の金属粉末に、適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりセラミックグリーンシートの表面に塗布しておくことによって、絶縁基体1の上面や下面に形成される。
なお、搭載用電極5は、半田等による半導体チップやチップ部品,外部電気回路の配線導体との接合を強固なものにするために、その表面に従来周知のメッキ法を採用しニッケル層および金層を順次被着することにより形成される。
外部電気回路に電気的に接続されるメタライズ配線層から成る電極パッド6は、Cu,Ag,Au,Ag合金等の金属粉末に適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりセラミックグリーンシートの表面に塗布しておくことによって、絶縁基体1の上面、下面の少なくとも一方に形成されている。
なお、メタライズ配線層から成る電極パッド6は、半田等による半導体チップやチップ部品,外部電気回路の配線導体との接合を強固なものにするために、その表面にニッケル層および金層をメッキ法により順次被着するとよい。
また、本形態の基板において、接地用導体層4は、フェライト層2の上下面に少なくともコイル用導体3に対向するようにそれぞれ形成されている。
この接地用導体層4は、フェライト層2の上下面にその全面が上面視でコイル用導体3と重なるように形成することがより望ましい。これは、コイル導体3に発生する磁力線が接地用導体層4で遮断されることにより、外部に漏れにくくなるため、より安定させることができ、これにより重畳特性を十分に改善し、更にコイル内蔵基板の上面や下面に搭載される半導体チップやチップ部品に対する電気的な影響を軽減するからである。
メタライズ配線層から成る接地用導体層4は、Cu,Ag,Au,Ag合金等の金属粉末に適当な有機バインダ,溶剤を混練して作製した導体ペーストを、スクリーン印刷法やグラビア印刷法等によりセラミックグリーンシートまたはフェライトグリーンシートの表面に塗布し、セラミックグリーンシートおよびフェライトグリーンシートと同時焼成されて形成される。
低透磁率層7は、例えば、電気的絶縁性の低透磁率材であるZn系フェライト及びCu−Zn系フェライトより選択した粉末を樹脂のバインダと混練してペーストを作り、得られた低透磁率材ペーストをスクリーン印刷法やグラビア印刷法等によりフェライトグリーンシートにコイル用導体3上の略全面に塗布、もしくは電気的絶縁性の低透磁率材であるZn系フェライト及びCu−Zn系フェライトよりなるグリーンシートをフェライトグリーンシートにコイル用導体3上に積層することにより、非磁性フェライトシートおよびフェライトグリーンシートと同時焼成されて形成される。
低透磁率層7は、磁束の発生が集中するコイル用導体3の導体間および導体上部にあれば効果的に磁束の漏洩を防止できるが、より磁束の漏洩を防止するという観点からは、コイル用導体3を完全に覆うことが望ましい。
低透磁率層7の透磁率は、1〜100程度であるのに対し、フェライト層2の透磁率200〜2000よりも低いものとなっている。低透磁率層7の透磁率は低いほど漏れ磁束の発生がなくなるため、1が最も望ましい。
また、低透磁率層7をペーストの状態でスクリーン印刷法やグラビア印刷法等により、フェライトグリーンシートに形成されたコイル用導体3の上部へ略全面に塗布した場合には、低透磁率層7のペーストがコイル用導体3の間の空間を充填するように塗布されるため、フェライトグリーンシート表面の段差が小さくなり、積層時におけるデラミネーションが起きにくくなるという利点もある。
本実施例1では、本発明の請求項1に関わる実施の形態例を示す。コイル用導体上に略全面に低透磁率層を塗布した、図1の構成のコイル内蔵基板を作製し、重畳特性と透磁率を測定した。以下に詳細に説明する。
絶縁基体は、1層が50μm厚みの非磁性フェライト層が2層積層されて成る。絶縁基体の内部には、非磁性フェライト層と同時焼成されて形成されるとともに、内部にAgから成る厚み30μmのコイル用導体が埋設され、絶縁基体に挟まれて積層された透磁率500(H/m)のフェライト層が内蔵されている。
また、コイル用導体上に略全面に透磁率1の低透磁率層を20μm厚みで塗布している。
重畳特性の測定は、インピーダンスアナライザー(「HP−4194A」、ヒューレットパッカード社製)を用い、電流電圧法にて測定した。
また、透磁率の測定は、図3に示すような、外径16mm、内径8mmのリング形状の評価用の試験片を作製し測定した。透磁率の測定は、インピーダンスアナライザー(「HP−4291A」、ヒューレットパッカード社製)を用い、高周波電流電圧法にて測定した。
本実施例2では、本発明の請求項2に関わる実施の形態例を示す。本実施例2のコイル内蔵基板は、実施例1において、フェライト層の上下面にコイル用導体と対向するように接地導体層を形成したものであり、実施例1と同様の評価を行なった。
本実施例3では、本発明の請求項3に関わる実施の形態例を示す。本実施例2のコイル内蔵基板は、実施例2において、接地導体層がコイル用導体を完全に覆うように作成したものであり、実施例2と同様の評価を行なった。
本実施例4では、本発明の請求項4に関わる実施の形態例を示す。本実施例4のコイル内蔵基板は、実施例3において、フェライト層の組成をFeの含有量を65質量%、CuOの含有量を6質量%、NiOの含有量を6質量%、ZnOの含有量を23質量%としたものであり、実施例3と同様の評価を行なった。
比較例
実施例1〜4との比較のために、従来構成として実施例1および実施例4において低透磁率層を設けない構成をそれぞれ比較例1、比較例2とし、実施例1と同様の評価を行なった。
以上の実施例1〜4および比較例1〜2について、重畳特性、透磁率を評価した結果を表1に示す。
Figure 2006210616
表1の重畳特性の評価欄において、◎◎は600mAでのインダクタンス値が規格2μHを満たすもの、◎は500mAでのインダクタンス値が規格2μHを満たすもの、○は300mAでのインダクタンス値が規格2μHを満たすもの、△は100mAでのインダクタンス値が規格2μHを満たすもの×は規格を全然満たさないものをあらわしている。一般的に携帯電話に使用されるコイルは300mA以上で2μH以上あれば、十分に機能する。
表1より、フェライト層の上下面にコイル用導体と対向するように接地導体層が形成した実施例1が、比較例1の重畳特性と比べ、優れていることが確認された。
また、接地導体層がコイル用導体を完全に覆った実施例2は、重畳特性が実施例1よりも高く、磁力線が外部により漏れにくくなるため、磁力線を安定させることができ、重畳特性が優れることが確認された。
また、本発明の請求項3に係る組成を有したフェライト層を用いた実施例3は、実施例2の透磁率と比べ、特性が優れていることが確認された。
一方、実施例3と同じフェライト層を用いた比較例2においては、接地導体層が設けられていないことから、重畳特性において劣っている。
表2に示す調合組成比とした原料を各々250g秤量し、1Lの純水とともにジルコニア粉砕用ボールを使用した2Lのボールミルにて24時間調合後、原料粉を分別乾燥し、ジルコニアるつぼにて730℃の仮焼を行った。仮焼後、X線回折により所要の化合物が得られていることを確認し、ボールミルにて粉砕、乾燥後メッシュふるいにて分別して、仮焼粉の粒子径が0.5〜0.7μmとなるように整粒した。これに10重量%のPVA溶液を添加して、ライカイ機にて造粒し、造粒粉を金型にてプレス成型した後、大気中にて900℃、2時間の焼成を行い、外径16mm、内径8mm、厚さ2mmのトロイド形の焼結試験片を作成した。試験片の密度は液中秤量法により測定し、透磁率の測定はインピーダンスアナライザー「HP−4291A」(ヒューレットパッカード社製)を用いて1.0MHz、10MHzにおける値を求めた。
Figure 2006210616
表2に、焼結密度および透磁率の測定結果をあわせて示す。主成分の組成が本発明にて定める範囲内にあるものは、いずれも焼結密度および透磁率が優れていることが確認できた。
本発明のコイル内蔵セラミック基板の実施の形態の一例を示す断面図である。 従来のコイル内蔵セラミック基板の例を示す断面図である。 本発明の実施例の透磁率測定に用いた評価用の試験片を示す断面図である。
符号の説明
1・・・絶縁基体
2・・・フェライト層
3・・・コイル用導体
4・・・接地導体層
5・・・搭載用電極
6・・・電極パッド

Claims (4)

  1. 内部にコイル用導体が埋設されているフェライト層を、各々が非磁性フェライトから成る一対の絶縁基体で挟持してなるコイル内蔵基板において、前記フェライト層の透磁率を前記コイル用導体側より前記絶縁基体側に向かって漸次高くしたことを特徴とするコイル内蔵基板。
  2. 前記絶縁基体の少なくとも一方と前記フェライト層との間に、前記コイル用導体と対向する接地導体層を介在させたことを特徴とする請求項1に記載のコイル内蔵基板。
  3. 前記コイル用導体は、平面透視して、その全体が前記接地導体層と重なるように配置されていることを特徴とする請求項2に記載のコイル内蔵基板。
  4. 前記フェライト層は、Fe、CuO、NiO及びZnOを含有して成り、Feの含有量をa質量%、CuOの含有量をb質量%、NiOの含有量をc質量%、ZnOの含有量をd質量%としたとき、前記a,b,c,dが下記式を満足することを特徴とする請求項1乃至請求項3のいずれかに記載のコイル内蔵基板。
    63≦a≦73
    5≦b≦10
    5≦c≦12
    10≦d≦23
    a+b+c+d≦100
JP2005020246A 2005-01-27 2005-01-27 コイル内蔵基板 Expired - Fee Related JP4659469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005020246A JP4659469B2 (ja) 2005-01-27 2005-01-27 コイル内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005020246A JP4659469B2 (ja) 2005-01-27 2005-01-27 コイル内蔵基板

Publications (2)

Publication Number Publication Date
JP2006210616A true JP2006210616A (ja) 2006-08-10
JP4659469B2 JP4659469B2 (ja) 2011-03-30

Family

ID=36967120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005020246A Expired - Fee Related JP4659469B2 (ja) 2005-01-27 2005-01-27 コイル内蔵基板

Country Status (1)

Country Link
JP (1) JP4659469B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049345A (ja) * 2006-11-22 2009-03-05 Nec Tokin Corp 多層プリント配線基板
US8164001B2 (en) 2006-11-22 2012-04-24 Nec Tokin Corporation Multilayer printed circuit board
JP2012138495A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2012138496A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2013038263A (ja) * 2011-08-09 2013-02-21 Taiyo Yuden Co Ltd 積層インダクタ及びその製造方法
JP2013098187A (ja) * 2011-10-28 2013-05-20 Murata Mfg Co Ltd 多層基板およびdc−dcコンバータ
JP2013203637A (ja) * 2012-03-29 2013-10-07 Mitsubishi Materials Corp フェライト薄膜形成用組成物及びフェライト薄膜の形成方法並びにこの方法で形成されたフェライト薄膜
JPWO2013031842A1 (ja) * 2011-09-02 2015-03-23 株式会社村田製作所 セラミック電子部品、及びセラミック電子部品の製造方法
US9852836B2 (en) 2013-03-15 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620839A (ja) * 1992-07-03 1994-01-28 Sumitomo Kinzoku Ceramics:Kk Lcフィルタ
JPH0677342A (ja) * 1992-08-28 1994-03-18 Kyocera Corp 回路基板
JPH06333743A (ja) * 1993-05-20 1994-12-02 Murata Mfg Co Ltd 積層チップコイルおよびその製造方法
JP2003282785A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 高周波回路用多層基板
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2004039739A (ja) * 2002-07-01 2004-02-05 Kyocera Corp 高周波配線基板
JP2004356119A (ja) * 2003-05-26 2004-12-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620839A (ja) * 1992-07-03 1994-01-28 Sumitomo Kinzoku Ceramics:Kk Lcフィルタ
JPH0677342A (ja) * 1992-08-28 1994-03-18 Kyocera Corp 回路基板
JPH06333743A (ja) * 1993-05-20 1994-12-02 Murata Mfg Co Ltd 積層チップコイルおよびその製造方法
JP2003282785A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 高周波回路用多層基板
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2004039739A (ja) * 2002-07-01 2004-02-05 Kyocera Corp 高周波配線基板
JP2004356119A (ja) * 2003-05-26 2004-12-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049345A (ja) * 2006-11-22 2009-03-05 Nec Tokin Corp 多層プリント配線基板
US8164001B2 (en) 2006-11-22 2012-04-24 Nec Tokin Corporation Multilayer printed circuit board
JP2012138495A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2012138496A (ja) * 2010-12-27 2012-07-19 Murata Mfg Co Ltd コイル内蔵基板
JP2013038263A (ja) * 2011-08-09 2013-02-21 Taiyo Yuden Co Ltd 積層インダクタ及びその製造方法
JPWO2013031842A1 (ja) * 2011-09-02 2015-03-23 株式会社村田製作所 セラミック電子部品、及びセラミック電子部品の製造方法
US9558877B2 (en) 2011-09-02 2017-01-31 Murata Manufacturing Co., Ltd. Ferrite ceramic composition, ceramic electronic component, and method for producing ceramic electronic component
JP2013098187A (ja) * 2011-10-28 2013-05-20 Murata Mfg Co Ltd 多層基板およびdc−dcコンバータ
JP2013203637A (ja) * 2012-03-29 2013-10-07 Mitsubishi Materials Corp フェライト薄膜形成用組成物及びフェライト薄膜の形成方法並びにこの方法で形成されたフェライト薄膜
US9228091B2 (en) 2012-03-29 2016-01-05 Mitsubishi Materials Corporation Ferrite thin film-forming composition material, method of forming ferrite thin film, and ferrite thin film formed using the same
US9852836B2 (en) 2013-03-15 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same

Also Published As

Publication number Publication date
JP4659469B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5065603B2 (ja) コイル内蔵基板および電子装置
JP4659469B2 (ja) コイル内蔵基板
JP4703459B2 (ja) コイル内蔵基板
JP4840447B2 (ja) 積層型セラミック電子部品
US9558877B2 (en) Ferrite ceramic composition, ceramic electronic component, and method for producing ceramic electronic component
WO2012172921A1 (ja) 積層コイル部品
TWI435344B (zh) 電子零件
US8633794B2 (en) Electronic component and manufacturing method for same
US9296659B2 (en) Ferrite ceramic composition, ceramic electronic component, and method for manufacturing ceramic electronic component
JP5078340B2 (ja) コイル内蔵基板
US20140097923A1 (en) Laminated coil component, and method of manufacturing the laminated coil component
JP2022064955A (ja) 積層型コイル部品及びバイアスティー回路
WO2011058945A1 (ja) 積層セラミック電子部品
US20130321118A1 (en) Non-magnetic composition for multilayer electronic component, multilayer electronic component manufactured by using the same and manufacturing method thereof
KR101538877B1 (ko) 금속 분말 및 전자 부품
JP2007173650A (ja) 配線基板およびその製造方法
JP4475965B2 (ja) コイル内蔵ガラスセラミック基板
JP4557690B2 (ja) コイル内蔵基板
JP2013034006A (ja) コイル内蔵基板および電子装置
CN113539610A (zh) 层叠型线圈部件
KR101232097B1 (ko) 적층형 칩 타입 파워 인덕터 및 그 제조방법
JP4429051B2 (ja) コイル内蔵ガラスセラミック基板
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
KR20150105786A (ko) 적층형 전자부품 및 그 제조방법
JP2007150052A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees