JP2014160796A - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP2014160796A
JP2014160796A JP2013114341A JP2013114341A JP2014160796A JP 2014160796 A JP2014160796 A JP 2014160796A JP 2013114341 A JP2013114341 A JP 2013114341A JP 2013114341 A JP2013114341 A JP 2013114341A JP 2014160796 A JP2014160796 A JP 2014160796A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
linear
layer
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013114341A
Other languages
English (en)
Other versions
JP6231299B2 (ja
Inventor
Koki Kawabata
幸喜 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013114341A priority Critical patent/JP6231299B2/ja
Publication of JP2014160796A publication Critical patent/JP2014160796A/ja
Application granted granted Critical
Publication of JP6231299B2 publication Critical patent/JP6231299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】製造コストの増加を抑えつつ、電源配線層とグランド配線層との間の共振を抑えること。
【解決手段】配線基板1は、絶縁基体2と、絶縁基体2の主面または内部に設けられた電源配線層5およびグランド配線層4とを含んでいる。電源配線層5またはグランド配線層4は、配線本体部4aと配線本体部4aの周囲領域に設けられた線状配線部4bとを含んでおり、線状配線部4bが、配線本体部に電気的に接続されている。
【選択図】図2

Description

本発明は、半導体素子などの電子部品が搭載される配線基板などに関するものである。
半導体素子などの電子部品における動作速度の高速化に伴って、電子部品に基準電位を供給するための電源配線層とグランド配線層との間において、特定の周波数において共振が生じる可能性が高まってきている。共振が生じる周波数において、電源配線層とグランド配線層との間のインピーダンスがピーク値となりEMIノイズの原因となったり、電源配線層およびグランド配線層におけるノイズが増加したりすることが知られている。そこで、電源配線層およびグランド配線層の表面に電源配線層およびグランド配線層よりも抵抗率の高い金属からなる金属層(抵抗成分)を設けて、高周波電流を減衰させて共振を抑制する手法が考えられている(例えば、特許文献1を参照。)。
特開平11−97810号公報
しかしながら、特許文献1に示された配線基板においては、抵抗成分そのもののコストの発生、または配線基板の製造方法において抵抗成分を設けるための新たな工程が必要となることなどから、製造コストが増加する可能性がある。
本発明の一つの態様による配線基板は、絶縁基体と、絶縁基体の主面または内部に設けられた電源配線層およびグランド配線層とを含んでいる。電源配線層またはグランド配線層は、配線本体部と配線本体部の周囲領域に設けられた線状配線部とを含んでおり、線状配線部が、配線本体部に電気的に接続されている。
本発明の一つの態様による配線基板において、電源配線層またはグランド配線層は配線本体部と配線本体部の周囲領域に設けられた線状配線部とを含んでおり、線状配線部が配線本体部に電気的に接続されていることによって、抵抗成分(線状配線部)が電源配線層またはグランド配線層に付加されて、電源配線層とグランド配線層との間における共振を抑制することができる。また、抵抗成分(線状配線部)と配線本体部とを同一のプロセスによって形成し得るため、製造コストの増加を抑えることもできる。すなわち、本発明の一つの態様による配線基板は、製造コストの増加を抑えつつ、電源配線層とグランド配線層との間の共振を抑えることが可能となる。
本発明の一つの実施形態における電子装置を示す縦断面図である。 図1に示された電子装置におけるグランド配線層を示す平面図である。 図2に示されたグランド配線層を有する配線基板と比較例の配線基板とのシミュレーション結果を示すグラフである。 (a)は比較例の配線基板を示す縦断面図であり、(b)は(a)に示された配線基板におけるグランド配線層を示す平面図である。 (a)は図1に示された電子装置の変形例を示す縦断面図であり、(b)は図1に示された電子装置の他の変形例を示す縦断面図であり、(c)は図1に示された電子装置の他の変形例を示す縦断面図である。 図2に示されたグランド配線層の変形例を示す平面図である。 図1に示された電子装置の他の変形例を示す断面図である。 図2に示されたるグランド配線層の他の変形例を示す平面図である。 図2に示されたグランド配線層の他の変形例を示す平面図である。 図2に示されたグランド配線層の他の変形例を示す平面図である。 (a)〜(b)は図1に示された電子装置の変形例を示す縦断面図である。
本発明の例示的な実施形態について図面を参照して説明する。
図1に示されているように、本発明の実施形態における電子装置は、配線基板1と、配線基板1に実装された電子部品8とを含んでいる。
配線基板1は、絶縁基体2と、例えば絶縁基体2の内部に設けられた複数の信号配線層3と、絶縁基体2の内部または主面(すなわち、上面または下面)に設けられたグランド配線層4および電源配線層5と、絶縁基体2の上面に設けられた複数の電子部品実装用パッド6(以下、単に複数のパッド6ともいう)と、絶縁基体2の下面に設けられた複数の外部電極7(以下、単に複数の電極7ともいう)とを含んでいる。
絶縁基体2は、互いに積層された複数の絶縁層2a〜2dから成る。絶縁層2a〜2dは、例えば、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体またはガラスセラミックス等のセラミック材料、あるいは、ポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機樹脂材料、あるいはセラミック材料の粉末を有機樹脂材料中に分散して成る複合絶縁材料等の電気絶縁材料から成るものである。絶縁基体2は、例えばセラミックグリーンシート積層法またはアディティブ法等の基板形成手段によって形成される。
絶縁基体2が、例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム,酸化珪素,酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状となし、これをドクターブレード法等のシート形成方法によってシート状となすことによって絶縁層2a〜2dとなるセラミックグリーンシートを得る。このセラミックグリーンシートを適当な大きさに切断して、上下に積層して積層体を作製し、この積層体を還元雰囲気中で約1,600℃の温度で焼成するこ
とによって複数の絶縁層2a〜2dが積層された絶縁基体2が製作される。
絶縁基体2が、例えばエポキシ樹脂から成る場合であれば、まず、ガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂から成る基板を最下層の絶縁層2dとし、その上面に液状の熱硬化性または感光性のエポキシ樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを加熱あるいは紫外線等の光を照射することで硬化処理することによって絶縁層2cを形成する。さらにこの上に必要な層数に応じて繰り返し絶縁層を形成することで複数の絶縁層2a〜2dを形成することができる。
図1に示された例において、信号配線層3は、絶縁基体2の内部の絶縁層2bと絶縁層2cとの間に設けられており、図示されていないビア導体を介して複数の電極7のいずれかに電気的に接続されている。配線基板1の厚み方向への信号の伝送はこのビア導体によって行なわれる。ビア導体は、例えば、その一端が信号配線層3に電気的に接続され、絶
縁層2cおよび2dを貫通して、その他端が電極7に電気的に接続されている。
信号配線層3は、絶縁層2bおよび2cを介してグランド配線層4および電源配線層5によって挟まれており、信号配線層3とグランド配線層4と電源配線層5とによって所謂ストリップ線路構造が構成されている。このように信号伝送線路がストリップ線路構造であることによって、信号配線層3の配線幅または絶縁層2b,2cの厚みを設定することによって、特性インピーダンスを任意の値(一般的には、シングル配線であれば50Ω、差動配線であれば100Ω)に設定することができる。特性インピーダンスが整合された信号
伝送路によって、信号の伝送特性が向上された配線基板1を実現することが可能となる。
信号伝送路は、高周波信号を伝送するのに適した構造であればよく、上記のようなストリップ線路に限られるものではない。例えば、マイクロストリップ線路、または2つの平行な線路導体からなる差動線路構造としてもよい。
グランド配線層4および電源配線層5は、絶縁基体2の内部または主面(すなわち、上面または下面)に設けられている。なお、図1に示された構造において、グランド配線層4および電源配線層5は、絶縁基体2の内部に設けられており、グランド配線層4は、電源配線層5の上方に設けられている。
グランド配線層4は、絶縁層2aおよび2bの間に設けられている。グランド配線層4は、図示されていないビア導体を介して複数の電極7のいずれかに電気的に接続されている。
図2に示されているように、グランド配線層4は、配線本体部4aと配線本体部4aの周囲領域に設けられた線状配線部4bとを含んでおり、線状配線部4bが、配線本体部4aに電気的接続されている。
配線本体部4aは、絶縁層2bの上面において全体的に設けられており、例えば矩形状の絶縁層2bに対応して矩形状を有するものである。線状配線部4bは、配線本体部4aに比べて幅の狭いものであり、配線本体部4aに対して抵抗成分として働くものである。
線状配線部4bは、絶縁層2bの左上の角部において配線本体部4aに電気的に接続されており、配線本体部4aとの接続部4c以外の部分においては配線本体部4aから離間されており、絶縁層2bの上面に設けられた導体層は、配線本体部4aと線状配線部4bとの間にスリット部4dが設けられた構造を有している。線状配線部4bは、例えば矩形状の配線本体部4aの4辺に沿うように設けられており、配線本体部4aを囲んでいる。線状配線部4bの先端4eは、他の導体層には電気的に接続されていない。
電源配線層5は、グランド配線層4に対向するようにグランド配線層4の下方に設けられている。電源配線層5は、絶縁層2cおよび2dの間に設けられている。電源配線層5は、図示されていないビア導体を介して複数の電極7のいずれかに電気的に接続されている。
信号配線層3、グランド配線層4、電源配線層5、パッド6および電極7は、絶縁基体2がセラミック材料から成る場合であれば、例えばタングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn),銅(Cu),銀(Ag)または銀−パラジウム(Ag−Pd)等の金属粉末によるメタライズで形成することができ、絶縁基体2が有機樹脂材料から成る場合であれば、例えば銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au),ニオブ(Nb)またはそれらの合金等の金属材料から成る薄膜等で形成することができる。
絶縁基体2がセラミック材料から成る場合であれば、上記した絶縁基体2を作製する工程において、セラミックグリーンシートに金型による打ち抜き加工またはレーザー加工によって貫通孔を形成して、この貫通孔を上記金属の粉末に適当な有機バインダーまたは溶剤等を添加混合して得た金属ペーストで充填しておき、セラミックグリーンシートの表面には信号配線層3、グランド配線層4、電源配線層5、パッド6および電極7の所定のパターンで金属ペーストを印刷塗布しておいて、セラミックグリーンシートとともに焼成することによって形成することができる。
絶縁基体2が有機樹脂材料から成る場合であれば、上記のように形成する絶縁層と、銅層を無電解めっき法または蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る配線導体とを交互に作製すればよい。例えば、感光性樹脂を用いて貫通孔を有する絶縁層を形成し、絶縁層上に所定パターン形状のマスクを形成して、スパッタリング法,真空蒸着法またはメッキ法によって貫通孔内および絶縁層の表面に所定形状の金属薄膜を形成すればよい。または、マスクを形成せずに絶縁層の上面の全面に金属薄膜を形成した後に、所定形状のマスクを形成して不要な部分をエッチングによって除去する方法で形成してもよい。あるいは、例えば銅から成る金属箔を所定形状に加工して絶縁層上に転写することで信号配線層3、グランド配線層4、電源配線層5、パッド6および電極7を形成してもよい。
本実施形態の配線基板1において、グランド配線層4が、配線本体部4aと配線本体部4aの周囲領域に設けられた線状配線部4bとを含んでおり、線状配線部4bが、配線本体部4aに電気的接続されていることによって、抵抗成分(線状配線部4b)がグランド配線層4に付加されて、グランド配線層4と電源配線層5との間における共振を抑制することができる。
また、本実施形態の配線基板1においては、製法に関して上述したように、抵抗成分(線状配線部4b)と配線本体部4aとを同一のプロセスによって形成し得るため、製造コストの増加を抑えることもできる。
すなわち、本実施形態の配線基板1は、製造コストの増加を抑えつつ、グランド配線層4と電源配線層5との間の共振を抑えることが可能となる。
通常、グランド配線層4と電源配線層5との間の共振のピーク値は、グランド配線層4または電源配線層5の抵抗、もしくはグランド配線層4と電源配線層5との間に存在するコンダクタンス等の損失成分に依存し、損失成分が小さいほど共振のピーク値は大きくなることが知られている。本実施形態の配線基板1においては、線状配線部4bによってグランド配線層4の抵抗を増加させ、共振のピーク値を小さくすることができる。
また、本実施形態の配線基板1においては、平面視において、信号配線層3が配線本体部4aと線状配線部4bとの間の領域(スリット部4d)と重ならないように配置されている場合、信号配線層3における特性インピーダンスの不連続が発生しにくく、信号の伝送特性を向上させることができる。図2に示された構造においては、平面視において、複数の信号配線層3は、配線本体部4aに重なるように配置されており、配線本体部4aと線状配線部4bとの間の領域(スリット部4d)には重ならないように配置されている。
また、本実施形態の配線基板1において、線状配線部4bが配線本体部4aの角部に電気的に接続されている場合、配線本体部4aの中央部と線状配線部4bとの間の距離をより長くすることができ、一般的に配線本体部4aの中央部から縁部へ流れる傾向にある電流が線状配線部4bに到達するまでの距離をより長くし得るため、抵抗成分の値が高くな
り、グランド配線層4と電源配線層5との間の共振をさらに抑制することができる。
また、本実施形態の配線基板1においては、線状配線部4bの幅が配線基板1において伝送される信号の波長の1/16以下であると、抵抗成分(線状配線部4b)の値を十分に大きくすることができ、グランド層4と電源配線層5との間における共振を十分に抑えることができる。
また、本実施形態の配線基板1においては、スリット部4dの幅が配線基板1において伝送される信号の波長の1/16以下であると、スリット部4dの幅を十分に小さくすることができ、小型化を図ることができる。
また、線状配線部4bと配線本体部4aとの接続部4cの幅は、狭すぎても断線が発生する可能性があり、また広すぎても接続部4cの抵抗値が低くなり共振を抑える効果が低減する可能性があるため、線状配線部4bまたはスリット部4dと同程度の幅であることが望ましい。
また、図2に示された構造において、線状配線部4bは配線本体部4aの左上の角部の1箇所で電気的に接続されているが、他の角部においても電気的に接続されていてもよい。
ここで、図2に示された構造の具体例について説明すると、絶縁基体2の比誘電率が10.0であり、信号配線層3を伝送される信号の最大周波数が25GHzである場合には、線状配線部4bおよびスリット部4dの幅は、信号の波長の1/16である約240μm以下とす
ればよい。また、線状配線部4bと配線本体部4aとの接続部4cの幅は、線状配線部4bおよびスリット部4dと同程度の約240μm以下とすればよい。
以下、図2に示されたグランド配線層4を有する配線基板と比較例の配線基板とのシミュレーション結果について図3を参照して説明する。
図3は、グランド配線層4と電源配線層5との間のインピーダンス特性を示すグラフであり、横軸は周波数を、縦軸はインピーダンス値を示している。また、図3において、実線は本実施形態の配線基板1の特性を示し、破線は比較例の配線基板の特性を示している。
本実施形態の配線基板のシミュレーションモデルでは、電源配線層5およびグランド配線層4のサイズが9.4mm角であり、電源配線層5とグランド配線層4との間の絶縁層2
b,2cの厚みが200μm、線状配線部4bの線幅を100μm、スリット部4dの幅を200
μm、接続部4cの幅を100μmとしてある。
これに対して比較例の配線基板は、図4(a)および図4(b)に示されているものであり、電源配線層50およびグランド配線層40のサイズが10mm角であり、線状配線部がない点以外は同様の構成である。
図3に示されているように、比較例の配線基板においては、8.43GHzでインピーダン
スのピーク値が105.7Ωとなっているのに対して、本実施形態の配線基板においては、8.97GHzでインピーダンスのピーク値が67.1Ωとなっており改善されている。
このようなことから、本実施形態の配線基板は、電源配線層5とグランド配線層4との間の共振を抑制し、EMIノイズ、または電源配線層およびグランド配線層におけるノイズを低減させることができる。
なお、図5(a)に示されているように、グランド配線層4が電源配線層5の下方に設けられており、そのグランド配線層4において、図2において示された技術的工夫が施されていてもよい。すなわち、グランド配線層4が、配線本体部4aと配線本体部4aの周囲領域に設けられた線状配線部4bとを含んでおり、線状配線部4bが、配線本体部4aに電気的接続されている構造であってもよい。
また、図5(b)に示されているように、電源配線層5がグランド配線層4の下方に設けられており、その電源配線層5において、図2において示された技術的工夫が施されていてもよい。すなわち、電源配線層5が、配線本体部5aと配線本体部5aの周囲領域に設けられた線状配線部5bとを含んでおり、線状配線部5bが、配線本体部5aに電気的接続されている構造であってもよい。
また、図5(c)に示されているように、電源配線層5がグランド配線層4の上方に設けられた構造において、その電源配線層5に、図2において示された技術的工夫が施されていてもよい。すなわち、電源配線層5が、配線本体部5aと配線本体部5aの周囲領域に設けられた線状配線部5bとを含んでおり、線状配線部5bが、配線本体部5aに電気的接続されている構造であってもよい。
なお、図1および図5(a)〜図5(b)に示された構造において、グランド配線層4および電源配線層5の両方が線状配線部4b,5bを有していてもよい。
また、図6に示されているように、本実施形態の配線基板1においては、線状配線部4bがミアンダ状の形状を有している場合、線状配線部4bを十分に長くして抵抗成分(線状配線部4b)の値を十分に大きくすることができ、グランド層4と電源配線層5との間における共振を十分に抑えることができる。ミアンダ状に形成される線状配線部4bは、付加させたい抵抗値に応じて線幅または折り曲げ数等を調整すればよい。なお、図6に示された構造における技術的工夫は、図5(a)〜図5(c)に示された構造においても適用可能である。
また、図7および図8に示されているように、線状配線部4bがミアンダ状の形状を有している場合、その線状配線部4bは、絶縁基体2の厚み方向においてミアンダ状の形状を有しているものであってもよい。この場合にも、線状配線部4bを十分に長くして抵抗成分(線状配線部4b)の値を十分に大きくすることができ、グランド層4と電源配線層5との間における共振を十分に抑えることができる。
また、この場合には、線状配線部4bのミアンダ状の部分が絶縁基体2の厚み方向に配置されているため、絶縁基体2の平面方向において線状配線部4bが占める面積の割合をより小さく抑えることができる。そのため、配線基板1の小型化および設計の自由度の向上等の点において有利である。
線状配線部4bについて絶縁基体2の厚み方向にミアンダ状の形状とするには、例えば絶縁基体2の一部を厚み方向に貫通する複数の貫通導体(ビア導体)4baと、配線本体部4aと同じ層に設けられた破線状の複数の部分配線4bbとを順次交互に接続させてパターン形成すればよい。
また、線状配線部4bが、絶縁基体2の厚み方向においてミアンダ状の形状を有している場合、信号配線層3が、絶縁基体2の内部に設けられており、側面透視において線状配線部4bと信号配線層3とが互いに重なっていてもよい。この場合、実際には、線状配線部4bのうちビア導体4baが、側面透視において信号配線層3と重なる。このような場
合には、信号線路3から外部へのノイズ(EMIノイズ)の放射がより効果的に抑制される。すなわち、信号配線層3の周囲が線状配線部4bのうち複数のビア導体4baの部分によって囲まれるため、信号配線層3が外部に対してより有効に電磁的に遮蔽される。そのため、信号線路3から外部へのノイズの放射、および外部から信号線路3へのノイズの侵入が抑制される。
なお、このようなノイズの放射抑制の効果を考慮したとき、複数のビア導体4ba同士の隣接間隔は信号線路3を伝送する信号周波数に対応する波長の1/4以下程度が好ましい。
また、側面透視において線状配線部4bと信号配線層3とが互いに重なっている場合、絶縁基体2の内部において信号配線層3が電源配線層5とグランド配線層4との間に位置しており、側面透視において、線状配線部4bのビア導体4baが電源配線層5とグランド配線層4との間に設けられていてもよい。この場合には、信号配線部3が、上下の電源配線層5およびグランド配線層4と、横方向の外側に位置する線状配線部4bのビア導体4baとによって囲まれる。そのため、信号配線部3から外部へのノイズの放射、および外部から信号線路3へのノイズの侵入がより効果的に抑制される。
なお、この場合、グランド配線層4および電源配線層5の両方が、絶縁基体2の厚み方向にミアンダ状となる部分を有する線状配線部(図示せず)を有していてもよい。これにより、信号配線部3の横方向の外側が、グランド配線層4のミアンダ状の線状配線部(ビア導体)と、電源配線層5のミアンダ状の線状配線部(ビア導体)とによって二重に囲まれる。そのため、信号配線部3から外部へのノイズの放射がさらに効果的に抑制される。
グランド配線層4および電源配線層5の両方が、絶縁基体2の厚み方向にミアンダ状となる部分を有する線状配線部を有する場合、両方の線状配線部同士が接しないようにする必要がある。例えば、平面透視において、グランド配線層4の線状配線部および電源配線層5の線状配線部について、いずれか一方が他方よりも外側に位置する二重巻き状に配置される。
また、図9に示されているように、本実施形態の配線基板1においては、線状配線部4bが複数巻きになっている場合、抵抗値をさらに増大させて、グランド層4と電源配線層5との間における共振をさらに抑えることができる。なお、図9に示された構造における技術的工夫は、図5(a)〜図5(c)および図6に示された構造においても適用可能である。
また、図10に示されているように、本実施形態の配線基板1は、複数の線状配線部4bを有していてもよい。なお、図10に示された構造における技術的工夫は、図5(a)〜図5(c)、図6および図9に示された構造においても適用可能である。
また、本実施形態における技術的工夫は、図11(a)〜図11(c)に示された構造においても適用可能である。さらに詳細に説明すると、図11(a)〜図11(c)には、デカップリングコンデンサの機能を付加するために、絶縁層2aおよび2bの間に設けられたグランド配線層4、絶縁層2bおよび2cの間に設けられた電源配線層5、および絶縁層2cおよび2dの間に設けられたグランド配線層4を有している構造においても、本実施形態の技術的工夫を適用することが可能である。
図11(a)に示された構造においては、絶縁層2aおよび2bの間に設けられたグランド配線層4が、配線本体部4aと線状配線部4bとを有している。また、図11(b)に示された構造においては、絶縁層2bおよび2cの間に設けられた電源配線層5が、配線本
体部5aと線状配線部5bとを有している。また、図11(c)に示された構造においては、絶縁層2cおよび2dの間に設けられたグランド配線層4が、配線本体部4aと線状配線部4bとを有している。なお、これらのグランド配線層4および電源配線層5のうち複数の配線層が配線本体部と線状配線部とを有していてもよい。
また、グランド配線層4および電源配線層5のそれぞれの配線本体部4a、5aと、それぞれの線状配線部4b、5bとが、線状配線部4b、5bよりも抵抗率が高い材料からなる抵抗体によって電気的に接続されていてもよい。すなわち、例えばグランド層4における抵抗率が、接続部4cにおいて他の部分よりも大きくてもよい。この場合には、グランド配線層4および電源配線層5に対する抵抗成分の付加が、抵抗体によってより効果的に行なわれる。そのため、例えば線状配線部4b、5b用のスペースがより小さくなり、設計の自由度の確保等においてより有利である。また、配線基板1としての経済性(製造コスト)においてより有利である。
1:配線基板
2:絶縁基体
2a〜2d:絶縁層
3:信号配線層
4:グランド配線層
4a:配線本体部
4b:線状配線部
4ba:ビア導体
4bb:部分配線
4c:接続部
4d:スリット部
5:電源配線層
6:パッド
7:電極

Claims (9)

  1. 絶縁基体と、
    該絶縁基体の主面または内部に設けられた電源配線層およびグランド配線層とを備えており、
    該電源配線層または該グランド配線層は、配線本体部と該配線本体部の周囲領域に設けられた線状配線部とを含んでおり、該線状配線部が、前記配線本体部に電気的に接続されていることを特徴とする配線基板。
  2. 前記絶縁基体の前記主面または前記内部に設けられた信号配線層をさらに備えており、平面視において、該信号配線層は、前記配線本体部と前記線状配線部との間の領域と重なっていないことを特徴とする請求項1に記載の配線基板。
  3. 前記線状配線部は、前記配線本体部の角部に電気的に接続されていることを特徴とする請求項1または請求項2に記載の配線基板。
  4. 前記線状配線部は、ミアンダ状の形状を有していることを特徴とする請求項1乃至請求項3のいずれかに記載の配線基板。
  5. 前記線状配線部は、前記絶縁基体の厚み方向においてミアンダ状の形状を有していることを特徴とする請求項4に記載の配線基板。
  6. 前記信号配線層が前記絶縁基体の内部に設けられており、側面透視において前記線状配線部と前記信号配線層とが互いに重なっていることを特徴とする請求項5に記載の配線基板。
  7. 前記信号配線層が前記電源配線層とグランド配線層との間に位置しており、
    前記線状配線部は、側面透視において前記電源配線層と前記グランド配線層との間で前記絶縁基体を貫通している複数のビア導体と、平面透視において前記配線本体部の周囲に設けられているとともに前記複数のビア導体同士を順次直列に接続している複数の部分配線とを含んでおり、側面透視において、前記線状配線部の前記複数の貫通導体と前記信号配線層とが互いに重なっていることを特徴とする請求項6に記載の配線基板。
  8. 前記配線本体部と前記線状配線部とが、該線状配線部よりも抵抗率が高い材料からなる抵抗体によって電気的に接続されていることを特徴とする請求項1に記載の配線基板。
  9. 請求項1乃至請求項8のいずれかに記載の配線基板と、
    該配線基板に実装された電子部品とを備えていることを特徴とする電子装置。
JP2013114341A 2013-01-24 2013-05-30 配線基板および電子装置 Active JP6231299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013114341A JP6231299B2 (ja) 2013-01-24 2013-05-30 配線基板および電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013011245 2013-01-24
JP2013011245 2013-01-24
JP2013114341A JP6231299B2 (ja) 2013-01-24 2013-05-30 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JP2014160796A true JP2014160796A (ja) 2014-09-04
JP6231299B2 JP6231299B2 (ja) 2017-11-15

Family

ID=51612277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013114341A Active JP6231299B2 (ja) 2013-01-24 2013-05-30 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP6231299B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049429A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 給電系インピーダンス低減方法および回路基板ならびに電子機器
JP2001102702A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 配線基板
JP2008109040A (ja) * 2006-10-27 2008-05-08 Fujifilm Corp 回路基板
WO2011122502A1 (ja) * 2010-03-30 2011-10-06 日本電気株式会社 ノイズ抑制構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049429A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 給電系インピーダンス低減方法および回路基板ならびに電子機器
JP2001102702A (ja) * 1999-09-29 2001-04-13 Kyocera Corp 配線基板
JP2008109040A (ja) * 2006-10-27 2008-05-08 Fujifilm Corp 回路基板
WO2011122502A1 (ja) * 2010-03-30 2011-10-06 日本電気株式会社 ノイズ抑制構造

Also Published As

Publication number Publication date
JP6231299B2 (ja) 2017-11-15

Similar Documents

Publication Publication Date Title
JP2007288180A (ja) 配線構造、多層配線基板および電子装置
JP2008311682A (ja) 配線基板
JP2005243864A (ja) 配線基板
JP3878795B2 (ja) 多層配線基板
JP2009004809A (ja) 配線基板
JP6231299B2 (ja) 配線基板および電子装置
JP5340188B2 (ja) 配線基板
JP6301738B2 (ja) 電子素子搭載用パッケージおよび電子装置
JP4373752B2 (ja) 配線基板
JP4340131B2 (ja) 配線基板
JP4601369B2 (ja) 配線基板
JP2004289094A (ja) 配線基板
JP3798978B2 (ja) 多層配線基板
JP6250943B2 (ja) 配線基板
JP3935638B2 (ja) 多層配線基板
JP5988360B2 (ja) 配線基板
JP4349827B2 (ja) 配線基板
JP6506034B2 (ja) 電子素子実装用基板および電子装置
JP4557768B2 (ja) 半導体装置
JP4511294B2 (ja) 配線基板
JP2004253746A (ja) 配線基板
JP2012248797A (ja) 配線基板
JP7036687B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP6747901B2 (ja) 電子素子搭載用基板および電子装置
JP2002043762A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6231299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150