KR100404791B1 - 전자회로패키지 - Google Patents

전자회로패키지 Download PDF

Info

Publication number
KR100404791B1
KR100404791B1 KR10-1998-0053371A KR19980053371A KR100404791B1 KR 100404791 B1 KR100404791 B1 KR 100404791B1 KR 19980053371 A KR19980053371 A KR 19980053371A KR 100404791 B1 KR100404791 B1 KR 100404791B1
Authority
KR
South Korea
Prior art keywords
electronic circuit
circuit package
power
plane
ground
Prior art date
Application number
KR10-1998-0053371A
Other languages
English (en)
Other versions
KR19990062848A (ko
Inventor
존 헤롤드 마거레인
알버트 이 루에리
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR19990062848A publication Critical patent/KR19990062848A/ko
Application granted granted Critical
Publication of KR100404791B1 publication Critical patent/KR100404791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전자회로 패키지와 칩에서 전원 전위와 접지 전위를 제공하기 위하여 이용되는 도체들을 전기적으로 감결합(decoupling)시키기 위한 방법 및 장치에 관한 것이다. 특히, 본 발명은 흡수 평면 종단자(Absorbing Plane Terminators : APTs)를 이용하는데, 이는 전자회로 패키지의 접지 도체와 전원 도체 사이에 접속된다. APT는 도체 구조의 근사 특성 임피던스와 매칭하도록 선택된 값을 갖는 것이 바람직한 저항기와, 이 저항기와 직렬로 접속된 감결합 캐패시터(decoupling capacitor)를 포함한다. APT는 넓은 주파수 범위에서 전자회로 패키지내의 전기적 잡음과 전자기 방사를 감소시킨다. APT는 또한 감결합 캐패시터의 기생 언덕턴스에 의해 야기된 공진을 감쇠시킨다.

Description

전자회로 패키지{COMBINED RESISTOR-CAPACITOR ELEMENTS FOR DECOUPLING IN ELECTRONIC PACKAGES}
본 발명은 전자회로 패키지내의 전기적 잡음 및 전자기적 방사를 감소시키기 위한 방법 및 장치에 관한 것으로, 특히 전자회로 패키지내의 접지 도체와 전원 도체를 감결합(decoupling)시키기 위한 방법 및 장치에 관한 것이다.
칩은 물론이고 인쇄 회로 카드 및 모듈과 같은 전자회로 패키지가 그것에 결합된 전자회로를 동작시키도록 전원을 분배하기 위한 전원 분배 시스템을 포함하고 있는 것은 잘 알려진 사실이다. 전자회로가 스위칭 동작을 수행할 때, 인쇄 회로 카드내의 전원 및 접지 평면 또는 칩 내의 전원 및 접지 배선과 같은, 전원 분배 시스템으로부터 전류 펄스가 유도된다. 전원 분배 시스템에서 전자회로에 유한한 크기의 임피던스가 나타나고, 스위칭 동작은 전류 및 전압의 과도현상(transients)을 초래한다. 이러한 전압 변동을 일반적으로 델타－I 잡음(Delta－I noise)라고 부른다.
전압 과도현상은 많은 역효과를 낼 수 있다. 예를 들어, 전압 과도현상에 의해 스위칭 회로에 제공되는 전압이 강하된다. 결과적으로, 스위칭 회로의 출력은 정상 동작 범위 또는 사양(specification)을 벗어날 수 있다. 또한, 전압 과도현상은 비슷한 방식으로 다른 전자회로에 영향을 미쳐서 그 전자회로를 오동작시키거나 또는 부적절한 방식으로 동작시킬 수 있다. 더욱이 전압 과도현상에 의해 전자회로 패키지로부터의 바람직하지 않은 전자기 방사가 야기될 수 있어서 무선 통신과 간섭할 수 있다. 이러한 문제는 공진현상이 발생하는 경우 더욱 복잡하다.
전원 분배 시스템내의 전압 변동을 최소화시키는 일반적인 하나의 방법은 다른 위치에 있는 전원 도체와 접지 도체 사이에 다수의 감결합 캐패시터를 두는 것이다. 캐패시터는 전압을 안정화시키는 전하를 공급한다. 이러한 방법은 낮은 클럭 주파수에서 효과적인데, 이 경우에 캐패시터의 기생 인덕턴스는 중요하지 않으며, 시스템 크기는 클록 신호에 포함된 가장 높은 주파수에 해당하는 파장보다 매우 짧다.
그러나, 전자회로가 더욱 복잡하게 되고 더 높은 클럭 주파수에서 동작하게 될수록, 전원 분배 시스템은 진행파(traveling waves), 및 전자회로 패키지의 모서리 및 다른 불연속부(discontinuities)로부터의 반사(reflections)를 전파하는 전송 매체 또는 라인으로서 작용한다. 예를 들어, 반파장의 배수가 인쇄 회로 카드의 전기적 길이(electrical length)와 동일하게 되는 주파수에서 정재파(standing waves)가 존재한다는 것이 알려져 있다. 감결합 캐패시터와 그들의 접속 리드선(connecting leads)은 상당한 기생 직렬 인덕턴스를 가지며, 추가적인 공진을 일으킬 수 있다.
전자회로 패키지의 전원 도체와 접지 도체 사이의 잡음과 방사된 전자기 간섭을 감소시키기 위한 더 향상된 방법 및 장치가 제공될 필요가 있다. 또한 최소한의 하드웨어와 최소한의 비용이 드는 방법을 제공할 필요가 있다.
따라서, 본 발명은 칩은 물론 인쇄 회로 카드, 모듈 등의 전자회로 패키지에서 전기적 잡음과 전자기 방사를 감소시키기 위한 방법 및 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 높은 클럭 주파수를 이용하는 전자회로 패키지에서 전기적 잡음과 전자기 방사를 감소시키기 위한 방법 및 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 전자회로 패키지를 감결합시키는 직렬 저항기－캐패시터 조합을 이용하는 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 전자회로 패키지와 칩에서 전원 전위와 접지 전위를 분배하는데 이용되는 도체를 전기적으로 감결합시키기 위한 방법 및 장치이다. 특히 본 발명은 흡수 평면 종단자(Absorbing Plane Terminators : APTs)를 이용하는데, APT는 전자회로 패키지의 접지 도체와 전원 도체 사이에 접속된다. APT는 평면 구조의 근사 특성 임피던스와 정합하도록 바람직하게 선택된 값을 갖는 저항기와, 이 저항기에 직렬로 연결되는 감결합 캐패시터를 포함한다. APT는 넓은 범위의 클럭 동작 주파수에서 전기적 잡음과 전자기 방사를 감소시킨다. 또한 APT는 감결합 캐패시터의 기생 인덕턴스에 의해 야기된 공진을 완충시킨다.
다수의 APT가 도체의 모서리(예를 들어, 주변부)를 따라서, 그리고 도체의 다른 불연속부에 일정 간격으로 설치되는 것이 바람직하다. APT는 모서리를 향해 전파하는 진행파와 같은 시변 신호(time varying signals)를 흡수한다. 결과적으로, APT는 실질적으로 모서리를 따라 반사 신호를 제거시키며 도체들 사이의 공진을 저지한다.
도 1은 다수의 전자회로 또는 그것에 결합된 장치를 갖는 전자회로 패키지를 단순화한 도면.
도 2는 본 발명에 따라 잡음 및 전자기 방사를 감소시키기 위해 직렬 저항기－캐패시터를 이용하는 전자회로 패키지의 제 1 실시예를 도시한 도면.
도 3은 직렬 저항기－캐패시터 조합이 전자회로 패키지의 기판에 집적되어 있는 제 2 실시예를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 전자회로 패키지14 : 접지 도전성 평면
16 : 전원 도전성 평면18 : 접속 메커니즘
20 : 전자 장치30 : 흡수 평면 종단자
32 : 저항기34 : 캐패시터
본 발명에 대해 상세하게 설명하기에 앞서, 여기서 사용되는 용어들을 정의하겠다. 이하에서 "전자회로 패키지"는 인쇄 회로 카드 또는 모듈, 칩, 또는 적어도 하나의 접지 도체와 적어도 하나의 전원 도체를 포함하는 도전성 패턴 또는 평면을 가진 기판을 지칭한다. 흡수 평면 종단자(Absorbing Plane Terminator : APT)는 저항기와 직렬로 연결된 감결합 캐패시터로 구성되는 회로를 지칭한다. 전자 장치는 전자 회로, 전자 부품 등을 지칭한다.
도 1에는 다수의 평면 또는 층(12)으로 형성된 도전성 패턴을 갖는 기판을 포함하는 전자회로 패키지(10)의 단순화된 개요가 도시되어 있다. 평면(12)은 접지 전위(예, 접지에 접속됨)의 하나 또는 그 이상의 접지 도전성 평면(14)을 포함하고 있다. 다수의 평면(12)은 또한 DC 전원 전위(예, 전원 공급장치에 접속됨)의 하나 또는 그 이상의 전원 도전성 평면(16)을 포함하고 있다.
접지 도전성 평면(14)과 전원 도전성 평면(16)의 조합은 거기에 연결된 전자회로 패키지(10)와 전자 장치(20)를 동작시키기 위한 전원을 분배한다. 이하에서 접지 도전성 평면(14)과 전원 도전성 평면(16)을 함께 전자회로 패키지(10)의 "전원 분배 시스템"이라고 지칭하겠다. 비록 단지 하나의 접지 도전성 평면과 하나의 전원 도전성 평면이 도 1에 도시되어 있지만, 전자회로 패키지(10)는 전원 분배 시스템내에 다수의 접지 도전성 평면과 다수의 전원 도전성 평면을 포함할 수 있다.
또한 전자회로 패키지(10)는 거기에 전자 장치(20)를 장착 또는 접속하기 위한 적어도 하나의 결합 메커니즘(connection mechanism)(18) 등을 포함할 수 있다. 현재, 전자 장치 또는 다른 전자회로 패키지를 전자회로 패키지에 장착하기 위한 다수의 메커니즘이 있는데, 이는 업계에 잘 알려져 있으므로 여기에서는 구체적인 내용에 대해 설명하지 않겠다.
도 1에 도시된 바와 같이, 전자 장치(20)는 결합 메커니즘(18)을 경유하여 접지 도전성 평면(14)과 전원 도전성 평면(16)에 결합된 전류원으로서 도시되어 있다. 스위칭 동작 중에, 전자 장치(20)는 전원 분배 시스템으로부터 전류를 유도한다. 전류 유도는 전술한 바와 같이 전자회로 패키지(10)내에 과도 전류와 전압을 발생시켜서, 전자 장치(20)의 동작과 간섭하는 잡음과 전자기 방사를 야기한다.
이러한 잡음과 방사를 최소화하기 위한 일반적인 방법중의 하나는 접지 도전성 평면과 전원 도전성 평면 사이에 감결합 캐패시터를 연결하는 것이다. 그러나, 감결합 캐패시터는 과도 전압을 감소시키는데 필요한 것보다 종종 덜 효과적이고, 평면 사이의 공진을 제거하지 못할 수도 있다. 특히, 감결합 캐패시터는 새로운 공진을 일으킬 수 있는 기생 인덕턴스를 가진다. 그 결과, 지나친 전원 평면 잡음(power plane noise)이 발생하여 불량한 신호 보전성(signal integrity)과 높히 방사된 전자기 간섭을 초래한다.
이러한 문제점을 극복하기 위하여, 본 발명은 한 회로(이하, 흡수 평면 종단자(APT)라고 지칭함)를 채택하는데, 이 회로는 도 2에 도시된 바와 같이 전원 분배시스템의 접지 도전성 평면(14)과 전원 도전성 평면(16) 사이에 접속된다. APT는 적절한 임피던스 값을 갖는 저항기와 이 저항기에 직렬로 연결된 감결합 캐패시터를 포함한다. 도전성 평면이 다른 DC 전위에 있을 때, 직렬로 연결된 감결합 캐패시터는 도전성 평면이 다른 DC 전위에 있을 때 전압을 안정화시키기 위하여 전하를 저장한다. 따라서, 캐패시터는 충분히 큰 정전용량을 가져야 하며, 그 결과로서 감결합을 제공하는 가장 낮은 주파수에서 낮은 임피던스를 가진다.
저항기를 접속시키는 것은 (ⅰ) 전원 분배 시스템을 통하여 전파하는 파동의 방산된(dissipated) 에너지를 흡수하고 진행파가 모서리로부터 반사되는 것과 공진을 여기시키는 것을 저지하며, (ⅱ) 감결합 캐패시터의 기생 인덕턴스의 효과를 최소화시킴이 밝혀졌다. 최적의 성능을 위하여, 저항기의 임피던스는 도전성 평면 또는 거기에 부착된 다른 도체의 근사 특성 임피던스에 정합하도록 선택되는 것이 바람직하다.
또한, APT는 하나 이상의 모서리(예를 들어, 주변부) 또는 접지 도체 및 전원 도체의 다른 불연속부를 따라 일정 간격으로 배치되는 것이 바람직하다. 이러한 배열은 실질적으로 도전성 평면에 의해 형성된 전송 매체를 종단(terminating)시키고 진행파의 반사를 저지시킨다. 특히, 전자회로 패키지(10)의 모서리 및 다른 불연속부를 향해 전파하는 진행파는 도전성 평면 주변부의 APT에 의해 흡수된다. 결과적으로, 진행파가 모서리를 따라 반사하는 것과 전원 분배 시스템에서 원하지 않은 공진을 발생시키는 것이 저지된다. 주변부뿐만 아니라, 도전성 평면 전체에 걸쳐서 특히 불연속부 또는 그 근처에 APT가 또한 배치될 수 있다는 것을 주목해야한다.
비록 본 발명이 하나의 접지 도전성 평면과 전원 도전성 평면에 대해 기술되었지만, 본 발명의 방법과 장치는 다수의 접지와 전원 평면을 갖는 복잡한 전자회로 패키지에 대해서도 유사하게 적용될 수 있다. 실시예에 대한 상세한 설명은 이하에서 도 2 및 3을 참조하여 기술된다.
도 2는 전원 분배 시스템에서의 잡음과 전자기 방사를 감소시키기 위하여 본 발명의 방법 및 장치를 이용하는 전자회로 패키지(10)의 제 1 실시예를 도시하고 있다. 전자회로 패키지(10)는, 도 1에 도시된 바와 유사하게, DC 전원 전위에서의 적어도 하나의 전원 도전성 평면(16)과 접지 전위에서의 접지 도전성 평면(14)을 포함하고 있다. 결합 메커니즘(18)을 경유하여 전자회로 패키지(10)에 접속된 다수의 전자 장치(20)가 제공된다. 전자 장치(20) 및 그것과 관련된 접속은 도전성 평면(14, 16)상에 잡음을 발생시킨다. 예를 들어, 전자 장치(20)는 일반적으로 반도체 칩 또는 하나 또는 그 이상의 칩을 갖는 모듈에 접지 및 전원 접속한 것을 말한다.
전자회로 패키지(10)는 또한 흡수 평면 종단자(이하, "APT"라고 지칭함)(30)를 포함하며, APT의 각각은 캐패시터(34)에 직렬로 연결된 저항기(32)를 포함한다. APT(30)는 전원 분배 시스템내의 잡음과 전자기 방사를 최소화하기 위하여 도전성 평면(14, 16) 사이에 접속된다. 이 경우에, 각 APT의 저항기(32)와 캐패시터(34)는 종래의 접속 메커니즘을 통해 장착될 수 있는 불연속 구성요소로 하는 것이 바람직하다. 저항기(32)와 캐패시터(34)는 전원 분배 시스템에 접속된 하나의 장치로 결합될 수 있다.
캐패시터(34)의 기능은 전원 및 접지 도전성 평면이 다른 DC 전위일 때 전압을 안정화시키기 위하여 전하를 저장하는 것임을 주목해야 한다. 캐패시터(34)는 충분히 큰 정전용량을 갖도록 선택되어 캐패시터(34)가 감결합이 제공되어야 하는 최저 주파수에서 낮은 임피던스를 가진다.
저항기(32)의 기능은 캐패시터(34)의 직렬 기생 인덕턴스의 영향을, 특히 높은 동작 주파수에서 제거하므로써 공진의 여기를 저지하는 것이다. 저항기(32)는 접지 도전성 평면(14) 및 전원 도전성 평면(16)의 특성 임피던스와 비슷한 저항값을 갖는 것이 바람직하다.
다음 예는 전자회로 구성요소를 갖는 인쇄 회로 기판에서 발견되는 것과 같은, 평행 도전성 평면의 경우에 대해 제공된다. 2개의 도전성 평면에 의해 형성된 전송 매체 또는 라인의 한 단면(a section)의 특성 임피던스인 오옴(ohm) 값은 다음 식에 의해 주어진다.
Z = (377/sqrt(ε)) * (d/w)
여기서,
ε = 두 도전성 평면 사이의 상대 유전상수
d = 두 도전성 평면 사이의 간격
w = 파동 전파에 수직하는 단면의 폭
d = 0.2 mm, w = 20 mm, ε = 4 라고 가정하면, 도전성 평면의 특성 임피던스는 1.9 오옴이다. 이 경우에, 1.9 오옴의 근사 임피던스 값을 갖는 저항기가 도전성 평면 사이에서 매 20 mm 마다 적절한 감결합 캐패시터와 직렬로 접속되어 평면(plane) 특성 임피던스와 정합(matching)한다. 결과적으로, 도전성 평면의 모서리를 향해 진행하는 파동이 흡수된다. 또한 1.9 오옴의 저항기가 APT의 기생 인덕턴스에 직렬로 나타나므로, 기생 인덕턴스로부터 야기하는 어떠한 공진도 완충시킨다.
도 3에서, 전자회로 패키지(10)의 제 2 실시예는 (전술한 바와 같이) 적절하게 선택된 단위길이당 저항과 정전용량을 갖는 긴 연속성 APT(40)을 이용하고 있다. 도 2에서와 같이 도전성 평면 사이에 장착되거나 솔더링(soldering)되는 대신에, APT(40)는 접지 도전성 평면(14) 및 전원 도전성 평면(16) 사이에 집적된다. 특히, APT(40)는 전원 분배 시스템의 도전성 평면들 사이의 기판 내에 설치된다. 이러한 배열에 의해 APT의 기생 인덕턴스를 증가시키는 접속 리드선과 메커니즘이 필요없게 되며, 불연속 구성요소에서 사용하는 주파수보다 훨씬 높은 동작 주파수의 입사파(incident wave)가 흡수하게 된다. APT(40)는 도전성 평면(14, 16)의 모서리 또는 주변부를 따라서 일정 간격으로 설치되는 것이 바람직하다.
비록 위의 도 2 및 도 3이 인쇄 회로 기판과 같은, 전자회로 패키지에 대한 본 발명의 감결합 방법을 도시하고 있지만, 감결합 방법은 반도체 칩에 또한 이용될 수 있다. 이러한 개념은 전원 및 접지 전위를 분배하는 배선 네트워크 사이에 APT를 접속하므로써 구현될 수 있다.
요약하면, 본 발명은 전자회로 패키지의 전원 분배 시스템에 의해 발생된 잡음 및 전자기 방사를 최소화하도록 APT(예를 들어, 직렬 저항－캐패시터 회로 요소)를 이용한다.
특정 실시예를 참조하여 기술된 본 발명이 첨부된 청구범위에서 정의된 바와 같은 본 발명의 정신 및 범위를 이탈하지 않고 다양한 변경 또는 수정이 가능하다는 것은 명백하다.
본 발명의 감결합 기술은 종래 기술에 비해 다음의 이점을 제공한다. 첫째, APT는 전원 분배 평면 또는 도체 사이의 공진을 제거한다. 주변부의 APT에 도달한 진행파는 흡수되어, 공진이 여기되는 것을 저지한다. 둘째, 각 APT의 저항은 감결합 캐패시터와 직렬로 연결된 기생 인덕턴스로부터 야기되는 어떠한 공진도 완충시킨다. 셋째, 모든 전자 장치와 구성요소는 그들의 위치에 관계없이 관련된 모든 동작 주파수에서 동일한 임피던스를 나타낸다. 임피던스는 전원 분배 평면의 특성 임피던스에 관련된다. 감결합 캐패시터만을 이용하는 종래의 기술에서, 전원 분배 시스템에서 전자회로 구성요소의 임피던스는 그 위치와 동작 주파수에 의존하여 크게 변할 수 있다는 것을 주목해야 한다.

Claims (6)

  1. 전원 분배 시스템으로서 함께 작용하는 전원 평면 및 접지 평면을 포함하는 복수의 도전성 평면을 갖고, 상기 전원 평면 및 접지 평면이 평면의 주변부(a periphery) 또는 평면을 관통한 개구중 적어도 하나를 구비하는 불연속부(discontinuities)를 나타내는 전자회로 패키지에 있어서,
    과도 전류 및 전압을 최소화하도록, 상기 전원 평면 및 접지 평면의 상기 불연속부 사이에만 접속되고 각각의 불연속부를 따라 균일한 간격으로 배치된 복수의 전자회로 구성요소를 구비하며,
    상기 전자회로 구성요소 각각은 저항기와 이에 직렬 접속된 캐패시터로 구성되고, 상기 저항기는 과도 신호를 흡수하여 상기 불연속부로부터의 그 과도 신호의 반사를 방지하도록, 상기 불연속부에서 상기 전원 분배 시스템의 특성 임피던스와 같은 임피던스를 갖는
    전자회로 패키지.
  2. 제 1 항에 있어서,
    상기 전원 분배 시스템은 도전성 패턴을 갖는 다수의 평면을 구비하는 기판을 포함하며, 상기 전원 도체 및 상기 접지 도체의 각각은 상기 다수의 평면 중에서 하나의 평면인
    전자회로 패키지.
  3. 제 1 항에 있어서,
    상기 전자회로 구성요소는 상기 전원 분배 시스템의 주변부를 따라 접속된
    전자회로 패키지.
  4. 제 3 항에 있어서,
    상기 다수의 회로 구성요소는 동일한 간격으로 서로간에 떨어져 있는
    전자회로 패키지.
  5. 제 1 항에 있어서,
    상기 캐패시터는 상기 접지 도체와 상기 전원 도체 사이의 전압을 안정화시키도록 충분한 전하를 저장하는 크기인
    전자회로 패키지.
  6. 제 1 항에 있어서,
    상기 전자회로 구성요소는 상기 전원 평면상에 나타나는 시변(time varying) 신호의 반사를 저지하는
    전자회로 패키지.
KR10-1998-0053371A 1997-12-19 1998-12-07 전자회로패키지 KR100404791B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/994,706 1997-12-19
US08/994,706 US6657291B1 (en) 1997-12-19 1997-12-19 Combined resistor-capacitor elements for decoupling in electronic packages
US08/994,706 1997-12-19

Publications (2)

Publication Number Publication Date
KR19990062848A KR19990062848A (ko) 1999-07-26
KR100404791B1 true KR100404791B1 (ko) 2004-06-16

Family

ID=25540959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0053371A KR100404791B1 (ko) 1997-12-19 1998-12-07 전자회로패키지

Country Status (3)

Country Link
US (1) US6657291B1 (ko)
KR (1) KR100404791B1 (ko)
CN (1) CN1199328C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
US6856209B2 (en) * 2002-09-27 2005-02-15 Visteon Global Technologies, Inc. EMI suppression method for powertrain control modules
US20060139123A1 (en) * 2004-12-29 2006-06-29 Lsi Logic Corporation Resistive capacitor structure for anti-resonance reduction
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US8913364B2 (en) * 2011-12-20 2014-12-16 Intel Corporation Decoupling arrangement
CN108254637A (zh) * 2016-12-29 2018-07-06 北京铁路信号有限公司 一种耦合去耦网络
FR3074402B1 (fr) * 2017-11-30 2019-10-25 Psa Automobiles Sa Systeme a boucle de masse integrant un dispositif de couplage electrique agissant sur un courant parasite
US10629533B2 (en) 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213835A (ja) * 1996-02-06 1997-08-15 Fujitsu Ltd 半導体チップキャリヤ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396198A (en) * 1992-09-09 1995-03-07 Hitachi, Ltd. Electronic circuit device having a series connection of resistor and capacitance as a noise reducing circuit connected to a power source wiring
JP2907660B2 (ja) * 1992-10-20 1999-06-21 株式会社日立製作所 電源配線の共振抑制機能を有する電子回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213835A (ja) * 1996-02-06 1997-08-15 Fujitsu Ltd 半導体チップキャリヤ

Also Published As

Publication number Publication date
KR19990062848A (ko) 1999-07-26
US6657291B1 (en) 2003-12-02
CN1199328C (zh) 2005-04-27
CN1221240A (zh) 1999-06-30

Similar Documents

Publication Publication Date Title
US6418031B1 (en) Method and means for decoupling a printed circuit board
KR100450677B1 (ko) 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치
JP3036629B2 (ja) プリント配線基板装置
KR100254866B1 (ko) Vlsi 디바이스에 대한 필터링을 제공하는 서브-파워 플레인
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
JP2970660B1 (ja) プリント基板
US6515868B1 (en) Printed circuit board
JPH11261181A (ja) プリント回路基板
US6614663B1 (en) Reducing impedance of power supplying system in a circuit board by connecting two points in one of a power supply pattern and a ground pattern by a resistive member
KR960032705A (ko) 반도체 집적회로장치
US5912597A (en) Printed circuit board
JPH10135645A (ja) 多層プリント回路基板
KR100404791B1 (ko) 전자회로패키지
US6215076B1 (en) Printed circuit board with noise suppression
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
JP2845210B2 (ja) 電磁放射を低減するグランド構成
US6477057B1 (en) High frequency de-coupling via short circuits
US6573804B2 (en) Electronic apparatus having a printed circuit board with multi-point grounding
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
JP2005294511A (ja) コネクタ端子を有する電子回路ユニットおよび回路基板
JP2022518697A (ja) 高周波渦巻状終端装置
US6859115B1 (en) Stub transformer for power supply impedance reduction
JPH08242047A (ja) プリント配線板
US5063362A (en) Suppression of electrical interferences from an electronic circuit
JP4287960B2 (ja) 電気回路、半導体パッケージ及び実装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010901

Effective date: 20030830

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee