JP3690305B2 - プリント回路基板特性評価方法、及び記憶媒体 - Google Patents
プリント回路基板特性評価方法、及び記憶媒体 Download PDFInfo
- Publication number
- JP3690305B2 JP3690305B2 JP2001125013A JP2001125013A JP3690305B2 JP 3690305 B2 JP3690305 B2 JP 3690305B2 JP 2001125013 A JP2001125013 A JP 2001125013A JP 2001125013 A JP2001125013 A JP 2001125013A JP 3690305 B2 JP3690305 B2 JP 3690305B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply system
- system circuit
- data processing
- layout information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板の電気特性等を評価するプリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体に関するものである。
【０００２】
【従来の技術】
従来、プリント回路基板が正常に動作しうるかを数値解析手法によって評価する技術としては、例えば、「１９９３年１月、アールエフ・デザイン、２５〜２７頁（ＲＦ Ｄｅｓｉｇｎ Ｊａｎｕａｒｙ １９９３，ｐｐ．２５−２７）」に記載されているようなＰＳＰＩＣＥと呼ばれる回路シミュレータが一般的に知られているほか、特開平９−２７４６２３号公報に開示されるものがあった。
【０００３】
図２３は、上記公報に開示された伝送線路シミュレータの構成を示すブロック図である。
この伝送線路シミュレータによれば、設計段階でシンボル化された素子と結線が入力されると、表示制御部１０１は、表示部１０２に結線の適用基板の物理形状と配線トポロジを表示し、結線のプロパティを入力部１０３を介して選択させる。プロパティは電磁界シミュレータ１０６に与えられ、該電磁界シミュレータ１０６は結線の線路定数を計算し、線路モデルを作成する。素子シンボルは置換部１０５に与えられ、置換部１０５はデバイスモデルを素子ライブラリ１０５ａから抽出する。線路モデルとデバイスモデルは、組合せ部１０７で組合わされて評価対象回路の等価回路が形成される。回路シミュレータ１０８が、その等価回路に対して、遅延や反射特性等の伝送線等の伝送線路解析を行う。
【０００４】
これらの技術を用いることにより、例えば、図２４に示すように、ドライバＩＣ２０１とレシーバＩＣ２０２を実装したプリント回路基板２００において、ＩＣ２０１からＩＣ２０２へ配線２０３を介して伝送する信号の電気特性を以下のように評価することができる。
図２５（ａ），（ｂ）は、図２４の基板２００に構成した回路の解析モデルと解析結果の一例を示す図であり、同図（ａ）が解析モデル、同図（ｂ）が解析結果を示している。
【０００５】
図２５（ａ）に示す解析モデルは、ドライバＩＣ２０１とレシーバＩＣ２０２を配線２０３で接続した回路である。ドライバＩＣ２０１を電圧源または電流源とある値のインピーダンスとで構成した等価回路で表現し、レシーバＩＣ２０２をある値のインピーダンスの等価回路で表現し、配線２０３を単なる同電位の配線または抵抗、インダクタ、キャパシタの組み合わせで構成した伝送線路で表現している。
【０００６】
図２５（ｂ）に示す解析結果は、レシーバＩＣ２０２の入力端子での電圧波形を表している。この電圧波形には、立ち上がり時に大きなオーバーシュートや立ち下がり時にアンダーシュートがあるため、このままでは回路の正常動作が保証できず、この基板を実装したものを製品化することはできない。
【０００７】
そこで、図２６（ａ）に示す解析モデルのように、ドライバＩＣ２０１と配線２０３との間にフィルタ回路２０４を挿入することによって、前記オーバーシュートとアンダーシュートを抑えるようにする（図２６（ｂ））。
【０００８】
このように、上記技術を用いれば、回路パラメータを容易に変更できるため、回路の最適設計を簡単に行うことが可能である。また、プリント回路基板を製造する前に回路の信号波形を把握することができるため、回路設計ミスによる基板の再版が少なくなり、製造コスト削減につながる。
【０００９】
一方、プリント回路基板の中には、前述した信号をやり取りする回路以外に、ＩＣやＬＳＩなどのアクティブ素子に安定な直流電圧を供給するための電源供給系回路がある。図２７は、電源供給系のみに着目した等価回路であり、その中で一点鎖線で示した範囲内の回路が電源供給系回路２１０である。
この例では、ＩＣ２０５の電源端子２０６とグランド端子２０７に、電源供給系回路２１０として働くコンデンサ２０８と、基板外にある直流電源２０９とが接続されている。このコンデンサ２０８は、ＩＣ２０５の近くに接続されることで直流電源２０９の代わりに、ＩＣ２０５がスイッチング動作するときに必要な電荷を補給する役割を果たす。低インピーダンスのものをこのコンデンサ２０８として用いれば、ＩＣ２０５がスイッチング動作してもその電源端子２０６とグランド端子２０７間の電圧は変動しない。
このようなコンデンサ２０８のことをデカップリングコンデンサと呼び、今まではこれが接続されていれば、電源供給系回路を直流回路として扱え、回路シミュレータでその高周波特性を解析する必要がないとされてきた。
【００１０】
【発明が解決しようとする課題】
しかしながら、近年、ＩＣやＬＳＩなどのアクティブ素子の動作周波数が急激に高くなってきているため、上述のような電源供給系回路の高周波特性を評価すべきであるにも拘わらず、この種の高周波特性を数値解析手法にて評価する技術は、今まで存在しなかった。その結果、（１）プリント回路基板の回路動作を十分保証することができない、（２）プリント回路基板から不要な電磁波が放射される、といった問題が生じている。
【００１１】
まず、上記（１）の問題点について詳しく説明する。
アクティブ素子の動作周波数が高くなると、デカップリングコンデンサ自身のもつ寄生インダクタンスによるインピーダンスと、そのコンデンサを基板に実装するためのパッドやビアホールの寄生インダクタンスによるインピーダンスとの和が、そのコンデンサのもつキャパシタンスによるインピーダンスに比べ大きくなり、アクティブ素子に安定な直流電圧を供給することが難しくなり、それらの安定動作を保証しづらくなる。この点を図２８を用いて具体的に説明する。
【００１２】
図２８は、デカップリングコンデンサの代表的な実装例を示す断面図である。コンデンサ２２０をパッド２２３，２２４とビアホール２２５を介して、内層の電源層２２１とグランド層２２２に接続する例を示している。コンデンサ２２０自身の寄生インダクタンスはチップ部品の場合に約１ｎＨ、パッド２２３，２２４とビアホール２２５の寄生インダクタンスも少なくとも合計約１ｎＨあり、例えば、０．１μＦのチップタイプのコンデンサを用いる場合には、３６ＭＨｚ以上で、もはやキャパシティブな素子ではなくインダクティブな素子として働く。そのため、これらインダクタンスをできるだけ小さく設計しなければ電源電圧変動が大きくなり、回路動作を保証することはできないのである。
【００１３】
次に、上記（２）の問題点について詳しく説明する。
アクティブ素子の動作周波数が高くなると、電源供給系回路内の配線が単なる同電位の配線ではなく、伝送線路として作用し、この回路全体が伝送線路の共振回路として振る舞い、この共振よってこの基板から強い電磁波が放射される。この点を図２９を用いて具体的に説明する。
【００１４】
図２９は、より現実の基板に近いモデルとして、複数のデカップリングコンデンサがつながる電源供給系回路を表した例を示している。同図に示すように、ＩＣ２０５には、デカップリングコンデンサ２３０ａが接続され、それ以降には伝送線路として働く配線２３１と、他のＩＣに接続されたデカップリングコンデンサ２３０ｂと、基板外にある直流電源２０９とが接続されている。デカップリングコンデンサ２３０ａと２３０ｂは、共にキャパシタンス２３３と直列に寄生インダクタンス２３２がつながっている。電源供給系回路２３４は、一点鎖線内の回路であり、この回路が共振を起こすことがある。
【００１５】
図３０の実線は、ＩＣ２０５接続位置から電源供給系回路２３４を見たインピーダンス（Ｚｉｎ）特性の一例であり、同図３０の破線はコンデンサ２３０ａのインピーダンス（Ｚｃ）特性である。Ｚｉｎの特性はほぼＺｃの特性と一致するが、周波数ｆ０１，ｆ０２では大きくなっている。これは、コンデンサ２３０ａのインピーダンスが破線で示した通り誘導性リアクタンス、それ以降につなる電源供給系回路２３４のインピーダンスが容量性リアクタンスとして作用し、その大きさが一致することで並列共振を起こすためである。このような共振が起こると、ＩＣ２０５から電源供給系回路２３４を見たインピーダンスＺｉｎが大きくなり、電源電圧変動が大きくなる原因となる。また、共振によるエネルギーがこの電源供給系回路内に蓄えられ、そこから強い電磁波が放射され、不要電磁放射（ＥＭＩ）に関する規格をクリヤしづらくなる。
【００１６】
本発明は上記従来の問題点に鑑み、電源電圧変動を抑えかつ電源供給系回路の共振による不要電磁放射を防止したプリント回路基板が設計できているかを、電源供給系回路の高周波特性に着目し、数値解析手法にて評価するプリント回路基板特性評価装置、プリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、
請求項１記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とする。
【００１９】
請求項２記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とする。
【００２０】
請求項３記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、この電源供給系回路内各点での電流値および電圧値をデータ処理装置の演算手段により算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２１】
請求項４記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２２】
請求項５記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とする。
【００２３】
請求項６記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とする。
【００２４】
請求項７記載の発明に係るプリント回路基板特性評価方法では、請求項１または請求項２記載のプリント回路基板特性評価方法において、共振が起こると判断した場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を、前記電源端子接続位置から前記電源供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路各点での電流値および電圧値を算出し、この電流値が小さい場所もしくは電圧値が大きい場所にコンデンサ素子を実装し、再度共振の有無を評価することを特徴とする。
【００２５】
請求項８記載の発明にかかるプリント回路基板特性評価方法では、請求項１乃至請求項７記載のプリント回路基板特性評価方法において、実装するアクティブ素子の電源端子とグランド端子の間の電気的な等価回路モデルを用いて、ある指定したアクティブ素子の電源端子接続位置から電源供給系回路に信号をデータ処理装置の入力手段により入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２６】
請求項９記載の発明に係る記憶媒体では、請求項１ないし請求項８のいずれかに記載のプリント回路基板特性評価方法を実現するコンピュータプログラムを記憶したことを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
このプリント回路基板特性評価装置は、入力装置１と、データ処理装置２と、記憶装置３と、出力装置４とで構成される。その中でデータ処理装置２には、抽出手段１０と、変換手段１１と、演算手段１２とがあり、記憶装置３には記憶部１３がある。
【００２８】
次に、本実施形態の動作を、図２及び図３を参照して説明する。ここで、図２は、本実施形態の動作を示すフローチャートであり、図３（ａ），（ｂ）は、評価対象である４層プリント回路基板の構成例を示す図であり、同図（ａ）は平面図、同図（ｂ）は断面図である。
【００２９】
図３に示す評価対象であるプリント回路基板２０は、図の上から信号層２６ａ、グランド層２７、電源層２８、信号層２６ｂの４層で構成されている。第１層の信号層２６ａには、発振器２１、ドライバＩＣ２２、レシーバＩＣ２３、及び４本の信号配線２４のほかに、各アクティブ素子の電源端子と外部から電源を供給する端子とにそれぞれデカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄが実装されている。第２層のグランド層２７と第３層の電源層２８はともに、基板全体を覆う導体プレーンとなっている。第４層の信号層２６ｂには、配線も部品もない。これらの導体はすべて銅で形成した。基板材２９は例えばガラスエポキシ樹脂で、その比誘電率は４．７、誘電正接は０．０１５である。
【００３０】
まず、本実施形態では、上記のプリント回路基板全体の、実装部品を含めた各層のレイアウト情報を入力装置１にて取り込む（ステップＳ１０）。次に、この情報の中で、電源供給系回路のレイアウト情報だけを抽出手段１０にて抽出する（ステップＳ１１）。この電源供給系回路のレイアウト情報として、図３の基板では、第１層２６ａに実装されたアクティブ素子の電源端子接続パッドとグランド端子接続パッド、そこから電源層２８またはグランド層２７に接続されるまでの配線やビアホール、デカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄ、第２層のグランド層２７、及び第３層の電源層２８のレイアウト情報が相当する。抽出法としては、 たとえば、あらかじめ電源供給系回路のレイアウト情報に、「Ｖ」や「Ｇ」などの判別し易い記号を付けておけばよい。
【００３１】
次に、この情報を記憶部１３に保存した後（ステップＳ１２）、変換手段１１にこの情報を取り込み、電気回路情報に変換する（ステップＳ１３）。
このステップＳ１３の処理を、電源供給系回路の等価回路モデルを表す図４を用いて説明すると、まず、電源層２８とグランド層２７とを２枚の導体プレーンによって形成される平行板線路として扱う。基板の長辺（Ｘ）方向に対して垂直に、デカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄが接続されている位置（図４の破線で示した位置）でこの平行板線路を分割する。分割した部分の特性は、次式（１）に示したＦマトリクスで表現し、それ以外のデカップリングコンデンサなどの部品やパッドなどの特性は、次式（２）または次式（３）に示したＦマトリクスで表現した。
【数１】
【００３２】
式（１）は伝送線路の特性を表現するＦマトリクスである。Ｚ０は線路の特性インピーダンスであり、線路の物理形状と線路を形成する支持体の比誘電率や比透磁率などの電気定数によって決まる。例えば、「１９７７年１１月、プロシーディングス・オブ・ジィ・アイ・イー・イー・イー、第６５巻、第１１号、１６１１〜１６１２頁（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅＩＥＥＥ， Ｖｏｌ．６５，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １９７７，ｐｐ．１６１１−１６１２）」に記載された式を用いれば求められる。γ（ｆ）は、線路の伝搬定数である。この定数は、その実数部の減衰定数αと、その虚数部の位相定数βとによって構成される。減衰定数αと位相定数βはともに、特性インピーダンスと同様、線路の物理形状と支持体の電気定数によって値が決まるものであり、減衰定数αは例えば、「１９６８年６月、アイ・イー・イー・イー・トランザクション・オン・エム・ティ・ティ、第ＭＭＴ−４６巻、第６番、３４２〜３５０頁（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎ ｏｎ ＭＴＴ，Ｖｏｌ．ＭＴＴ−１６，Ｎｏ．６，Ｊｕｎｅ １９６８，ｐｐ．３４２−３５０）」に記載された式を用いればよい。位相定数βは２π√εｒ／λ√μｒより求まり、εｒとμｒは支持体の比誘電率と比透磁率、λは波長である。最後に、ｌは線路長である。
【００３３】
式（２）は線路に並列に接続されたインピーダンスＺの特性を表すＦマトリクスであり、式（３）は直列にインピーダンスＺがつながった場合のＦマトリクスである。デカップリングコンデンサを表現する場合には、式（２）と、Ｚとして次式（４）を用いれば良い。
【数２】
Ｒはその寄生抵抗、Ｌは寄生インダクタンス、Ｃはキャパシタンスである。ここで、コンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄと直列につながるパッドやビアホールの寄生インダクタンスや寄生抵抗は、コンデンサの等価回路内に含めた。説明は省略するが、同様に、基板の長辺（Ｘ）方向と直交する基板の短辺（Ｙ）方向についても同じようなモデルを作る。これによってステップＳ１３の処理が完了する。
【００３４】
次に、演算手段１２にて、この電気回路情報を用いて、ある指定した電源端子接続位置から電源供給系回路を見たインピーダンス特性を算出する（ステップＳ１４）。ここでは、レシーバＩＣ２３の電源端子接続位置からみたインピーダンス特性Ｚｉｎの算出例を示す。図４において、インピーダンスＺｉｎはコンデンサ２５ｃのインピーダンスＺＣｃと、このコンデンサ２５ｃから右側を見たインピーダンスＺ１と、左側を見たインピーダンスＺ２とを並列にしたものである。また、各インピーダンスＺＣｃ、Ｚ１、Ｚ２はそれぞれ次式（５）〜次式（９）を用いて算出することができる。
【数３】
ＺＣｃは次式（５）、Ｚ１は次式（６）のＦマトリクス要素から次式（７）を用いて算出できる。Ｚ２も同様に、次式（８）のＦマトリクス要素から次式（９）を用いて算出できる。Ｆマトリクスで処理するメリットは、次式（８）のように、接続順に伝送線路や部品のＦマトリクスの積を取れば、その要素によってインピーダンスを算出できることにある。最終的にインピーダンスＺｉｎは、次式（１０）によって求められる。
【数４】
【００３５】
次に、計算結果を表示する（ステップＳ１５）。図５に計算結果の一例を示す。図５中の実線は基板の長辺方向について計算した結果、破線は測定結果であり、インピーダンスの大きさで示している。測定結果は、図３に示した基板を作製し、部品を実装し、ネットワークアナライザを用いて電源端子接続位置での反射（Ｓ１１）特性の測定結果から次式（１１）を用いて算出したものである。
【数５】
この結果から、電源供給系回路のインピーダンスが約４ＭＨｚ以上でインダクティブな素子として働いていること、１００ＭＨｚで約１オームであること、電源供給系回路が８ＭＨｚ、２３０ＭＨｚ、５１０ＭＨｚで共振を起こしていることがわかる。また、測定結果と計算結果がよく一致していることから、本計算手法の妥当性が確認できること、基板の短辺（Ｙ）方向には共振がなかったことから、これらは長辺（Ｘ）方向の共振であることがわかる。
【００３６】
以上、本第１実施形態を用いることで、基板に実装するアクティブ素子の電源端子接続位置から見た電源供給系回路のインピーダンス特性を把握することができ、さらに電源供給系回路の共振の有無やその共振周波数を把握することができる。すなわち、基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または、電源供給系回路が共振を起こさないかを評価することができる。
【００３７】
また、最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、かつ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能となる。
【００３８】
［第２実施形態］
図６は、本発明の第２実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
本実施形態は、図１に示した第１実施形態の構成において、データ処理装置２の中に、さらに比較手段１４を加え、この比較手段１４をもつことで、電源供給系回路内での共振の有無を判断することができるようにしたものである。
【００３９】
図７のフローチャートを用いて本実施形態の動作を説明する。
本実施形態は、第１実施形態で示したステップＳ１０からステップＳ１３までの処理を行った後に、ステップＳ２０からステップＳ２３までの処理を行うことを特徴とする。
まず、ステップＳ１３で電源供給系回路の電気回路情報を求めた後、指定した電源端子接続位置から見たインピーダンスの大きさ｜Ｚｉｎ｜を求める（ステップＳ２０）。次に、その指定した電源端子接続位置からそれに最も近い位置に接続したデカップリングコンデンサまでのインピーダンスの大きさ｜Ｚｃ｜を算出する（ステップＳ２１）。次にその両者を比較する（ステップＳ２２）。最後に、その比較結果を出力、表示する（ステップＳ２３）。
【００４０】
図８は、｜Ｚｉｎ｜と｜Ｚｃ｜の計算結果を重ねて表示したものである。共振が起こっている８ＭＨｚ、２３０ＭＨｚ、５１０ＭＨｚでは、｜Ｚｃ｜に比べ｜Ｚｉｎ｜の方が大きい。この大小関係を比較することによって、共振の有無を判断することができる。１０ＭＨｚ以上の共振周波数以外で｜Ｚｉｎ｜と｜Ｚｃ｜とがほぼ一致する理由は、電源端子の最も近くに接続されたコンデンサのインピーダンスが電源供給系回路を構成する他の要素に比べ低く、｜Ｚｉｎ｜がこのインピーダンス｜Ｚｃ｜によって決まってしまうためである。
【００４１】
次に、本実施形態の構成を維持したまま、共振の有無を調べる別の方法について説明する。
図９のフローチャートに示すように、ステップＳ１３の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したデカップリングコンデンサのインピーダンスの大きさ｜Ｚｃ’｜を算出する（ステップＳ２５）。次に、このコンデンサを除いた、それ以降につながる電源供給系回路のインピーダンスの大きさ｜Ｚｉｎ２｜を算出する（ステップＳ２６）。次に、これらを比較することで、共振の有無を判断する（ステップＳ２７）。最後に、インピーダンス計算結果と共振の有無と共振周波数を出力し、表示する（ステップＳ２８）。
【００４２】
図１０に計算結果を示す。同図に示すように、８ＭＨｚでは、容量性リアクタンス（キャパシティブな素子）として振る舞う｜Ｚｃ’｜と、誘導性リアクタンス（インダクティブな素子）として振る舞う｜Ｚｉｎ２｜とが交差している。２３０ＭＨｚと５１０ＭＨｚでは、誘導性リアクタンスとして振る舞う｜Ｚｃ’｜と、容量性リアクタンスとして振る舞う｜Ｚｉｎ２｜とが交差している。
【００４３】
このように、容量性リアクタンスと誘導性リアクタンスとが大きさが一致したとき、電源供給系回路が並列共振を起こすことから、この交差する点の有無を調べることで、共振の有無を調べることができる。また、交差する周波数から共振周波数を調べることができる。
【００４４】
また、共振の有無を判断する他の方法としては、図１１のフローチャートに示すように、ステップＳ１３の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンスのリアクタンスＩｍ（Ｚｃ’）を算出する（ステップＳ３０）。次に、このコンデンサ以降のインピーダンスのリアクタンスＩｍ（Ｚｉｎ２）を算出する（ステップＳ３１）。次に、これらを比較し（ステップＳ３２）、最後に、インピーダンスの計算結果や共振の有無や共振周波数を出力し、表示する（ステップＳ３３）。
【００４５】
図１２に計算結果の一例を示す。同図において、縦軸はリアクタンス、横軸は周波数を示す。Ｗ１〜Ｗ４で示した位置では、符号が逆で、その大きさがほぼ一致しており、この２３０ＭＨｚと５１０ＭＨｚで共振が起こることがわかる。したがって、リアクタンスの符号が逆で、リアクタンスの大きさが一致する周波数があるかを調べれば、共振の有無が判断できることがわかる。
【００４６】
次に、構成は図６のままで、演算手段１２に別の演算機能を追加した変形例について図１３のフローチャートを参照しつつ説明する。
図７、図９、及び図１１の比較結果の表示（ステップＳ２３、ステップＳ２８、ステップＳ３３）の後に続く処理として、まず、電源供給系回路が共振を起こす場合、その共振周波数の正弦波を、着目している電源端子接続位置から入力する（ステップＳ３５）。次に、電源供給系回路内各点での電流値と電圧値を算出する（ステップＳ３６）。最後に、その計算結果を表示する（ステップＳ３７）。または、図１４に示すように、ステップＳ３７の前に、電流値または電圧値が大きい場所を明示する（ステップＳ３８）。ここで、共振周波数の信号を入力する信号モデルとしては、例えば、正弦波信号を出力できる電圧源とあるインピーダンスの直列回路、または正弦波信号を出力できる電流源とあるインピーダンスの並列回路を用いればよい。
【００４７】
図１５及び図１６のグラフの実線に、レシーバＩＣ２３の電源端子接続位置から２３０ＭＨｚの正弦波信号を入力した場合の、電源供給系回路内の電圧分布および電流分布の計算結果を示す（図中の破線については後の第３実施形態で述べる）。信号は１Ｖの電圧源と１０オームの抵抗の直列回路より入力した。
この例では基板の右端で電圧が大きく、左端から５０ｍｍくらいの位置で電流が最大になることがわかる。すなわち、本変形例を用いれば、共振によって電圧や電流が大きい場所を特定することができ、共振抑制に適した場所を把握することができる。
【００４８】
さらに、図１７のフローチャートに示すように、同じ構成で、演算手段１２にさらに別の演算機能を持たせた変形例について説明する。
図２のステップＳ１５の後に、アクティブ素子の電源端子とグランド端子との間の等価回路モデルを用いて、電源供給系回路に時間軸波形を入力する（ステップＳ３９）。次に、電源供給系回路内各点での電流波形や電圧波形を算出する（ステップＳ４０）。それらを出力し、波形振幅の大きい場所を明示する（ステップＳ４１）。または、図示していないが、それらの波形をすべてフーリエ変換して、特定の、例えば振幅の大きい周波数成分の電流分布もしくは電圧分布を表示する。
【００４９】
これらにより、回路の動作時における電源供給系回路内各点での電流、電圧の振る舞いを把握することができる。また、回路動作時における電源供給系回路内の電流、電圧が大きくなる周波数とその大きさを把握することができる。さらにその大きさによって、抑制対策すべきかどうかを定量的に判断することができる。
【００５０】
［第３実施形態］
図１８は、本発明の第３実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
本実施形態では、図６に示した第２実施形態のデータ処理装置２内にレイアウト変更手段１５を追加し、さらに記憶装置３内に第二の記憶部１６を追加することを特徴とする。このレイアウト変更手段１５では、基板全体のレイアウト情報を変更することができ、主にここでは電源供給系回路のレイアウトを変更するのに用いる。第二の記憶部１６では、電源供給系回路の共振を抑制する手法をあらかじめ記憶させておく。
【００５１】
図１９のフローチャートを用いて、本実施形態の動作を説明する。
先に示した図１３や図１４に示した変形例において、共振周波数の正弦波信号を入力したときの電源供給系回路内の電流値と電圧値を計算し（ステップＳ３６またはステップＳ３８）、電流値または電圧値が大きい場合、レイアウト変更手段１５にて、あらかじめ第二の記憶部１６に記憶した共振抑制手法を電流値または電圧値が大きい場所または電源端子接続位置に適用する（ステップＳ４２）。次に、変更後の回路について、再度、図２にあるステップＳ１１まで戻り、電源供給系回路部分のみのレイアウト情報を抽出する処理から始め、最後に共振の有無を判断する処理（ステップＳ２３、またはステップＳ２８、またはステップＳ３３）までを行う（ステップＳ４３）。
【００５２】
この結果でも共振があると判断された場合には、何度でもレイアウト変更手段１５にて電源供給系回路を変更する（ステップＳ４４）。共振がないと判断した場合には、レイアウト変更手段１５から出力装置４を介して変更後の基板全体のレイアウト情報を出力する（ステップＳ４５）。これにより、電源供給系回路を最適設計した基板のレイアウト情報が得られる。
【００５３】
第二の記憶部１６に保存する共振抑制手法としては、例えば、電源供給系回路の中で電圧値が大きくて電流値が小さい場所にコンデンサなどの低インピーダンス素子を実装する方法がある。また、図２０に示した電源供給系の等価回路のように、アクティブ素子の電源端子接続位置に、２個のデカップリングコンデンサ５０ａと５０ｃとを長さｌ１の配線４１で接続する方法を用いてもよい。この配線の長さｌ１を不要電磁放射で問題となっている上限周波数の１／４波長に設定することで、不要電磁放射が問題となる周波数帯域内で共振が抑制できることが知られており、詳細は特願平１０−１８４４６９に記載されている。
【００５４】
図２１は、図２０に示した共振抑制手法をすべてのアクティブ素子に適用したときの、電源供給系回路内のインピーダンス特性で、レシーバＩＣ３０の位置から見た特性を示すグラフである。長さｌ１の配線４１とコンデンサ５０ｃとは図３の基板において第１層に配置した。この図２０のグラフの実線は計算値、破線は測定値である。６ＭＨｚに共振が残っているが、現在不要電磁放射で問題となっている３０ＭＨｚ〜１ＧＨｚでは、共振がない。これによって、共振が抑制できていることが確認できる。さらに、計算値と測定値とが一致することから、本発明の妥当性が確認できる。
【００５５】
また、先の図１５と図１６のグラフの破線は、この共振抑制手法を適用した場合の電源供給系回路内各点の電流値と電圧値の分布特性である。これらグラフの実線の共振抑制手法適用前の結果に比べ、電流、電圧とも振幅が抑えられている。この結果から、本実施形態では、共振抑制手法が適用でき、その効果を確認できることがわかる。
【００５６】
また、この共振抑制手法適用前後の放射電界特性の測定結果を図２２（ａ），（ｂ）に示す。同図（ａ）が適用前、同図（ｂ）が適用後の結果である。この測定は、床面が金属板でそれ以外に電波吸収体を装着した電波暗室内にて行った。基板を高さ７５ｃｍの木製の机上に、床面と平行に配置し、そこから３ｍ離れた位置にアンテナを配置して行った。回路は２０ＭＨｚの水晶発振器で駆動し、共振抑制手法としては図２０に示した手法を用いた。
全体的に放射レベルは低下し、特に共振を起こしていた２３０ＭＨｚ付近と５１０ＭＨｚ付近の放射レベルが約１５ｄＢ低くなっている。この結果から、電磁放射の原因となる電源供給系回路の共振の有無を判別できること、その共振抑制手法を適用できることが裏づけられる。
【００５７】
このように本実施形態では、あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。
【００５８】
なお、本発明を提供する形態としては、例えば上記各実施形態で説明したプリント回路基板特性評価装置の各機能及びプリント回路基板特性評価方法をコンピュータプログラムで実現し、そのプログラムを記憶した記憶媒体を提供してもよい。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、次のような効果を得ることができる。
（１）基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または電源供給系回路が共振を起こさないかを評価することが可能になる。
（２）電源供給系回路内の電流分布や電圧分布が把握できるため、電源供給系回路が共振を起こす場合、その原因や抑制手法を適用するための最適な場所を把握することが可能になる。
（３）あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。
（４）最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、且つ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図２】 第１実施形態の動作を示すフローチャートである。
【図３】 評価対象である４層プリント回路基板の構成例を示す図である。
【図４】 電源供給系回路の等路回路モデルを表す図である。
【図５】 第１実施形態にかかる電源供給系回路のインピーダンス特性図である。
【図６】 本発明の第２実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図７】 第２実施形態の動作を示すフローチャートである。
【図８】 第２実施形態にかかる電源供給系回路のインピーダンス特性図である。
【図９】 第２実施形態の他の動作を示すフローチャートである。
【図１０】 第２実施形態にかかる電源供給系回路の他のインピーダンス特性図である。
【図１１】 第２実施形態の他の動作を示すフローチャートである。
【図１２】 第２実施形態にかかる電源供給系回路の他のインピーダンス特性図である。
【図１３】 第２実施形態の他の動作を示すフローチャートである。
【図１４】 第２実施形態の他の動作を示すフローチャートである。
【図１５】 第２実施形態に係る電源供給系回路内の電圧分布図である。
【図１６】 第２実施形態に係る電源供給系回路内の電流分布図である。
【図１７】 第２実施形態の他の動作を示すフローチャートである。
【図１８】 本発明の第３実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図１９】 第３実施形態の動作を示すフローチャートである。
【図２０】 共振抑制手法を説明する電源供給系回路の等価回路モデルを示す図である。
【図２１】 電源供給系回路のインピーダンス特性図である。
【図２２】 共振抑制手法適用前後の放射電界特性の測定結果を示す図である。
【図２３】 従来の伝送線路シミュレータの構成を示すブロック図である。
【図２４】 プリント回路基板の一例を示す図である。
【図２５】 対策前の回路解析モデルを示す図である。
【図２６】 対策後の回路解析モデルを示す図である。
【図２７】 電源供給系のみに着目した等価回路図である。
【図２８】 デカップリングコンデンサの代表的な実装例を示す断面図である。
【図２９】 電源供給系の等価回路モデルを示す図である。
【図３０】 電源供給系回路のインピーダンス特性図である。
【符号の説明】
１ 入力装置
２ データ処理装置
３ 記憶装置
４ 出力装置
１０ 抽出手段
１１ 変換手段
１２ 演算手段
１３ 記憶部
１４ 比較手段
１５ レイアウト変更手段
１６ 第二の記憶部
【発明の属する技術分野】
本発明は、プリント回路基板の電気特性等を評価するプリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体に関するものである。
【０００２】
【従来の技術】
従来、プリント回路基板が正常に動作しうるかを数値解析手法によって評価する技術としては、例えば、「１９９３年１月、アールエフ・デザイン、２５〜２７頁（ＲＦ Ｄｅｓｉｇｎ Ｊａｎｕａｒｙ １９９３，ｐｐ．２５−２７）」に記載されているようなＰＳＰＩＣＥと呼ばれる回路シミュレータが一般的に知られているほか、特開平９−２７４６２３号公報に開示されるものがあった。
【０００３】
図２３は、上記公報に開示された伝送線路シミュレータの構成を示すブロック図である。
この伝送線路シミュレータによれば、設計段階でシンボル化された素子と結線が入力されると、表示制御部１０１は、表示部１０２に結線の適用基板の物理形状と配線トポロジを表示し、結線のプロパティを入力部１０３を介して選択させる。プロパティは電磁界シミュレータ１０６に与えられ、該電磁界シミュレータ１０６は結線の線路定数を計算し、線路モデルを作成する。素子シンボルは置換部１０５に与えられ、置換部１０５はデバイスモデルを素子ライブラリ１０５ａから抽出する。線路モデルとデバイスモデルは、組合せ部１０７で組合わされて評価対象回路の等価回路が形成される。回路シミュレータ１０８が、その等価回路に対して、遅延や反射特性等の伝送線等の伝送線路解析を行う。
【０００４】
これらの技術を用いることにより、例えば、図２４に示すように、ドライバＩＣ２０１とレシーバＩＣ２０２を実装したプリント回路基板２００において、ＩＣ２０１からＩＣ２０２へ配線２０３を介して伝送する信号の電気特性を以下のように評価することができる。
図２５（ａ），（ｂ）は、図２４の基板２００に構成した回路の解析モデルと解析結果の一例を示す図であり、同図（ａ）が解析モデル、同図（ｂ）が解析結果を示している。
【０００５】
図２５（ａ）に示す解析モデルは、ドライバＩＣ２０１とレシーバＩＣ２０２を配線２０３で接続した回路である。ドライバＩＣ２０１を電圧源または電流源とある値のインピーダンスとで構成した等価回路で表現し、レシーバＩＣ２０２をある値のインピーダンスの等価回路で表現し、配線２０３を単なる同電位の配線または抵抗、インダクタ、キャパシタの組み合わせで構成した伝送線路で表現している。
【０００６】
図２５（ｂ）に示す解析結果は、レシーバＩＣ２０２の入力端子での電圧波形を表している。この電圧波形には、立ち上がり時に大きなオーバーシュートや立ち下がり時にアンダーシュートがあるため、このままでは回路の正常動作が保証できず、この基板を実装したものを製品化することはできない。
【０００７】
そこで、図２６（ａ）に示す解析モデルのように、ドライバＩＣ２０１と配線２０３との間にフィルタ回路２０４を挿入することによって、前記オーバーシュートとアンダーシュートを抑えるようにする（図２６（ｂ））。
【０００８】
このように、上記技術を用いれば、回路パラメータを容易に変更できるため、回路の最適設計を簡単に行うことが可能である。また、プリント回路基板を製造する前に回路の信号波形を把握することができるため、回路設計ミスによる基板の再版が少なくなり、製造コスト削減につながる。
【０００９】
一方、プリント回路基板の中には、前述した信号をやり取りする回路以外に、ＩＣやＬＳＩなどのアクティブ素子に安定な直流電圧を供給するための電源供給系回路がある。図２７は、電源供給系のみに着目した等価回路であり、その中で一点鎖線で示した範囲内の回路が電源供給系回路２１０である。
この例では、ＩＣ２０５の電源端子２０６とグランド端子２０７に、電源供給系回路２１０として働くコンデンサ２０８と、基板外にある直流電源２０９とが接続されている。このコンデンサ２０８は、ＩＣ２０５の近くに接続されることで直流電源２０９の代わりに、ＩＣ２０５がスイッチング動作するときに必要な電荷を補給する役割を果たす。低インピーダンスのものをこのコンデンサ２０８として用いれば、ＩＣ２０５がスイッチング動作してもその電源端子２０６とグランド端子２０７間の電圧は変動しない。
このようなコンデンサ２０８のことをデカップリングコンデンサと呼び、今まではこれが接続されていれば、電源供給系回路を直流回路として扱え、回路シミュレータでその高周波特性を解析する必要がないとされてきた。
【００１０】
【発明が解決しようとする課題】
しかしながら、近年、ＩＣやＬＳＩなどのアクティブ素子の動作周波数が急激に高くなってきているため、上述のような電源供給系回路の高周波特性を評価すべきであるにも拘わらず、この種の高周波特性を数値解析手法にて評価する技術は、今まで存在しなかった。その結果、（１）プリント回路基板の回路動作を十分保証することができない、（２）プリント回路基板から不要な電磁波が放射される、といった問題が生じている。
【００１１】
まず、上記（１）の問題点について詳しく説明する。
アクティブ素子の動作周波数が高くなると、デカップリングコンデンサ自身のもつ寄生インダクタンスによるインピーダンスと、そのコンデンサを基板に実装するためのパッドやビアホールの寄生インダクタンスによるインピーダンスとの和が、そのコンデンサのもつキャパシタンスによるインピーダンスに比べ大きくなり、アクティブ素子に安定な直流電圧を供給することが難しくなり、それらの安定動作を保証しづらくなる。この点を図２８を用いて具体的に説明する。
【００１２】
図２８は、デカップリングコンデンサの代表的な実装例を示す断面図である。コンデンサ２２０をパッド２２３，２２４とビアホール２２５を介して、内層の電源層２２１とグランド層２２２に接続する例を示している。コンデンサ２２０自身の寄生インダクタンスはチップ部品の場合に約１ｎＨ、パッド２２３，２２４とビアホール２２５の寄生インダクタンスも少なくとも合計約１ｎＨあり、例えば、０．１μＦのチップタイプのコンデンサを用いる場合には、３６ＭＨｚ以上で、もはやキャパシティブな素子ではなくインダクティブな素子として働く。そのため、これらインダクタンスをできるだけ小さく設計しなければ電源電圧変動が大きくなり、回路動作を保証することはできないのである。
【００１３】
次に、上記（２）の問題点について詳しく説明する。
アクティブ素子の動作周波数が高くなると、電源供給系回路内の配線が単なる同電位の配線ではなく、伝送線路として作用し、この回路全体が伝送線路の共振回路として振る舞い、この共振よってこの基板から強い電磁波が放射される。この点を図２９を用いて具体的に説明する。
【００１４】
図２９は、より現実の基板に近いモデルとして、複数のデカップリングコンデンサがつながる電源供給系回路を表した例を示している。同図に示すように、ＩＣ２０５には、デカップリングコンデンサ２３０ａが接続され、それ以降には伝送線路として働く配線２３１と、他のＩＣに接続されたデカップリングコンデンサ２３０ｂと、基板外にある直流電源２０９とが接続されている。デカップリングコンデンサ２３０ａと２３０ｂは、共にキャパシタンス２３３と直列に寄生インダクタンス２３２がつながっている。電源供給系回路２３４は、一点鎖線内の回路であり、この回路が共振を起こすことがある。
【００１５】
図３０の実線は、ＩＣ２０５接続位置から電源供給系回路２３４を見たインピーダンス（Ｚｉｎ）特性の一例であり、同図３０の破線はコンデンサ２３０ａのインピーダンス（Ｚｃ）特性である。Ｚｉｎの特性はほぼＺｃの特性と一致するが、周波数ｆ０１，ｆ０２では大きくなっている。これは、コンデンサ２３０ａのインピーダンスが破線で示した通り誘導性リアクタンス、それ以降につなる電源供給系回路２３４のインピーダンスが容量性リアクタンスとして作用し、その大きさが一致することで並列共振を起こすためである。このような共振が起こると、ＩＣ２０５から電源供給系回路２３４を見たインピーダンスＺｉｎが大きくなり、電源電圧変動が大きくなる原因となる。また、共振によるエネルギーがこの電源供給系回路内に蓄えられ、そこから強い電磁波が放射され、不要電磁放射（ＥＭＩ）に関する規格をクリヤしづらくなる。
【００１６】
本発明は上記従来の問題点に鑑み、電源電圧変動を抑えかつ電源供給系回路の共振による不要電磁放射を防止したプリント回路基板が設計できているかを、電源供給系回路の高周波特性に着目し、数値解析手法にて評価するプリント回路基板特性評価装置、プリント回路基板特性評価方法、及びこの評価方法を実現するための記憶媒体を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、
請求項１記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とする。
【００１９】
請求項２記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とする。
【００２０】
請求項３記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、この電源供給系回路内各点での電流値および電圧値をデータ処理装置の演算手段により算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２１】
請求項４記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２２】
請求項５記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とする。
【００２３】
請求項６記載の発明に係るプリント回路基板特性評価方法では、入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、読み出された電源供給系回路のレイアウト情報に基づいて、データ処理装置の演算手段により、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、データ処理装置の比較手段により、前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とする。
【００２４】
請求項７記載の発明に係るプリント回路基板特性評価方法では、請求項１または請求項２記載のプリント回路基板特性評価方法において、共振が起こると判断した場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を、前記電源端子接続位置から前記電源供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路各点での電流値および電圧値を算出し、この電流値が小さい場所もしくは電圧値が大きい場所にコンデンサ素子を実装し、再度共振の有無を評価することを特徴とする。
【００２５】
請求項８記載の発明にかかるプリント回路基板特性評価方法では、請求項１乃至請求項７記載のプリント回路基板特性評価方法において、実装するアクティブ素子の電源端子とグランド端子の間の電気的な等価回路モデルを用いて、ある指定したアクティブ素子の電源端子接続位置から電源供給系回路に信号をデータ処理装置の入力手段により入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする。
【００２６】
請求項９記載の発明に係る記憶媒体では、請求項１ないし請求項８のいずれかに記載のプリント回路基板特性評価方法を実現するコンピュータプログラムを記憶したことを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
このプリント回路基板特性評価装置は、入力装置１と、データ処理装置２と、記憶装置３と、出力装置４とで構成される。その中でデータ処理装置２には、抽出手段１０と、変換手段１１と、演算手段１２とがあり、記憶装置３には記憶部１３がある。
【００２８】
次に、本実施形態の動作を、図２及び図３を参照して説明する。ここで、図２は、本実施形態の動作を示すフローチャートであり、図３（ａ），（ｂ）は、評価対象である４層プリント回路基板の構成例を示す図であり、同図（ａ）は平面図、同図（ｂ）は断面図である。
【００２９】
図３に示す評価対象であるプリント回路基板２０は、図の上から信号層２６ａ、グランド層２７、電源層２８、信号層２６ｂの４層で構成されている。第１層の信号層２６ａには、発振器２１、ドライバＩＣ２２、レシーバＩＣ２３、及び４本の信号配線２４のほかに、各アクティブ素子の電源端子と外部から電源を供給する端子とにそれぞれデカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄが実装されている。第２層のグランド層２７と第３層の電源層２８はともに、基板全体を覆う導体プレーンとなっている。第４層の信号層２６ｂには、配線も部品もない。これらの導体はすべて銅で形成した。基板材２９は例えばガラスエポキシ樹脂で、その比誘電率は４．７、誘電正接は０．０１５である。
【００３０】
まず、本実施形態では、上記のプリント回路基板全体の、実装部品を含めた各層のレイアウト情報を入力装置１にて取り込む（ステップＳ１０）。次に、この情報の中で、電源供給系回路のレイアウト情報だけを抽出手段１０にて抽出する（ステップＳ１１）。この電源供給系回路のレイアウト情報として、図３の基板では、第１層２６ａに実装されたアクティブ素子の電源端子接続パッドとグランド端子接続パッド、そこから電源層２８またはグランド層２７に接続されるまでの配線やビアホール、デカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄ、第２層のグランド層２７、及び第３層の電源層２８のレイアウト情報が相当する。抽出法としては、 たとえば、あらかじめ電源供給系回路のレイアウト情報に、「Ｖ」や「Ｇ」などの判別し易い記号を付けておけばよい。
【００３１】
次に、この情報を記憶部１３に保存した後（ステップＳ１２）、変換手段１１にこの情報を取り込み、電気回路情報に変換する（ステップＳ１３）。
このステップＳ１３の処理を、電源供給系回路の等価回路モデルを表す図４を用いて説明すると、まず、電源層２８とグランド層２７とを２枚の導体プレーンによって形成される平行板線路として扱う。基板の長辺（Ｘ）方向に対して垂直に、デカップリングコンデンサ２５ａ，２５ｂ，２５ｃ，２５ｄが接続されている位置（図４の破線で示した位置）でこの平行板線路を分割する。分割した部分の特性は、次式（１）に示したＦマトリクスで表現し、それ以外のデカップリングコンデンサなどの部品やパッドなどの特性は、次式（２）または次式（３）に示したＦマトリクスで表現した。
【数１】
式（１）は伝送線路の特性を表現するＦマトリクスである。Ｚ０は線路の特性インピーダンスであり、線路の物理形状と線路を形成する支持体の比誘電率や比透磁率などの電気定数によって決まる。例えば、「１９７７年１１月、プロシーディングス・オブ・ジィ・アイ・イー・イー・イー、第６５巻、第１１号、１６１１〜１６１２頁（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅＩＥＥＥ， Ｖｏｌ．６５，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ １９７７，ｐｐ．１６１１−１６１２）」に記載された式を用いれば求められる。γ（ｆ）は、線路の伝搬定数である。この定数は、その実数部の減衰定数αと、その虚数部の位相定数βとによって構成される。減衰定数αと位相定数βはともに、特性インピーダンスと同様、線路の物理形状と支持体の電気定数によって値が決まるものであり、減衰定数αは例えば、「１９６８年６月、アイ・イー・イー・イー・トランザクション・オン・エム・ティ・ティ、第ＭＭＴ−４６巻、第６番、３４２〜３５０頁（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎ ｏｎ ＭＴＴ，Ｖｏｌ．ＭＴＴ−１６，Ｎｏ．６，Ｊｕｎｅ １９６８，ｐｐ．３４２−３５０）」に記載された式を用いればよい。位相定数βは２π√εｒ／λ√μｒより求まり、εｒとμｒは支持体の比誘電率と比透磁率、λは波長である。最後に、ｌは線路長である。
【００３３】
式（２）は線路に並列に接続されたインピーダンスＺの特性を表すＦマトリクスであり、式（３）は直列にインピーダンスＺがつながった場合のＦマトリクスである。デカップリングコンデンサを表現する場合には、式（２）と、Ｚとして次式（４）を用いれば良い。
【数２】
【００３４】
次に、演算手段１２にて、この電気回路情報を用いて、ある指定した電源端子接続位置から電源供給系回路を見たインピーダンス特性を算出する（ステップＳ１４）。ここでは、レシーバＩＣ２３の電源端子接続位置からみたインピーダンス特性Ｚｉｎの算出例を示す。図４において、インピーダンスＺｉｎはコンデンサ２５ｃのインピーダンスＺＣｃと、このコンデンサ２５ｃから右側を見たインピーダンスＺ１と、左側を見たインピーダンスＺ２とを並列にしたものである。また、各インピーダンスＺＣｃ、Ｚ１、Ｚ２はそれぞれ次式（５）〜次式（９）を用いて算出することができる。
【数３】
【数４】
次に、計算結果を表示する（ステップＳ１５）。図５に計算結果の一例を示す。図５中の実線は基板の長辺方向について計算した結果、破線は測定結果であり、インピーダンスの大きさで示している。測定結果は、図３に示した基板を作製し、部品を実装し、ネットワークアナライザを用いて電源端子接続位置での反射（Ｓ１１）特性の測定結果から次式（１１）を用いて算出したものである。
【数５】
【００３６】
以上、本第１実施形態を用いることで、基板に実装するアクティブ素子の電源端子接続位置から見た電源供給系回路のインピーダンス特性を把握することができ、さらに電源供給系回路の共振の有無やその共振周波数を把握することができる。すなわち、基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または、電源供給系回路が共振を起こさないかを評価することができる。
【００３７】
また、最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、かつ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能となる。
【００３８】
［第２実施形態］
図６は、本発明の第２実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
本実施形態は、図１に示した第１実施形態の構成において、データ処理装置２の中に、さらに比較手段１４を加え、この比較手段１４をもつことで、電源供給系回路内での共振の有無を判断することができるようにしたものである。
【００３９】
図７のフローチャートを用いて本実施形態の動作を説明する。
本実施形態は、第１実施形態で示したステップＳ１０からステップＳ１３までの処理を行った後に、ステップＳ２０からステップＳ２３までの処理を行うことを特徴とする。
まず、ステップＳ１３で電源供給系回路の電気回路情報を求めた後、指定した電源端子接続位置から見たインピーダンスの大きさ｜Ｚｉｎ｜を求める（ステップＳ２０）。次に、その指定した電源端子接続位置からそれに最も近い位置に接続したデカップリングコンデンサまでのインピーダンスの大きさ｜Ｚｃ｜を算出する（ステップＳ２１）。次にその両者を比較する（ステップＳ２２）。最後に、その比較結果を出力、表示する（ステップＳ２３）。
【００４０】
図８は、｜Ｚｉｎ｜と｜Ｚｃ｜の計算結果を重ねて表示したものである。共振が起こっている８ＭＨｚ、２３０ＭＨｚ、５１０ＭＨｚでは、｜Ｚｃ｜に比べ｜Ｚｉｎ｜の方が大きい。この大小関係を比較することによって、共振の有無を判断することができる。１０ＭＨｚ以上の共振周波数以外で｜Ｚｉｎ｜と｜Ｚｃ｜とがほぼ一致する理由は、電源端子の最も近くに接続されたコンデンサのインピーダンスが電源供給系回路を構成する他の要素に比べ低く、｜Ｚｉｎ｜がこのインピーダンス｜Ｚｃ｜によって決まってしまうためである。
【００４１】
次に、本実施形態の構成を維持したまま、共振の有無を調べる別の方法について説明する。
図９のフローチャートに示すように、ステップＳ１３の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したデカップリングコンデンサのインピーダンスの大きさ｜Ｚｃ’｜を算出する（ステップＳ２５）。次に、このコンデンサを除いた、それ以降につながる電源供給系回路のインピーダンスの大きさ｜Ｚｉｎ２｜を算出する（ステップＳ２６）。次に、これらを比較することで、共振の有無を判断する（ステップＳ２７）。最後に、インピーダンス計算結果と共振の有無と共振周波数を出力し、表示する（ステップＳ２８）。
【００４２】
図１０に計算結果を示す。同図に示すように、８ＭＨｚでは、容量性リアクタンス（キャパシティブな素子）として振る舞う｜Ｚｃ’｜と、誘導性リアクタンス（インダクティブな素子）として振る舞う｜Ｚｉｎ２｜とが交差している。２３０ＭＨｚと５１０ＭＨｚでは、誘導性リアクタンスとして振る舞う｜Ｚｃ’｜と、容量性リアクタンスとして振る舞う｜Ｚｉｎ２｜とが交差している。
【００４３】
このように、容量性リアクタンスと誘導性リアクタンスとが大きさが一致したとき、電源供給系回路が並列共振を起こすことから、この交差する点の有無を調べることで、共振の有無を調べることができる。また、交差する周波数から共振周波数を調べることができる。
【００４４】
また、共振の有無を判断する他の方法としては、図１１のフローチャートに示すように、ステップＳ１３の後に、プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンスのリアクタンスＩｍ（Ｚｃ’）を算出する（ステップＳ３０）。次に、このコンデンサ以降のインピーダンスのリアクタンスＩｍ（Ｚｉｎ２）を算出する（ステップＳ３１）。次に、これらを比較し（ステップＳ３２）、最後に、インピーダンスの計算結果や共振の有無や共振周波数を出力し、表示する（ステップＳ３３）。
【００４５】
図１２に計算結果の一例を示す。同図において、縦軸はリアクタンス、横軸は周波数を示す。Ｗ１〜Ｗ４で示した位置では、符号が逆で、その大きさがほぼ一致しており、この２３０ＭＨｚと５１０ＭＨｚで共振が起こることがわかる。したがって、リアクタンスの符号が逆で、リアクタンスの大きさが一致する周波数があるかを調べれば、共振の有無が判断できることがわかる。
【００４６】
次に、構成は図６のままで、演算手段１２に別の演算機能を追加した変形例について図１３のフローチャートを参照しつつ説明する。
図７、図９、及び図１１の比較結果の表示（ステップＳ２３、ステップＳ２８、ステップＳ３３）の後に続く処理として、まず、電源供給系回路が共振を起こす場合、その共振周波数の正弦波を、着目している電源端子接続位置から入力する（ステップＳ３５）。次に、電源供給系回路内各点での電流値と電圧値を算出する（ステップＳ３６）。最後に、その計算結果を表示する（ステップＳ３７）。または、図１４に示すように、ステップＳ３７の前に、電流値または電圧値が大きい場所を明示する（ステップＳ３８）。ここで、共振周波数の信号を入力する信号モデルとしては、例えば、正弦波信号を出力できる電圧源とあるインピーダンスの直列回路、または正弦波信号を出力できる電流源とあるインピーダンスの並列回路を用いればよい。
【００４７】
図１５及び図１６のグラフの実線に、レシーバＩＣ２３の電源端子接続位置から２３０ＭＨｚの正弦波信号を入力した場合の、電源供給系回路内の電圧分布および電流分布の計算結果を示す（図中の破線については後の第３実施形態で述べる）。信号は１Ｖの電圧源と１０オームの抵抗の直列回路より入力した。
この例では基板の右端で電圧が大きく、左端から５０ｍｍくらいの位置で電流が最大になることがわかる。すなわち、本変形例を用いれば、共振によって電圧や電流が大きい場所を特定することができ、共振抑制に適した場所を把握することができる。
【００４８】
さらに、図１７のフローチャートに示すように、同じ構成で、演算手段１２にさらに別の演算機能を持たせた変形例について説明する。
図２のステップＳ１５の後に、アクティブ素子の電源端子とグランド端子との間の等価回路モデルを用いて、電源供給系回路に時間軸波形を入力する（ステップＳ３９）。次に、電源供給系回路内各点での電流波形や電圧波形を算出する（ステップＳ４０）。それらを出力し、波形振幅の大きい場所を明示する（ステップＳ４１）。または、図示していないが、それらの波形をすべてフーリエ変換して、特定の、例えば振幅の大きい周波数成分の電流分布もしくは電圧分布を表示する。
【００４９】
これらにより、回路の動作時における電源供給系回路内各点での電流、電圧の振る舞いを把握することができる。また、回路動作時における電源供給系回路内の電流、電圧が大きくなる周波数とその大きさを把握することができる。さらにその大きさによって、抑制対策すべきかどうかを定量的に判断することができる。
【００５０】
［第３実施形態］
図１８は、本発明の第３実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
本実施形態では、図６に示した第２実施形態のデータ処理装置２内にレイアウト変更手段１５を追加し、さらに記憶装置３内に第二の記憶部１６を追加することを特徴とする。このレイアウト変更手段１５では、基板全体のレイアウト情報を変更することができ、主にここでは電源供給系回路のレイアウトを変更するのに用いる。第二の記憶部１６では、電源供給系回路の共振を抑制する手法をあらかじめ記憶させておく。
【００５１】
図１９のフローチャートを用いて、本実施形態の動作を説明する。
先に示した図１３や図１４に示した変形例において、共振周波数の正弦波信号を入力したときの電源供給系回路内の電流値と電圧値を計算し（ステップＳ３６またはステップＳ３８）、電流値または電圧値が大きい場合、レイアウト変更手段１５にて、あらかじめ第二の記憶部１６に記憶した共振抑制手法を電流値または電圧値が大きい場所または電源端子接続位置に適用する（ステップＳ４２）。次に、変更後の回路について、再度、図２にあるステップＳ１１まで戻り、電源供給系回路部分のみのレイアウト情報を抽出する処理から始め、最後に共振の有無を判断する処理（ステップＳ２３、またはステップＳ２８、またはステップＳ３３）までを行う（ステップＳ４３）。
【００５２】
この結果でも共振があると判断された場合には、何度でもレイアウト変更手段１５にて電源供給系回路を変更する（ステップＳ４４）。共振がないと判断した場合には、レイアウト変更手段１５から出力装置４を介して変更後の基板全体のレイアウト情報を出力する（ステップＳ４５）。これにより、電源供給系回路を最適設計した基板のレイアウト情報が得られる。
【００５３】
第二の記憶部１６に保存する共振抑制手法としては、例えば、電源供給系回路の中で電圧値が大きくて電流値が小さい場所にコンデンサなどの低インピーダンス素子を実装する方法がある。また、図２０に示した電源供給系の等価回路のように、アクティブ素子の電源端子接続位置に、２個のデカップリングコンデンサ５０ａと５０ｃとを長さｌ１の配線４１で接続する方法を用いてもよい。この配線の長さｌ１を不要電磁放射で問題となっている上限周波数の１／４波長に設定することで、不要電磁放射が問題となる周波数帯域内で共振が抑制できることが知られており、詳細は特願平１０−１８４４６９に記載されている。
【００５４】
図２１は、図２０に示した共振抑制手法をすべてのアクティブ素子に適用したときの、電源供給系回路内のインピーダンス特性で、レシーバＩＣ３０の位置から見た特性を示すグラフである。長さｌ１の配線４１とコンデンサ５０ｃとは図３の基板において第１層に配置した。この図２０のグラフの実線は計算値、破線は測定値である。６ＭＨｚに共振が残っているが、現在不要電磁放射で問題となっている３０ＭＨｚ〜１ＧＨｚでは、共振がない。これによって、共振が抑制できていることが確認できる。さらに、計算値と測定値とが一致することから、本発明の妥当性が確認できる。
【００５５】
また、先の図１５と図１６のグラフの破線は、この共振抑制手法を適用した場合の電源供給系回路内各点の電流値と電圧値の分布特性である。これらグラフの実線の共振抑制手法適用前の結果に比べ、電流、電圧とも振幅が抑えられている。この結果から、本実施形態では、共振抑制手法が適用でき、その効果を確認できることがわかる。
【００５６】
また、この共振抑制手法適用前後の放射電界特性の測定結果を図２２（ａ），（ｂ）に示す。同図（ａ）が適用前、同図（ｂ）が適用後の結果である。この測定は、床面が金属板でそれ以外に電波吸収体を装着した電波暗室内にて行った。基板を高さ７５ｃｍの木製の机上に、床面と平行に配置し、そこから３ｍ離れた位置にアンテナを配置して行った。回路は２０ＭＨｚの水晶発振器で駆動し、共振抑制手法としては図２０に示した手法を用いた。
全体的に放射レベルは低下し、特に共振を起こしていた２３０ＭＨｚ付近と５１０ＭＨｚ付近の放射レベルが約１５ｄＢ低くなっている。この結果から、電磁放射の原因となる電源供給系回路の共振の有無を判別できること、その共振抑制手法を適用できることが裏づけられる。
【００５７】
このように本実施形態では、あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。
【００５８】
なお、本発明を提供する形態としては、例えば上記各実施形態で説明したプリント回路基板特性評価装置の各機能及びプリント回路基板特性評価方法をコンピュータプログラムで実現し、そのプログラムを記憶した記憶媒体を提供してもよい。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、次のような効果を得ることができる。
（１）基板レイアウト情報を用いて電源供給系回路のインピーダンス特性を算出することができるため、基板を作製しなくても、基板製造前のレイアウト作成中もしくはレイアウト作成後に、電源供給系回路のインピーダンスが十分低く設計されているか、または電源供給系回路が共振を起こさないかを評価することが可能になる。
（２）電源供給系回路内の電流分布や電圧分布が把握できるため、電源供給系回路が共振を起こす場合、その原因や抑制手法を適用するための最適な場所を把握することが可能になる。
（３）あらかじめ共振抑制手法を用意することができ、且つそれを適用したレイアウト変更ができるため、共振抑制手法による効果を確認することが可能になる。
（４）最適設計後の基板レイアウト情報を出力できることから、アクティブ素子の安定動作を保証し、且つ電磁放射を抑制したプリント回路基板を短時間に設計、製造することが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図２】 第１実施形態の動作を示すフローチャートである。
【図３】 評価対象である４層プリント回路基板の構成例を示す図である。
【図４】 電源供給系回路の等路回路モデルを表す図である。
【図５】 第１実施形態にかかる電源供給系回路のインピーダンス特性図である。
【図６】 本発明の第２実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図７】 第２実施形態の動作を示すフローチャートである。
【図８】 第２実施形態にかかる電源供給系回路のインピーダンス特性図である。
【図９】 第２実施形態の他の動作を示すフローチャートである。
【図１０】 第２実施形態にかかる電源供給系回路の他のインピーダンス特性図である。
【図１１】 第２実施形態の他の動作を示すフローチャートである。
【図１２】 第２実施形態にかかる電源供給系回路の他のインピーダンス特性図である。
【図１３】 第２実施形態の他の動作を示すフローチャートである。
【図１４】 第２実施形態の他の動作を示すフローチャートである。
【図１５】 第２実施形態に係る電源供給系回路内の電圧分布図である。
【図１６】 第２実施形態に係る電源供給系回路内の電流分布図である。
【図１７】 第２実施形態の他の動作を示すフローチャートである。
【図１８】 本発明の第３実施形態に係るプリント回路基板特性評価装置の構成を示すブロック図である。
【図１９】 第３実施形態の動作を示すフローチャートである。
【図２０】 共振抑制手法を説明する電源供給系回路の等価回路モデルを示す図である。
【図２１】 電源供給系回路のインピーダンス特性図である。
【図２２】 共振抑制手法適用前後の放射電界特性の測定結果を示す図である。
【図２３】 従来の伝送線路シミュレータの構成を示すブロック図である。
【図２４】 プリント回路基板の一例を示す図である。
【図２５】 対策前の回路解析モデルを示す図である。
【図２６】 対策後の回路解析モデルを示す図である。
【図２７】 電源供給系のみに着目した等価回路図である。
【図２８】 デカップリングコンデンサの代表的な実装例を示す断面図である。
【図２９】 電源供給系の等価回路モデルを示す図である。
【図３０】 電源供給系回路のインピーダンス特性図である。
【符号の説明】
１ 入力装置
２ データ処理装置
３ 記憶装置
４ 出力装置
１０ 抽出手段
１１ 変換手段
１２ 演算手段
１３ 記憶部
１４ 比較手段
１５ レイアウト変更手段
１６ 第二の記憶部
Claims (9)
- 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とするプリント回路基板特性評価方法。 - 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断することを特徴とするプリント回路基板特性評価方法。 - 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、
共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、この電源供給系回路内各点での電流値および電圧値をデータ処理装置の演算手段により算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とするプリント回路基板特性評価方法。 - 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、
共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を前記電源端子接続位置から前記電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とするプリント回路基板特性評価方法。 - 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から見た基板内の電源供給系回路のインピーダンス特性と、この電源端子接続位置からそれに最も近い位置に接続したコンデンサ素子までのインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記電源供給系回路のインピーダンス特性と前記コンデンサ素子までのインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、
共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とするプリント回路基板特性評価方法。 - 入力手段により入力されたプリント基板のレイアウト情報のうち、電源供給系回路のレイアウト情報を記憶手段に記憶し、
該記憶手段に記憶された電源供給系回路のレイアウト情報を読み出し、
読み出された電源供給系回路のレイアウト情報に基づいて、
データ処理装置の演算手段により、
プリント回路基板上に実装された各アクティブ素子の電源端子接続位置から最も近い位置に接続したコンデンサ素子のインピーダンス特性と、このコンデンサ素子以降の電源供給系回路のインピーダンス特性とを算出し、
データ処理装置の比較手段により、
前記演算手段により算出された前記コンデンサ素子のインピーダンス特性と前記電源供給系回路のインピーダンス特性の大きさ、位相、実数部、虚数部のいずれかを比較することによって、データ処理装置の判断手段によりこの電源供給系回路内で共振が起こるか否かを判断し、
共振が起こる場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号をこの電源端子接続位置からこの電圧供給系回路に入力しデータ処理装置の演算手段により、この電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出し、さらにその場所または電源端子接続位置にあらかじめ用意した共振抑制手法を適用し、再度共振の有無を評価することを特徴とするプリント回路基板特性評価方法。 - 共振が起こると判断した場合にはデータ処理装置の入力手段によりその共振周波数の正弦波信号を、前記電源端子接続位置から前記電源供給系回路に入力し、データ処理装置の演算入力手段によりこの電源供給系回路各点での電流値および電圧値を算出し、この電流値が小さい場所もしくは電圧値が大きい場所にコンデンサ素子を実装し、再度共振の有無を評価することを特徴とする請求項１または２に記載のプリント回路基板特性評価方法。
- 実装するアクティブ素子の電源端子とグランド端子の間の電気的な等価回路モデルを用いて、ある指定したアクティブ素子の電源端子接続位置から電源供給系回路に信号をデータ処理装置の入力手段により入力し、データ処理装置の演算手段によりこの電源供給系回路内各点での電流値および電圧値を算出し、この電流値または電圧値が大きい場所を見つけ出すことを特徴とする請求項１乃至請求項７のいずれかに記載のプリント回路基板特性評価方法。
- 請求項１乃至請求項８のいずれかに記載のプリント回路基板特性評価方法を実現するコンピュータプログラムを記憶したことを特徴とする記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125013A JP3690305B2 (ja) | 2001-04-23 | 2001-04-23 | プリント回路基板特性評価方法、及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125013A JP3690305B2 (ja) | 2001-04-23 | 2001-04-23 | プリント回路基板特性評価方法、及び記憶媒体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11420099A Division JP3501674B2 (ja) | 1999-04-21 | 1999-04-21 | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005107901A Division JP2005251223A (ja) | 2005-04-04 | 2005-04-04 | プリント回路基板特性評価方法、及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041594A JP2002041594A (ja) | 2002-02-08 |
| JP3690305B2 true JP3690305B2 (ja) | 2005-08-31 |
Family
ID=18974302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125013A Expired - Lifetime JP3690305B2 (ja) | 2001-04-23 | 2001-04-23 | プリント回路基板特性評価方法、及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690305B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4697445B2 (ja) * | 2006-04-26 | 2011-06-08 | 日本電気株式会社 | 共振周波数算出装置および共振周波数算出方法 |
| JP5699719B2 (ja) * | 2011-03-18 | 2015-04-15 | 富士通株式会社 | スイッチング電源回路方式判定処理方法，ｃａｄ装置およびｃａｄプログラム |
-
2001
- 2001-04-23 JP JP2001125013A patent/JP3690305B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002041594A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501674B2 (ja) | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 | |
| JP2005251223A (ja) | プリント回路基板特性評価方法、及び記憶媒体 | |
| EP1088345B1 (en) | System and method for determining the desired decoupling components for power distribution systems using a computer system | |
| US6532439B2 (en) | Method for determining the desired decoupling components for power distribution systems | |
| US6571184B2 (en) | System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance | |
| JP3838328B2 (ja) | 設計支援装置および設計支援装置に含まれるコンピュータに実行させるためのプログラムを記録したコンピュータ読みとり可能な記録媒体 | |
| US20080004819A1 (en) | Method and Apparatus for Measuring Electric Circuit Parameters | |
| JP2001147952A (ja) | プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体 | |
| US9536033B2 (en) | Board design method and board design device | |
| US7839135B2 (en) | System for and method of analyzing printed board carrying chassis, printed board carrying chassis structure, program, and recording medium | |
| Leone | Design expressions for the trace-to-edge common-mode inductance of a printed circuit board | |
| US20030101418A1 (en) | Process for designing high frequency circuits in multiple domains | |
| Naishadharn | Experimental equivalent-circuit modeling of SMD inductors for printed circuit applications | |
| Pajovic et al. | Analysis of via capacitance in arbitrary multilayer PCBs | |
| Pak et al. | Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model | |
| JP3690305B2 (ja) | プリント回路基板特性評価方法、及び記憶媒体 | |
| JP4169755B2 (ja) | 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法 | |
| JP3724407B2 (ja) | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 | |
| JP3840883B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| JP3885830B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| Wu et al. | Investigation of crosstalk among vias | |
| Archambeault et al. | Modeling the effectiveness of decoupling capacitors for multilayer PCBs | |
| JP2001203434A (ja) | プリント配線板及び電気機器 | |
| JP4588589B2 (ja) | 回路基板の設計方法および設計支援装置 | |
| JP5212646B2 (ja) | プリント回路基板の設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |