JP5212646B2

JP5212646B2 - プリント回路基板の設計支援装置

Info

Publication number: JP5212646B2
Application number: JP2009019794A
Authority: JP
Inventors: 清彦海谷; 俊之金子
Original assignee: 株式会社トッパンＮｅｃサーキットソリューションズ
Priority date: 2009-01-30
Filing date: 2009-01-30
Publication date: 2013-06-19
Anticipated expiration: 2029-01-30
Also published as: JP2010177523A

Description

本発明は、多層プリント回路基板の電源配線層とグランド配線層の成す平行平板の並列共振と、その結果として生じるＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｉｎｔｅｒｆｅｒｅｎｃｅ：電磁干渉）を、デカップリングコンデンサの設置により抑制する多層プリント回路基板の設計支援装置に関するものである。

図２は、多層プリント回路基板１０の例を示す模式的な平面図と断面図である。図２を参照すると、多層プリント回路基板１０の配線パターンは、電源配線層１１とグランド配線層１２と、電源配線層１１にビアホールで接続する電子部品の電源端子１３、グランド配線層１２にビアホールで接続する電子部品のグランド端子１４から成る。そして、電源端子１３とグランド端子１４にデカップリングコンデンサ１５の端子を半田付けさせている。

このような構造の多層プリント回路基板１０においては、その電子部品の電源端子１３に高周波電流が流れると、その電源端子１３を電源配線層１１に接続するビアホールに高周波電流が流れ、そのビアホールの高周波電流が電源配線層１１とグランド配線層１２で構成される金属の平行平板間の空間に電磁界を発生させ、その電磁界が共振する。すなわち、平行平板間のビアホールに高周波成分を持つ突発電流が流れると、それが励振源となって多層プリント回路基板１０の電源配線層１１とグランド配線層１２で構成される金属の平行平板間の空間に過渡的な電流・電圧波が発生し、その波は金属の平行平板のエッジで反射を繰り返す結果、定常状態において平行平板の大きさ、形状に固有の電圧分布が生じる。これは定在波、すなわち並列共振の発生を意味する。これは、突発電流が流れるビアホールが電源配線層１１同士が成す平行平板間を貫く場合も、グランド配線層１２が成す平行平板間を貫く場合も同様である。この電源供給系における並列共振の発生が、次の二つの問題を生じさせる。

第１の問題は、並列共振の発生は電源供給系における大きな電圧変動の発生を意味し、これがＩＣ／ＬＳＩを誤動作させる原因となる。第２の問題は、並列共振の発生が電源供給系を高いレベルの放射電磁ノイズを出すアンテナにしてしまうことである。従って、電子部品の電源端子１３を流れる高周波電流により誘起される電源供給系の並列共振をできるだけ抑制することが重要である。多層プリント回路基板の放射ノイズを低減する設計方法に関する先行技術として、特許文献１がある。

特開２００４−１３４５００号公報

上記特許文献１では、シミュレーションを用いて電源インピーダンスを算出し、デカップリングコンデンサ１５を配置することで、デカップリングコンデンサ１５により電源端子１３とグランド端子１４を交流的に短絡させることでノイズを吸収させ、ＥＭＩ対策を実施している。しかし、多層プリント回路基板１０の製造時に、電源配線層１１とグランド配線層１２の間の間隔がばらついたり、その間の樹脂の流れ具合により誘電率やｔａｎδがばらつき、製造した多層プリント回路基板１０毎に、電源インピーダンスや並列共振の周波数がばらつく問題があった。そのため、所望の品質の多層プリント回路基板１０を得るためには、必要なＥＭＩ規格に対してマージンをとってＥＭＩ対策を実施する必要が
あり、オーバー仕様の製品を製造して多層プリント回路基板１０の製造コストを高くする問題があった。

そのため、本発明は、多層プリント回路基板の製造ばらつきに対応して、それに配置するデカップリングコンデンサを変更する設計情報を与えることで、デカップリングコンデンサの設置後に一定のＥＭＩ特性で安定した動作を行う多層プリント回路基板を得られるようにする、プリント回路基板の設計支援装置を得ることを課題とする。

本発明は、上記課題を解決するために、電源配線層とグラウンド配線層が成す平行平板の導体面を有する多層プリント回路基板の製品の配線パターンの電源端子とグランド端子の組み合わせの測定ポートの入力インピーダンスを測定し実基板インピーダンス測定データを得る実基板測定手段を有し、前記多層プリント回路基板のモデルにおいて前記測定ポートの入力インピーダンス（Ｚ）を計算し生基板インピーダンスデータを得る生基板入力インピーダンス計算手段と、前記実基板インピーダンス測定データから抽出した共振周波数と前記生基板インピーダンスデータから抽出した共振周波数から多層プリント回路基板の製品の前記電源配線層と前記グラウンド配線層が成す平行平板の間の絶縁層の誘電率を計算する手段を有することを特徴とするプリント回路基板の設計支援装置である。

また、本発明は、上記のプリント回路基板の設計支援装置において、上記多層プリント回路基板にデカップリングコンデンサの容量と配置位置を記録したコンデンサ配置データを加えた設計データに基づいて、前記コンデンサを設置した場合の上記電源端子とグランド端子の組み合わせの測定ポートの入力インピーダンス（Ｚ）を計算する実基板コンデンサ実装計算手段を有し、前記コンデンサ配置データを変更する指令を操作者から受信するコンデンサ特性データ入力手段を有することを特徴とするプリント回路基板の設計支援装置である。

また、本発明は、上記のプリント回路基板の設計支援装置において、上記コンデンサ実装モデル計算手段が上記入力インピーダンス（Ｚ）を表示手段に複数表示して比較する入力インピーダンス比較手段を有することを特徴とするプリント回路基板の設計支援装置である。

また、本発明は、上記のプリント回路基板の設計支援装置において、上記コンデンサ実装モデル計算手段が、上記入力インピーダンス（Ｚ）がピークになる共振周波数毎に、上記コンデンサ配置データのコンデンサの番号と容量と上記コンデンサの位置の上記電源配線層とグラウンド配線層の間の電位を記録したコンデンサ対応表データを作成することを特徴とするプリント回路基板の設計支援装置である。

本発明のプリント回路基板の設計支援装置を用いて多層プリント回路基板を設計することで、多層プリント回路基板の製造ばらつきにかかわらず、デカップリングコンデンサを実装した後には一定のＥＭＩ特性を保って安定した動作が得られるため、多層プリント回路基板を設置する装置毎に異なるＥＭＩ対策を行う必要が無く、製品装置のＥＭＩ対策の修正時間と修正用の部品が節約でき、ＥＭＩ対策にかかわる期間とコストを低減できる効果がある。また、多層プリント回路基板の製造ばらつきが補正されるので、ＥＭＩ規格に対して多層プリント回路基板とその電子回路にマージンを多くとる必要がないので、ＥＭＩ対策に必要とするコンデンサの数を低減しコストを低減できる効果がある。

本発明のプリント回路基板の設計支援装置の実施形態のブロック図である。（ａ）多層プリント回路基板の平面図。（ｂ）ＡＡ’部断面図。本発明のプリント回路基板の設計支援装置のデータ構造を示す図である。本発明の設計支援装置の生基板の入力インピーダンスのデータのグラフである。本発明の設計支援装置の表示手段が表示する共振モード分布のグラフである。本発明の設計支援装置のデータ構造を示す図である。本発明の設計支援装置が表示するコンデンサ実装基板の入力インピーダンス目標値と実基板の測定に基づいた入力インピーダンス補正値である。本発明の設計支援装置が表示するコンデンサ実装基板の入力インピーダンス目標値と実基板の測定に基づいた入力インピーダンス補正値である。

次に、本発明について図面を参照して説明する。
＜第１の実施形態＞
図１に、発明の第１の実施形態の、多層プリント回路基板の設計支援装置のブロック図を示し、図２（ａ）に、その多層プリント回路基板１０の平面図を示し、図２（ｂ）に図２（ａ）のＡＡ’部断面図を示す。本設計支援装置は、設計データ入力手段１と、生基板入力インピーダンス計算手段２と、コンデンサ実装モデル計算手段３と、コンデンサ対応表データ作成手段４と、実基板測定手段４と、実基板コンデンサ実装計算手段５と、入力インピーダンス比較手段６を備え、コンデンサ特性データ作成手段７と、表示手段８を有する。

（処理１）
本実施形態の多層プリント回路基板の設計支援装置は、図１に示す設計データ入力手段１が、通信ネットワークを介して、あるいは、外部記憶手段から、図２に示すような、多層プリント回路基板１０の電源配線層１１とグランド配線層１２の導体面が対向して構成する平行平板のパターンのデータ、特に、平行平板の間隔の値と、電源配線層１１にビアホールで電気接続する電源端子１３とグランド配線層１２にビアホールで電気接続するグランド端子１４のパターンのデータを記録した設計データ２１を読み込み、それを記憶手段に記憶させる。また、入力インピーダンスを測定する電源端子１３とグランド端子１４の組み合わせから成る測定ポートのデータの設計データ２１を記憶手段に記憶させる。測定ポートは複数設定することが望ましい。また、多層プリント回路基板１０の絶縁層の誘電率と誘電正接ｔａｎδを記録した設計データ２１を読み込み、それを記憶手段に記憶させる。

（処理２）
次に、図１に示す生基板入力インピーダンス計算手段２が、その設計データ２１の電源配線層１１とグラウンド配線層１２の成す平行平板の導体面を所定のメッシュで領域分割したシミュレーション用データを作成して、デカップリングコンデンサ１５を設置しないプリント回路基板１０における電源配線層１１とグラウンド配線層１２を接続する電子部品の電源端子１３とグランド端子１４から成る測定ポートの入力インピーダンスＺを周波数毎にシミュレーション計算する。入力インピーダンスＺは、複素数の値を得ることが望ましい。そして、各測定ポートの、入力インピーダンスの周波数特性の計算結果を、図３にデータ構造を示す生基板インピーダンスデータ２２にして記憶手段に記憶させる。図４のグラフに、生基板インピーダンスデータ２２の１つの測定ポートの入力インピーダンスの絶対値の周波数特性を、横軸を対数スケールの周波数軸にして、縦軸を対数スケールの入力インピーダンスの絶対値をあらわすグラフで示す。次に、生基板入力インピーダンス計算手段２が、その生基板インピーダンスデータ２２から、電源供給系の第１、第２、第３、第ｎの並列共振周波数（ｆｂ）を抽出して生基板共振周波数データ２２ａとして記憶手段に記憶する。

（処理３）
次に、コンデンサ実装モデル計算手段３が、図３にデータ構造を示す、電源配線層１１とグランド配線層１２に両端子を電気接続するデカップリングコンデンサ１５のコンデンサ番号とコンデンサ型番と容量と配置位置座標のデータからなるコンデンサ配置データ２１ａを記憶手段から読み出し、それが指定するデカップリングコンデンサ１５を設置したプリント回路基板１０をシミュレーション計算する。そして、電源配線層１１とグラウンド配線層１２に接続する電源端子１３とグランド端子１４の測定ポートの入力インピーダンスＺを周波数毎に計算する。全測定ポートの入力インピーダンスＺの周波数特性を入力インピーダンス目標値（ａ）として、図３にデータ構造を示すコンデンサ実装インピーダンス目標データ２２ｂにして記憶手段に記憶させる。

（処理４）
一方、実基板測定手段４が、製造した多層プリント回路基板１０毎に、デカップリングコンデンサ１５を実装しない状態で、電子部品の電源端子１３とグランド端子１４の測定ポートの入力インピーダンスＺを周波数毎に測定し、測定結果の入力インピーダンス測定値を周波数と組み合わせて図３のデータ構造の実基板インピーダンス測定データ２５を作成して記憶手段に記憶する。

（処理５）
実基板コンデンサ実装計算手段５は、実測した多層プリント回路基板１０に対して、この処理５を最初に実行する場合には、実基板インピーダンス測定データ２５から、電源供給系の第１、第２、第３、第ｎの並列共振周波数（ｆｅ）を抽出して実験基板共振周波数データを作成する。次に、この実験基板共振周波数データの共振周波数（ｆｅ）と生基板共振周波数データ２２ａに記録した共振周波数（ｆｂ）を比較し、設計データ２１の絶縁層の誘電率を（ｆｂ／ｆｅ）の二乗倍にすることで実験基板に合わせて、設計データ２１を書き換える。これにより、生基板入力インピーダンス計算手段２のシミュレーション計算結果の入力インピーダンスＺを実基板インピーダンス測定データ２５の入力インピーダンスに一致するように修正できる。

そして、実基板コンデンサ実装計算手段５は、実基板から得た誘電率に書き換えた設計データ２１に基づいて、その誘電率の実基板にデカップリングコンデンサを実際に設置する以前に、以下のようにシミュレーション計算する。すなわち、コンデンサ配置データ２１ａを読み込み、そのデータが指定するデカップリングコンデンサ１５をプリント回路基板１０に設置したモデルについてシミュレーションして、各電源端子１３とグランド端子１４の組み合わせの測定ポートの入力インピーダンス補正値（ｂ）を計算する。その値を、図３にデータ構造を示す実基板コンデンサ実装インピーダンス補正データ２５ｂにして記憶手段に記憶する。

次に、実基板コンデンサ実装計算手段５は、測定ポートの入力インピーダンスＺがピークになる、第１、第２、第３、第ｎの並列共振周波数を抽出し、その並列共振周波数毎に、図５に示すように、電源配線層１１とグランド配線層１２の導体面が対向して構成する平行平板の平板間の電位Ｖを、平行平板のＸＹ座標の位置毎に計算した電位Ｖの分布を得て、その分布を共振モード分布データ２３として記憶手段に記憶させる。また、その共振モード分布データ２３を図５のようにグラフィックディスプレイ等の表示手段８により表示する。

また、実基板コンデンサ実装計算手段５は、第１、第２、第３、第ｎの並列共振周波数毎に、デカップリングコンデンサ１５のコンデンサ番号毎に、そのコンデンサの配置位置における電源配線層とグランド配線層の間の電位Ｖの値を共振モード分布データ２３から抽出して、その電位の値を電位欄２４−４に記載し、図６に示すデータ構造の、共振周波
数欄２４−１と、コンデンサ番号欄２４−２と、容量欄２４−３と電位欄２４−４から成るコンデンサ対応表データ２４を作成し記憶手段に記憶させる。

次に、入力インピーダンス比較手段６が、各測定ポート毎に、コンデンサ実装インピーダンス目標データ２２ｂの入力インピーダンス目標値（ａ）と、実基板コンデンサ実装インピーダンス補正データ２５ｂの入力インピーダンス補正値（ｂ）を周波数毎に比較する。図７及び図８に、周波数毎に、入力インピーダンス目標値（ａ）を実線で示し、入力インピーダンス補正値（ｂ）を点線で示す。図７のように、全ての測定ポートの全ての周波数でａ≧ｂの場合には、入力インピーダンス比較手段６が、コンデンサ対応表データ２４を確定して設計を終える。図８のように、ａ＜ｂとなる周波数がある場合には処理６に進む。

（処理６）
入力インピーダンス比較手段６は、ａ＜ｂとなる周波数がある旨を表示手段８あるいはその他の出力手段により操作者に通知する。そして、表示手段８に、コンデンサ実装インピーダンス目標データ２２ｂと実基板コンデンサ実装インピーダンス補正データ２５ｂを測定ポート毎に、図７及び図８に示すように入力インピーダンスの周波数特性のグラフにして表示する。

次に、入力インピーダンス比較手段６が、測定ポート毎、周波数毎に、aとｂの差の二乗を計算し、その最大値を得る。そして、以前に最小相違記録データに記録したaとｂの差の二乗の最大値と比較し、以前の値よりも小さくなった場合は、最小相違記録データに、新たに得たaとｂの差の二乗の最大値と、その最大値を与える測定ポート番号と、周波数と、その結果を与えるコンデンサ対応表データ２４を記録し、最小相違記録データを更新する。

次に、入力インピーダンス比較手段６は、操作者に、コンデンサ特性データ入力手段７から、図６のデータ構造である、コンデンサの型番欄２６−１と容量欄２６−２と最小インピーダンス周波数欄２６−３から成る、コンデンサ特性データ２６を入力させ、コンデンサ配置データ２１ａを更新する指令を受信する。

（コンデンサ特性データ入力手段７が、操作者からコンデンサ配置データ２１ａを更新する指令を受信する場合）
この場合は、コンデンサ特性データ入力手段７が操作者の指令に従って、新たなコンデンサ特性データ２６を取得する場合は、コンデンサ特性データ２６に以前から記録されていたコンデンサあるいは新たに登録されたコンデンサを選んで、図３にデータ構造を示すコンデンサ配置データ２１ａのコンデンサに登録し、記憶手段に記憶する。次に処理５に戻る。

（操作者から処理の終了指令を受信した場合）
この場合は、コンデンサ特性データ入力手段７は、最小相違記録データに記録したコンデンサ対応表データ２４を最終的に用いる最適なコンデンサとして、通信ネットワークや外部記憶手段等の出力手段に出力する。こうして、最適なコンデンサの組み合わせがコンデンサ対応表データ２４として得られる。

以上のように、実基板コンデンサ実装計算手段５が、実基板インピーダンス測定データ２５の入力インピーダンスから共振周波数（ｆｅ）を得て、それを最初の設計データ２１で計算した共振周波数（ｆｂ）と比較することで、実基板の電源配線層１１とグランド配線層１２の平行平板間の絶縁層の誘電率を得る。その誘電率を用いて、実基板コンデンサ実装インピーダンス補正データ２５ｂを作成し、入力インピーダンス比較手段６が、その
データと、コンデンサ実装インピーダンス目標データ２２ｂを周波数毎に比較し、コンデンサ特性データ入力手段７から適宜、望ましいデカップリングコンデンサ１５の容量を設定し、シミュレーションを繰り返すことで、製造後のプリント回路基板１０に合わせて最適に補正したデカップリングコンデンサ１５の容量を探索できる効果がある。これにより、多層プリント回路基板１０の製造ばらつきをデカップリングコンデンサ１５の入れ替えにより補正し、デカップリングコンデンサ１５を多層プリント回路基板１０に実装した後には一定のＥＭＩ特性を保って安定した動作が得られる効果がある。

上記実施形態は４層の多層プリント回路基板１０を用いて説明したが、多層プリント回路基板１０の層数がこれに制限されるものではなく、いずれもプレーン状の電源配線層及びグランド配線層と、これらの少なくともいずれかを貫通する電子部品の電源端子１３で接続された電子部品のグランド端子１４を含む多層プリント回路基板１０であれば本発明を適用できる。

１・・・設計データ入力手段
２・・・生基板入力インピーダンス計算手段
３・・・コンデンサ実装モデル計算手段
４・・・実基板測定手段
５・・・実基板コンデンサ実装計算手段
６・・・入力インピーダンス比較手段
７・・・コンデンサ特性データ入力手段
８・・・表示手段
１０・・・多層プリント回路基板
１１・・・電源配線層
１２・・・グランド配線層
１３・・・電源端子
１４・・・グランド端子
１５・・・デカップリングコンデンサ
２１・・・設計データ
２１ａ・・・コンデンサ配置データ
２２・・・生基板インピーダンスデータ
２２ａ・・・生基板共振周波数データ
２２ｂ・・・コンデンサ実装インピーダンス目標データ
２３・・・共振モード分布データ
２４・・・コンデンサ対応表データ
２４−１・・・共振周波数欄
２４−２・・・コンデンサ番号欄
２４−３・・・容量欄
２４−４・・・電位欄
２５・・・実基板インピーダンス測定データ
２５ｂ・・・実基板コンデンサ実装インピーダンス補正データ
２６・・・コンデンサ特性データ
２６−１・・・コンデンサ型番欄
２６−２・・・容量欄
２６−３・・・最小インピーダンス周波数欄
ａ・・・入力インピーダンス目標値
ｂ・・・入力インピーダンス補正値
Ｖ・・・電位
Ｘ・・・平行平板のＸ座標
Ｙ・・・平行平板のＹ座標
Ｚ・・・入力インピーダンス

Claims

電源配線層とグラウンド配線層が成す平行平板の導体面を有する多層プリント回路基板の製品の配線パターンの電源端子とグランド端子の組み合わせの測定ポートの入力インピーダンスを測定し実基板インピーダンス測定データを得る実基板測定手段を有し、前記多層プリント回路基板のモデルにおいて前記測定ポートの入力インピーダンス（Ｚ）を計算し生基板インピーダンスデータを得る生基板入力インピーダンス計算手段と、前記実基板インピーダンス測定データから抽出した共振周波数と前記生基板インピーダンスデータから抽出した共振周波数から多層プリント回路基板の製品の前記電源配線層と前記グラウンド配線層が成す平行平板の間の絶縁層の誘電率を計算する手段を有することを特徴とするプリント回路基板の設計支援装置。
請求項１記載のプリント回路基板の設計支援装置において、前記多層プリント回路基板にデカップリングコンデンサの容量と配置位置を記録したコンデンサ配置データを加えた設計データに基づいて、前記コンデンサを設置した場合の前記電源端子とグランド端子の組み合わせの測定ポートの入力インピーダンス（Ｚ）を計算する実基板コンデンサ実装計算手段を有し、前記コンデンサ配置データを変更する指令を操作者から受信するコンデンサ特性データ入力手段を有することを特徴とするプリント回路基板の設計支援装置。
請求項２記載のプリント回路基板の設計支援装置において、前記コンデンサ実装モデル計算手段が前記入力インピーダンス（Ｚ）を表示手段に複数表示して比較する入力インピーダンス比較手段を有することを特徴とするプリント回路基板の設計支援装置。
請求項２記載のプリント回路基板の設計支援装置において、前記コンデンサ実装モデル計算手段が、前記入力インピーダンス（Ｚ）がピークになる共振周波数毎に、前記コンデンサ配置データのコンデンサの番号と容量と前記コンデンサの位置の前記電源配線層とグラウンド配線層の間の電位を記録したコンデンサ対応表データを作成することを特徴とするプリント回路基板の設計支援装置。