JP2002541531A - コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法 - Google Patents

コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法

Info

Publication number
JP2002541531A
JP2002541531A JP2000555294A JP2000555294A JP2002541531A JP 2002541531 A JP2002541531 A JP 2002541531A JP 2000555294 A JP2000555294 A JP 2000555294A JP 2000555294 A JP2000555294 A JP 2000555294A JP 2002541531 A JP2002541531 A JP 2002541531A
Authority
JP
Japan
Prior art keywords
decoupling
power distribution
distribution system
decoupling components
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000555294A
Other languages
English (en)
Inventor
アンダーソン，レイモンド・イー
スミス，ラリー・ディ
ロイ，タンモイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2002541531A publication Critical patent/JP2002541531A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 電気的相互接続装置の電力分配システムで電気的インピーダンスを安定化するために、所望の減結合構成要素を決定する方法であって、電気デバイスのＥＳＲを測定する方法と、電力分配システムの所望の減結合構成要素の数を決定する方法と、電力分配システムに所望の減結合構成要素を配置する方法とを含む。方法は、電源平面とグランド平面の両方についてのＭｘＮグリッドに基づいて電力分配システムのモデルを作成する。モデルはユーザおよび複数の減結合構成要素に関する様々な特性のデータベースからの入力を受信する。方法は、所望の周波数領域に対して目標インピーダンスを決定する。方法は、減結合構成要素を選択する。方法は、選択された減結合構成要素のそれぞれについての数を決定する。方法は、モデル内で、アクティブ構成要素の物理的位置に対応する空間的位置に電流源を配置する。方法は、任意選択でモデル内に電源も配置できる。方法は、モデル内の特定の位置を選択して、伝達インピーダンスを周波数の関数として計算する。方法は、予め選択した特定の位置で伝達インピーダンスを周波数の関数として決定するモデルを実施する。方法は、特定の位置での周波数の関数としての伝達インピーダンスを電力分配システムの目標インピーダンスと比較する。方法は、モデルの実施結果に基づいて電力分配システムに関する製品表を決定する。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、電子システムに関するものであって、より具体的に言えば連続する
プレーナ導体を有する電気的相互接続装置に関する。
【０００２】 （２．関連技術の説明） 電子システムは、典型的には、誘電体層によって分離された導電性材料のプレ
ーナ層（すなわちプレーナ導体）を有するいくつかの異なるタイプの電気的相互
接続装置を使用する。導電層の一部は、導電性の信号線路すなわち「トレース」
を形成するようにパターン化されることがある。異なる層内（すなわち異なるレ
ベル）にある導電トレースは、一般に誘電体層内の開口部に形成された接触構造
体（すなわちバイアス）を使用して接続される。たとえば、集積回路は典型的に
、半導体基板上および基板内に形成された電子デバイスを相互接続する何層かの
導電トレースを有する。各層は、誘電体層によって隣接する層と分離される。半
導体デバイス・パッケージ内では、誘電層によって分離された何層かの導電トレ
ースを使用して、集積回路のボンディング・パッドとデバイス・パッケージの端
子（たとえばピンまたはリード）とを電気的に接続することができる。プリント
回路板（ＰＣＢ）も典型的には、誘電層によって分離された何層かの導電トレー
スを有する。導電トレースは、ＰＣＢ上に装着された電子デバイスの端子を電気
的に相互接続するのに使用される。
【０００３】 デジタル電子システムでの信号は、典型的には２つの電圧レベル（すなわち低
電圧レベルおよび高電圧レベル）に交互に切り替えることによって情報を搬送す
る。デジタル信号は、低電圧レベルから高電圧レベルへ、またはその逆へと瞬時
に移行することはできない。デジタル信号が低電圧レベルから高電圧レベルへ移
行する間の有限な時間量は、信号の立ち上がり時間と呼ばれる。同様に、デジタ
ル信号が高電圧レベルから低電圧レベルへ移行する間の有限な時間量は、立ち下
がり時間と呼ばれる。
【０００４】 デジタル電子システムは継続的に作成され、高い信号周波数（すなわち高速）
で動作する。このようなシステム内でデジタル信号をかなりの移行時間の間、持
続的に安定させておくためには、信号周波数の増加に伴って信号の立ち上がり時
間および立ち下がり時間が減少しなければならない。この信号移行時間（すなわ
ち立ち上がり時間および立ち下がり時間）の減少によって、反射による信号の劣
化、電源「ドループ」、グラウンド「跳ね返り」、および電磁波の放出の増大な
どを含む、デジタル電子システム内でいくつかの問題が生じる。デジタル信号は
許容可能な公差の範囲内で送受信されることが望ましい。
【０００５】 導電トレースのソース・エンドから発せられた信号は、トレースのロード・エ
ンドから反射された信号の一部が移行完了後（すなわち信号の立ち上がり時間ま
たは立ち下がり時間の後）にソース・エンドに達したとき、劣化が生じる。ロー
ドの入力インピーダンスがトレースの特性インピーダンスと一致しないとき、信
号の一部はトレースのロード・エンドから反射される。導電トレースの長さが立
ち上がり時間の３分の１よりも大きい場合、信号保全性に対する反射の影響（す
なわち伝送線路の影響）を考慮しなければならない。必要であれば、反射によっ
てトレース上を搬送される信号の劣化を最小限にするためのステップを実行しな
ければならない。信号の反射を少なくするために、トレースのソース・エンドま
たはロード・エンドでインピーダンスを変化させる動作のことを、トレースの「
終端」と呼ぶ。たとえば信号の反射を防ぐために、ロードの入力インピーダンス
を、トレースの特性インピーダンスと一致するように変えることができる。信号
の移行時間（すなわち立ち上がり時間または立ち下がり時間）が減少するにつれ
て、信号の劣化を減らすために、終端しなければならないトレースの長さも減少
する。
【０００６】 高電圧レベルと低電圧レベルとの間で変化するデジタル信号には、基本正弦波
周波数（すなわち第１高調波）および第１高調波の整数倍数のものからの寄与が
含まれる。デジタル信号の立ち上がり時間および立ち下がり時間が減少するにつ
れて、第１高調波の整数倍数のうちより大きい数のものの大きさが重要となる。
一般原則としては、デジタル信号の周波数コンテントは、πに信号の移行時間（
すなわち立ち上がり時間または立ち下がり時間）を掛けたものの逆数に等しい周
波数まで延在する。たとえば、移行時間が１ナノ秒のデジタル信号は、約３１８
ＭＨｚにまで延在する周波数コンテントを有する。
【０００７】 すべての導体は一定量のインダクタンスを有する。導体のインダクタンス間の
電圧は、導体を通過する電流の変化率に正比例する。移行時間の短いデジタル信
号を搬送している導体内に存在する高周波数では、インダクタンスが小さい場合
であっても、導体間にかなりの電圧降下が発生する。電源導体は、電源の１端子
をデバイスの電源端子に接続し、グラウンド導体は、電源のグラウンド端子をデ
バイスのグラウンド端子に接続する。デバイスが移行時間の短いデジタル信号を
生成するとき、電源導体内およびグラウンド導体内を高周波の過渡負荷電流が流
れる。電源ドループとは、電源導体のインダクタンスを通じて過渡負荷電流が流
れることによって、デバイスの電源端子の電圧が低下することを表すのに使用さ
れる用語である。同様に、グラウンド跳ね返りとは、グラウンド導体のインダク
タンスを通じて過渡負荷電流が流れることによって、デバイスのグラウンド端子
の電圧が上昇することを表すのに使用される用語である。デバイスが移行時間の
短いいくつかのデジタル信号を同時に生成すると、電源ドループおよびグラウン
ド跳ね返りの影響が付加される。かなりの量の電源ドループおよびグラウンド跳
ね返りがあると、デバイスが正常に機能しなくなる場合がある。
【０００８】 電源ドループは一般に、電源導体が交差した十文字ネットワーク（すなわち電
源グリッド）を形成するように電源導体を配置することによって低減される。こ
のようなグリッド・ネットワークは低インダクタンスを有するため、電源ドルー
プが低減される。グリッド・ネットワークよりもさらに低いインダクタンスを有
する、連続する電源平面も提供できる。電源ドループを低減させるために、「バ
イパス」キャパシタをデバイスの電源端子近くに配置することも使用される。バ
イパス・キャパシタは、かなりの量の過渡負荷電流を供給するため、これによっ
て電源導体を通じて流れる過渡負荷電流の量が低減する。グラウンド跳ね返りは
、低インダクタンスのグラウンド導体グリッド・ネットワークを使用するか、ま
たはさらにインダクタンス量の少ない連続するグラウンド平面を使用することに
よって低減される。電源およびグラウンドのグリッドまたは平面は一般に、グリ
ッドまたは平面のインダクタンスをさらに低減するために、互いにきわめて接近
して配置される。
【０００９】 電磁障害（ＥＭＩ）とは、電流として導通されるかまたは電磁界として放射さ
れる望ましくない障害エネルギーを表すのに使用される用語である。移行時間の
短いデジタル信号を生成する回路内に存在する高周波構成要素は、近くの電子シ
ステム（たとえばラジオおよびテレビジョン回路）に結合され、これらシステム
固有の動作を混乱させる場合がある。米国連邦通信委員会では、米国内で販売さ
れる製品が生成してもよいＥＭＩ量の上限を設定した。
【００１０】 信号回路は、差動モードで磁界を放射する電流ループを形成する。差動モード
のＥＭＩは通常、回路および信号回路の大きさによって規制される領域を減らす
ことで低減される。電源導体およびグラウンド導体のインピーダンスは導体に沿
って電圧降下を生み出し、それによって導体に通常モードで電磁界を放射させる
。通常モードのＥＭＩは、典型的には電源導体およびグラウンド導体のインピー
ダンスを減らすことで低減される。電源導体およびグラウンド導体のインピーダ
ンスが低減されると、ＥＭＩに加えて電源ドループおよびグラウンド跳ね返りも
低減される。
【００１１】 移行時間の短いデジタル信号を備えた電子システム内に存在する広範な周波数
領域内では、任意の２つの平行する導電平面（たとえば隣接する電源平面および
グラウンド平面）間の電気インピーダンスは広範囲にわたって変化する可能性が
ある。平行する導電平面は、複数の電気的共振を示すことがあり、その結果、高
インピーダンス値と低インピーダンス値とが交互に生じる。平行する導電平面は
、その境界において（すなわちその縁部から）著しい量の差動モードＥＭＩを放
射する傾向がある。平行する導電平面の縁部から放射される差動モードＥＭＩの
量は周波数に応じて変化し、平面間の電気インピーダンスに正比例する。
【００１２】 図１は、ガラス繊維とエポキシの複合層によって分離された、１０インチ四方
の１対の導電平面１１０および１２０を示す斜視図である。各導電平面は銅製で
、厚さは０．００１４インチである。平面を分離しているガラス繊維とエポキシ
の複合層は誘電率が４．０で、厚さは０．００４インチである。矩形平面の中央
間に１アンペアの定電流を供給し、その電流の周波数を変化させると、矩形平面
の中央間での定常電圧の大きさ１３０を決定することができる。
【００１３】 図１の平行する導電平面間の電気インピーダンスは、約２００ＭＨｚより上の
周波数で広範囲に変化する。平行する導電平面は、１００ＭＨｚと１ＧＨｚ以上
の周波数で、複数の電気的共振を示し、その結果高インピーダンス値と低インピ
ーダンス値とが交互に生じる。図１の平行する導電平面は、平面間の電気インピ
ーダンスがその周囲付近のどこかで高い周波数の場合に、かなりの量のＥＭＩも
放射する。
【００１４】 上記の問題は、現在、様々な周波数領域において様々な方法で解決されている
。低周波数では、電源が負のフィードバック・ループを使用して変動を低減する
。高周波数では、デバイス近くに大容量バイパス（すなわち減結合）キャパシタ
が配置される。約２００〜３００ＭＨｚまでの最高周波数では、寄生インダクタ
ンスを低減し、その結果高周波インピーダンスを最小値にしようと、非常に小容
量のバイパス・キャパシタが装置のかなり近くに配置される。１９９４年１１月
２日までは、Ｓｍｉｔｈ氏による第３回Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ ｏｎ
Ｅｌｅｃｔｒｉｃａｌ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｅｌｅｃｔｒｏｎｉ
ｃ Ｐａｃｋａｇｉｎｇ ｏｆ ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃ
ｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｅｅｒｓ，Ｉｎｃ．
の議事録である「Ｄｅｃｏｕｐｌｉｎｇ Ｃａｐａｃｉｔｏｒ Ｃａｌｃｕｌａ
ｔｉｏｎｓ ｆｏｒ ＣＭＯＳ Ｃｉｒｃｕｉｔｓ」の１０１〜１０５ページに
示されているように、実際の上限は約２００〜３００ＭＨｚのままであった。
【００１５】 電力分配システムは、図２に示したようにモデル化される。切り換え電源２１
０は、ＣＭＯＳチップ・ロード２２０に電流および電圧を供給する。電源２１０
およびロード２２０と平行に、減結合キャパシタ２１５およびＰＣＢ２２５それ
自体があり、独自のキャパシタンスを備えている。Ｓｍｉｔｈ（１９９４年）は
、減結合キャパシタが２００〜３００ＭＨｚまでのみを必要とし、ターゲット・
インピーダンスがこの周波数を超えることはめったにないことを教示している。
この上限は、クロック周波数が上昇し、許容電圧リプルが減少するにつれて、時
間の経過と共に変化する。減結合キャパシタに固有の値およびそれぞれの最適な
数を決定することは「試行錯誤」プロセスであり、設計者の経験に依存している
。すべての周波数領域について減結合キャパシタを選択するための簡単な規則は
知られていない。
【００１６】 したがって、電力分配システムを設計し、その電力分配システム内の電気イン
ピーダンスを安定させるために所望の減結合構成要素を決定するための方法を備
えることが望まれよう。この方法は、計算を実行するためにコンピュータ・シス
テムを使用して自動化できることが好ましい。
【００１７】 （発明の概要） 以上概略を述べた問題は、大部分が、誘電層によって分離された１対の並列な
プレーナ導体を含む、電気的相互接続装置の電力分配システム内で電気インピー
ダンスを安定させるために、所望の減結合構成要素を決定するための方法によっ
て解決される。たとえば、この電気的相互接続装置は、ＰＣＢ、半導体デバイス
・パッケージ基板、または集積回路基板であってよい。本方法には、電源平面お
よびグラウンド平面の両方について、ＭｘＮグリッドに基づく電力分配システム
のモデルを作成することが含まれる。このモデルは、電気的相互接続装置の実際
の物理的寸法に自動的に適合する固定グリッドに基づくものであることが好まし
い。さらにこのモデルは、単一ノードおよびＭｘＮノード・バージョンの双方で
選択された減結合構成要素に対するシステム応答も計算することが好ましい。
【００１８】 モデルは、ユーザから、ならびに複数の減結合構成要素についての様々な物理
的および／または電気的特性のデータベースから、入力を受け取る。当該の様々
な特性には、誘電体の物理的寸法、タイプ、および厚さ、製造方法および材料、
キャパシタンス、装着されたインダクタンス、ならびにＥＳＲが含まれる。所望
の特性は、修正、追加、削除、および更新のために、データベース内に保存され
ることが好ましい。
【００１９】 一実施形態では、電力分配システムのモデルは、２次元の分配済み伝送線路を
含む平面の形式である。電力分配システムのモデルは、電源平面の１つまたは複
数の物理的寸法、グラウンド平面の１つまたは複数の物理的寸法、電源平面およ
びグラウンド平面の物理的分離距離、電源平面とグラウンド平面とを誘電的に分
離する組成物、１つまたは複数のアクティブ・デバイス特性、１つまたは複数の
電源特性、ならびに１つまたは複数の減結合構成要素のうち、複数を備えること
ができる。一実施形態では、ＭおよびＮが均一な値を有する。様々な実施形態で
は、アクティブ構成要素が電流源またはシンクとして動作し、プロセッサ、メモ
リ、特定用途向け集積回路（ＡＳＩＣ）、論理ＩＣ、または電気エネルギーを情
報に変換する任意のデバイスを含むことができる。好ましくは、モデル内にある
電流源のすべての値の合計が、１アンペアに等しくスケーリングされる。
【００２０】 一実施形態では、電力分配システムのモデルは、最低の基板共振周波数よりも
ほぼ上の周波数領域に対して減結合構成要素を決定するために動作可能である。
他の実施形態では、電力分配システムのモデルは、減結合構成要素のすべての共
振周波数からの最高の共振周波数よりも上の周波数領域に対して減結合構成要素
を決定するために動作可能である。
【００２１】 この方法は、所望の周波数で、または所望の周波数領域よりも上で、電力分配
システムのターゲット・インピーダンスを決定することも含むことが好ましい。
ターゲット・インピーダンスは、電力分配システム内の電源電圧、電流消費合計
、および許容可能な電圧リプルなどの要素に基づいて決定されることが好ましい
。好ましいことには、電力分配システムのターゲット・インピーダンスの決定が
、電源電圧に許容可能な電圧リプルを掛けて総電流で割った商を含む。
【００２２】 周波数領域は直流で始まり、数ＧＨｚにまで渡る。一実施形態では、電力分配
システムのモデルは、最低の基板共振周波数よりもほぼ上の周波数領域に対して
減結合構成要素を決定するために動作可能である。他の実施形態では、電力分配
システムのモデルは、減結合構成要素のすべての共振周波数からの最高の共振周
波数よりも上の周波数領域に対して減結合構成要素を決定するために動作可能で
ある。
【００２３】 この方法は、複数の可能な減結合構成要素から１つまたは複数の減結合構成要
素を選択することが好ましい。好ましいことに、この減結合構成要素は、ほぼ装
着済みのインダクタンスおよびＥＳＲを備えるキャパシタである。一実施形態で
は、キャパシタの値の範囲は、インピーダンス・プロファイルの重ね合わせが、
当該周波数領域に渡る電力分配システムに、ターゲット・インピーダンスの、ま
たはターゲット・インピーダンスより下のインピーダンスを提供するように選択
される。一実施形態では、複数の可能な減結合構成要素のインピーダンス・プロ
ファイルが、電力分配システムの共振周波数と比較される。減結合構成要素は、
当該周波数領域内にある電力分配システムの共振周波数にほぼ対応する共振周波
数を有する。
【００２４】 この方法は、電力分配モデルの一部として含まれるように選択された１つまた
は複数の減結合構成要素それぞれの数を決定することが好ましい。一実施形態で
は、様々な減結合構成要素の数が、複数の可能な減結合構成要素の当該周波数領
域およびインピーダンス・プロファイルに基づいて選択される。他の実施形態で
は、減結合構成要素の特定の１つの数が、特定の減結合構成要素のＥＳＲを電力
分配システムのターゲット・インピーダンスで割ることによって得られる商の次
に大きな整数とほぼ等しい値を有するように選択される。他の実施態様では、特
定の減結合構成要素の数は、その数の特定の減結合構成要素が並列に配置された
ときに、電力分配システムのターゲット・インピーダンスとほぼ等しいインピー
ダンス値を有する。一実施態様では、それぞれの減結合構成要素の数を決定する
ことは、１つまたは複数の特定位置における周波数の関数として伝達インピーダ
ンス値を決定するために電力分配システムのモデルを実行する前に実施される。
【００２５】 この方法は、電力分配システムのモデル内にある１つまたは複数の電流源を、
アクティブな構成要素の１つまたは複数の位置に対応する１つまたは複数の空間
位置に配置することが好ましい。さらにこの方法は、電力分配システムのモデル
内にある減結合構成要素を、電源平面のＭｘＮグリッドと対応するグラウンド平
面のＭｘＮグリッドとを結合するノーダル・ポイントに配置することも好ましい
。一実施態様では、この方法は電力分配システムのモデル内にある電源を、電源
平面上の固定位置に配置する。この電源は、モデル内で、１つまたは複数の電極
周波数、１つまたは複数のゼロ周波数、および１つまたは複数の抵抗として備え
られることが好ましい。
【００２６】 この方法は、電力分配システムのモデル内で、周波数の関数として伝達インピ
ーダンス値を計算するために１つまたは複数の特定位置を選択することが好まし
い。この方法は、事前に選択された１つまたは複数の特定位置で、周波数の関数
として伝達インピーダンス値を決定するために電力分配システムのモデルを実施
することが好ましい。次いでこの方法は、１つまたは複数の特定位置における周
波数の関数としての伝達インピーダンス値を、電力分配システムのターゲット・
インピーダンスと比較することが好ましい。好ましいことに、この方法はモデル
を実施した結果に基づいて、電力分配システムの製品表を決定する。
【００２７】 様々な実施態様では、電力分配システムの減結合構成要素を決定するための方
法が、好ましい数または最適な数の電力分配システムの減結合構成要素を決定す
ることを含む。電力分配システムの減結合構成要素の数を決定するための好まし
い方法も開示する。所与の周波数または周波数領域について、電力分配システム
の減結合構成要素の数を決定するための方法には、それぞれの減結合構成要素に
装着されたインダクタンスに基づいて、特定の１つの減結合構成要素を選択する
ことが含まれる。装着されたインダクタンスは、特定の１つの減結合構成要素の
共振周波数のインジケーションを含む。さらにこの方法は、各減結合構成要素の
個々の減結合構成要素インピーダンスと、ターゲット・インピーダンスとを比較
する。次いでこの方法は、所与の周波数または周波数領域において、ターゲット
・インピーダンスの、またはターゲット・インピーダンスより下の合計インピー
ダンスを提供する、特定の１つの減結合構成要素の数を選択する。
【００２８】 一実施態様では、特定減結合構成要素のインピーダンスがターゲット・インピ
ーダンスよりも大きい場合、次いでこの方法が、並列に構成された特定減結合構
成要素の所望の数を計算する。所与の周波数領域に対して電力分配システムの複
数の各減結合構成要素の数を決定する実施態様では、所与の周波数領域に対して
ターゲット・インピーダンスの、またはターゲット・インピーダンスより下の合
計インピーダンスを提供する必要ために、必要に応じて複数の減結合構成要素が
選択される。
【００２９】 様々な実施態様では、電力分配システムの減結合構成要素を決定するための方
法が、電力分配システムに好ましい数または最適な数の減結合構成要素に関する
配置情報を決定することを含む。電力分配システム内で、１つまたは複数の減結
合構成要素の配置を決定するための好ましい方法も与えられる。一実施態様では
、１つまたは複数の減結合構成要素のそれぞれが、それぞれの共振周波数、なら
びにそれぞれの共振周波数でのそれぞれの当量直列抵抗を含む。電力分配システ
ムはターゲット・インピーダンスを含み、電気的相互接続装置は少なくとも第１
の寸法を有する。この方法は、１つまたは複数の基板共振周波数を決定する。第
１の基板周波数は第１の寸法に対応する。さらにこの方法は、第１の減結合構成
要素が第１の基板共振周波数付近にそれぞれの共振周波数を有するように、複数
の可能な減結合構成要素から１つまたは複数の第１の減結合構成要素も選択する
。次いでこの方法は、第１の減結合構成要素を、第１の寸法に対応する電気的相
互接続装置の位置に配置する。電気的相互接続装置の追加寸法は、独自の減結合
構成要素も必要とする場合がある。
【００３０】 電気的相互接続装置がほぼ矩形の寸法を有する実施態様では、第１の寸法が有
効長さであることが好ましく、第２の寸法が有効幅であることが好ましい。第１
の寸法の減結合構成要素を配置するための好ましい位置は、有効長さ上にある第
１の縁部を含み、第２の寸法の減結合構成要素を配置するための好ましい位置は
、有効幅上にある第２の縁部を含む。
【００３１】 一実施態様では、電気的相互接続装置が少なくとも第１のアクティブ・デバイ
ス用の少なくとも１つの位置を有するときに、この方法は、少なくとも第１のア
クティブ・デバイス用の少なくとも１つの位置にある電気的相互接続装置上に、
１つまたは複数の第２の減結合構成要素を配置することをさらに含む。追加の減
結合構成要素も、追加のアクティブ・デバイスに必要なように、電気的相互接続
装置上に配置される。アクティブ・デバイス用に減結合構成要素を配置するのに
好ましい位置は、アクティブ・デバイス位置またはアクティブ・デバイスの近く
である。
【００３２】 一実施態様では、この方法は、減結合構成要素がアクティブ・デバイスの第１
の動作周波数付近にそれぞれの共振周波数を有するように、複数の可能な減結合
構成要素から減結合構成要素を選択することを含む。追加の減結合構成要素は、
所望に応じて、動作周波数の高調波に基づいて選択および配置することができる
。
【００３３】 本発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照
することによって明らかになろう。
【００３４】 本発明は様々な修正および代替形式が可能であり、その特定の実施態様を図面
内に例として示し、本明細書に詳細に記述する。ただし、この図面および詳細な
説明は、本発明が、開示された特定の形式に限定されることを意図するものでは
なく、添付の特許請求の範囲によって定義されるように、本発明の精神および範
囲を逸脱することのないすべての修正、均等物、および代替物をカバーすること
を意図するものであることを理解されたい。
【００３５】 （発明の詳細な説明） 参照による組み込み 以下の公告、 １９９４年１１月２日付、ＩＥＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ
３ｒｄ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ ｏｎ Ｅｌｅｃｔｒｉｃａｌ Ｐ
ｅｒｆｏｒｍａｎｃｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ＰａｃｋａｇｉｎｇのＬ
ａｒｒｙ Ｄ．Ｓｍｉｔｈによる「Ｄｅｃｏｕｐｌｉｎｇ Ｃａｐａｃｉｔｏｒ
Ｃａｌｃｕｌａｔｉｏｎｓ ｆｏｒ ＣＭＯＳ Ｃｉｒｃｕｉｔｓ」および １９９７年１０月２７日付、ＩＥＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈ
ｅ ６ｔｈ Ｔｏｐｉｃａｌ Ｍｅｅｔｉｎｇ ｏｎ Ｅｌｅｃｔｒｉｃａｌ
Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇの
Ｌａｒｒｙ Ｄ．Ｓｍｉｔｈによる「Ｐａｃｋａｇｉｎｇ ａｎｄ Ｐｏｗｅｒ
Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｄｅｓｉｇｎ Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ
ｆｏｒ ａ Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ Ｄｅｓｋｔｏｐ Ｗｏｒｋｓ
ｔａｔｉｏｎ」は、 ここに参照により全文が組み込まれている。
【００３６】 図３−電力分配システム・モデル 図３Ａは、電力分配システム・モデルの一実施形態を示す単純化された概略図
の上面図である。図に示されるように、このモデルは伝達線路セグメントのグリ
ッド３００Ａを備える。セグメントは、ユニット・セル３５０にグループ化され
る。図に示されるように、「ａ」から「ｈ」までのラベルが付けられた８列と、
下から上に向かって「１」から「８」までのラベルが付けられた８行がある。モ
デルは、固定された表面形状（すなわち８×８グリッド）の、ＳＰＩＣＥ配列の
伝送線路を備えることが好ましい。固定された表面形状が任意の物理的寸法の電
気的に接続されたデバイス上で使用できるように、伝送線路は可変長さである。
「ホイールとスポーク」の平面形状に基づいた楕円モデルなどの、電力分配シス
テムの他の実施形態が企図されることに留意されたい。
【００３７】 図３Ｂは、図３Ａからのユニット・セル３５０の拡大図である。図に示される
ように、ユニット・セル３５０は４つの伝送線路３５５Ａ〜３５５Ｄからなる。
４つの伝送線路３５５は、ノード３７０とも呼ばれるノーダル・ポイント・ペア
３７０で互いに接続される。図に示されるように、中央導体への接続が平面１を
表し、シールドへの接続が平面２である。このモデルは均衡化されているので、
所望に応じて、平面１または平面２のどちらが電源またはグラウンドのどちらで
あってもよいことに留意されたい。伝達線路３５５Ａおよび３５５Ｂは、幅イン
ピーダンス「Ｚw」および幅時間遅延「ｔDW」で記述されることが好ましい。伝
達線路３５５Ｃおよび３５５Ｄは、長さインピーダンス「ＺL」および長さ時間
遅延「ｔDL」で記述されることが好ましい。Ｒ1およびＲ2は抵抗である。当該の
定数、パラメータ、および変数、ならびにこれらの数量を定義し関係付ける等式
を、好ましい単位と共に以下に示す。 「Ｌ」は平面の長さ（インチ） 「Ｗ」は平面の幅（インチ） 「ｔｈｋ」は誘電体の厚さ（ミル） 「ｃｕ」は金属被覆の厚さ（ミル） 「ｖｅｌｃ」は真空中の光の速さ（インチ／秒） 「ｈｅｒｔｚ」は周波数変数 「εo」は真空誘電率（誘電率）（ピコファラド／インチ） 「εr」は誘電率 「σ」は銅の導電率（オーム／ミル当たり） 「μo」は真空の透磁率（ヘンリー／ミル） 「ｖｅｌ」は電気的相互接続装置上での信号速度
【数１】 「ｎ」はグリッドのサイズ、すなわち図では８ 「ａｓｐ」はグリッドの縦横比、ａｓｐ＝Ｌ／Ｗ 「ｆａｃｔｏｒ」は容量性装荷を補償する較正係数
【数２】 「ｔFL」は長さ寸法の飛行時間、ｔFL＝Ｌ／ｖｅｌ 「ｔFW」は幅寸法の飛行時間、ｔFW＝Ｗ／ｖｅｌ 「ｔDL」は長さ寸法の伝達線路遅延時間 ｔDL＝ｔFL／（２ｎ）ｆａｃｔｏｒ 「ｔDW」は幅寸法の伝達線路遅延時間 ｔDW＝ｔFW／（２ｎ）ｆａｃｔｏｒ 「ｃａｐ」は平面の平行面キャパシタンス ｃａｐ＝（ε0εrＬＷ）／（１０-9ｔｈｋ） 「ＺL」は長さ方向のインピーダンス ＺL＝（ｎ／ｃａｐ）（ｔFL＋ａｓｐ*ｔFW）ｆａｃｔｏｒ 「ＺW」は幅方向のインピーダンス、ＺW＝ＺL／ａｓｐ 「Ｒ1」は以下の小さい方
【数３】 「Ｒ2」は以下の小さい方
【数４】
【００３８】 このモデルは、電気的相互接続装置を表し、たとえば印刷回路基板（ＰＣＢ）
、半導体デバイス・パッケージ基板、または集積回路基板であってもよい。この
方法には、電源平面およびグラウンド平面の両方のＭｘＮグリッドに基づいて電
力分配システムのモデルを作成することが含まれる。モデルは、電気的相互接続
装置の、実際の物理的寸法に自動的に適合する固定グリッドに基づくことが好ま
しい。さらにモデルは、単一ノードおよびＭｘＮノード・バージョンの両方で、
選択された減結合構成要素に対するシステム応答を計算する。
【００３９】 モデルは、ユーザから、ならびに複数の減結合構成要素についての様々な物理
的および／または電気的特性のデータベースから、入力を受け取る。当該の様々
な特性には、誘電体の物理的寸法、タイプ、および厚さ、製造方法および材料、
キャパシタンス、装着されたインダクタンス、ならびに当量直列抵抗（ＥＳＲ）
が含まれる。所望の特性は、修正、追加、削除、および更新のために、データベ
ース内に保存されることが好ましい。
【００４０】 一実施形態では、電力分配システムのモデルは、２次元の分配済み伝送線路を
含む平面の形式である。電力分配システムのモデルは、電源平面の１つまたは複
数の物理的寸法、グラウンド平面の１つまたは複数の物理的寸法、電源平面およ
びグラウンド平面の物理的分離距離、電源平面とグラウンド平面とを誘電的に分
離する組成物、１つまたは複数のアクティブ・デバイス特性、１つまたは複数の
電源特性、ならびに１つまたは複数の減結合構成要素のうち、複数を備えること
ができる。好ましい一実施形態では、ＭおよびＮが図に示されるように８という
均一な値を有する。様々な実施形態では、アクティブ構成要素が電流源またはシ
ンクとして動作し、プロセッサ、メモリ、特定用途向け集積回路（ＡＳＩＣ）、
または論理ＩＣを含むことができる。好ましくは、モデル内にある電流源のすべ
ての値の合計が、１アンペアに等しくスケーリングされる。
【００４１】 一実施形態では、電力分配システムのモデルは、最低の基板共振周波数よりも
ほぼ上の周波数領域について減結合構成要素を決定するために動作可能である。
基板共振周波数に関する追加情報については、図５に関して後で説明する。他の
実施形態では、電力分配システムのモデルは、減結合構成要素のすべての共振周
波数からの最高の共振周波数よりも上の周波数領域に対して減結合構成要素を決
定するために動作可能である。
【００４２】 一実施形態では、モデルは、モデルに含めるためのいくつかの特定減結合構成
要素を決定するときに重み付け係数を使用する。重み付け係数は、寸法のない非
ゼロの正の数である。ＥＭＩが最も重要な周波数領域では、好ましい重み付け係
数は０．２である。ＥＭＩ周波数領域は、ほぼ２００ＭＨｚよりも上であること
が好ましい。信号保全性が最も重要な周波数領域では、重み付け係数は１．０で
あることが好ましい。信号保全性が重要な周波数領域は、約１０ＭＨｚから約２
００〜３００ＭＨｚまでであることが好ましい。重み付け係数は、すべてのアク
ティブ・デバイス動作周波数およびアクティブ・デバイス動作周波数の高調波で
、２．０であることが好ましい。好ましい実施形態では、モデルが周波数に依存
した表皮効果損失を含む。
【００４３】 図４−グリッド 図４は、好ましい実施形態において、ａ１からｈ８までをそれぞれ指定して電
源平面およびグラウンド平面をモデル化するのに使用される、ノード３７０の８
×８グリッド３００Ｂを示す図である。このグリッド３００Ｂは、電力分配シス
テムの減結合構成要素の位置を決定するのに使用される。
【００４４】 図５−減結合構成要素を決定するための方法 図５は、電力分配システムの減結合構成要素を決定するための方法の一実施形
態を示す流れ図である。この方法は、ループバックのない直進型の方法として示
されている。他の実施形態では、この方法に様々な段階で前の入力を変更するた
めのフィードバック・ループが含まれる。
【００４５】 この方法は、電力分配システムのターゲット・インピーダンスを決定する５１
０。ターゲット・インピーダンスは所望の周波数で、または所望の周波数領域を
超えて決定されることが好ましい。ターゲット・インピーダンスは、電力分配シ
ステム内の電源電圧、電流消費合計、および許容可能な電圧リプルなどの要素に
基づいて決定される。好ましいことには、電力分配システムのターゲット・イン
ピーダンスの決定が、電源電圧に許容可能な電圧リプルを掛けて総電流で割った
商を含む。好ましい実施形態では、総電流は１アンペアに正規化される。ターゲ
ット・インピーダンスは周知のシステム・パラメータ・グループに含まれる。他
の周知のシステム・パラメータは、１つまたは複数の電源特性、許容可能な電圧
リプル、すべてのデバイスの電流消費合計、電力分配システムの１つまたは複数
の物理的寸法、デバイスを電力分配システム内に配置できる物理的配置制約、お
よび／または当該の周波数または周波数領域を含むことができる。
【００４６】 この方法は、当該周波数領域を選択することが好ましい５１５。周波数領域は
直流で始まり、ギガヘルツ領域まで、またはそれより上にまで渡ることができる
。一実施形態では、電力分配システムのモデルは、最低の基板共振周波数よりも
ほぼ上の周波数領域に対して減結合構成要素を決定するために動作可能である。
他の実施形態では、電力分配システムのモデルは、減結合構成要素のすべての共
振周波数からの最高の共振周波数よりも上の周波数領域に対して減結合構成要素
を決定するために動作可能である。前述のように、当該の周波数領域は、周知の
システム・パラメータに含まれる場合がある。一実施形態では、当該の周波数領
域は、システム・インピーダンスがモデル内で計算される周波数領域を限定する
ことによって、この方法の出力を決定する。
【００４７】 この方法は、複数の減結合構成要素のＥＳＲを決定することが好ましい５２０
。減結合構成要素はキャパシタであることが好ましいが、所望のキャパシタンス
および導電率の値を有する他のデバイスを使用することも可能である。ＥＳＲは
、複数の減結合構成要素の様々な物理的および／または電気的特性のデータベー
スに含まれることが好ましい。当該の様々な他の特性には、物理的寸法、誘電体
のタイプおよび厚さ、製造の方法および材料、キャパシタンス、装着されたイン
ダクタンスを含むことができる。所望の特性は、修正、追加、削除、および更新
のために、データベース内に保存されることが好ましい。複数の減結合構成要素
のＥＳＲを決定すること５２０に関する追加の詳細は、図６に関して以下に記載
する。
【００４８】 この方法は、複数の可能な減結合構成要素から、１つまたは複数の望ましい減
結合構成要素を選択することが好ましい５２５。好ましいことに、減結合構成要
素は近くに装着されたインダクタンスおよびＥＳＲを備えたキャパシタである。
一実施形態では、キャパシタの値の範囲は、インピーダンス・プロファイルの重
ね合わせが、当該周波数領域に渡る電力分配システムに、ターゲット・インピー
ダンスの、またはターゲット・インピーダンスより下のインピーダンスを提供す
るように選択される。他の実施形態では、複数の可能な減結合構成要素のインピ
ーダンス・プロファイルが、電力分配システムの共振周波数と比較される。
【００４９】 減結合構成要素は、当該周波数領域内にある電力分配システムの共振周波数に
ほぼ対応する共振周波数を有する。減結合構成要素の共振周波数は、基板共振周
波数、電源を含む電気的相互接続装置上にあるアクティブ・デバイスの動作周波
数および高調波、ならびに電力分配システム内にある様々な構成要素の対話から
の対話共振周波数、高周波応答周波数に、ほぼ対応するように選択されることが
好ましい。様々な実施形態では、誘電体組成物などの製造タイプ、あるいは装着
されたインダクタンスなどの物理的または電気的特性によって、キャパシタが選
択される。装着されたインダクタンスには、平面形状および電気的相互接続装置
への物理的結合が含まれる。キャパシタの共振周波数は、以下の式を使用して、
装着されたインダクタンスおよびキャパシタンスから計算することができる。
【数５】 共振周波数でのキャパシタのインピーダンスがＥＳＲである。セラミック・キャ
パシタは共振周波数位置に深い尖点を有することが多いことに留意されたい。タ
ンタル・キャパシタは、周波数の関数として変数スロープを備えた深く広い底部
を有することが多い。
【００５０】 いったん所望の減結合構成要素が選択されると、最適な数または所望の数の、
各特定の１つの減結合構成要素がこの方法によって決定される５３０。一実施形
態では、複数の可能な減結合構成要素から１つまたは複数の望ましい減結合構成
要素を選択する方法５２５に応答して、この方法によって各特定の１つの減結合
構成要素の数が決定される５３０。
【００５１】 したがってこの方法は、電力分配モデルの一部として含めるための選択された
１つまたは複数の減結合構成要素それぞれの数（すなわち自然数１、２、．．．
）を決定することが好ましい５３０。言い換えれば、この方法は、各特定の減結
合構成要素をいくつモデルに含めるかを決定する。一実施形態では、様々な減結
合構成要素の数は、当該周波数領域および複数の可能な減結合構成要素のインピ
ーダンス・プロファイルに基づいて選択される。他の実施形態では、減結合構成
要素の特定の１つの数が、特定の減結合構成要素のＥＳＲを電力分配システムの
ターゲット・インピーダンスで割ることによって得られる商の次に大きな整数と
ほぼ等しい値を有するように選択される。
【００５２】 他の実施形態では、特定の減結合構成要素の数は、その数の特定の減結合構成
要素が並列に配置されたときに、電力分配システムのターゲット・インピーダン
スとほぼ等しいインピーダンス値を有する。一実施形態では、それぞれの減結合
構成要素の数を決定すること５３０は、１つまたは複数の特定位置における周波
数の関数として伝達インピーダンス値を決定するために電力分配システムのモデ
ルを実行する５６０前に実施される。他の実施形態では、１つまたは複数の減結
合構成要素の特定の１つの数が、１つまたは複数の減結合構成要素の特定の１つ
の当量の直列抵抗を、電力分配システムのターゲット・インピーダンスで割るこ
とによって得られる商の次に大きな整数とほぼ等しい値を有する。他の実施形態
では、モデル内で使用される減結合構成要素を選択する５２５前に、複数の可能
な減結合構成要素内（すなわち前述のデータベース内）にあるすべての減結合構
成要素について減結合構成要素の数が決定される５３０。減結合構成要素の選択
５２５および選択される減結合構成要素のそれぞれの数の決定５３０は、コンピ
ュータ・システムによって実行されることが好ましい。追加の詳細については、
図７〜９に関して以下で調べることができる。
【００５３】 この方法は、５３５で電力分配モデルを作成（すなわち実現または実施）する
。好ましいモデルについては、図３Ａおよび３Ｂに関して上記に記述する。好ま
しい実施形態では、モデルはコンピュータ処理される。追加の詳細については、
本開示の他の箇所で説明する。
【００５４】 この方法は、次に電力分配システム・モデルを実施する。すなわちこの方法は
、電気的相互接続装置に結合されるデバイスをモデルに追加する。この方法は、
５４０で、電流源（またはシンク）をモデル内のＭｘＮグリッド３００Ｂ上にあ
るノーダル・ポイント３７０に配置する。電流源は、アクティブ構成要素の１つ
または複数の位置に対応する、１つまたは複数の空間位置に配置される。アクテ
ィブ構成要素の例には、プロセッサ、メモリ、特定用途向け集積回路（ＡＳＩＣ
）、または論理集積回路（論理ＩＣ）が含まれる。アクティブ・デバイスは電流
源またはシンクとして動作する可能性があることに留意されたい。電流源の合計
値は、１アンペアにスケーリングされることが好ましい。電流源の数、電流定格
および強さ、ならびに位置は、周知のシステム・パラメータに含まれることがあ
る。一実施形態では、電流源の配置は、周知のシステム・パラメータに基づいて
コンピュータ・システムが実施する。
【００５５】 この方法は任意選択で、１つまたは複数の電源を、電気的相互接続装置上にあ
る１つまたは複数の空間位置を表すノーダル・ポイント３７０に配置されたモデ
ル内に配置する５４５。電源は、１つまたは複数の電極周波数、１つまたは複数
のゼロ周波数、および１つまたは複数の抵抗として、モデル内に含まれる。好ま
しくは、１つの電極周波数、１つのゼロ周波数、および２つの抵抗が、出力電圧
と共に使用される。典型的には、パラメータは、ゼロ周波数と並列の１つの抵抗
を有する直列として扱われる。任意の電源のパラメータおよび位置は、一般に周
知のシステム・パラメータの一部である。一実施形態では、電源をモデル内に配
置することは、コンピュータ・システムによって実行される。追加の詳細につい
ては、図８〜９に関して記載される。
【００５６】 この方法はさらに、電源平面のＭｘＮグリッド３００と対応するグラウンド平
面のＭｘＮグリッドとを結合するノーダル・ポイント３７０で、電力分配システ
ムのモデル内に減結合構成要素も配置することが好ましい５５０。特定の減結合
構成要素は、当該の周波数領域内に共振周波数を有するこれらのデバイス位置の
できる限り近くに配置されることが最適である。電力分配システムの共振周波数
は、本開示では、基板共振周波数、電気的相互接続装置上にあるアクティブ・デ
バイスの動作周波数および高調波、ならびに電力分配システム内にある様々な構
成要素の対話からの高周波応答周波数を含むように解釈されなければならない。
高周波応答は、かなり空間的に依存していることが多い。
【００５７】 基板共振周波数は、電力分配システムの物理的な寸法ならびに、電源平面と１
つまたは複数のグラウンド平面とを分離する誘電体の誘電率の関数である。好ま
しい実施形態では、当該の基板共振周波数は、長さおよび幅の両方について、半
波、全波、３／２波、２全波、および５／２波の共振周波数を含む。これら基板
共振周波数の値は、上記で定義したように、ｖｅｌ、Ｌ、およびＷを適切に掛け
合わせることによって与えられる。たとえば、長さに関する半波共振は（１／２
）*ｖｅｌ*Ｌである。幅に関する３／２波共振は（３／２）*ｖｅｌ*Ｗである。
【００５８】 基板共振周波数を抑制するために、減結合構成要素は、電力分配システム内で
高インピーダンス共振ノードに低インピーダンス分路を提供する位置（すなわち
高電圧定在波ポイント）に配置される。基板共振が１つまたは複数の最大値を有
する場所に注目することによって、その後これらの対応する位置またはその近く
に配置が行われる。半波共振の場合、減結合構成要素は、電力分配システムまた
は電気的に接続された装置の縁部に沿って配置されなければならない。装置は１
次元ではないため、減結合構成要素は、電力分配システムを決める共振と平面の
交差によって生じる線路上に配置される。したがって、長さの半波共振の減結合
構成要素は、電力分配システムの幅上にある縁部に沿って配置されることが好ま
しい。全波共振の場合、減結合構成要素は、電力分配システムの縁部および中心
軸に沿って配置されることが好ましい。３／２波共振の場合、減結合構成要素は
縁部にそって、各縁部から１／３内側の地点に配置されることが好ましい。２全
波共振の場合、減結合構成要素は縁部および中心軸に沿って、各縁部から１／４
内側の地点に配置されることが好ましい。５／２波共振の場合、減結合構成要素
は縁部に沿って、各縁部から１／５内側の地点および各縁部から２／５内側の地
点に配置されることが好ましい。正方形の電気的に接続された装置の場合、長さ
方向および幅方向の共振は同じ周波数であり、対応する位置に最大値を有するこ
とになる。楕円形などの異なる平面形状を有する電気的に接続された装置に関し
ても、同様の関係が見られることにも留意されたい。
【００５９】 電源の共振または動作周波数は、通常、キャパシタンスを集中キャパシタンス
として扱うことができるように十分低い。したがって、電源用の減結合構成要素
は、電気的相互接続装置上のどこにでも配置可能である。位置に関する空間的制
限も常時観察しなければならない。これは、一部の減結合構成要素が、雑音源か
ら最適よりもさらに遠くに配置されることになるという意味である。このモデル
は、追加の減結合構成要素を、電気的相互接続装置上のさらに遠い位置に配置す
る必要があることを示す場合が多い。一実施形態では、減結合構成要素の配置５
５０が、コンピュータ処理されたモデルに入力される。追加の詳細については、
図８〜９で説明する。
【００６０】 この方法は、周波数の関数として伝達インピーダンスの値を計算するために、
電力分配システムのモデル内で、１つまたは複数の特定位置を選択することが好
ましい５５５。この特定位置は、８×８グリッド上にある６４のすべてのノード
を含むことが好ましい。コンピュータ・システムの実行時間を短縮するために、
他の数のノードを選択することもできる。ノードの数が増加するのに応じて、モ
デルは基板共振周波数をより高い周波数まで正確に予測することに留意されたい
。一実施形態では、モデルは２回動作するが、１回目は単一の特定ノード上に配
置されたすべての構成要素を使用して単一の特定ノードで動作し、２回目はモデ
ルの６４ノードすべてを満たす電力分配システムで動作する。この特定位置は、
通常、周知のシステム・パラメータの一部である。選択されるノードの数が少な
くなると、モデルの使用可能な帯域幅が低くなることに留意されたい。
【００６１】 この方法は、以前に選択された１つまたは複数の特定位置での周波数の関数と
しての伝達インピーダンス値を決定するために、電力分配システムのモデルを実
施することが好ましい５６０。一実施形態では、モデルはコンピュータ・システ
ム上でコンピュータ・プログラムを実行することによって実施される。追加の詳
細については、図８〜９で説明する。
【００６２】 次いでこの方法は、１つまたは複数の特定位置での周波数の関数としての伝達
インピーダンス値を、電力分配システムのターゲット・インピーダンスと比較す
ることが好ましい５６５。一実施形態では、周波数の関数としての伝達インピー
ダンス値を示す、１つまたは複数のグラフが出力される。好ましくは、このグラ
フはコンピュータによって生成される。他の実施形態では、この方法は、特定位
置での電流源および減結合構成要素によって、電力分配システムの結果として生
じた雑音レベルを出力する。他の実施形態では、この方法は、周波数の関数とし
て動的に電力分配システム内の複数の特定位置で結果として生じた複数のインピ
ーダンスを出力する。
【００６３】 この方法は、モデルを実行した結果に基づいて電力分配システムの「製品表」
の少なくとも一部を決定することが好ましい５７０。製品表は、様々な減結合構
成要素の選択および配置から、すべての関連情報を掲載する。製品表は、最終製
品を固有に減結合させることで、モデル化され電気的相互接続装置を十分に大量
生産できることが好ましい。この方法は流れ図形式で示されているが、図５の各
部分は同時に、または異なる順序で発生する可能性があることに留意されたい。
【００６４】 図６−ＥＳＲの測定方法 図６は、電気デバイスのＥＳＲを測定するための方法の一実施形態を示す流れ
図である。この方法はインピーダンス・テスタの較正を含む６１０。較正には、
すべての他の作業を行う前にテスト・ヘッドとインピーダンス・テスタとの接続
が含まれることが好ましい。好ましい実施形態では、インピーダンス・テスタは
ＨＥＷＬＥＴＴ−ＰＡＣＫＡＲＤモデル４２９１Ａ ＲＦ Ｉｍｐｅｄａｎｃｅ
／Ｍａｔｅｒｉａｌ Ａｎａｌｙｚｅｒである。テスト・ヘッドには低インピー
ダンス・テスト・ヘッド、テスト・ヘッド用ＡＰＣ７コネクタ、およびＡＰＣ７
とＳＭＡコネクタとを結合するためのアダプタとが含まれることが好ましい。較
正には、５０Ω負荷、短絡、および開路を使用する３つのテスト・ケースが含ま
れる。
【００６５】 この方法は、電気デバイスを装着する前に６１０で実行された較正を検証する
６２０。検証には、各テスト・ケースで予測されたスミス・チャートの反射係数
と、実験に基づいて決定された反射係数との比較が含まれることが好ましい。イ
ンピーダンス・テストによって較正が合格した後、デバイスはインピーダンス・
テスタと確実に結合される６３０。デバイスをテスタに確実に結合することには
、デバイスの一方の側を中央ポストに、デバイスの他方の側を外部コネクタに接
続することによって、デバイスをＳＭＡコネクタにはんだ付けすることが含まれ
ることが好ましい。他の実施形態では、デバイスをテスタに確実に結合すること
には、漂遊容量およびインダクタンスがほとんどなくなるような方法で、デバイ
スをテスタに装着することが含まれる。次いでＳＭＡコネクタがインピーダンス
・テスタに装着される。
【００６６】 この方法は、デバイスのインピーダンスを、所望の周波数領域に渡る周波数の
関数として測定する６４０。好ましい実施形態では、インピーダンスの大きさお
よび位相角の両方が測定される。この測定は複数回繰り返され、結果が平均され
ることが好ましい。次いでこの方法は測定結果を検証する６５０。検証には、デ
バイスが最小測定インピーダンス値を有する周波数での位相角シフトと１８０°
とを比較することが含まれることが好ましい。デバイスが最小測定インピーダン
ス値を有する周波数での位相シフトが、許容可能な不確実性で１８０°でない場
合、その結果は破棄され、方法は新たに実行される。デバイスが最小測定インピ
ーダンス値を有する周波数での位相シフトが許容される不確実性で１８０°の場
合、そのデバイスのＥＳＲは、デバイスが１８０°の最小測定インピーダンス値
を有する周波数でのインピーダンスの大きさである。この方法は流れ図形式で示
されているが、図６の各部分は同時に、または異なる順序で発生する可能性があ
ることに留意されたい。
【００６７】 好ましい実施形態では、インピーダンスを周波数の関数として測定することに
は以下のことが含まれる。ＨＰ ４２９１Ａ上のデュアル・パラメータ・キーで
「Ｍｅａｓ」からＭＡＧ（｜Ｚ｜）および（θｚ）を設定する。掃引ボタン・メ
ニューで１ＭＨｚから１．８ＧＨｚまでの周波数領域を選択する。掃引タイプを
対数として選択する。検索ボタンでＭａｒｋｅｒ（マーカ）検索を選択し、これ
を最低に設定する。マーカ検索をオンに設定する。測定ブロックで「Ｂｓ／Ａｖ
ｇ」メニューをクリックする。Ｓｗｅｅｐ（掃引）平均を選択し平均係数を２０
に設定する。掃引平均開始ボタンを押して、周波数の関数として測定を開始する
。平均カウンタが２０に達した後の最低値に注目する。各デバイスで以上のステ
ップを繰り返す。
【００６８】 図７−減結合構成要素を選択および配置するための方法 図７は、減結合構成要素を選択し、電力分配システムに減結合構成要素を配置
するための方法の、一実施形態を示す流れ図である。この方法は、第一に電気的
相互接続装置、アクティブ・デバイス、および電源の共振周波数を決定する７１
０。「共振周波数」には、アクティブ・デバイスおよび電源の動作周波数および
高調波が含まれることに留意されたい。これら周波数の整数分数を、共振周波数
とみなすこともできる。電気的相互接続装置の共振周波数は、基板共振周波数ま
たは基板周波数として記述されることもある。次いでこの方法は、適切な減結合
構成要素を選択する７１５。適切な減結合構成要素は、７１０で決定されたシス
テム共振周波数にほぼ対応する共振周波数を有する。次にこの方法は、適切な減
結合構成要素を、モデル内の適切な位置およびシステム共振周波数に対応する位
置に配置する７２０。モデルの計算が完了した後、電気的相互接続装置上に適切
な減結合構成要素が配置される。
【００６９】 様々な実施形態では、電気的相互接続装置が１つまたは複数の基板共振周波数
を有し、それぞれの基板共振周波数が電気的相互接続装置の１つまたは複数の特
定寸法に対応することが可能である。特定の基板共振周波数に対応する減結合構
成要素の配置７２０は、当該の特定寸法に対応する位置で行われることが好まし
い。
【００７０】 一実施形態では、この方法は基板共振周波数に対応する第１の減結合構成要素
を選択する７１５。他の実施形態では、この方法はアクティブ・デバイス動作周
波数に対応する第２の減結合構成要素を選択する７１５。他の実施形態では、こ
の方法はアクティブ・デバイス動作周波数の１つまたは複数の高調波に対応する
第３の減結合構成要素を選択する７１５。この方法は、追加の基板共振周波数、
アクティブ・データ動作周波数または高調波、あるいは対話共振周波数に対応す
る、追加の減結合構成要素を選択することもできる７１５。
【００７１】 電気的相互接続デバイスがほぼ矩形を有する一実施形態では、第１の寸法が有
効長さに対応し、第２の寸法が有効幅に対応する。第１および第２の寸法の基板
共振周波数に対応する減結合構成要素を配置するのに好ましい位置には、長さお
よび幅に沿った縁部が含まれる。この寸法に沿った好ましい位置には、寸法の中
間点が含まれる。
【００７２】 一実施形態では、電力分配システムの共振周波数にほぼ対応する共振周波数を
備えた適切な減結合構成要素を選択すること７１５には、それぞれの減結合構成
要素の数を選択することが含まれる。それぞれの減結合構成要素の数は、当該の
周波数領域および複数の可能な減結合構成要素のインピーダンス・プロファイル
に基づいた一実施形態で選択される。他の実施形態では、この数はコンピュータ
・システムによって選択される。コンピュータ・システムは、物理的および／ま
たは電気的な特性の値を含む、複数の可能な減結合構成要素上にある値のデータ
ベースにアクセスすることができる。データベースに含まれる電気的な特性は、
定格キャパシタンス、当量の直列抵抗、および／または装着されたインダクタン
スを含むことができる。
【００７３】 他の実施形態では、減結合構成要素を選択し、この減結合構成要素をモデル内
に配置するための方法は、モデルを実行し、１つまたは複数の選択された位置で
のシステムのインピーダンス応答を決定することをさらに含む。１つまたは複数
の選択された位置でのシステムのインピーダンス応答がターゲット・インピーダ
ンスを超えた場合、この方法は固有の周波数領域内にある追加の減結合構成要素
を選択する。この方法は、追加の減結合構成要素を使用可能位置に配置する。使
用可能位置は、他の減結合構成要素を含む、電気的相互接続装置上にデバイスが
存在することによって制約を受けることがある。
【００７４】 他の実施形態では、この方法は、この方法によって選択された減結合構成要素
のそれぞれ特定の１つのインピーダンスとターゲット・インピーダンスとを比較
することを含むことができる。この方法は、適切な減結合構成要素を選択するこ
との一部として、ターゲット・インピーダンスのまたはターゲット・インピーダ
ンスよりも下の合計インピーダンスを提供するために、減結合構成要素のそれぞ
れ特定の１つのうちいくつかをさらに選択することができる７１５。他の実施形
態では、この方法は、最低の基板共振周波数よりも上の減結合構成要素を選択す
る。他の実施形態では、この方法は、減結合構成要素の最高共振周波数よりも上
の減結合構成要素も選択する。特定の減結合構成要素および減結合構成要素のそ
れぞれ特定の１つの数を選択することに関する追加の詳細は、本開示の他の箇所
で説明する。この方法は流れ図形式で示されているが、図７の各部分は同時に、
または異なる順序で発生する可能性があることに留意されたい。
【００７５】 図８−減結合構成要素を選択するためのコンピュータ・システムおよび方法 図８Ａは、減結合構成要素を選択するためのコンピュータ・システムの一実施
形態を示す構成図である。図に示されるように、このコンピュータ・システムは
、ネットワーク接続８９０によって結合されたローカル・コンピュータ８００と
リモート・コンピュータ８５０とを備える。一実施形態では、ローカル・コンピ
ュータ８００およびリモート・コンピュータ８５０は単一のコンピュータとして
一体化され、ネットワーク接続８９０は単一のコンピュータ内にバスを備える。
ローカル・コンピュータ８００およびリモート・コンピュータ８５０はどちらも
、複数の減結合構成要素に関する物理的特性データおよび／または電気的特性デ
ータのデータベース８４０からの入力を受け入れるように動作可能である。様々
な実施形態では、このデータベースがローカル・コンピュータ８００またはリモ
ート・コンピュータ８５０に含まれる場合がある。好ましい実施形態では、デー
タベースがリモート・コンピュータ８５０内に含まれ、ネットワーク接続８９０
を介してローカル・コンピュータ８００にアクセス可能である。他の実施形態で
は、データベース８４０はデータベース・コンピュータ上などの、ローカル・コ
ンピュータ８００およびリモート・コンピュータ８５０両方の外部に含まれる。
【００７６】 図に示されるように、ローカル・コンピュータ８００は、第１のプログラム、
好ましくはＷｅｂブラウザ８１０を実行するように動作可能である。Ｗｅｂブラ
ウザ８１０は、対話型アプレット８２０、好ましくはＪＡＶＡアプレットを実行
するように動作可能であり、グラフィカル出力８３０を受け入れて表示するよう
に動作可能である。代替実施形態は、ＪａｖａＳｃｒｉｐｔプログラムまたはＨ
ＴＭＬコードを含むことができる。ＪＡＶＡアプレット８２０は、ｈｔｔｐ Ｐ
ＯＳＴ方式を使用して、構成要素および配置データをリモート・コンピュータに
出力する。ＣＧＩスクリプト８５５は、構成要素および配置データを受け取り、
ＰＥＲＬプログラムを含めるかまたは呼び出してＳＰＩＣＥデッキを構築する８
６０。他の実施形態では、ＣＯＲＢＡ、リモート・メソッド呼び出し（ＲＭＩ）
、または他のメソッドを使用することができる。ＰＥＲＬプログラム８６０のＳ
ＰＩＣＥデッキ出力は、連立方程式求解プログラム、好ましくはＨＳＰＩＣＥ（
Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎ， Ｆｒｅｍｏｎｔ， Ｃａｌｉｆｏｒ
ｉｎａから市販されている）などのＳＰＩＣＥシミュレータに送信され、これが
ＳＰＩＣＥデッキを実行する８６５。ＨＳＰＩＣＥ出力は、ＯＣＴＡＶＥおよび
ＧＮＵＰｌｏｔによってグラフに変換されることが好ましい８７０。８７０から
のグラフは、リモート・コンピュータ８５０からローカル・コンピュータ８００
に送信され、Ｗｅｂブラウザ８１０内でグラフィカル出力８３０として表示され
ることが好ましい。ＣＧＩスクリプト８５５の動作は、第２のプログラムによっ
て実行することもできる。一実施形態では、第２のプログラムが連立方程式求解
プログラムを含む。他の実施形態では、連立方程式求解プログラムが回路求解プ
ログラムを含む。第２のプログラムの他の実施形態は、カスタム・ハードウェア
またはソフトウェアを含むようにも企図される。
【００７７】 図８Ｂは、好ましくは図８Ａのコンピュータ・システムを使用する電力分配シ
ステムの減結合構成要素を決定するための方法の、一実施形態を示す流れ図であ
る。アクション８０１（線より上）は、ローカル・コンピュータ８００上で実行
されることが好ましい。アクション８５１（線より下）は、リモート・コンピュ
ータ８５０上で実行されることが好ましい。一実施形態では、アクション８０１
および８５１がすべて単一のコンピュータ・システム内で実行されることが好ま
しい。システム・パラメータは８０６で定義される。このシステム・パラメータ
には、電源電圧、許容可能な電源リプル、電流消費合計、電源ポール周波数、電
源ゼロ周波数、第１および第２の電源抵抗、電気的相互接続デバイスの物理的寸
法、誘電体厚さおよび誘電率、電気的相互接続デバイスの金属被覆厚さ、ならび
に当該の周波数領域が含まれることが好ましい。
【００７８】 ８０６で定義されるシステム・パラメータは、ターゲット・インピーダンスお
よび１つまたは複数の基板共振周波数の値を計算するのに使用される８０７。構
成パラメータは８２１で定義される。集積パラメータは、複数の減結合構成要素
の重み付け計数および装着されたインダクタンスを含むことが好ましい。本開示
では、装着されたインダクタンスとは、減結合構成要素、パッド表面形状、電源
平面までの距離、および電源平面上の位置に基づくループ・インダクタンスのこ
とである。値は、複数の減結合構成要素の様々な物理的特性および／または電気
的特性のデータベースから抽出される８４１。図に示されるように、このデータ
ベースは複数の可能な減結合構成要素のキャパシタンスおよびＥＳＲを含むこと
が好ましい。
【００７９】 計算された値８０７、構成定義８２１、およびデータベース値８４１は、減結
合構成要素の共振周波数と、選択された各減結合構成要素８２２の最適な数を計
算するために入力される。一実施形態では、所与の周波数用に選択される、選択
された各減結合構成要素の最適な数は、ターゲット・インピーダンスで割って重
み付け係数を掛けた減結合構成要素のＥＳＲである。減結合構成要素周波数は、
前述の式を使用して計算されることが好ましい。
【００８０】 減結合構成要素、電流源、電源、および選択された位置またはプローブ・ポイ
ントの空間的配置が８２３で選択され、好ましくはユーザによって選択される。
電力分配システムのモデル内に減結合構成要素を配置することに関する詳細につ
いては、本開示の他の箇所で説明する。空間的配置データ８２３およびシステム
・パラメータ定義８０６は、空間的配置データ、インダクタンス・データ、電気
的相互接続デバイス・データ、および電源データ８２４に組み合わせられてリモ
ート・コンピュータ８５０に送信される。
【００８１】 リモート・コンピュータ８２４に送信されたデータは、ＳＰＩＣＥデッキを構
築するのに使用される８６１。ＳＰＩＣＥデッキは、好ましくはＨＳＰＩＣＥを
使用する、ＳＰＩＣＥ分析８６６用の入力として使用される。ＳＰＩＣＥ分析８
６６からの出力は、グラフィカル出力を作成するように処理される８７１。この
グラフは、ローカル・コンピュータ８７２に、好ましくはＷｅｂブラウザ８１０
に返された出力である。このグラフィック表示は、ローカル・コンピュータ８２
６上に、好ましくはＷｅｂブラウザ８１０のＨＴＭＬページとして、表示される
ことが好ましい。一実施形態では、ＨＴＭＬページがＳＧＭＬページを、または
所望に応じて他のプログラムを含む。この方法は流れ図形式で示されているが、
図８Ｂの各部分は同時に、または異なる順序で発生する可能性があることに留意
されたい。
【００８２】 図９−コンピュータ処理された方法の他の実施形態 図９は、電力分配システムの減結合構成要素を決定するためのコンピュータ処
理された方法の他の実施形態を示す流れ図である。図に示されるように、この方
法は電力分配システムのターゲット・インピーダンスを計算する９００。ターゲ
ット・インピーダンスは、電源圧力に許容可能な電源リプルを掛けて合計電流で
割るように計算されることが好ましい。好ましい実施形態では、合計電流が１ア
ンペアに正規化される。計算されたターゲット・インピーダンスを使用して、使
用可能な各減結合構成要素の最適数を計算する。最適数は減結合構成要素のＥＳ
Ｒをターゲット・インピーダンスで割り、重み付け係数を掛けたものとして定義
されることが好ましい。この方法は、使用可能なそれぞれの減結合構成要素の共
振周波数も計算する９１０。共振周波数は、２πに、装着されたインダクタンス
と減結合のキャパシタンスの積の平方根を掛けた逆数として計算されることが好
ましい。この方法は、基板共振周波数も計算するが９１５、電気的相互接続デバ
イスの寸法および電気的相互接続デバイス上のスタックアップに基づくことが好
ましい。
【００８３】 この方法は、減結合構成要素を含む電気的相互接続デバイスの複合インピーダ
ンス・プロファイルとターゲット・インピーダンスとを比較するために、単一ノ
ード分析を実行する。単一ノード分析では、図２に示されるモデル内のように空
間的位置は考慮されない。次のこの方法は、単一ノード分析の結果とターゲット
・インピーダンスとを比較し９２５、電気的相互接続デバイスの複合インピーダ
ンス・プロファイルが受け入れ可能であるかどうかを判定する。受け入れ可能で
あるものは、ターゲット・インピーダンスの、またはターゲット・インピーダン
スよりも下の、ターゲット複合インピーダンス・プロファイルとして定義される
ことが好ましい。電気的相互接続デバイスの複合インピーダンス・プロファイル
が受け入れ可能でない場合、この方法は１つまたは複数の入力パラメータを変更
し９３０、単一ノード分析を再度実行する９２０。
【００８４】 単一ノード分析後の電気的相互接続デバイスの複合インピーダンス・プロファ
イルが受け入れ可能な場合９２５、この方法は、減結合構成要素、電流源、電源
、およびモデル内の特有のプローブ位置を空間的に配置することを開始する９３
５。モデル内に配置されたデバイス用に選択された位置は、基板共振周波数９１
０およびキャパシタ共振周波数９１５の影響を受けることが好ましい。電力分配
システムに減結合構成要素を配置することに関する追加の詳細は、本開示の他の
箇所に記載されている。
【００８５】 次にこの方法は、多重ノード分析を実行する９４０。好ましい実施形態では、
多重ノード分析がＨＳＰＩＣＥ分析８６６を実行することに対応する。多重ノー
ド分析の結果が観察される９４５。９５０でこの結果が受け入れ可能であれば、
この電力分配設計は完了したとみなされる９６５。この多重ノード分析の結果を
受け入れるための好ましい基準は、システム伝達インピーダンスが当該周波数領
域に渡るターゲット・インピーダンスより下であることである。９５０でこの結
果が受け入れ不能であれば、この方法は減結合構成要素の選択、各減結合構成要
素の数、および／または減結合構成要素の配置を修正し９６０、多重ノード分析
を使用してモデルを再分析する９４０。この方法は流れ図形式で示されているが
、図９の各部分は同時に、または異なる順序で発生する可能性があることに留意
されたい。
【００８６】 上記の開示をいったん完全に理解すれば、当分野の技術者には多数の変更およ
び修正が明らかになるであろう。前述の特許請求の範囲は、このようなすべての
変更および修正を含むように解釈されることが意図されている。
【図面の簡単な説明】
【図１】 ガラス繊維とエポキシの複合層によって分離された、１０インチ四方の１対の
導電平面を備える電気的相互接続装置を表す斜視図である。
【図２】 電力分配システムの従来技術の単一ノード・モデルの一実施形態を示す図であ
る。
【図３Ａ】 電力分配システムのモデルの一実施形態を示す上面図である。
【図３Ｂ】 図３Ａに示された電力分配システム・モデルのユニット・セルの一実施形態を
示す図である。
【図４】 図３Ａに示された電力分配システム・モデルのノード相互接続のグリッドを表
す図である。
【図５】 電力分配システムの減結合構成要素を決定するための方法の、一実施形態を示
す流れ図である。
【図６】 電気デバイスの当量直列抵抗を測定するための方法の、一実施形態を示す流れ
図である。
【図７】 電力分配システムに減結合構成要素を配置するための方法の、一実施形態を示
す流れ図である。
【図８Ａ】 電力分配システムの減結合構成要素を決定する方法を実施するのに動作可能な
コンピュータ・システムの、一実施形態を示す構成図である。
【図８Ｂ】 図８Ａのコンピュータ・システムを使用する電力分配システムの減結合構成要
素を決定するための方法の、一実施形態を示す流れ図である。
【図９】 図８Ａのコンピュータ・システムを使用する電力分配システムの減結合構成要
素を決定するための方法の、他の実施形態を示す流れ図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年６月２日（２０００．６．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項３６】 前記周知のシステム・パラメータがターゲット・インピー
ダンスを含み、前記選択された減結合構成要素それぞれの量が、前記選択された
減結合構成要素の前記それぞれについて測定された当量の直列抵抗を前記電力分
配システムの前記ターゲット・インピーダンスで割ることによって得られる商の
、次に大きな整数にほぼ等しい値を有する、請求項３５に記載のシステム。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年９月４日（２０００．９．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ (72)発明者 スミス，ラリー・ディ アメリカ合衆国・95119・カリフォルニア 州・サン ホゼ・ソラノ ドライブ・6339 (72)発明者 ロイ，タンモイ アメリカ合衆国・94043・カリフォルニア 州・マウンテン ビュー・イージー スト リート 44番・302 Ｆターム(参考） 5B046 AA08 BA06 【要約の続き】 デルを実施する。方法は、特定の位置での周波数の関数 としての伝達インピーダンスを電力分配システムの目標 インピーダンスと比較する。方法は、モデルの実施結果 に基づいて電力分配システムに関する製品表を決定す る。

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 所与の周波数について電力分配システムの複数の減結合構成
    要素の特定の１つのうちいくつであるかを示す特有の数を決定する方法であって
    、電力分配システムがターゲット・インピーダンスを含み、 複数の減結合構成要素の装着されたインダクタンスに基づいて減結合構成要素
    の特定の１つを選択することを含む方法であって、装着されたインダクタンスが
    減結合構成要素の特定の１つの共振周波数のインジケーションを提供するもので
    あり、 さらに前記方法が、減結合構成要素の特定の１つのインピーダンスとターゲッ
    ト・インピーダンスとを比較することと、 所与の周波数でのターゲット・インピーダンスまたはターゲット・インピーダ
    ンスよりも下の合計インピーダンスを提供するために、減結合構成要素の特定の
    １つの数を選択することとを含む方法。
  2. 【請求項２】 減結合構成要素の特定の１つそれぞれのインピーダンスがタ
    ーゲット・インピーダンスよりも大きい場合、次いで前記減結合構成要素の特定
    の１つの必要数を選択することが、減結合構成要素の特定の１つの必要数を並列
    構成で計算することを含む、請求項１に記載の方法。
  3. 【請求項３】 所与の周波数領域について電力分配システムの複数の減結合
    構成要素それぞれの数を決定するための方法であって、電力分配システムが所与
    の周波数領域のターゲット・インピーダンスを含み、 複数の減結合構成要素それぞれの装着されたインダクタンスに基づいて複数の
    減結合構成要素の特定の１つを選択することを含む方法であって、装着されたイ
    ンダクタンスが複数の減結合構成要素それぞれの共振周波数のインジケーション
    を含み、 さらに前記方法が、複数の減結合構成要素の特定の１つそれぞれのインピーダ
    ンスとターゲット・インピーダンスとを比較することと、 所与の周波数領域でのターゲット・インピーダンスまたはターゲット・インピ
    ーダンスよりも下の合計インピーダンスを提供するために、複数の減結合構成要
    素の特定の１つそれぞれの数を選択することとを含む方法。
  4. 【請求項４】 電気的相互接続装置の電力分配システム内で１つまたは複数
    の減結合構成要素の配置を決定するための方法であって、１つまたは複数の減結
    合構成要素のそれぞれが、それぞれの共振周波数でそれぞれの共振周波数および
    それぞれの当量直列抵抗を含み、電力分配システムがターゲット・インピーダン
    スを含み、電気的相互接続装置が少なくとも第１の寸法を含み、前記方法が、 電気的相互接続装置の１つまたは複数の基板共振周波数を決定することを含み
    、少なくとも第１の基板周波数が第１の寸法に対応するものであって、 さらに前記方法が、複数の可能な減結合構成要素から１つまたは複数の第１の
    減結合構成要素を選択することを含み、１つまたは複数の第１の減結合構成要素
    が、第１の基板共振周波数近くにそれぞれの共振周波数を有するものであって、 さらに前記方法が、第１の寸法に対応する電気的相互接続装置の位置に１つま
    たは複数の第１の減結合構成要素を配置することを含み、１つまたは複数の第１
    の減結合構成要素が、第１の基板共振周波数とほぼ等しい第１の共振周波数を含
    む方法。
  5. 【請求項５】 電気的相互接続装置が、少なくとも第１のアクティブ・デバ
    イスについて少なくとも１つの位置を有し、前記方法が、 少なくとも第１のアクティブ・デバイスの少なくとも１つの位置で、電気的相
    互接続装置上に１つまたは複数の第２の減結合構成要素を配置することをさらに
    含む、請求項４に記載の方法。
  6. 【請求項６】 電気的相互接続装置が、第２のアクティブ・デバイスの少な
    くとも１つの第２の位置を有し、さらに前記方法が、 第２のアクティブ・デバイスの少なくとも１つの第２の位置で、電気的相互接
    続装置上に１つまたは複数の第３の減結合構成要素を配置することを含み、請求
    項４に記載の方法。
  7. 【請求項７】 第１のアクティブ・デバイスが第１の動作周波数で動作し、
    さらに前記方法が、 複数の可能な減結合構成要素から１つまたは複数の第２の減結合構成要素を選
    択することを含み、１つまたは複数の第２の減結合構成要素が、第１の動作周波
    数付近にそれぞれの共振周波数を有する、請求項４に記載の方法。
  8. 【請求項８】 減結合構成要素が１つまたは複数の第３の減結合構成要素を
    含み、さらに前記方法が、 複数の可能な減結合構成要素から１つまたは複数の第３の減結合構成要素を選
    択することを含み、１つまたは複数の第３の減結合構成要素が、第１の動作周波
    数の高調波付近にそれぞれの共振周波数を有し、さらに、 少なくとも第１のアクティブ・デバイスの少なくとも１つの位置で、電気的接
    続構成要素上に、１つまたは複数の第３の減結合構成要素を配置することを含む
    、請求項３５に記載の方法。
  9. 【請求項９】 電気的相互接続装置がさらに第２の寸法を含み、さらに前記
    方法が、 電気的相互接続装置の１つまたは複数の追加の基板共振周波数を決定すること
    を含み、少なくとも第２の基板周波数が第２の寸法に対応するものであって、 さらに前記方法が、複数の可能な減結合構成要素から１つまたは複数の追加の
    減結合構成要素を選択することを含み、１つまたは複数の追加の減結合構成要素
    が追加の基板共振周波数付近にそれぞれの共振周波数を有する、請求項４に記載
    の方法。
  10. 【請求項１０】 電気的相互接続装置がほぼ矩形を有し、第１の寸法が有効
    長さであり、第２の寸法が有効幅であり、位置が有効長さ上に第１の縁部を含み
    、新しい位置が有効幅上に第２の縁部を含む、請求項４に記載の方法。
  11. 【請求項１１】 電力分配システムの減結合構成要素を決定するための方法
    であって、 電力分配システムのターゲット・インピーダンスを決定すること、 電力分配システムのターゲット・インピーダンスの周波数領域を選択すること
    、 複数の減結合構成要素から１つまたは複数の異なる減結合構成要素を選択する
    ことを含む方法であって、前記複数の減結合構成要素それぞれが、１つまたは複
    数の所定の電気的特性値を有し、 さらに前記方法が、１つまたは複数の異なる減結合構成要素それぞれのうち、
    いくつが電力分配システム内に含められるかを示す特有の数を決定すること、 電力分配システムのモデルを作成すること、 アクティブ構成要素の１つまたは複数の位置に対応する１つまたは複数の空間
    的位置で、電力分配システムのモデル内に１つまたは複数の電流源またはシンク
    を配置すること、 周波数の関数として伝達インピーダンス値を計算するために、電力分配システ
    ムのモデル内で１つまたは複数の特有位置を選択すること、 １つまたは複数の特有位置で周波数の関数として伝達インピーダンス値を決定
    するために、モデルに基づく電力分配システムの動作をシミュレートすることと
    、 各伝達インピーダンスの値がターゲット・インピーダンスよりも小さいことを
    検証するために、１つまたは複数の特有位置にある周波数の関数としての伝達イ
    ンピーダンス値と、電力分配システムのターゲット・インピーダンスとを比較す
    ることを含む方法。
  12. 【請求項１２】 ターゲット・インピーダンスが、電源電圧、合計電流消費
    、および電圧リプルを含む係数に基づいて決定される、請求項１１に記載の方法
    。
  13. 【請求項１３】 前記電力分配システムのターゲット・インピーダンスの決
    定が、電源電圧に電圧リプルを掛けて合計電流消費で割った商を含む、請求項１
    ２に記載の方法。
  14. 【請求項１４】 複数の減結合構成要素それぞれの当量の直列抵抗を測定す
    ることをさらに含み、前記測定が、前記１つまたは複数の異なる減結合構成要素
    の選択の前に実行される、請求項１１に記載の方法。
  15. 【請求項１５】 複数の減結合構成要素がキャパシタを含み、各キャパシタ
    が、おおよそ近くに装着されたインダクタンスおよび当量の直列抵抗を有する、
    請求項１１に記載の方法。
  16. 【請求項１６】 キャパシタが製造タイプまたは電気的特性値によって選択
    される、請求項１５に記載の方法。
  17. 【請求項１７】 特定のキャパシタが、少なくとも各キャパシタの装着され
    たインダクタンスに基づいて選択される、請求項１６に記載の方法。
  18. 【請求項１８】 特定キャパシタの装着されたインダクタンスの値の範囲が
    、特定のキャパシタのインピーダンス・プロファイルの重ね合わせが周波数領域
    全体に延在するように選択される、請求項１７に記載の方法。
  19. 【請求項１９】 １つまたは複数の減結合構成要素の特定数が周波数領域に
    基づいて選択され、１つまたは複数の減結合構成要素の数が、複数の可能な減結
    合構成要素のインピーダンス・プロファイルに基づいても選択される、請求項１
    １に記載の方法。
  20. 【請求項２０】 複数の可能な減結合構成要素のインピーダンス・プロファ
    イルが、周波数領域全体にほぼ延在する、請求項１９に記載の方法。
  21. 【請求項２１】 １つまたは複数の減結合構成要素のうち特定の１つの特有
    の数が、１つまたは複数の減結合構成要素の特定の１つの当量直列抵抗を電力分
    配システムのターゲット・インピーダンスで割ることによって得られる商の、次
    に大きな整数にほぼ等しい値を有する、請求項１１に記載の方法。
  22. 【請求項２２】 １つまたは複数の減結合構成要素のうち特定の１つの特有
    の数が、１つまたは複数の減結合構成要素のうち特定の１つの特有の数が並列に
    配置されるときに、電力分配システムのターゲット・インピーダンスとほぼ等し
    い値のインピーダンスを有する、請求項１１に記載の方法。
  23. 【請求項２３】 電力分配システムのモデルが伝送平面の形式である、請求
    項１１に記載の方法。
  24. 【請求項２４】 電力分配システムのモデルがＭｘＮの２次元分散伝送線路
    の形式である、請求項２３に記載の方法。
  25. 【請求項２５】 ＭおよびＮが均一の値を有する、請求項２３に記載の方法
    。
  26. 【請求項２６】 ＭおよびＮが異なる値を有する、請求項２３に記載の方法
    。
  27. 【請求項２７】 電力分配システムのモデルが、 電源平面の１つまたは複数の物理的寸法と、 グラウンド平面の１つまたは複数の物理的寸法と、 電源平面とグラウンド平面との物理的分離距離と、 電源平面とグラウンド平面を分離している誘電体の複合と、 １つまたは複数の減結合構成要素とのうちの複数を含む、請求項１１に記載の
    方法。
  28. 【請求項２８】 アクティブ構成要素が、プロセッサ、メモリ、特定用途向
    け集積回路（ＡＳＩＣ）、または論理ＩＣのうち１つまたは複数を含む、請求項
    １１に記載の方法。
  29. 【請求項２９】 電流源またはシンクのすべての値の合計が、１アンペアに
    等しくスケーリングされる、請求項１１に記載の方法。
  30. 【請求項３０】 電源平面上の固定位置で、電力分配システムのモデル内に
    電源を配置することをさらに含む、請求項１１に記載の方法。
  31. 【請求項３１】 電源がモデル内で１つまたは複数の電極周波数、１つまた
    は複数のゼロ周波数、および１つまたは複数の抵抗として表される、請求項３０
    に記載の方法。
  32. 【請求項３２】 電源分配システムのモデルが、最低の基板共振周波数より
    ほぼ上の周波数領域の減結合構成要素を決定するように構成された、請求項１１
    に記載の方法。
  33. 【請求項３３】 電力分配システムのモデルが、１つまたは複数の減結合構
    成要素のすべての共振周波数から選択された最高の共振周波数より上の周波数領
    域の減結合構成要素を決定するように構成された、請求項１１に記載の方法。
  34. 【請求項３４】 電力分配システムの各部分のリストを決定することをさら
    に含む、請求項１１に記載の方法。
  35. 【請求項３５】 前記１つまたは複数の減結合構成要素それぞれのうちいく
    つであるかを示す特有の数を決定することが、１つまたは複数の特有位置で周波
    数の関数として伝達インピーダンス値を決定するための、モデルに基づいた前記
    電力分配システムのシミュレーティング動作より前に発生する、請求項１１に記
    載の方法。
JP2000555294A 1998-06-18 1999-06-18 コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法 Pending JP2002541531A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/099,548 1998-06-18
US09/099,548 US6532439B2 (en) 1998-06-18 1998-06-18 Method for determining the desired decoupling components for power distribution systems
PCT/US1999/013803 WO1999066555A1 (en) 1998-06-18 1999-06-18 Method for determining the desired decoupling components for power distribution systems

Publications (1)

Publication Number Publication Date
JP2002541531A true JP2002541531A (ja) 2002-12-03

Family

ID=22275539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000555294A Pending JP2002541531A (ja) 1998-06-18 1999-06-18 コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法

Country Status (6)

Country Link
US (1) US6532439B2 (ja)
EP (1) EP1088344A1 (ja)
JP (1) JP2002541531A (ja)
KR (1) KR20010071487A (ja)
AU (1) AU4825399A (ja)
WO (1) WO1999066555A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184557B2 (en) * 1997-10-21 2012-05-22 Intel Corporation Apparatus and method for computer controlled call processing applications in packet switched telephone networks
US6201805B1 (en) 1997-10-21 2001-03-13 Dialogic Corporation Apparatus and method for computer telephone integration in packet switched telephone networks
IT1320393B1 (it) * 2000-06-05 2003-11-26 Cselt Centro Studi Lab Telecom Procedimento per il modellamento elettromagnetico di componenti esistemi elettronici.
US6727774B1 (en) * 2000-06-19 2004-04-27 Sun Microsystems, Inc. Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
JP2002015023A (ja) * 2000-06-29 2002-01-18 Sony Corp プリント基板の配線構造チェックシステム
US6525622B1 (en) * 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US6711719B2 (en) * 2001-08-13 2004-03-23 International Business Machines Corporation Method and apparatus for reducing power consumption in VLSI circuit designs
US6604226B2 (en) * 2001-11-21 2003-08-05 Sun Microsystems, Inc. Verifying on-chip decoupling capacitance using transistor and capacitor surface area information
US7035785B2 (en) * 2001-12-28 2006-04-25 Intel Corporation Mechanism for estimating and controlling di/dt-induced power supply voltage variations
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
US6625791B1 (en) * 2002-05-10 2003-09-23 Sun Microsystems, Inc. Sliding grid based technique for optimal on-chip decap insertion
US6829754B1 (en) * 2002-06-04 2004-12-07 Lsi Logic Corporation Method and system for checking for power errors in ASIC designs
US6789241B2 (en) * 2002-10-31 2004-09-07 Sun Microsystems, Inc. Methodology for determining the placement of decoupling capacitors in a power distribution system
US7107555B2 (en) * 2003-07-31 2006-09-12 Taiyo Yuden Co., Ltd. Method and apparatus for designing high-frequency circuit, and display method for use in designing high-frequency circuit
JP4065229B2 (ja) * 2003-11-26 2008-03-19 松下電器産業株式会社 半導体集積回路の電源ノイズ解析方法
JP4065242B2 (ja) * 2004-01-06 2008-03-19 松下電器産業株式会社 電源ノイズを抑えた半導体集積回路の設計方法
US7310243B2 (en) * 2004-06-10 2007-12-18 International Business Machines Corporation Method and components for implementing EMC shielded resonance damping
JP4860123B2 (ja) * 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
US7143389B2 (en) * 2004-07-28 2006-11-28 Hewlett-Packard Development Company, L.P. Systems and methods for generating node level bypass capacitor models
JP2006053712A (ja) * 2004-08-11 2006-02-23 Fujitsu Ltd 電子回路解析装置、電子回路解析方法、電子回路解析プログラム
JP4237133B2 (ja) * 2004-12-02 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法および半導体装置の設計プログラム
US7308661B2 (en) * 2004-12-09 2007-12-11 International Business Machines Corporation Method and apparatus for characteristic impedance discontinuity reduction in high-speed flexible circuit applications
US7084615B1 (en) 2005-02-18 2006-08-01 International Business Machines Corporation Performance measurement of device dedicated to phase locked loop using second order system approximation
US7265993B1 (en) 2005-05-16 2007-09-04 Sun Microsystems, Inc. Dispersive interconnect system for EMI reduction
US7269808B2 (en) * 2005-05-26 2007-09-11 International Business Machines Corporation Design verification
US7411283B2 (en) * 2006-02-14 2008-08-12 Sun Microsystems, Inc. Interconnect design for reducing radiated emissions
US7571404B2 (en) * 2006-12-05 2009-08-04 Freescale Semiconductor, Inc. Fast on-chip decoupling capacitance budgeting method and device for reduced power supply noise
US7809543B2 (en) * 2007-01-09 2010-10-05 International Business Machines Corporation Method, apparatus and computer program product for electrical package modeling
US7600208B1 (en) * 2007-01-31 2009-10-06 Cadence Design Systems, Inc. Automatic placement of decoupling capacitors
US20080230259A1 (en) * 2007-03-22 2008-09-25 Booth Jr Roger Allen Method and Structure for Implementing Control of Mechanical Flexibility With Variable Pitch Meshed Reference Planes Yielding Nearly Constant Signal Impedance
US7818704B1 (en) 2007-05-16 2010-10-19 Altera Corporation Capacitive decoupling method and module
CN101799836B (zh) * 2009-02-11 2014-09-17 益华公司 电路模拟和分析中的自适应网格分解
JP4799651B2 (ja) * 2009-08-31 2011-10-26 株式会社東芝 設計支援装置および設計支援方法
CN102236728B (zh) * 2010-04-30 2013-08-07 国际商业机器公司 一种集成电路设计方法和设计仿真系统
US20120136598A1 (en) * 2010-08-04 2012-05-31 Vladimir Dmitriev-Zdorov Optimization of Decoupling Device Choice for Electronic Design
US8627261B1 (en) 2011-09-14 2014-01-07 Altera Corporation Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks
US11275879B2 (en) * 2017-07-13 2022-03-15 Diatog Semiconductor (UK) Limited Method for detecting hazardous high impedance nets
US11353485B2 (en) * 2020-02-11 2022-06-07 Schneider Electric USA, Inc. Embedded high frequency ground monitor
EP4128478A4 (en) 2020-04-02 2024-05-29 Dominion Energy, Inc. POWER NETWORK CONTROL SYSTEMS AND METHODS USING DYNAMICALLY MAPPED EFFECTIVE IMPEDANCE

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114968A (ja) 1983-11-28 1985-06-21 Hitachi Ltd 推論システム
JPH0679319B2 (ja) 1985-04-10 1994-10-05 株式会社日立製作所 配置更新方法
US4754408A (en) 1985-11-21 1988-06-28 International Business Machines Corporation Progressive insertion placement of elements on an integrated circuit
US5027089A (en) 1988-06-10 1991-06-25 Adc Telecommunications, Inc. High frequency noise bypassing
US5031111C1 (en) 1988-08-08 2001-03-27 Trw Inc Automated circuit design method
DE68916784T2 (de) 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
US5068631A (en) 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
US5490083A (en) 1992-10-05 1996-02-06 Matsushita Electric Industrial Co., Ltd. Method and apparatus for classifying and evaluating logic circuit
US5422782A (en) 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
US5563801A (en) 1993-10-06 1996-10-08 Nsoft Systems, Inc. Process independent design for gate array devices
US5566083A (en) * 1994-10-18 1996-10-15 The Research Foundation Of State University Of New York Method for analyzing voltage fluctuations in multilayered electronic packaging structures
WO1996036921A1 (en) 1995-05-19 1996-11-21 3Com Corporation Method and apparatus for linking computer aided design databases with a numerical control machine database
US5754826A (en) 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
KR100439562B1 (ko) 1996-03-07 2005-10-19 마츠시타 덴끼 산교 가부시키가이샤 트랜지스터 배치 방법
US5781446A (en) 1996-05-07 1998-07-14 Flexible Solutions, Inc. System and method for multi-constraint domain electronic system design mapping
US5984510A (en) 1996-11-01 1999-11-16 Motorola Inc. Automatic synthesis of standard cell layouts
US5898576A (en) 1996-11-12 1999-04-27 Bay Networks Inc. Printed circuit board including a terminated power plane and method of manufacturing the same
US5883814A (en) * 1997-03-13 1999-03-16 International Business Machines Corporation System-on-chip layout compilation
JPH10321728A (ja) 1997-05-19 1998-12-04 Fujitsu Ltd 半導体集積回路のレイアウトシステムにおける階層化配線処理方法および階層化配線処理プログラムを記録した媒体
US5798567A (en) 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Also Published As

Publication number Publication date
US20010034587A1 (en) 2001-10-25
EP1088344A1 (en) 2001-04-04
US6532439B2 (en) 2003-03-11
AU4825399A (en) 2000-01-05
KR20010071487A (ko) 2001-07-28
WO1999066555A1 (en) 1999-12-23

Similar Documents

Publication Publication Date Title
JP2002541531A (ja) コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法
JP2002518763A (ja) コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法
US6571184B2 (en) System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance
US6937971B1 (en) System and method for determining the desired decoupling components for a power distribution system having a voltage regulator module
US6546528B1 (en) System and method for evaluation of electric characteristics of printed-circuit boards
US6789241B2 (en) Methodology for determining the placement of decoupling capacitors in a power distribution system
US8166447B1 (en) Power delivery network calculator tool for printed circuit board capacitors
US6850878B2 (en) System and method for determining the required decoupling capacitors for a power distribution system using an improved capacitor model
US20060070015A1 (en) Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon
US20030169121A1 (en) Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
JP2001147952A (ja) プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体
EP1214785A1 (en) A system and method for analyzing simultaneous switching noise
Xu et al. Estimating the power bus impedance of printed circuit boards with embedded capacitance
JP2009217622A (ja) 電子回路基板の電源雑音解析装置と方法並びにプログラム
US6195613B1 (en) Method and system for measuring equivalent series resistance of capacitors and method for decoupling power distribution systems
US20150331989A1 (en) Metal interconnect modeling
WO1998043186A2 (en) Circuit simulation
US6606012B2 (en) Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure
US6774641B2 (en) Printed circuit board design support apparatus, method, and program
JP4086870B2 (ja) プリント回路基板設計支援装置、方法およびプログラム
JP3690305B2 (ja) プリント回路基板特性評価方法、及び記憶媒体
Feng et al. Analysis of noise coupling result from overlapping power areas within power delivery networks
JP3724407B2 (ja) プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体
JP2003076741A (ja) プリント回路基板設計支援装置、方法およびプログラム
Kim et al. Electromagnetic modeling and hardware measurements of simultaneous switching noise in high speed systems