JP5685967B2

JP5685967B2 - 逓倍回路

Info

Publication number: JP5685967B2
Application number: JP2011026507A
Authority: JP
Inventors: 塚島　光路; 光路塚島
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2011-02-09
Filing date: 2011-02-09
Publication date: 2015-03-18
Anticipated expiration: 2031-02-09
Also published as: US8680898B2; JP2012169703A; US20120200333A1

Description

本発明は、逓倍回路に関する。

近年、ミリ波帯は利用可能な周波数帯域が広いため、広帯域デバイスの要求が高まっている。特に、６０−９６ＧＨｚのＥバンド帯を利用するデバイスでは、超広帯域化の要求が強い。

例えば、引用文献１には、フィルタ回路を備え、入力信号を３逓倍して出力する逓倍回路の一例が開示されている。

特開２００７−２１５２４７号公報

引用文献１のように、逓倍回路がＬＣ回路によるフィルタを備える場合、良好な特性を維持したまま、３倍波の出力を広帯域で向上させることは難しい。

また、逓倍回路において、入力信号の基本波の周波数が例えば２０−３２ＧＨｚである信号の場合、２倍波の周波数帯が４０−６４ＧＨｚ、３倍波の周波数帯が６０−９６ＧＨｚとなるため、２倍波と３倍波の周波数帯が重なってしまう。そのため、例えばフィルタやトラップ回路等を用いても、３倍波を効率よく取り出すことは難しい。

本発明は、上記課題に鑑みなされたものであり、３倍波の出力を広帯域で向上させることが可能な逓倍回路を提供することを目的とする。

本発明の逓倍回路は、入力信号を、その基本波において互いの位相差が９０°である関係で、第１入力信号及び第２入力信号に分配して出力する９０°カップラと、前記第１入力信号が入力され、少なくとも前記第１入力信号の２倍波及び３倍波を含む第１出力信号を出力する第１トランジスタと、前記第２入力信号が入力され、少なくとも前記第２入力信号の２倍波及び３倍波を含む第２出力信号を出力する第２トランジスタと、前記第１出力信号と前記第２出力信号とが入力されるとともに、前記第１トランジスタ側あるいは前記第２トランジスタ側のいずれか一方から他方への前記第１出力信号あるいは前記第２出力信号の漏れを抑制しつつ、前記第１出力信号と前記第２出力信号とを合成して前記３倍波の出力信号を出力する合成部と、を備え、前記合成部は、前記第１トランジスタの出力及び前記第２トランジスタの出力が接続される接続点と、前記接続点と前記第１トランジスタの間あるいは前記接続点と前記第２トランジスタの間のいずれか一方のみに設けられた抵抗と、を備える。これにより、３倍波の出力を広帯域で向上させることができる。

本発明の逓倍回路は、入力信号を、その基本波において互いの位相差が９０°である関係で、第１入力信号及び第２入力信号に分配して出力する９０°カップラと、前記第１入力信号が入力され、少なくとも前記第１入力信号の２倍波及び３倍波を含む第１出力信号を出力する第１トランジスタと、前記第２入力信号が入力され、少なくとも前記第２入力信号の２倍波及び３倍波を含む第２出力信号を出力する第２トランジスタと、前記第１出力信号と前記第２出力信号とが入力されるとともに、前記第１トランジスタ側あるいは前記第２トランジスタ側のいずれか一方から他方への前記第１出力信号あるいは前記第２出力信号の漏れを抑制しつつ、前記第１出力信号と前記第２出力信号とを合成して前記３倍波の出力信号を出力する合成部と、を備え、前記合成部は、接続点と、一端が前記第１トランジスタに接続され、他端が前記接続点に接続される第１抵抗と、一端が前記第２トランジスタに接続され、他端が前記接続点に接続される第２抵抗と、を備える。

上記構成において、一端が前記第２トランジスタに接続され、他端が前記第２抵抗の一端に接続され、前記合成部において前記第１出力信号の３倍波と前記第２出力信号の３倍波とを同相に近づけるように、前記第２出力信号の３倍波の位相を調整する分布定数線路を備える構成としてもよい。

上記構成において、前記第１抵抗及び前記第２抵抗は、抵抗値が互いに等しい構成としてもよい。

本発明によれば、３倍波の出力を広帯域で向上させることができる。

図１は、比較例に係る逓倍回路の回路図である。図２は、比較例に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。図３は、実施例１に係る逓倍回路の回路図である。図４は、実施例１に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。図５は、実施例２に係る逓倍回路の回路図である。図６は、実施例２に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。図７は、実施例３に係る逓倍回路の回路図である。図８は、実施例３に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。図９は、実施例４に係る逓倍回路の回路図である。図１０は、実施例４に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。図１１は、実施例５に係る逓倍回路の構成を示すブロック図である。図１２は、実施例５に係る逓倍回路の周波数特性のシミュレーション結果の一例を示すグラフである。

まず、本発明の実施例との比較のため、比較例を説明する。図１は、比較例に係る逓倍回路１００の回路図である。図１のように、逓倍回路１００は、入力信号端子（Ｐｉｎ）１０と、静電気放電保護回路（以下、ＥＳＤ保護回路と記す）１１と、入力整合回路１２と、９０°カップラ１４と、第１トランジスタＱ１と、第２トランジスタＱ２と、出力整合回路２４と、出力信号端子（Ｐｏｕｔ）２７とを備える。入力信号３０はＰｉｎ１０に入力され、出力信号３５はＰｏｕｔ２７から出力される。

ＥＳＤ保護回路１１は、コンデンサＣ１及びＣ２を有する。コンデンサＣ１及びＣ２は互いに直列に接続され、コンデンサＣ１はＰｉｎ１０と接続され、コンデンサＣ２は入力整合回路１２と接続される。ＥＳＤ保護回路１１は、静電気放電による回路破壊を防止する。なお、ＥＳＤ保護回路１１が備えるコンデンサの個数が２である例を説明したが、他の個数（例えば１）でもよい。

入力整合回路１２は、分布定数線路ＴＬ１及びＴＬ２と、抵抗Ｒ１とを有する。分布定数線路ＴＬ１は、一端がＥＳＤ保護回路１１と接続され、他端が接続点１３を介して分布定数線路ＴＬ２の一端と接続される。分布定数線路ＴＬ２は、一端が接続点１３を介して分布定数線路ＴＬ１の他端と接続され、他端が９０°カップラ１４と接続される。抵抗Ｒ１は、一端が接続点１３と接続され、他端がグランドと接地される。入力整合回路１２は、入力信号３０の出力元の例えば回路等（図示せず）のインピーダンスと、逓倍回路１００のインピーダンスとを整合させる。

９０°カップラ１４は、入力信号３０を、その基本波において互いの位相差が９０°である関係で、第１入力信号３１及び第２入力信号３２に分配して、それぞれ端子１５及び２０に出力する。９０°カップラ１４とグランドとの間に接続される抵抗Ｒ２は、９０°カップラ１４の終端抵抗である。

端子１５から第１トランジスタＱ１を経由して接続点１９に至る経路（以下、第１経路と記す）の構成を説明する。分布定数線路ＴＬ３は、一端が端子１５と接続され、他端が第１トランジスタＱ１の第１入力端子であるゲート端子（図中のＧ）に接続される。分布定数線路ＴＬ３は、第１入力信号３１の位相を調整する。抵抗Ｒ３は、一端が分布定数線路ＴＬ３と第１トランジスタＱ１のゲート端子との接続点１６と接続され、他端がグランドと接地される。抵抗Ｒ３は、第１トランジスタＱ１のバイアス電圧を規定する。

第１トランジスタＱ１は、第１入力端子であるゲート端子（図中のＧ）に第１入力信号３１が入力され、第１出力端子であるドレイン端子（図中のＤ）から第１入力信号３１の１倍波（基本波）、２倍波、３倍波、４倍波・・・等（以下、高調波成分と記す）を含む第１出力信号３３を出力する。ここで、第１入力信号３１のｎ倍波（ｎは１以上の整数）とは、第１入力信号３１の基本波の周波数のｎ倍の周波数を有する信号である。第１トランジスタＱ１のゲート端子は、位相が０°である第１入力信号３１が入力される。第１トランジスタＱ１のドレイン端子（図中のＤ）は、端子１８を介して分布定数線路ＴＬ４と接続される。第１トランジスタＱ１のソース端子（図中のＳ）は、抵抗Ｒ４の一端と接続され、抵抗Ｒ４の他端はグランドと接地される。第１トランジスタＱ１のソース端子と抵抗Ｒ４とを接続する接続点１７は、コンデンサＣ３の一端と接続され、コンデンサＣ３の他端はグランドと接地される。抵抗Ｒ４は、第１トランジスタＱ１を直流的に接地する。コンデンサＣ３は、第１トランジスタＱ１を高周波的に接地する。分布定数線路ＴＬ４は、一端が端子１８と接続され、他端が接続点１９と接続される。接続点１９には、第１トランジスタＱ１の出力及び第２トランジスタＱ２の出力が接続され、第１出力信号３３及び後述する第２出力信号３４が共通に入力される。

端子２０から第２トランジスタＱ２を経由して接続点１９に至る経路（以下、第２経路と記す）の構成は、第１経路の構成と同じである。第２トランジスタＱ２は、第２入力端子であるゲート端子に第２入力信号３２が入力され、第２出力端子であるドレイン端子から第２入力信号３２の高調波成分を含む第２出力信号３４を出力する。その他の構成については、第１経路と同様のため、説明を省略する。なお、第２経路の端子２０及び２３、分布定数線路ＴＬ５及びＴＬ７、抵抗Ｒ６及びＲ７、コンデンサＣ４、並びに、接続点２１及び２２は、それぞれ第１経路の端子１５及び１８、分布定数線路ＴＬ３及びＴＬ４、抵抗Ｒ３及びＲ４、コンデンサＣ３、並びに、接続点１６及び１７に対応する。

出力整合回路２４は、分布定数線路ＴＬ８、ＴＬ９及びＴＬ１０を有する。出力整合回路２４は、逓倍回路１００のインピーダンスと、出力信号３５の出力先の例えば回路等（図示せず）のインピーダンスとを整合させる。分布定数線路ＴＬ８は、一端が接続点１９と接続され、他端が分布定数線路ＴＬ９及びＴＬ１０との接続点２５と接続される。分布定数線路ＴＬ９は、一端が接続点２５と接続され、他端が抵抗Ｒ９の一端と接続される。分布定数線路ＴＬ１０は、一端が接続点２５と接続され、他端がコンデンサＣ６の一端と接続される。電源Ｖｄは、第１トランジスタＱ１及び第２トランジスタＱ２のバイアス電圧を供給する。抵抗Ｒ９は、一端が接続点２６と接続され、他端が電源Ｖｄと接続され、バイアス電圧を調整する。コンデンサＣ５は、一端が接続点２６と接続され、他端がグランドと接地され、分布定数線路ＴＬ９及び抵抗Ｒ９を高周波的に接地する。コンデンサＣ６は、一端が分布定数線路ＴＬ１０の他端と接続され、他端が減衰器ＡＴＴの一端と接続され、出力信号３５の直流成分を遮断する。減衰器ＡＴＴは、一端がコンデンサＣ６の他端と接続され、他端がＰｏｕｔ２７と接続される。Ｐｏｕｔ２７は、出力信号３５を出力する。減衰器ＡＴＴは、Ｐｏｕｔ２７からの信号のアイソレーション用であって、減衰量は例えば−２ｄＢである。

図１を参照して、逓倍回路１００の動作を説明する。Ｐｉｎ１０に入力信号３０が入力される。入力信号３０は、ＥＳＤ保護回路１１及び入力整合回路１２を経由して、９０°カップラ１４に入力する。９０°カップラ１４は、入力信号３０を互いの位相差が９０°である第１入力信号３１及び第２入力信号３２に分配して、それぞれ第１経路の端子１５及び第２経路の端子２０に出力する。以下の説明では、第１入力信号３１及び第２入力信号３２の基本波（１倍波）の位相をそれぞれ０°及び９０°とする。第１トランジスタＱ１は、ゲート端子に第１入力信号３１が入力し、ドレイン端子から第１入力信号３１の高調波成分を含む第１出力信号３３を出力する。第２トランジスタＱ２は、ゲート端子に第２入力信号３２が入力し、ドレイン端子から第２入力信号３２の高調波成分を含む第２出力信号３４を出力する。

以下、第１出力信号３３及び第２出力信号３４が有する高調波のうち、２倍波、３倍波及び４倍波を例に説明する。ここで、基本波の位相をφとすると、そのｎ倍波の位相はｎ×φである。例えば、基本波の位相を９０°とすると、その２倍波の位相は、１８０°（＝９０°×２）である。第１出力信号３３の基本波の位相は０°であるため、その２倍波、３倍波及び４倍波の位相は、いずれも０°である。第２出力信号３４の基本波の位相は９０°であるため、その２倍波、３倍波及び４倍波の位相は、それぞれ１８０°、２７０°及び３６０°である。よって、第１出力信号３３及び第２出力信号３４の２倍波、３倍波及び４倍波の各位相差は、それぞれ１８０°、２７０°及び３６０°である。第１出力信号３３の２倍波と第２出力信号３４の２倍波との位相差は１８０°であるため、２倍波の出力は抑圧されるはずである。

第１出力信号３３は、分布定数線路ＴＬ４を経由して、接続点１９に入力される。第２出力信号３４は、分布定数線路ＴＬ７を経由して、接続点１９に入力される。第１出力信号３３及び第２出力信号３４は、接続点１９に共通に入力し、合成される。合成された信号である出力信号３５は、出力整合回路２４、コンデンサＣ６及び減衰器ＡＴＴを経由して、出力信号端子Ｐｏｕｔ２７から出力される。

以下の表１に、比較例に係る逓倍回路１００の周波数特性のシミュレーションを行った際の各素子のパラメータの一例を示す。表１は、抵抗の抵抗値［Ω］、各コンデンサの容量［ｐＦ］、並びに、各分布定数線路の長さ（Ｌ）［μｍ］及び幅（Ｗ）［μｍ］を示す。なお、各分布定数線路は例えばマイクロストリップラインを使用する。なお、この分布定数線路が設けられる誘電体には例えばポリイミドを使用する。本比較例では、誘電体の厚さは４．５［μｍ］、比誘電率は３．５である。

図２は、比較例に係る逓倍回路１００の周波数特性のシミュレーション結果の一例を示すグラフである。図２において、横軸は周波数［ＧＨｚ］、縦軸は出力［ｄＢｍ］を示す。実線４１、破線４２、実線４３及び破線４４が、それぞれ逓倍回路１００の出力信号３５における基本波、２倍波、３倍波及び４倍波の各出力の変化を示す。

図２より、低い周波数帯（例えば約２０〜２４ＧＨｚ）では、３倍波の出力は２倍波の出力より大きい。しかしながら、高い周波数帯（例えば約２４〜３２ＧＨｚ）では、３倍波の出力は２倍波の出力より小さくなってしまう。このように、逓倍回路１００では、予想に反し、高い周波数帯では２倍波の出力が抑圧されない。よって、３倍波の出力を広帯域で向上させることが難しい。

以下に、上記課題を解決する本発明の実施例について詳細に説明する。

図３を参照して、実施例１に係る逓倍回路の構成の一例を説明する。図３は、実施例１に係る逓倍回路２００の回路図である。図３において、図１と同一の構成については、同一の符号を付している。以下、比較例に係る逓倍回路１００との差異について説明して、その他の説明を省略する。

逓倍回路２００は、逓倍回路１００と比較して、合成部２８を備える点が異なる。合成部２８は、第１トランジスタＱ１の出力及び第２トランジスタＱ２の出力が接続される接続点１９と、第１抵抗である抵抗Ｒ５と、第２抵抗である抵抗Ｒ８と、を備える。合成部２８は、第１トランジスタＱ１の第１出力端子であるドレイン端子及び第２トランジスタＱ２の第２出力端子であるドレイン端子とそれぞれ分布定数線路ＴＬ４及びＴＬ７を介して接続される。合成部２８は、第１出力信号３３と第２出力信号３４とが入力されるとともに、第１トランジスタＱ１側あるいは第２トランジスタＱ２側のいずれか一方から他方への第１出力信号３３あるいは第２出力信号３４の漏れを抑制しつつ、第１出力信号３３と第２出力信号３４とを合成して３倍波の出力信号３５を、接続点１９から出力整合回路２４、コンデンサＣ６及び減衰器ＡＴＴを介してＰｏｕｔ２７へ出力する。抵抗Ｒ５は、一端が分布定数線路ＴＬ４と接続され、他端が接続点１９と接続される。抵抗Ｒ８は、一端が分布定数線路ＴＬ７と接続され、他端が接続点１９と接続される。接続点１９には、第１出力信号３３及び第２出力信号３４が共通に入力される。

以下の表２に、実施例１に係る逓倍回路２００の周波数特性のシミュレーションを行った際の各素子のパラメータの一例を示す。なお、表１と重複する素子の記載は省略する。抵抗Ｒ５及びＲ８は、第１出力信号３３と第２出力信号３４との合成のバランスや、第１トランジスタＱ１及び第２トランジスタＱ２のバイアスを同じにするため、表２のように抵抗値を互いに等しくすることが好ましい。

図４は、実施例１に係る逓倍回路２００の周波数特性のシミュレーション結果の一例を示すグラフである。図４において、横軸及び縦軸は図２と同様である。実線５１、破線５２、実線５３及び破線５４は、それぞれ逓倍回路２００の出力信号３５における基本波、２倍波、３倍波及び４倍波の各出力の変化を示す。

図４より、比較例の図２と比較して、出力信号３５の２倍波の出力が抑制されている。また、出力信号３５の３倍波の出力が、出力信号３５の２倍波の出力と比較して、広帯域で大きくなっている。

比較例の場合、第１トランジスタＱ１が出力する第１出力信号３３は、第２トランジスタＱ２が設けられた第２経路へ流入してしまう。したがって、第１出力信号３３と第２出力信号３４の各高周波成分が干渉してしまい、位相がずれてしまう。これと同様の現象は、第２トランジスタＱ２が出力する第２出力信号３４が、第１トランジスタＱ１が設けられた第１経路へ流入することにより、第２経路においても発生する。よって、位相がずれなければ互いに逆相であるため打ち消しあうはずの２倍波の出力が、比較例では大きくなってしまう。これにより、３倍波の出力を広帯域で向上させることが難しかった。

一方、実施例１では、合成部２８の抵抗Ｒ５及び抵抗Ｒ８により、第１出力信号３３及び第２出力信号３４がそれぞれ第２経路及び第１経路へ流入しにくくなる。したがって、第１トランジスタＱ１と第２トランジスタＱ２との間で相互に与える影響が軽減される。よって、第１出力信号３３及び第２出力信号３４の各高周波成分は、位相のずれが緩和される。以上より、互いに逆相である第１出力信号３３の２倍波と第２出力信号３４の２倍波とは、広帯域で互いに打ち消しあうため、出力信号３５の２倍波の出力が広帯域で抑制される。よって、３倍波の出力を広帯域で向上させることができる。

実施例１によれば、逓倍回路２００は、９０°カップラ１４と、第１トランジスタＱ１と、第２トランジスタＱ２と、合成部２８とを備える。９０°カップラ１４は、入力信号端子Ｐｉｎ１０に入力される入力信号３０を、その基本波において互いの位相差が９０°である関係で、第１入力信号３１及び第２入力信号３２に分配して出力する。第１トランジスタＱ１は、第１入力端子であるゲート端子に第１入力信号３１が入力され、第１出力端子であるドレイン端子から少なくとも第１入力信号３１の２倍波及び３倍波を含む第１出力信号３３を出力する。第２トランジスタＱ２は、第２入力端子であるゲート端子に第２入力信号３２が入力され、第２出力端子であるドレイン端子から少なくとも第２入力信号３２の２倍波及び３倍波を含む第２出力信号３４を出力する。合成部２８は、第１出力信号３３及び第２出力信号３４が共通に入力される接続点１９と、第１抵抗である抵抗Ｒ５と、第２抵抗である抵抗Ｒ８と、を備える。合成部２８は、第１出力信号３３と第２出力信号３４とが入力されるとともに、第１トランジスタＱ１側あるいは第２トランジスタＱ２側のいずれか一方から他方への第１出力信号３３あるいは第２出力信号３４の漏れを抑制しつつ、第１出力信号３３と第２出力信号３４とを合成して３倍波の出力信号３５を接続点１９から出力する。抵抗Ｒ５は、一端が第１トランジスタＱ１のドレイン端子に接続され、他端が接続点１９に接続される。抵抗Ｒ８は、一端が第２トランジスタＱ２のドレイン端子に接続され、他端が接続点１９に接続される。これにより、第１出力信号３３及び第２出力信号３４の各高周波成分は、相互の影響が軽減され、位相のずれが緩和される。したがって、例えば図６のように、第１出力信号３３及び第２出力信号３４の各２倍波が互いに打ち消しあって、出力信号３５の２倍波の出力が広帯域で抑制される。よって、出力信号３５の３倍波の出力を、出力信号３５の２倍波の出力と比較して、広帯域で向上させることができる。

実施例１によれば、合成部２８は、第１出力信号３３及び第２出力信号３４が共通に入力される接続点１９と、第１抵抗である抵抗Ｒ５と、第２抵抗である抵抗Ｒ８と、を備える。合成部２８は、第１トランジスタＱ１の出力及び第２トランジスタＱ２の出力が接続される接続点１９と、接続点１９と第１トランジスタＱ１の間あるいは接続点１９と第２トランジスタＱ２の間のいずれか一方のみに設けられた抵抗（抵抗Ｒ５及び抵抗Ｒ８のいずれか一方）と、を備えるようにしてもよい。なお、第１出力信号３３と第２出力信号３４との合成のバランスや第１トランジスタＱ１及び第２トランジスタＱ２に供給されるバイアス電圧を同じにするため、抵抗Ｒ５及びＲ８の両方を備えるようにする方が好ましい。抵抗Ｒ５及びＲ８の両方の抵抗値を等しくすることにより、さらに高い効果を得ることができる。

図５を参照して、実施例２に係る逓倍回路の構成の一例を説明する。図５は、実施例２に係る逓倍回路３００の回路図である。図５において、図１と同一の構成については、同一の符号を付している。以下、実施例１に係る逓倍回路２００との差異について説明して、その他の説明を省略する。

逓倍回路３００は、実施例１に係る逓倍回路２００と比較して、分布定数線路ＴＬ６を備える点が異なる。分布定数線路ＴＬ６は、一端が端子２３を介して第２トランジスタＱ２の第２出力端子であるドレイン端子に接続され、他端が分布定数線路ＴＬ７を介して第２抵抗である抵抗Ｒ８の一端に接続され、第２出力信号３４の３倍波の位相（２７０°）を同相（例えば３６０°又は７２０°等）に近づけるように調整する。これにより、第１出力信号３３の３倍波の位相（０°）と第２出力信号３４の３倍波の位相との位相差が小さくなる。よって、第１出力信号３３の３倍波と第２出力信号３４の３倍波とが互いに強めあうため、出力信号３５の３倍波の出力が向上する。

以下の表３に、実施例２に係る逓倍回路３００の周波数特性のシミュレーションを行った際の各素子のパラメータの一例を示す。なお、表１及び２と重複する素子の記載は省略する。分布定数線路ＴＬ６は例えばマイクロストリップラインを使用する。なお、この分布定数線路が設けられる誘電体には例えばポリイミドを使用する。本比較例では、誘電体の厚さは４．５［μｍ］、比誘電率は３．５である。

図６は、実施例２に係る逓倍回路３００の周波数特性のシミュレーション結果の一例を示すグラフである。図６において、横軸及び縦軸は図２と同様である。実線６１、破線６２、実線６３及び破線６４は、それぞれ逓倍回路３００の出力信号における基本波、２倍波、３倍波及び４倍波の各出力の変化を示す。図６より、実施例１の図４と比較して、出力信号３５の３倍波の出力がさらに向上している。よって、３倍波の出力を広帯域で向上させることができる。

実施例２によれば、逓倍回路３００は、逓倍回路２００の構成に加え、分布定数線路ＴＬ６を備える。分布定数線路ＴＬ６は、一端が第２トランジスタＱ２のドレイン端子に接続され、他端が分布定数線路ＴＬ７を介して第２抵抗である抵抗Ｒ８の一端に接続され、第１出力信号３３の３倍波と第２出力信号３４の３倍波との位相差を同相に近づけるように、第２出力信号３４の３倍波の位相（２７０°）を調整する。これにより、例えば図６のように、第１出力信号３３の３倍波と第２出力信号３４の３倍波とが互いに強めあうため、出力信号３５の３倍波の出力が向上する。よって、逓倍回路３００は、３倍波の出力を広帯域で向上させることができる。

実施例２によれば、逓倍回路３００は、第２経路側に分布定数線路ＴＬ６を備える。第１経路側に分布定数線路を設けるようにしてもよいが、第２経路側に分布定数線路ＴＬ６を備えるようにして、第２出力信号３４の位相を遅らせる方が、位相を簡易に調整できるため、好ましい。

図７を参照して、実施例３に係る逓倍回路の構成の一例を説明する。図７は、実施例３に係る逓倍回路４００の回路図である。図７において、図３と同一の構成については、同一の符号を付している。以下、実施例１に係る逓倍回路２００との差異について説明して、その他の説明を省略する。

逓倍回路４００は、実施例１に係る逓倍回路２００と比較して、合成部２８の代わりに、合成部として機能する３倍波の９０°カップラ２９を備える点が異なる。９０°カップラ２９と接続される抵抗Ｒ１３は、終端抵抗である。９０°カップラ２９は、合成部２８と同様に、第１出力信号３３と第２出力信号３４とが入力されるとともに、第１トランジスタＱ１側あるいは第２トランジスタＱ２側のいずれか一方から他方への第１出力信号３３あるいは第２出力信号３４の漏れを抑制する。９０°カップラ２９は、第１出力信号３３の３倍波及び第２出力信号３４の３倍波のうち第２出力信号３４の３倍波の位相（２７０°）を第１出力信号３３の３倍波の位相に対して９０°ずらして合成した出力信号３５をＰｏｕｔ２７に出力する。９０°カップラ２９により、第１出力信号３３の３倍波と第２出力信号３４の３倍波とは同相となって強めあうため、合成される出力信号３５の３倍波の出力を向上させることができる。

逓倍回路４００は、実施例１に係る逓倍回路２００と比較して、第１トランジスタＱ１及び第２トランジスタＱ２にバイアス電圧を供給する電源Ｖｄと接続されたバイアスラインを９０°カップラ２９の前段に設けている点が異なる。これは、９０°カップラ２９が直流電圧を遮断するためである。電源Ｖｄから抵抗Ｒ１２、分布定数線路ＴＬ１３及びＴＬ１２並びに抵抗Ｒ１０を介して第１トランジスタＱ１に至るバイアスラインは、第１トランジスタＱ１にバイアス電圧を供給する。電源Ｖｄから抵抗Ｒ１２、分布定数線路ＴＬ１３及び抵抗Ｒ１１を介して第２トランジスタＱ２に至るバイアスラインは、第２トランジスタＱ２にバイアス電圧を供給する。上記のバイアスラインと９０°カップラ２９との間に接続されるコンデンサＣ７及びＣ８は、９０°カップラ２９へ流れる直流電流を遮断する。

以下の表４に、実施例３に係る逓倍回路４００の周波数特性のシミュレーションを行った際の各素子のパラメータの一例を示す。なお、表１、２及び３と重複する素子の記載は省略する。分布定数線路ＴＬ１２及び１３は例えばマイクロストリップラインを使用する。なお、この分布定数線路が設けられる誘電体には例えばポリイミドを使用する。本比較例では、誘電体の厚さは４．５［μｍ］、比誘電率は３．５である。

図８は、実施例３に係る逓倍回路４００の周波数特性のシミュレーション結果の一例を示すグラフである。図８において、横軸及び縦軸は図３と同様である。実線７１、破線７２、実線７３及び破線７４は、それぞれ逓倍回路４００の出力信号３５における基本波、２倍波、３倍波及び４倍波の各出力の変化を示す。図１２より、出力信号３５の２倍波の出力が抑制されて、広帯域で出力信号３５の３倍波の出力が出力信号３５の２倍波の出力より向上している。よって、逓倍回路４００は、３倍波の出力を広帯域で向上させることができる。

実施例３によれば、逓倍回路４００は、第１出力信号３３の３倍波及び第２出力信号３４の３倍波のいずれか一方である第２出力信号３４の３倍波の位相（２７０°）を他方である第１出力信号３３の３倍波の位相に対して９０°ずらして合成した出力信号３５をＰｏｕｔ２７に出力する３倍波の９０°カップラを備える。これにより、３倍波の出力を広帯域で向上させることができる。

図９を参照して、実施例４に係る逓倍回路の構成の一例を説明する。図９は、実施例４に係る逓倍回路５００の回路図である。図９において、図７と同一の構成については、同一の符号を付している。以下、実施例３に係る逓倍回路４００との差異について説明して、その他の説明を省略する。

逓倍回路５００は、実施例３に係る逓倍回路４００と比較して、第１トランジスタＱ１のドレイン端子と分布定数線路ＴＬ４との間に、分布定数線路ＴＬ１１を備える点が異なる。分布定数線路ＴＬ１１は、第１出力信号３３の２倍波の位相が第２出力信号３４の２倍波の位相とが９０°カップラ２９の出力において逆相で合成されるように調整する。

以下の表５に、実施例４に係る逓倍回路５００の周波数特性のシミュレーションを行った際の各素子のパラメータの一例を示す。なお、表１、２、３及び４と重複する素子の記載は省略する。分布定数線路ＴＬ１１は例えばマイクロストリップラインを使用する。なお、この分布定数線路が設けられる誘電体には例えばポリイミドを使用する。本比較例では、誘電体の厚さは４．５［μｍ］、比誘電率は３．５である。

図１０は、実施例４に係る逓倍回路５００の周波数特性のシミュレーション結果の一例を示すグラフである。図１０において、横軸及び縦軸は図３と同様である。実線８１、破線８２、実線８３及び破線８４が、それぞれ逓倍回路５００の出力信号３５における基本波、２倍波、３倍波及び４倍波の各出力の変化を示す。図１０より、実施例３に係る図８と比較して、出力信号３５の２倍波の出力が広帯域で大きく抑制されている。よって、逓倍回路５００は、広帯域で出力信号３５の３倍波の出力を出力信号３５の２倍波の出力より向上させることができる。

実施例４によれば、逓倍回路５００は、一端が第１トランジスタＱ１の第１出力端子であるドレイン端子に接続され、他端が９０°カップラ２９と接続され、第１出力信号３３の２倍波の位相と第２出力信号３４の２倍波の位相とが合成部として機能する９０°カップラ２９の出力において逆相で合成されるように、第１出力信号３３の２倍波の位相を調整する分布定数線路ＴＬ１１を備える。これにより、９０°カップラ２９の出力において、第１出力信号３３と第２出力信号３４とが合成される際に、第１出力信号３３の２倍波と第２出力信号３４の２倍波とが互いに打ち消しあい、出力信号３５の２倍波の出力が抑制される。したがって、逓倍回路５００は、逓倍回路４００のように、３倍波の出力を広帯域で向上させることができることに加え、出力信号３５の２倍波の出力を広帯域で抑制することができる。

図１１を参照して、実施例５に係る逓倍回路の構成の一例を説明する。図１１は、実施例５に係る逓倍回路６００の構成を示すブロック図である。図１１のように、逓倍回路６００は、入力信号端子Ｐｉｎ１０６と、実施例１で示した逓倍回路２００と、アンプ１０２と、アンプ１０４と、出力信号端子Ｐｏｕｔ１０８と、を備える。なお、逓倍回路２００を、逓倍回路３００、逓倍回路４００及び逓倍回路５００のいずれかとしてもよい。

逓倍回路２００の構成は、実施例１に示す構成と同一であり、入力信号端子Ｐｉｎ１０６から信号１１０が入力され、信号１１２を出力する。逓倍回路２００により、信号１１２の２倍波の出力は抑制され、３倍波の出力が向上する。

アンプ１０２は、逓倍回路２００が出力する信号１１２を増幅して、信号１１４を出力する。アンプ１０２は、逓倍回路１００の出力信号端子Ｐｏｕｔ２７と接続され、信号１１０の基本波におけるゲインよりも３倍波におけるゲインの方が大きい帯域を有する。例えば、アンプ１０２のゲインの最大値から、その−３ｄＢとなる範囲の周波数帯域において、３倍波は含まれるが、基本波は含まれない特性を有するように設計すればよい。これにより、アンプ１０２からの基本波成分の出力が抑制される。アンプ１０４は、アンプ１０２と同様に、アンプ１０２が出力する信号１１４をさらに増幅して、出力信号１１６を出力信号端子Ｐｏｕｔ１０８に出力する。図１３のように、アンプを２段とすることにより、出力信号１１６の３倍波をより増幅することができる。なお、アンプ１０２及び１０４のようにアンプを２段とする例を説明したが、アンプの段数はこれに限らない。

図１２は、実施例５に係る逓倍回路６００の周波数特性のシミュレーション結果の一例を示すグラフである。図１２において、横軸及び縦軸は図３と同様である。破線９２、実線９３及び破線９４は、それぞれ逓倍回路６００の出力信号３５における２倍波、３倍波及び４倍波の各出力の変化を示す。なお、基本波の出力を示すグラフは、基本波の出力が−２０．０［ｄＢｍ］未満であるために、図１２では示していない。図１２より、出力信号３５の２倍波及び４倍波の出力が抑制されて、広帯域で出力信号３５の３倍波の出力が向上している。よって、逓倍回路６００は、基本波の出力を抑制して、３倍波を効率よく取り出すことができる。

実施例５によれば、逓倍回路６００は、増幅器であるアンプ１０２を備える。アンプ１０２は、逓倍回路２００の合成部２８と接続され、信号１１０の基本波の帯域よりも３倍波の帯域の方がゲインが大きい。アンプ１０２の後段に接続されるアンプ１０４もアンプ１０２と同様の特性を有する。これにより、基本波の出力を抑制して、３倍波を効率よく取り出すことができる。

実施例５によれば、アンプ１０２は、ゲインの最大値から−３ｄＢのゲインが得られる範囲において、信号１１０の３倍波の帯域が含まれ、信号１１０の基本波の帯域が含まれないようにしてもよい。

比較例及び実施例において、基本波、２倍波、３倍波及び４倍波の各位相が、０°、９０°、１８０°、２７０°及び３６０°のいずれかとなる例を説明したが、本発明の効果と同等の効果を奏することができる範囲内であれば、位相は上記の例からシフトしてもよく、例えば、±２０°の範囲内でシフトしてもよい。好ましくは±１０°、より好ましくは±５°の範囲内でのシフトが望ましい。

比較例及び実施例において、第１トランジスタＱ１及び第２トランジスタＱ２は、ＧａＡｓ系のＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）の他に、例えばバイポーラトランジスタやＦＥＴ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等でもよい。第１トランジスタＱ１及び第２トランジスタＱ２は、第１出力信号３３及び第２出力信号３４の位相を除く特性が同じとなるように、大きさ及び接続方式を同じとすることが好ましい。第１トランジスタＱ１及び第２トランジスタＱ２の接続方式の一例として、ソース接地の例を説明したが、ゲート接地又はドレイン接地でもよい。第１トランジスタＱ１及び第２トランジスタＱ２をバイポーラトランジスタとする場合は、接続方式をエミッタ接地、ベース接地及びコレクタ接地のいずれかとすればよい。分布定数線路の例として、マイクロストリップラインを説明したが、例えばコプレーナストリップライン等でもよい。比較例及び実施例の表１、２、３、４及び５で示した各素子のパラメータは一例であって、これに限られず、他の値としてもよい。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１４９０°カップラ（基本波）
２８合成部
２９９０°カップラ（３倍波）
１００、２００、３００、４００、５００逓倍回路
１０２、１０４アンプ
Ｑ１第１トランジスタ
Ｑ２第２トランジスタ
Ｒ５第１抵抗
Ｒ８第２抵抗
ＴＬ６分布定数線路
ＴＬ１１分布定数線路

Claims

入力信号を、その基本波において互いの位相差が９０°である関係で、第１入力信号及び第２入力信号に分配して出力する９０°カップラと、
前記第１入力信号が入力され、少なくとも前記第１入力信号の２倍波及び３倍波を含む第１出力信号を出力する第１トランジスタと、
前記第２入力信号が入力され、少なくとも前記第２入力信号の２倍波及び３倍波を含む第２出力信号を出力する第２トランジスタと、
前記第１出力信号と前記第２出力信号とが入力されるとともに、前記第１トランジスタ側あるいは前記第２トランジスタ側のいずれか一方から他方への前記第１出力信号あるいは前記第２出力信号の漏れを抑制しつつ、前記第１出力信号と前記第２出力信号とを合成して前記３倍波の出力信号を出力する合成部と、
を備え、
前記合成部は、前記第１トランジスタの出力及び前記第２トランジスタの出力が接続される接続点と、前記接続点と前記第１トランジスタの間あるいは前記接続点と前記第２トランジスタの間のいずれか一方のみに設けられた抵抗と、を備えることを特徴とする逓倍回路。
入力信号を、その基本波において互いの位相差が９０°である関係で、第１入力信号及び第２入力信号に分配して出力する９０°カップラと、
前記第１入力信号が入力され、少なくとも前記第１入力信号の２倍波及び３倍波を含む第１出力信号を出力する第１トランジスタと、
前記第２入力信号が入力され、少なくとも前記第２入力信号の２倍波及び３倍波を含む第２出力信号を出力する第２トランジスタと、
前記第１出力信号と前記第２出力信号とが入力されるとともに、前記第１トランジスタ側あるいは前記第２トランジスタ側のいずれか一方から他方への前記第１出力信号あるいは前記第２出力信号の漏れを抑制しつつ、前記第１出力信号と前記第２出力信号とを合成して前記３倍波の出力信号を出力する合成部と、
を備え、
前記合成部は、接続点と、一端が前記第１トランジスタに接続され、他端が前記接続点に接続される第１抵抗と、一端が前記第２トランジスタに接続され、他端が前記接続点に接続される第２抵抗と、を備えることを特徴とする逓倍回路。
入力信号を、その基本波において互いの位相差が９０°である関係で、第１入力信号及び第２入力信号に分配して出力する９０°カップラと、
前記第１入力信号が入力され、少なくとも前記第１入力信号の２倍波及び３倍波を含む第１出力信号を出力する第１トランジスタと、
前記第２入力信号が入力され、少なくとも前記第２入力信号の２倍波及び３倍波を含む第２出力信号を出力する第２トランジスタと、
前記第１出力信号と前記第２出力信号とが入力されるとともに、前記第１トランジスタ側あるいは前記第２トランジスタ側のいずれか一方から他方への前記第１出力信号あるいは前記第２出力信号の漏れを抑制しつつ、前記第１出力信号と前記第２出力信号とを合成して前記３倍波の出力信号を出力する合成部と、
を備え、
前記合成部は、前記第１トランジスタの出力及び前記第２トランジスタの出力が接続される接続点と、前記接続点と前記第１トランジスタとの間と、前記接続点と前記第２トランジスタの間と、のうち前記接続点と前記第２トランジスタとの間のみに設けられた抵抗と、を備え、
一端が前記第２トランジスタに接続され、他端が前記抵抗の一端に接続され、前記合成部において前記第１出力信号の３倍波と前記第２出力信号の３倍波とを同相に近づけるように、前記第２出力信号の３倍波の位相を調整する分布定数線路を備えることを特徴とする逓倍回路。
一端が前記第２トランジスタに接続され、他端が前記第２抵抗の一端に接続され、前記合成部において前記第１出力信号の３倍波と前記第２出力信号の３倍波とを同相に近づけるように、前記第２出力信号の３倍波の位相を調整する分布定数線路を備えることを特徴とする請求項２に記載の逓倍回路。
前記第１抵抗及び前記第２抵抗は、抵抗値が互いに等しいことを特徴とする請求項２に記載の逓倍回路。