JPH05243853A - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JPH05243853A JPH05243853A JP4044667A JP4466792A JPH05243853A JP H05243853 A JPH05243853 A JP H05243853A JP 4044667 A JP4044667 A JP 4044667A JP 4466792 A JP4466792 A JP 4466792A JP H05243853 A JPH05243853 A JP H05243853A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- directional coupler
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Abstract
(57)【要約】
【目的】 本発明は周波数逓倍器に関し、入出力インピ
ーダンスの劣化を著しく改善した周波数逓倍器の提供を
目的とする。 【構成】 入力を２分する第１のリング形方向性結合器
１と、２分した夫々を分担して周波数逓倍する周波数逓
倍回路２ａ，２ｂと、周波数逓倍された各出力を合成す
る第２のリング形方向性結合器３と、第１のリング形方
向性結合器１と第２のリング形方向性結合器３の間に設
けた移相回路４であって、第２のリング形方向性結合器
３における各逓倍出力の合成位相を揃える移相量を有す
るものとを備える。好ましくは、移相回路４を周波数逓
倍回路２と第２のリング形方向性結合器３の間又は第１
のリング形方向性結合器１と周波数逓倍回路２の間に設
ける。又は移相回路４を周波数逓倍回路２と第２のリン
グ形方向性結合器３の間及び第１のリング形方向性結合
器１と周波数逓倍回路２の間に設ける。
ーダンスの劣化を著しく改善した周波数逓倍器の提供を
目的とする。 【構成】 入力を２分する第１のリング形方向性結合器
１と、２分した夫々を分担して周波数逓倍する周波数逓
倍回路２ａ，２ｂと、周波数逓倍された各出力を合成す
る第２のリング形方向性結合器３と、第１のリング形方
向性結合器１と第２のリング形方向性結合器３の間に設
けた移相回路４であって、第２のリング形方向性結合器
３における各逓倍出力の合成位相を揃える移相量を有す
るものとを備える。好ましくは、移相回路４を周波数逓
倍回路２と第２のリング形方向性結合器３の間又は第１
のリング形方向性結合器１と周波数逓倍回路２の間に設
ける。又は移相回路４を周波数逓倍回路２と第２のリン
グ形方向性結合器３の間及び第１のリング形方向性結合
器１と周波数逓倍回路２の間に設ける。
Description
【０００１】
【産業上の利用分野】本発明は周波数逓倍器に関し、更
に詳しくは入力を２分し、夫々を周波数逓倍し、これら
を合成して出力する電力合成形の周波数逓倍器に関す
る。この種の周波数逓倍器は、マイクロ波、ミリ波帯の
無線装置の局部発振器又は送信周波数の逓倍用に用いら
れており、インピーダンス変動の少ない周波数逓倍器の
提供が要望されている。
に詳しくは入力を２分し、夫々を周波数逓倍し、これら
を合成して出力する電力合成形の周波数逓倍器に関す
る。この種の周波数逓倍器は、マイクロ波、ミリ波帯の
無線装置の局部発振器又は送信周波数の逓倍用に用いら
れており、インピーダンス変動の少ない周波数逓倍器の
提供が要望されている。
【０００２】
【従来の技術】図４は従来の周波数逓倍器を説明する図
で、図４の（Ａ）は単一ＦＥＴによる周波数逓倍器の回
路図、図４の（Ｂ）は複数ダイオードによる電力合成形
の周波数逓倍器の回路図である。図４の（Ａ）におい
て、１１は入力周波数ｆにおける入力整合回路（Ｍ
Ｎ）、１２はＧａＡｓのＦＥＴ、１３ａは背面に接地導
体を有するマイクロストリップ線路、１３ｂはＦＥＴ１
２のドレインから入力周波数ｆのλ／４電気長の位置に
設けた同λ／４電気長のオープンスタブ、１４は出力周
波数２ｆにおける出力整合回路（ＭＮ）である。
で、図４の（Ａ）は単一ＦＥＴによる周波数逓倍器の回
路図、図４の（Ｂ）は複数ダイオードによる電力合成形
の周波数逓倍器の回路図である。図４の（Ａ）におい
て、１１は入力周波数ｆにおける入力整合回路（Ｍ
Ｎ）、１２はＧａＡｓのＦＥＴ、１３ａは背面に接地導
体を有するマイクロストリップ線路、１３ｂはＦＥＴ１
２のドレインから入力周波数ｆのλ／４電気長の位置に
設けた同λ／４電気長のオープンスタブ、１４は出力周
波数２ｆにおける出力整合回路（ＭＮ）である。
【０００３】入力信号ｆは入力整合回路１１を経てＦＥ
Ｔ１２で増幅され、ドレインに出力される。この出力信
号ｆはマイクロストリップ線路１３ａを伝播するが、入
力周波数ｆのλ／４電気長の位置にはオープンスタブ１
３ｂがあるので、Ｑ点は信号ｆに対しては短絡点にな
る。これにより、該出力信号ｆはＱ点で反射され、ドレ
インに戻る。ドレインにおいては、新たに増幅した信号
ｆとオープンスタブ１３ｂにより反射した信号ｆとが同
相にて合成され、これがドレイン・ソース間に過大振幅
として加わるので、ＦＥＴ１２は飽和し、２ｆ，３ｆの
高調波成分を発生する。このうち２ｆの成分について
は、Ｑ点は開放に見えるので、該Ｑ点をそのまま通過す
る。また３ｆの成分については、信号ｆと同様に反射さ
れる。そこで、２ｆの成分を出力整合回路１４により効
率良く取り出す。
Ｔ１２で増幅され、ドレインに出力される。この出力信
号ｆはマイクロストリップ線路１３ａを伝播するが、入
力周波数ｆのλ／４電気長の位置にはオープンスタブ１
３ｂがあるので、Ｑ点は信号ｆに対しては短絡点にな
る。これにより、該出力信号ｆはＱ点で反射され、ドレ
インに戻る。ドレインにおいては、新たに増幅した信号
ｆとオープンスタブ１３ｂにより反射した信号ｆとが同
相にて合成され、これがドレイン・ソース間に過大振幅
として加わるので、ＦＥＴ１２は飽和し、２ｆ，３ｆの
高調波成分を発生する。このうち２ｆの成分について
は、Ｑ点は開放に見えるので、該Ｑ点をそのまま通過す
る。また３ｆの成分については、信号ｆと同様に反射さ
れる。そこで、２ｆの成分を出力整合回路１４により効
率良く取り出す。
【０００４】このように、ＦＥＴを使用すると、逓倍と
同時に利得が得られるので、近年のマイクロ波、ミリ波
帯での応用が増えている。しかし、ＦＥＴ素子の能力を
超えるような出力を要求される場合もあり、単一のＦＥ
Ｔではこれを満足できない。そこで、入力を２分し、夫
々を周波数逓倍し、これらを合成して出力の３ｄＢアッ
プを図る電力合成形の周波数逓倍器が提案されている。
同時に利得が得られるので、近年のマイクロ波、ミリ波
帯での応用が増えている。しかし、ＦＥＴ素子の能力を
超えるような出力を要求される場合もあり、単一のＦＥ
Ｔではこれを満足できない。そこで、入力を２分し、夫
々を周波数逓倍し、これらを合成して出力の３ｄＢアッ
プを図る電力合成形の周波数逓倍器が提案されている。
【０００５】図４の（Ｂ）において、２１は入力周波数
ｆに整合した同相ハイブリッド（ＨＹＢ）、Ｒは入力の
特性インピーダンスＺ0 の２倍の抵抗値２Ｚ0 を有する
終端抵抗、２２ａ，２２ｂは入力周波数ｆにおける入力
整合回路（ＭＮ）、２３ａ，２３ｂはステップリカバリ
（step recovery ）又はバラクタ（varactor）ダオイー
ド、２４ａ，２４ｂは出力周波数２ｆにおける出力整合
回路（ＭＮ）、２５は出力周波数２ｆに整合した同相ハ
イブリッド（ＨＹＢ）である。
ｆに整合した同相ハイブリッド（ＨＹＢ）、Ｒは入力の
特性インピーダンスＺ0 の２倍の抵抗値２Ｚ0 を有する
終端抵抗、２２ａ，２２ｂは入力周波数ｆにおける入力
整合回路（ＭＮ）、２３ａ，２３ｂはステップリカバリ
（step recovery ）又はバラクタ（varactor）ダオイー
ド、２４ａ，２４ｂは出力周波数２ｆにおける出力整合
回路（ＭＮ）、２５は出力周波数２ｆに整合した同相ハ
イブリッド（ＨＹＢ）である。
【０００６】入力信号ｆを同相ハイブリッド２１により
２分し、夫々を入力整合回路２２ａ，２２ｂを経てダオ
イード２３ａ，２３ｂに加え、周波数逓倍する。そし
て、出力整合回路２４ａ，２４ｂにより例えば２ｆの成
分を効率よく取り出し、さらに、これらを同相ハイブリ
ッド２５で合成し、出力する。ところで、このような同
相ハイブリッド２１においては、もし端子，の側か
ら入力する反射成分があると、その一部は端子に現
れ、残りは抵抗Ｒに吸収される。このために、従来の周
波数逓倍器の入出力インピーダンスは常時安定ではな
く、特にダオイード２３ａ，２３ｂを使用した場合に
は、入力信号ｆのレベル変動によりダイオード２３ａ，
２３ｂに供給する電力が変わるため、そのデバイスイン
ピーダンスは大きく変動していた。このようなインピー
ダンス変動は、信号電力の不整合による損失を発生する
ので、電力合成形の逓倍器の目的からしても望ましくな
い。
２分し、夫々を入力整合回路２２ａ，２２ｂを経てダオ
イード２３ａ，２３ｂに加え、周波数逓倍する。そし
て、出力整合回路２４ａ，２４ｂにより例えば２ｆの成
分を効率よく取り出し、さらに、これらを同相ハイブリ
ッド２５で合成し、出力する。ところで、このような同
相ハイブリッド２１においては、もし端子，の側か
ら入力する反射成分があると、その一部は端子に現
れ、残りは抵抗Ｒに吸収される。このために、従来の周
波数逓倍器の入出力インピーダンスは常時安定ではな
く、特にダオイード２３ａ，２３ｂを使用した場合に
は、入力信号ｆのレベル変動によりダイオード２３ａ，
２３ｂに供給する電力が変わるため、そのデバイスイン
ピーダンスは大きく変動していた。このようなインピー
ダンス変動は、信号電力の不整合による損失を発生する
ので、電力合成形の逓倍器の目的からしても望ましくな
い。
【０００７】なお、上記の点はダオイード２３ａ，２３
ｂの代わりにＦＥＴ１２を使用しても同様である。即
ち、ＦＥＴ１２が飽和すると、ドレイン・ゲート間の逆
方向アイソレーションＳ12が劣化し、オープンスタブ１
３ｂで反射した信号ｆがＦＥＴ１２のドレインからゲー
ト側に漏れ込んでしまう。これが入力整合回路１１を通
して入力端子に現れるため、入力インピーダンスは劣化
する。
ｂの代わりにＦＥＴ１２を使用しても同様である。即
ち、ＦＥＴ１２が飽和すると、ドレイン・ゲート間の逆
方向アイソレーションＳ12が劣化し、オープンスタブ１
３ｂで反射した信号ｆがＦＥＴ１２のドレインからゲー
ト側に漏れ込んでしまう。これが入力整合回路１１を通
して入力端子に現れるため、入力インピーダンスは劣化
する。
【０００８】
【発明が解決しようとする課題】上記のように従来の電
力合成形の周波数逓倍では、同相ハイブリッドにより電
力を分離・合成する構成であるので、周波数逓倍器の入
出力インピーダンスの劣化を抑えることができなかっ
た。本発明の目的は、入出力インピーダンスの劣化を著
しく改善した周波数逓倍器を提供することにある。
力合成形の周波数逓倍では、同相ハイブリッドにより電
力を分離・合成する構成であるので、周波数逓倍器の入
出力インピーダンスの劣化を抑えることができなかっ
た。本発明の目的は、入出力インピーダンスの劣化を著
しく改善した周波数逓倍器を提供することにある。
【０００９】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明の周波数逓倍器は、入
力を２分する第１のリング形方向性結合器１と、２分し
た夫々を分担して周波数逓倍する周波数逓倍回路２ａ，
２ｂと、周波数逓倍された各出力を合成する第２のリン
グ形方向性結合器３と、第１のリング形方向性結合器１
と第２のリング形方向性結合器３の間に設けた移相回路
４であって、第２のリング形方向性結合器３における各
逓倍出力の合成位相を揃える移相量を有するものとを備
える。
により解決される。即ち、本発明の周波数逓倍器は、入
力を２分する第１のリング形方向性結合器１と、２分し
た夫々を分担して周波数逓倍する周波数逓倍回路２ａ，
２ｂと、周波数逓倍された各出力を合成する第２のリン
グ形方向性結合器３と、第１のリング形方向性結合器１
と第２のリング形方向性結合器３の間に設けた移相回路
４であって、第２のリング形方向性結合器３における各
逓倍出力の合成位相を揃える移相量を有するものとを備
える。
【００１０】
【作用】本発明の周波数逓倍器においては、入力信号ｆ
を該ｆに整合した第１のリング形方向性結合器１により
例えば９０°の位相もって２分し、夫々を周波数逓倍回
路２ａ，２ｂで分担して周波数逓倍する。ところで、入
力信号ｆにつての９０°の位相差は、例えば２逓倍した
出力周波数２ｆで比較をすると１８０°の位相差にな
る。従って、これらをそのまま２ｆに整合した９０°の
第２のリング形方向性結合器３に入力しても各電力を同
相では合成できない。そこで、第２のリング形方向性結
合器３における各逓倍出力の合成位相を揃えるような移
相量の移相回路４を設ける。この例では２ｆに対して９
０°の移相量を有する移相回路４を設ける。従って、第
２のリング形方向性結合器３の各入力では９０°の位相
差となり、第２のリング形方向性結合器３はこれらを同
相で合成できる。
を該ｆに整合した第１のリング形方向性結合器１により
例えば９０°の位相もって２分し、夫々を周波数逓倍回
路２ａ，２ｂで分担して周波数逓倍する。ところで、入
力信号ｆにつての９０°の位相差は、例えば２逓倍した
出力周波数２ｆで比較をすると１８０°の位相差にな
る。従って、これらをそのまま２ｆに整合した９０°の
第２のリング形方向性結合器３に入力しても各電力を同
相では合成できない。そこで、第２のリング形方向性結
合器３における各逓倍出力の合成位相を揃えるような移
相量の移相回路４を設ける。この例では２ｆに対して９
０°の移相量を有する移相回路４を設ける。従って、第
２のリング形方向性結合器３の各入力では９０°の位相
差となり、第２のリング形方向性結合器３はこれらを同
相で合成できる。
【００１１】好ましくは、移相回路４を周波数逓倍回路
２と第２のリング形方向性結合器３の間又は第１のリン
グ形方向性結合器１と周波数逓倍回路２の間に設ける。
また好ましくは、移相回路４を周波数逓倍回路２と第２
のリング形方向性結合器３の間及び第１のリング形方向
性結合器１と周波数逓倍回路２の間に設ける。また好ま
しくは、移相回路４は背面に接地導体を有するマイクロ
ストリップ線路である。
２と第２のリング形方向性結合器３の間又は第１のリン
グ形方向性結合器１と周波数逓倍回路２の間に設ける。
また好ましくは、移相回路４を周波数逓倍回路２と第２
のリング形方向性結合器３の間及び第１のリング形方向
性結合器１と周波数逓倍回路２の間に設ける。また好ま
しくは、移相回路４は背面に接地導体を有するマイクロ
ストリップ線路である。
【００１２】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は第１実施例の周
波数逓倍器の回路図で、図において１は入力周波数ｆに
整合した９０°のブランチライン形ハイブリッド、２
ａ，２ｂはＧａＡｓから成る同一特性のＦＥＴ、５ａ，
５ｂは出力周波数２ｆの出力整合回路（ＭＮ）、４は出
力周波数２ｆについてλ／４電気長のマイクロストリッ
プ線路、３は出力周波数２ｆに整合した９０°のブラン
チライン形ハイブリッド、Ｒは特性インピーダンスＺ0
オームの終端抵抗である。なお、図４の（Ａ）のマイク
ロストリップ線路１３ａ及びオープンスタブ１３ｂに相
当する部分は出力整合回路５ａ，５ｂに含まれていると
する。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は第１実施例の周
波数逓倍器の回路図で、図において１は入力周波数ｆに
整合した９０°のブランチライン形ハイブリッド、２
ａ，２ｂはＧａＡｓから成る同一特性のＦＥＴ、５ａ，
５ｂは出力周波数２ｆの出力整合回路（ＭＮ）、４は出
力周波数２ｆについてλ／４電気長のマイクロストリッ
プ線路、３は出力周波数２ｆに整合した９０°のブラン
チライン形ハイブリッド、Ｒは特性インピーダンスＺ0
オームの終端抵抗である。なお、図４の（Ａ）のマイク
ロストリップ線路１３ａ及びオープンスタブ１３ｂに相
当する部分は出力整合回路５ａ，５ｂに含まれていると
する。
【００１３】入力のハイブリッド１においては、端子
からの入力信号ｆは、端子には現れず、端子と端子
とに２分されて現れる。そして、端子の信号は端子
の信号よりも９０°位相が遅れている。一方、この状
態で、ＦＥＴ２ａ，２ｂの入力より端子，の側に反
射する信号成分を考えると、これらの信号成分の間には
反射以前に９０°の位相差がある。従って、これらの反
射成分は端子では逆位相になるので、端子には戻ら
ない。また、端子に戻った成分は全て終端抵抗Ｒに吸
収される。従って、この例の周波数逓倍器は入力の整合
が常にとれた状態となっている。
からの入力信号ｆは、端子には現れず、端子と端子
とに２分されて現れる。そして、端子の信号は端子
の信号よりも９０°位相が遅れている。一方、この状
態で、ＦＥＴ２ａ，２ｂの入力より端子，の側に反
射する信号成分を考えると、これらの信号成分の間には
反射以前に９０°の位相差がある。従って、これらの反
射成分は端子では逆位相になるので、端子には戻ら
ない。また、端子に戻った成分は全て終端抵抗Ｒに吸
収される。従って、この例の周波数逓倍器は入力の整合
が常にとれた状態となっている。
【００１４】この状態で、ＦＥＴ２ａ，２ｂはハイブリ
ッド１で２分した信号ｆを分担して周波数逓倍する。例
えば２逓倍の例で説明すると、入力信号ｆにつての９０
°の位相差は、出力周波数２ｆで比較すると１８０°の
位相差になる。一方、ハイブリッド３の端子，には
位相差９０°の各出力信号２ｆを加える必要がある。そ
こで、マイクロストリップ線路４によりＦＥＴ２ａの出
力を出力周波数２ｆについて９０°だけ移相する。これ
により、ハイブリッド３の端子，には位相差９０°
の出力信号２ｆが加えられ、その端子にはこれらの合
成出力が得られる。
ッド１で２分した信号ｆを分担して周波数逓倍する。例
えば２逓倍の例で説明すると、入力信号ｆにつての９０
°の位相差は、出力周波数２ｆで比較すると１８０°の
位相差になる。一方、ハイブリッド３の端子，には
位相差９０°の各出力信号２ｆを加える必要がある。そ
こで、マイクロストリップ線路４によりＦＥＴ２ａの出
力を出力周波数２ｆについて９０°だけ移相する。これ
により、ハイブリッド３の端子，には位相差９０°
の出力信号２ｆが加えられ、その端子にはこれらの合
成出力が得られる。
【００１５】図３は第２実施例の周波数逓倍器の回路図
で、図において４´は入力周波数ｆについてλ／８電気
長のマイクロストリップ線路である。この例ではハイブ
リッド１の端子の出力を予めマイクロストリップ線路
４´により入力信号ｆについて４５°だけ移相してお
く。この状態で、ＦＥＴ２ａ，２ｂはハイブリッド１で
２分した信号ｆを分担して周波数逓倍する。例えば２逓
倍する例で説明すると、入力信号ｆにつての４５°の位
相差は、出力周波数２ｆで比較をすると９０°の位相差
になる。これにより、ハイブリッド３の端子，には
位相差９０°の出力信号２ｆが加えられ、端子にはこ
れらの合成出力が得られる。
で、図において４´は入力周波数ｆについてλ／８電気
長のマイクロストリップ線路である。この例ではハイブ
リッド１の端子の出力を予めマイクロストリップ線路
４´により入力信号ｆについて４５°だけ移相してお
く。この状態で、ＦＥＴ２ａ，２ｂはハイブリッド１で
２分した信号ｆを分担して周波数逓倍する。例えば２逓
倍する例で説明すると、入力信号ｆにつての４５°の位
相差は、出力周波数２ｆで比較をすると９０°の位相差
になる。これにより、ハイブリッド３の端子，には
位相差９０°の出力信号２ｆが加えられ、端子にはこ
れらの合成出力が得られる。
【００１６】一方、出力のハイブリッド３において、Ｆ
ＥＴ２ａ，２ｂの出力より端子，の側に反射する信
号成分を考えると、これらの信号成分の間には反射以前
に９０°の位相差がある。従って、これらの反射成分は
端子では逆位相になるので、端子には戻らない。ま
た、端子に戻った成分は全て終端抵抗Ｒに吸収され
る。従って、この例の周波数逓倍器は出力の整合が常に
とれた状態となっている。
ＥＴ２ａ，２ｂの出力より端子，の側に反射する信
号成分を考えると、これらの信号成分の間には反射以前
に９０°の位相差がある。従って、これらの反射成分は
端子では逆位相になるので、端子には戻らない。ま
た、端子に戻った成分は全て終端抵抗Ｒに吸収され
る。従って、この例の周波数逓倍器は出力の整合が常に
とれた状態となっている。
【００１７】また入力のハイブリッド１において、ＦＥ
Ｔ２ａ，２ｂの入力より端子，の側に反射する信号
成分を考えると、これらの信号成分の間には反射以前に
４５°の位相差がある。従って、これらの反射成分は端
子では９０°の位相差になるので、端子への戻り分
は軽減される。また、端子に戻った成分は全て終端抵
抗Ｒに吸収される。従って、この例の周波数逓倍器は入
力インピーダンスの変動が軽減された状態となってい
る。
Ｔ２ａ，２ｂの入力より端子，の側に反射する信号
成分を考えると、これらの信号成分の間には反射以前に
４５°の位相差がある。従って、これらの反射成分は端
子では９０°の位相差になるので、端子への戻り分
は軽減される。また、端子に戻った成分は全て終端抵
抗Ｒに吸収される。従って、この例の周波数逓倍器は入
力インピーダンスの変動が軽減された状態となってい
る。
【００１８】ところで、第２実施例のマイクロストリッ
プ線路４´の電気長をこれより短くすると、この周波数
逓倍器の入力インピーダンスの変動はさらに軽減された
状態にる。一方、これによる移相量の不足分はＦＥＴ２
ａのドレイン側に第１実施例よりも短い電気長のマイク
ロストリップ線路４（不図示）を設けることで補うこと
ができる。こうすると、この周波数逓倍器の出力の整合
は常にとた状態とはならないが、出力インピーダンスの
変動はかなり軽減された状態になる。
プ線路４´の電気長をこれより短くすると、この周波数
逓倍器の入力インピーダンスの変動はさらに軽減された
状態にる。一方、これによる移相量の不足分はＦＥＴ２
ａのドレイン側に第１実施例よりも短い電気長のマイク
ロストリップ線路４（不図示）を設けることで補うこと
ができる。こうすると、この周波数逓倍器の出力の整合
は常にとた状態とはならないが、出力インピーダンスの
変動はかなり軽減された状態になる。
【００１９】以上からして、周波数逓倍器の使用目的、
使用環境等に照らし、第１実施例、第２実施例又はこれ
らを折衷した入出力インピーダンス特性の周波数逓倍器
を提供できる。なお、上記実施例では２逓倍の例を述べ
たがこれに限らない。一般に入力信号ｆにつてのα°の
位相差は、これをｎ逓倍した出力ｎｆで比較をするとｎ
α°の位相差になるから、これをハイブリッド３の端子
，において位相差が９０°になるように、ＦＥＴ２
ａ又はＦＥＴ２ｂの系で信号を移相すれば良い。
使用環境等に照らし、第１実施例、第２実施例又はこれ
らを折衷した入出力インピーダンス特性の周波数逓倍器
を提供できる。なお、上記実施例では２逓倍の例を述べ
たがこれに限らない。一般に入力信号ｆにつてのα°の
位相差は、これをｎ逓倍した出力ｎｆで比較をするとｎ
α°の位相差になるから、これをハイブリッド３の端子
，において位相差が９０°になるように、ＦＥＴ２
ａ又はＦＥＴ２ｂの系で信号を移相すれば良い。
【００２０】また、上記実施例の周波数逓倍器はＦＥＴ
を使用したが、バリスタ（varister）、ステップリカバ
リ（step recovery ）又はバラクタ（varactor）を使用
しても良い。また、上記実施例ではブランチライン形ハ
イブリッドを使用したが、他にラットレース（rat-rac
e）形、位相反転形ハイブリッド等を使用しても良い。
を使用したが、バリスタ（varister）、ステップリカバ
リ（step recovery ）又はバラクタ（varactor）を使用
しても良い。また、上記実施例ではブランチライン形ハ
イブリッドを使用したが、他にラットレース（rat-rac
e）形、位相反転形ハイブリッド等を使用しても良い。
【００２１】
【発明の効果】以上述べた如く本発明によれば、入力を
２分する第１のリング形方向性結合器１と、２分した夫
々を分担して周波数逓倍する周波数逓倍回路２ａ，２ｂ
と、周波数逓倍された各出力を合成する第２のリング形
方向性結合器３と、第１のリング形方向性結合器１と第
２のリング形方向性結合器３の間に設けた移相回路４で
あって、第２のリング形方向性結合器３における各逓倍
出力の合成位相を揃える移相量を有するものとを備える
ので、周波数逓倍器の入出力インピーダンスを著しく改
善すると共に、より高出力、より広帯域で安定な動作を
する周波数逓倍器を提供できる。
２分する第１のリング形方向性結合器１と、２分した夫
々を分担して周波数逓倍する周波数逓倍回路２ａ，２ｂ
と、周波数逓倍された各出力を合成する第２のリング形
方向性結合器３と、第１のリング形方向性結合器１と第
２のリング形方向性結合器３の間に設けた移相回路４で
あって、第２のリング形方向性結合器３における各逓倍
出力の合成位相を揃える移相量を有するものとを備える
ので、周波数逓倍器の入出力インピーダンスを著しく改
善すると共に、より高出力、より広帯域で安定な動作を
する周波数逓倍器を提供できる。
【図１】図１は本発明の原理的構成図である。
【図２】図２は第１実施例の周波数逓倍器の回路図であ
る。
る。
【図３】図３は第２実施例の周波数逓倍器の回路図であ
る。
る。
【図４】図４は従来の周波数逓倍器を説明する図であ
る。
る。
１ 第１のリング形方向性結合器 ２ａ，２ｂ 周波数逓倍回路 ３ 第２のリング形方向性結合器 ４，４1 〜４3 移相回路
Claims (4)
- 【請求項１】 入力を２分する第１のリング形方向性結
合器（１）と、 ２分した夫々を分担して周波数逓倍する周波数逓倍回路
（２ａ，２ｂ）と、 周波数逓倍された各出力を合成する第２のリング形方向
性結合器（３）と、 第１のリング形方向性結合器（１）と第２のリング形方
向性結合器（３）の間に設けた移相回路（４）であっ
て、第２のリング形方向性結合器（３）における各逓倍
出力の合成位相を揃える移相量を有するものとを備える
ことを特徴とする周波数逓倍器。 - 【請求項２】 移相回路（４）を周波数逓倍回路（２）
と第２のリング形方向性結合器（３）の間又は第１のリ
ング形方向性結合器（１）と周波数逓倍回路（２）の間
に設けたことを特徴とする請求項１の周波数逓倍器。 - 【請求項３】 移相回路（４）を周波数逓倍回路（２）
と第２のリング形方向性結合器（３）の間及び第１のリ
ング形方向性結合器（１）と周波数逓倍回路（２）の間
に設けたことを特徴とする請求項１の周波数逓倍器。 - 【請求項４】 移相回路（４）は背面に接地導体を有す
るマイクロストリップ線路であることを特徴とする請求
項１の周波数逓倍器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044667A JPH05243853A (ja) | 1992-03-02 | 1992-03-02 | 周波数逓倍器 |
| US08/024,295 US5392014A (en) | 1992-03-02 | 1993-03-01 | Frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044667A JPH05243853A (ja) | 1992-03-02 | 1992-03-02 | 周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243853A true JPH05243853A (ja) | 1993-09-21 |
Family
ID=12697801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044667A Withdrawn JPH05243853A (ja) | 1992-03-02 | 1992-03-02 | 周波数逓倍器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5392014A (ja) |
| JP (1) | JPH05243853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
| JP2013236259A (ja) * | 2012-05-09 | 2013-11-21 | Mitsubishi Electric Corp | 高周波発振器 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0829953A3 (en) * | 1996-09-13 | 1998-05-20 | Denso Corporation | Frequency multiplier and voltage controlled oscillator |
| SE516904C2 (sv) * | 1996-10-21 | 2002-03-19 | Ericsson Telefon Ab L M | Anordning och förfarande för frekvensomvandling |
| US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
| JP2000223951A (ja) * | 1999-01-27 | 2000-08-11 | Murata Mfg Co Ltd | 周波数逓倍器及びそれを用いた無線機器 |
| DE19924716A1 (de) * | 1999-05-31 | 2000-12-07 | Daimler Chrysler Ag | Gegentaktanordnung |
| JP3366314B2 (ja) * | 2000-02-29 | 2003-01-14 | 富士通カンタムデバイス株式会社 | マイクロ波周波数逓倍器 |
| JP3504598B2 (ja) * | 2000-08-18 | 2004-03-08 | 富士通カンタムデバイス株式会社 | マイクロ波又はミリ波に対するバランス型周波数逓倍器 |
| CN100456630C (zh) * | 2005-03-22 | 2009-01-28 | 杭州华三通信技术有限公司 | 低频时钟信号产生方法及低频时钟信号产生装置 |
| JP5127362B2 (ja) * | 2007-08-23 | 2013-01-23 | 三菱電機株式会社 | ２倍波発振器 |
| JP5720545B2 (ja) * | 2011-11-24 | 2015-05-20 | 富士通株式会社 | 電力増幅器 |
| CN102868367B (zh) * | 2012-10-18 | 2015-02-18 | 中国科学院上海微系统与信息技术研究所 | 双平衡式三倍频器 |
| US8841944B1 (en) * | 2013-03-18 | 2014-09-23 | International Business Machines Corporation | Frequency quadruplers at millimeter-wave frequencies |
| TWI639328B (zh) * | 2017-03-03 | 2018-10-21 | 國立暨南國際大學 | Digital modulation device and digital modulation frequency multiplier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3329884A (en) * | 1964-06-08 | 1967-07-04 | Bell Telephone Labor Inc | Frequency multiplier utilizing a hybrid junction to provide isolation between the input and output terminals |
| CA1118849A (en) * | 1979-08-28 | 1982-02-23 | William D. Cornish | Wideband mesfet microwave frequency divider |
| US4531105A (en) * | 1982-12-23 | 1985-07-23 | Rca Corporation | Frequency multiplier circuit for producing isolated odd and even harmonics |
| JPS61156905A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 周波数逓倍器 |
| JPS61248602A (ja) * | 1985-04-26 | 1986-11-05 | Toshiba Corp | 周波数２逓倍器 |
| US4673898A (en) * | 1986-02-28 | 1987-06-16 | Advanced Systems Research, Inc. | Wide band quadrature hybrid |
-
1992
- 1992-03-02 JP JP4044667A patent/JPH05243853A/ja not_active Withdrawn
-
1993
- 1993-03-01 US US08/024,295 patent/US5392014A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
| JP2013236259A (ja) * | 2012-05-09 | 2013-11-21 | Mitsubishi Electric Corp | 高周波発振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5392014A (en) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2065199C (en) | Polyphase divider/combiner | |
| US4994773A (en) | Digitally controlled monolithic active phase shifter apparatus having a cascode configuration | |
| US5428839A (en) | Planar magic-tee double balanced mixer | |
| JPH05243853A (ja) | 周波数逓倍器 | |
| US5789996A (en) | N-way RF power combiner/divider | |
| US4994755A (en) | Active balun | |
| US3423688A (en) | Hybrid-coupled amplifier | |
| EP0277636B1 (en) | Nonlinear signal generating circuit and nonlinear compensating device using the same | |
| US5017886A (en) | RF power combiner using baluns | |
| US5966059A (en) | Phase shifting power coupler with three signals of equal amplitude | |
| JPS61240705A (ja) | 無線周波数回路 | |
| US5339462A (en) | Broadband mixer circuit and method | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| US4845440A (en) | Distributed amplifier circuits | |
| JPH03188702A (ja) | マトリックス構造ミクサー | |
| US6310788B1 (en) | Three-way, three phase power divider and combiner | |
| US4754244A (en) | Distributed balance frequency multiplier | |
| Yishay et al. | A single-path reconfigurable frequency multiplier for 28/39 GHz dual-band transceivers | |
| JP3209086B2 (ja) | 電力合成器及び電力分配器 | |
| JP2561426B2 (ja) | 電力分配合成器 | |
| Bilato et al. | Considerations on 120GHz LO signal generation and distribution for highly-integrated multi-channel radar transceivers | |
| JP3268574B2 (ja) | 周波数変換器 | |
| Hettak et al. | Size reduction of a MMIC direct up-converter at 44 GHz in multilayer CPW technology using thin-film microstrip stubs loading | |
| RU2218657C2 (ru) | Формирователь сетки частот | |
| JPS61156905A (ja) | 周波数逓倍器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |