JP5543790B2 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP5543790B2
JP5543790B2 JP2010012756A JP2010012756A JP5543790B2 JP 5543790 B2 JP5543790 B2 JP 5543790B2 JP 2010012756 A JP2010012756 A JP 2010012756A JP 2010012756 A JP2010012756 A JP 2010012756A JP 5543790 B2 JP5543790 B2 JP 5543790B2
Authority
JP
Japan
Prior art keywords
transistor
impedance
distributed constant
constant line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010012756A
Other languages
English (en)
Other versions
JP2011151694A (ja
Inventor
修 姉川
修 馬場
幹 久保田
恒雄 徳満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010012756A priority Critical patent/JP5543790B2/ja
Priority to US13/013,291 priority patent/US8264279B2/en
Publication of JP2011151694A publication Critical patent/JP2011151694A/ja
Application granted granted Critical
Publication of JP5543790B2 publication Critical patent/JP5543790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/405Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

本発明は、電子回路に関し、例えば、カレントリユース増幅回路に関する。
複数段の増幅回路において、後段のDC(直流)電流を前段のDC電流にも用いるカレントリユース増幅回路が知られている(例えば、非特許文献1)。ミリ波帯等での広帯域化のため、スタブとキャパシタとを設けたカレントリユース増幅回路が知られている(例えば、非特許文献2)
2000 IEEE MTT-S Dig., Vol. 1, pp17-20 IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS VOL. 15, NO. 5, (2005)
非特許文献2の増幅回路は、非特許文献1の増幅回路に比べ、広帯域化が可能となる。しかしながら、スタブとキャパシタとを設けるため、大型化するという課題がある。
本発明は、上記課題に鑑みなされたものであり、広帯域化および小型化が可能な電子回路を提供することを目的とする。
本発明は、第1端子、第2端子および制御端子を有し、前記第1端子が接地された第1トランジスタと、制御端子に前記第1トランジスタの第2端子が入力し、第1端子が第1キャパシタを介し接地され、第2端子に直流電源が接続される第2トランジスタと、前記第1トランジスタの第2端子と前記第2トランジスタの制御端子との間の第1ノードに一端が接続され、他端が第2キャパシタを介し接地された第1分布定数線路と、一端が前記第1トランジスタの第2端子に接続され、他端が前記第1ノードに接続された第2分布定数線路と、一端が前記第2トランジスタの制御端子に接続され、他端が前記第1ノードに接続された第3分布定数線路と、前記第1分布定数線路と前記第2キャパシタとの間の第2ノードと、前記第2トランジスタの第1端子と前記第1キャパシタとの間の第3ノードと、の間に接続され、前記第2トランジスタにおける前記制御端子と前記第1端子とに電位差を設ける抵抗と、前記第3ノードと前記第1トランジスタの第2端子との間を前記第1分布定数線路と前記抵抗とを介して直流的に接続する経路と、を具備し、前記第2トランジスタの制御端子から前記第2トランジスタをみたインピーダンスを第1インピーダンス、前記第2トランジスタの制御端子から前記第3分布定数線路をみたインピーダンスを第2インピーダンスとした場合、前記第1分布定数線路、前記第2分布定数線路、前記第3分布定数線路および前記第2キャパシタは、第1周波数で前記第1インピーダンスと前記第2インピーダンスとが最も整合し、前記第1周波数から周波数が低くなるにつれ整合が徐々にずれるように、調整され、前記整合のずれは、前記第1周波数から周波数が低くなるにつれ高くなる前記第1トランジスタおよび前記第2トランジスタのゲインを補償するように、前記第1分布定数線路、前記第2分布定数線路、前記第3分布定数線路および前記第2キャパシタが調整され、電子回路の帯域の下限の第2周波数において前記第2キャパシタのインピーダンスは前記抵抗のインピーダンス以上であることを特徴とする電子回路である。本発明によれば、広帯域化および小型化が可能な増幅回路を提供することができる。
上記構成において、一端が前記第2キャパシタに他端が前記第2ノードに接続された第4分布定数線路を具備し、前記電子回路の帯域の下限の第2周波数において前記第2キャパシタと前記第4分布定数線路とのインピーダンスは前記抵抗のインピーダンス以上である構成とすることができる。この構成によれば、第2周波数近傍における発振を抑制することができる。
上記構成において、前記第2キャパシタと前記第4分布定数線路との前記電子回路の帯域におけるインピーダンスは前記第2周波数におけるインピーダンスより小さい構成とすることができる。
本発明によれば、広帯域化および小型化が可能な電子回路を提供することができる。
図1は、比較例1に係る増幅回路の回路図である。 図2は、比較例1に係る増幅回路をRF信号としてみた等価回路を示した図である。 図3は、インピーダンスZ1およびZ2をシミュレーションしたスミスチャートである。 図4は、比較例1に係る増幅回路の周波数特性に対するゲインをシミュレーションした結果を示した図である。 図5は、比較例2に係る増幅回路の回路図である。 図6は、実施例1に係る増幅回路の回路図である。 図7は、実施例1に係る増幅回路をRF信号としてみた等価回路を示した図である。 図8は、実施例1におけるインピーダンスZ1およびZ2のシミュレーション結果を示した図である。 図9は、図8の例における増幅回路の周波数特性に対するゲインをシミュレーションした結果を示した図である。 図10は、実施例1におけるインピーダンスZ1およびZ2のシミュレーション結果の別の例を示した図である。 図11は、図10の例における増幅回路の周波数特性に対するゲインをシミュレーションした結果を示した図である。 図12(a)および図12(b)は、実施例1において低周波域でインピーダンスZ1とZ2とが整合した場合の周波数に対するゲインおよび安定係数K値のシミュレーション結果を示した図である。 図13(a)および図13(b)は、実施例2における周波数に対するゲインおよび安定係数K値のシミュレーション結果を示した図である。 図14は、実施例3に係る増幅回路の回路図である。 図15(a)および図15(b)は、実施例3における周波数に対するゲインおよび安定係数K値のシミュレーション結果を示した図である。
まず、比較例を用いカレントリユース増幅回路について説明する。図1は、比較例1に係る増幅回路の回路図である。図1を参照し、増幅回路101は第1トランジスタT1および第2トランジスタT2を有する2段増幅回路である。第1トランジスタT1および第2トランジスタT2としてFET(Field Effect Transistor)の場合を例に説明する。
増幅回路101の入力端子Tinと第1トランジスタT1のゲートG1(制御端子)との間には、キャパシタC7、分布定数線路L10およびL9が直列に接続されている。分布定数線路L10とL9との間のノードは、分布定数線路L8、キャパシタC6を介し接地されている。キャパシタC6には並列に抵抗R3が接続されている。第1トランジスタT1のソースS1(第1端子)はキャパシタC5と抵抗R2とを介し接地されている。キャパシタC5と抵抗R2とは並列に接続されている。第1トランジスタT1のドレインD1(第2端子)は第2および第3分布定数線路L2およびL3を直列に介し第2トランジスタT2のゲートG2(制御端子)に接続されている。
第2トランジスタT2のソースS2(第1端子)は第1キャパシタC1を介し接地されている。第2分布定数線路L2と第3分布定数線路L3との間の第1ノードN1は、抵抗R1および分布定数線路L11を直列に介し、第2トランジスタT2のソースS2と第1キャパシタC1との間の第3ノードN3に接続されている。第2トランジスタT2のドレインD2(第2端子)と出力端子Toutとの間には、分布定数線路L7、L6およびキャパシタC4が直列に接続されている。分布定数線路L7とL6との間のノードは、分布定数線路L5、キャパシタC3を介し接地されている。キャパシタC5には並列に電源Vdが接続されている。これにより、ドレインD2にDC電源が接続され、DC電圧が印加される。
第1キャパシタC1により、第2トランジスタT2のソースS2はDC的には接地されていない。このため、電源Vdからの直流電流は、図1の破線矢印のように、分布定数線路L5、L7、第2トランジスタT2、第3ノードN3、分布定数線路L11、抵抗R1、第1ノードN1、第2分布定数線路L2、第1トランジスタT1および抵抗R2を介し流れる。これにより、電源Vdの電圧は第1トランジスタT1と第2トランジスタT2とに直列に印加され、電源Vdから供給される電流は第1トランジスタT1と第2トランジスタT2を流れる。これにより、各段のトランジスタに独立に電流を流す増幅回路に比べ、消費電流を削減することができる。なお、抵抗R1は、第2トランジスタT2のソースS2とゲートG2とに電位差を設ける機能を有している。
図2は、比較例1に係る増幅回路をRF(Radio Frequency)経路としてみた等価回路を示す図である。図1の第1ノードN1から第2トランジスタT2のソースS2に至るRF成分は、第1キャパシタC1により接地される。このため、図2のように、RF的には、第1ノードN1は、抵抗R1、分布定数線路L11および第1キャパシタC1を直列に介し接地されている(図2の破線楕円参照)。ここで、分布定数線路L11および第1キャパシタC1を、使用帯域でハイインピーダンスとなるように設定する。例えば、ショートスタブである分布定数線路L11の長さをλ/4(λが使用帯域での波長)とする。これにより、第1トタンジスタT1のドレインD1から第2トランジスタT2のゲートG2に至るRF信号(第2分布定数線路L2から第3分布定数線路L3に向かう矢印)は、第1ノードN1に接続された抵抗R1等(図2の破線楕円)がみえない。このように、比較例1の増幅回路101においては、抵抗R1と分布定数線路L11との経路を介しDC電流をリユースし、かつ、この経路はRF的には影響しないように設定されている。
比較例1に係る増幅回路101についてシミュレーションを行った。表1は、シミュレーションに用いた各値を示す表である。表1において、分布定数線路L11、L2,L3、L5〜L10は、幅が10μm、実効誘電率が1.5、特性インピーダンスが50Ωとし、長さ(単位μm)で示している。キャパシタC1、C2〜C7の単位はpF、抵抗R1、R2、R3の単位はΩ、電源電圧の単位はVで示している。第1トランジスタT1および第2トランジスタT2としては、GaAs/AlGaAs系のHEMT(High Electron Mobility Transistor)を用いてシミュレーションを行った。以下の実施例におけるシミュレーションも同様である。
Figure 0005543790
図3は、図1における第1インピーダンスZ1および第2インピーダンスZ2をシミュレーションしたスミスチャートである。第1インピーダンスZ1は、第2トランジスタT2のゲートG2から第2トランジスタT2をみたインピーダンスである。また、第2インピーダンスZ2は、第2トランジスタT2のゲートG2から第3分布定数線路L3をみたインピーダンスである。シミュレーションした周波数は45GHzから80GHzである。逆三角印m5およびm8は、それぞれ63GHzにおける第2インピーダンスZ2および第1インピーダンスZ1を示している。約60GHzで第1インピーダンスZ1と第2インピーダンスZ2とはほぼ複素共役になっている。すなわち、60GHz付近でインピーダンス整合しており、その他の周波数では整合していない。
図4は、比較例1に係る増幅回路101の周波数特性に対するゲインをシミュレーションした結果を示す図である。図4のように、周波数が60GHz付近で最も大きくなっており、周波数が60GHzから外れるとゲインは急激に小さくなる。このように、比較例1では有効なゲインの帯域幅が小さい。
図5は、比較例2に係る増幅回路102の回路図である。図5を参照し、第1ノードN1がショートスタブである分布定数線路L12とキャパスタC8を直列に介し接地されている。その他の構成は比較例1の図1と同じであり説明を省略する。比較例2によれば、第1ノードN1が分布定数線路L12とキャパスタC8を直列に介し接地されるため、増幅回路の広帯域化が可能となる。しかし、分布定数線路L12が追加されるため、増幅回路が大型化する。以下に、広帯域化が可能でかつ小型化が可能な実施例について説明する。
図6は、実施例1に係る増幅回路100の回路図である。図6にように、ショートスタブである第1分布定数線路L1の一端は第1ノードN1に接続され、第1分布定数線路L1の他端は第2キャパシタC2を介し接地されている。第1分布定数線路L1と第2キャパシタC2との間の第2ノードN2と、前記第2トランジスタのソースS2と第1キャパシタC1との間の第3ノードN3と、の間に抵抗R1が接続されている。これにより、第3ノードN3と第1トランジスタT1のドレインD1との間を第1分布定数線路L1と抵抗R1を介して直流的に接続している。その他の構成は、比較例1の図1と同じであり説明を省略する。
図7は、実施例1に係る増幅回路をRF的にみた等価回路である。図7において、第1分布定数線路L1の長さはλ/4ではなく、分布定数線路L1、L3、L2およびキャパシタC2(図6の破線円参照)で第2インピーダンスZ2の調整を行う。
実施例2に係る増幅回路100についてシミュレーションを行った。表2は、シミュレーションに用いた各値を示す表である。各値の単位は表1と同じである。
Figure 0005543790
図8は、実施例1における第1インピーダンスZ1および第2インピーダンスZ2のシミュレーション結果の例を示す図である。図8においては、分布定数線路L1、L2、L3およびキャパシタC2を用い、第2インピーダンスZ2を調整している。シミュレーションした周波数は45GHzから80GHzである。逆三角印m1およびm2は、それぞれ77GHzおよび50GHzにおける第1インピーダンスZ1を示している。逆三角印m3およびm4は、それぞれ77GHzおよび50GHzにおける第2インピーダンスZ2を示している。第2インピーダンスZ2を小さく回転させることにより、広範囲にわたり、第1インピーダンスZ1と第2インピーダンスZ2とをほぼ複素共役としている。これにより、広帯域において、第1インピーダンスZ1と第2インピーダンスZ2が整合している。
図9は、図8の例における増幅回路100の周波数特性に対するゲインをシミュレーションした結果を示す図である。第1インピーダンスZ1と第2インピーダンスZ2とはほぼ整合しているため、第1トランジスタT1から第2トランジスタT2に至るRF信号の反射の損失は広帯域で小さい。しかし、トランジスタのゲインは、高周波ほど小さくなる。このため、図8のように、周波数が55GHzのときゲインのピークとなり、周波数が高くなるとゲインは徐々に小さくなる。
図10は、実施例1における第1インピーダンスZ1および第2インピーダンスZ2のシミュレーション結果の別の例を示した図である。逆三角印m1およびm2は、それぞれ77GHzおよび50GHzにおける第1インピーダンスZ1を示している。逆三角印m3およびm4は、それぞれ77GHzおよび50GHzにおける第2インピーダンスZ2を示している。周波数が77GHz付近で第1インピーダンスZ1と第2インピーダンスZ2とをほぼ複素共役となるように調整している。周波数が77GHzから低くなると第1インピーダンスZ1と第2インピーダンスZ2とが複素共役から徐々にずれるように、調整されている。これは、実施例1の回路が、広帯域化するように図7の第2キャパシタC2、第1分布定数線路L1、第2分布定数線路L2および第3分布定数線路L3を調整することで図10のようなSパラメータになるのである。
図11は、図10の例における増幅回路100の周波数特性に対するゲインをシミュレーションした結果を示した図である。77GHz付近で第1インピーダンスZ1と第2インピーダンスZ2とはほぼ整合しているため、第1トランジスタT1から第2トランジスタT2に至るRF信号の反射の損失は、77GHz付近が最も小さい。周波数が低くなると、第1インピーダンスZ1と第2インピーダンスZ2とは徐々に整合からずれてくる。これにより、第1トランジスタT1から第2トランジスタT2に至るRF信号の反射の損失が徐々に大きくなる。この損失の増大で、トランジスタのゲインの増大を補償するように、調整する。これにより、図11のように、広帯域にわたりゲインが一定な広帯域増幅回路が実現できる。
図10および図11によれば、第1周波数(例えば77GHz)で第1インピーダンスZ1と第2インピーダンスZ2とが最も整合し、第1周波数から周波数が低くなるにつれ整合が徐々にずれるように、第1分布定数線路L1、第2分布定数線路L2、第3分布定数線路L3および第2キャパシタC2のインピーダンスを調整する。これにより、広帯域にわたりゲインを平坦にすることができる。さらに、上記整合のずれを、第1周波数から周波数が低くなるにつれ高くなる第1トランジスタT1および第2トランジスタT2のゲインを補償するように、第1分布定数線路L1、第2分布定数線路L2、第3分布定数線路L3および第2キャパシタC3のインピーダンスを調整する。これにより、広帯域にわたりゲインを一層平坦にすることができる。
さらに、実施例1によれば、比較例2の図5に比べ、ショートスタブ等の分布定数線路の数を削減できるため、増幅回路の小型化が実現できる。
実施例2は、低周波数域での発振を抑制する増幅回路の例である。実施例2に係る増幅回路の回路図は実施例1の図6と同じであり説明を省略する。実施例1の図10のように、第2インピーダンスZ2を調整した場合、第2インピーダンスZ2は大きく円状となる。このため、増幅回路100の帯域の下限付近の周波数では、再び第1インピーダンスZ1と第2インピーダンスとが整合する場合がある。図10の第2インピーダンスZ2は、50GHz以下で第1インピーダンスZ1に近づいている。この場合、35GHz付近でインピーダンス整合し、ゲインが高くなるはずが、第1トランジスタT1の入力インピーダンスと第2トランジスタT2の出力インピーダンスが外部の50Ωと整合していないため、第1トランジスタT1と第2トランジスタT2との間で信号がゲインをもって反射を繰り返し、発振してしまう。図12(a)および図12(b)は、実施例1において低周波域で第1インピーダンスZ1と第2インピーダンスZ2とが整合した場合の周波数に対するゲインおよび安定係数K値のシミュレーション結果を示した図である。図12(a)の破線円のように、35GHz付近でゲインが急激に大きくなっている。図12(b)の破線円のように、この周波数でK値が負となっている。このように、増幅回路100が帯域の下限付近で不安定となり増幅回路100が発振してしまう。
そこで、帯域の下限付近における第2キャパシタC2のインピーダンスを抵抗R1のインピーダンスに対し同程度か大きくする。これにより、この周波数の信号は第2キャパシタC2を介し接地されるだけでなく、抵抗R1を通過する。よって、抵抗R1により信号が減衰するため、発振を抑制することができる。
表3のように、第2キャパシタC2の容量値を1.5pFから0.28pFに変更しシミュレーションを行った。その他の値は表2と同じである。
Figure 0005543790
図13(a)および図13(b)は、実施例2における周波数に対するゲインおよび安定係数K値のシミュレーション結果を示す図である。図13(a)のように帯域の下限付近でもゲインは安定している。図13(b)のように、K値は大きくなっている。
実施例2によれば、増幅回路100の帯域の下限の周波数(第2周波数)において第2キャパシタC2のインピーダンスが抵抗R1のインピーダンス以上となるように第2キャパシタC2の容量を調整する。これにより、図12(a)および図12(b)のような発振を抑制することができる。また、第2キャパシタC2を小型化できる。さらに、DC電流の経路に設け、第2トランジスタT2のソースS2とゲートG2との間に電圧差を設けるための抵抗R1を発振抑制にも用いることができる。よって、増幅回路の小型化が可能となる。
図14は、実施例3に係る増幅回路の回路図である。実施例1の図6に比べ、第4分布定数線路L4の一端が第2キャパシタC2に、他端が第2ノードN2に接続されている。増幅回路100aの帯域の下限の周波数で、第4分布定数線路L4と第2キャパシタC2とのトータルのインピーダンスが急激に大きくなるようにすることができる。これにより、発振を抑制したい帯域の下限の周波数(例えば40〜50GHz)では抵抗R1による信号の減衰を大きくする。一方、通過帯域(例えば50〜80GHz)では、第4分布定数線路L4と第2キャパシタC2とのトータルのインピーダンスを小さくする。これにより、通過帯域では抵抗R1の影響を考慮しなくてもよくなる。
表4のように、第4分布定数線路L4の長さを105μm、第2キャパシタC2の容量値を0.17pFに変更しシミュレーションを行った。その他の値は表2と同じである。
Figure 0005543790
図15(a)および図15(b)は、実施例3における周波数に対するゲインおよび安定係数K値のシミュレーション結果を示した図である。図15(a)のように帯域の下限付近でゲインが図13(a)に比べ急激に低下している。このように、帯域の下限でゲインを急激に変化させることができる。また、図15(b)のように、K値は大きくなっている。
実施例3によれば、増幅回路100の帯域の下限の周波数(第2周波数)において第2キャパシタC2と第4分布定数線路L4とのインピーダンスを抵抗R1のインピーダンス以上とする。これにより、実施例2同様に、図12(a)および図12(b)のような発振を抑制することができる。さらに、第2キャパシタC2と第4分布定数線路L4との増幅回路の帯域におけるインピーダンスを帯域の下限の周波数におけるインピーダンスより小さくする。これにより、信号は、第2キャパシタC2と第4分布定数線路L4を介して接地される。よって、この帯域では抵抗R1の影響を考慮せず、増幅回路を設計することができる。
実施例1から実施例3において、第1トランジスタT1および第2トランジスタT2としてFETの例を説明したが、第1トランジスタT1および第2トランジスタT2はバイポーラトランジスタでもよい。この場合、エミッタが第1端子、コレクタが第2端子、ベースが制御端子に対応する。また、分布定数線路は、ショートスタブ等のインダクタタンス素子でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
C1 第1キャパシタ
C2 第2キャパシタ
L1 第1分布定数線路
L2 第2分布定数線路
L3 第3分布定数線路
L4 第4分布定数線路
N1 第1ノード
N2 第2ノード
N3 第3ノード
T1 第1トランジスタ
T2 第2トランジスタ
R1 抵抗

Claims (3)

  1. 第1端子、第2端子および制御端子を有し、前記第1端子が接地された第1トランジスタと、
    制御端子に前記第1トランジスタの第2端子が入力し、第1端子が第1キャパシタを介し接地され、第2端子に直流電源が接続される第2トランジスタと、
    前記第1トランジスタの第2端子と前記第2トランジスタの制御端子との間の第1ノードに一端が接続され、他端が第2キャパシタを介し接地された第1分布定数線路と、
    一端が前記第1トランジスタの第2端子に接続され、他端が前記第1ノードに接続された第2分布定数線路と、
    一端が前記第2トランジスタの制御端子に接続され、他端が前記第1ノードに接続された第3分布定数線路と、
    前記第1分布定数線路と前記第2キャパシタとの間の第2ノードと、前記第2トランジスタの第1端子と前記第1キャパシタとの間の第3ノードと、の間に接続され、前記第2トランジスタにおける前記制御端子と前記第1端子とに電位差を設ける抵抗と、
    前記第3ノードと前記第1トランジスタの第2端子との間を前記第1分布定数線路と前記抵抗とを介して直流的に接続する経路と、
    を具備し、
    前記第2トランジスタの制御端子から前記第2トランジスタをみたインピーダンスを第1インピーダンス、前記第2トランジスタの制御端子から前記第3分布定数線路をみたインピーダンスを第2インピーダンスとした場合、
    前記第1分布定数線路、前記第2分布定数線路、前記第3分布定数線路および前記第2キャパシタは、第1周波数で前記第1インピーダンスと前記第2インピーダンスとが最も整合し、前記第1周波数から周波数が低くなるにつれ整合が徐々にずれるように、調整され、
    前記整合のずれは、前記第1周波数から周波数が低くなるにつれ高くなる前記第1トランジスタおよび前記第2トランジスタのゲインを補償するように、前記第1分布定数線路、前記第2分布定数線路、前記第3分布定数線路および前記第2キャパシタが調整され、
    電子回路の帯域の下限の第2周波数において前記第2キャパシタのインピーダンスは前記抵抗のインピーダンス以上であることを特徴とする電子回路。
  2. 一端が前記第2キャパシタに他端が前記第2ノードに接続された第4分布定数線路を具備し、
    前記電子回路の帯域の下限の第2周波数において前記第2キャパシタと前記第4分布定数線路とのインピーダンスは前記抵抗のインピーダンス以上であることを特徴とする請求項1記載の電子回路。
  3. 前記第2キャパシタと前記第4分布定数線路との前記電子回路の帯域におけるインピーダンスは前記第2周波数におけるインピーダンスより小さいことを特徴とする請求項2記載の電子回路。
JP2010012756A 2010-01-25 2010-01-25 電子回路 Active JP5543790B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010012756A JP5543790B2 (ja) 2010-01-25 2010-01-25 電子回路
US13/013,291 US8264279B2 (en) 2010-01-25 2011-01-25 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010012756A JP5543790B2 (ja) 2010-01-25 2010-01-25 電子回路

Publications (2)

Publication Number Publication Date
JP2011151694A JP2011151694A (ja) 2011-08-04
JP5543790B2 true JP5543790B2 (ja) 2014-07-09

Family

ID=44308523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010012756A Active JP5543790B2 (ja) 2010-01-25 2010-01-25 電子回路

Country Status (2)

Country Link
US (1) US8264279B2 (ja)
JP (1) JP5543790B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5820176B2 (ja) * 2011-07-21 2015-11-24 住友電気工業株式会社 電子回路
ITMI20111632A1 (it) 2011-09-09 2013-03-10 St Microelectronics Srl Dispositivo elettronico a riuso di corrente basato su componenti ad accoppiamento magnetico
JP6387902B2 (ja) * 2015-05-28 2018-09-12 三菱電機株式会社 多段増幅器
KR102322947B1 (ko) * 2017-03-28 2021-11-05 미쓰비시덴키 가부시키가이샤 전류 재이용형 전계 효과 트랜지스터 증폭기
JP2020017801A (ja) * 2018-07-23 2020-01-30 住友電気工業株式会社 増幅器
JP2021182713A (ja) 2020-05-20 2021-11-25 住友電気工業株式会社 電力増幅回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3228396A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Kettenverstaerker
JPS6082823U (ja) * 1983-11-12 1985-06-08 アルプス電気株式会社 高周波回路
JPH02101613A (ja) 1988-10-07 1990-04-13 Hitachi Metals Ltd コアスライダーのギャップ深さ測定機
JPH02101613U (ja) * 1989-01-31 1990-08-13
JPH02265309A (ja) * 1989-04-05 1990-10-30 Mitsubishi Electric Corp マイクロ波多段増幅器
JPH0496502A (ja) * 1990-08-13 1992-03-27 Nec Corp マイクロ波モノリシック集積回路
US6320468B2 (en) * 1998-10-23 2001-11-20 Raytheon Company Method and system for suppressing oscillations in a multi-stage amplifier
JP2001144560A (ja) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp マイクロ波増幅器
JP2004349933A (ja) * 2003-05-21 2004-12-09 Nec Corp バイアス回路
JP4788506B2 (ja) * 2006-07-14 2011-10-05 日本電気株式会社 増幅器

Also Published As

Publication number Publication date
US20110181363A1 (en) 2011-07-28
JP2011151694A (ja) 2011-08-04
US8264279B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
US10164579B2 (en) Distributed amplifier
JP5543790B2 (ja) 電子回路
JP5479284B2 (ja) 電子回路
US20120242405A1 (en) Frequency-Desensitizer for Broadband Predistortion Linearizers
WO2023061089A1 (zh) 应用于5G-Sub6G频段通信系统的射频功率放大器
Moloudi et al. Broadband class-E power amplifier design using tunable output matching network
JP5655526B2 (ja) 電子回路
CN112020826B (zh) 放大器
JP2006005848A (ja) 電力増幅器及び高周波通信装置
Zarghami et al. A novel design methodology for extended continuous class-F power amplifiers in wireless applications
Mung et al. Novel active quasi-circulator with phase compensation technique
JP6073371B2 (ja) 広帯域増幅器
Malik et al. A broadband high efficiency class AB GaN HEMT balanced power amplifier
Mariappan et al. An 0.4–2.8 GHz CMOS power amplifier with on-chip broadband-pre-distorter (BPD) achieving 36.1–38.6% PAE and 21 dBm maximum linear output power
JP6332097B2 (ja) 電力増幅器
CN115001420A (zh) 一种基于统一设计理论的宽带异相射频功率放大器
JP2005341447A (ja) 高周波電力増幅器
CN209844918U (zh) 一种用于低噪声放大器的高倍频程超宽带输入匹配电路
Sayginer et al. 1–8 GHz high efficiency single-stage travelling wave power amplifier
Järvenhaara et al. A Two-Stage LNA Design for 28GHz Band Of 5G on 45nm CMOS
Subramian et al. A low power 180 nm CMOS power amplifier with 47% PAE for NB IoT application
JP2009038550A (ja) 高周波増幅器
Ren et al. A 0.2–2.5 GHz CMOS power amplifier using transformer-based broadband matching network
Munir et al. Non Simultaneous-conjugate-match Technique for S-band Low Noise Amplifier Design.
JP5685967B2 (ja) 逓倍回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131030

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140509

R150 Certificate of patent or registration of utility model

Ref document number: 5543790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250