JP2004349933A - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP2004349933A JP2004349933A JP2003143402A JP2003143402A JP2004349933A JP 2004349933 A JP2004349933 A JP 2004349933A JP 2003143402 A JP2003143402 A JP 2003143402A JP 2003143402 A JP2003143402 A JP 2003143402A JP 2004349933 A JP2004349933 A JP 2004349933A
- Authority
- JP
- Japan
- Prior art keywords
- bias circuit
- bias
- frequency amplifier
- frequency
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】マイクロストリップラインの表面導体とグランド導体の間に、表面導体に形成するバイアス回路のパターンと同形状の導体層を形成し、更にその導体層と、表面導体とをビアホールを通じて電気的に接続することでバイアス回路のインダクタンスを低減し、インピーダンスを低減する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、高周波増幅器のバイアス回路に関する。
【0002】
【従来の技術】
W−CDMA基地局用送信パワーアンプの設計において、メモリー効果の低減が非常に重要な課題となっている。これは、線形性に優れた増幅特性が求められるため、増幅器の歪み補償方式として例えばディジタルプリディストーション方式を使用した場合、メモリー効果により歪みのキャンセル量が制限されてしまうためである。メモリー効果とは、増幅器RF出力に重畳される歪み成分の振幅と位相が時間的に変化する現象と定義することができる。
一方、FETにW−CDMA変調波のような広帯域な信号を入力した場合、その最大周波数と最小周波数の信号間の差周波数成分が発生し、これが歪みの原因となる。例えば、W−CDMA変調波2波を、信号間隔5MHzでFETに入力した場合、最大周波数と最小周波数の差は約10MHzとなり、0〜10MHzの周波数帯域に、歪みのもととなる成分が発生する。ここで、FETのバイアス回路(主にドレイン側)のインピーダンス(振幅、位相の両者)に、〜10MHzの帯域において大きな周波数特性をもつ場合、メモリー効果は大きくなり、ディジタルプリディストーション方式により得られる歪みキャンセルの量は限られたものとなってしまう。従って、メモリー効果を低減するためには、〜数十MHzの低周波領域において、バイアス回路の周波数特性を低減するか、もしくは、インピーダンスを低減し、歪み発生のもととなる成分を抑圧する必要がある。本発明はメモリー効果の低減として、バイアス回路のインピーダンス低減に着目するものである。
従来、CDMA移動通信システムの送信電力増幅部におけるバイアス電流制御に関する技術は開示されている(例えば、特許文献1参照)。しかしながらこの開示技術は、バイアス回路のインピーダンス低減に関わるものではない。
【0003】
【特許文献1】
特開2002−176368号公報(第4−7頁、図2)
【0004】
【発明が解決しようとする課題】
従来の、ソース接地FET電力増幅器の回路図の一例を図6に示す。波線で囲ったFETのドレイン側バイアス回路を図7、また基板実装の構成を図8に示す。RF周波数(搬送波周波数)に対してλ/4の長さのストリップライン1、RF周波数に対して十分低インピーダンスであるバイパスコンデンサ2、〜数百MHzの周波数に対して十分低インピーダンスであるバイパスコンデンサ3、およびバイパスコンデンサ5、〜数百MHzのバイアス回路のインピーダンスに関して、その周波数特性をフラットにするための抵抗4、及び抵抗6によりバイアス回路は構成される。なお、基板の構造は、表面導体1/誘電体7/グランド導体8といった一般的なマイクロストリップ構造である。
【0005】
〜数十MHzという周波数領域において、バイアス回路のインピーダンスを低減するためには、バイアス回路のもつインダクタンスを低減する必要がある。インダクタンスを低減する手法として、従来はバイアスラインの幅を太くする、もしくは、バイアス回路を平面上に並列に配置して、バイアス回路のインピーダンスを低減する手法がとられていた。しかし、両者ともに実装スペースを広くとる必要があり、特にプッシュプル形状のFETを使用する場合、バイアス回路を平面上に並列に配置する手法では、1つのFETに対して、計4つのドレインバイアス回路を必要とすることになり、非常に広い実装面積を必要とすることになる。従って、狭い実装スペースに、かつ低周波領域において低インピーダンスのバイアス回路を形成するには、新しいバイアス回路構造が必要となる。
本発明は、このような従来の問題点に鑑みて成されたものであって、その目的とするところは、実装面積の増大を招くことなく高周波増幅器の変調周波数領域(〜数十MHz)における低インピーダンスのバイアス回路を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するために、本発明のバイアス回路は、高周波増幅器に設けるバイアス回路であって、高周波増幅器を実装する実装基板が、表面と裏面との間に位置する中間層を有し、中間層が、高周波増幅器に外部から与えるバイアス電源と高周波増幅器のバイアス印加点とを接続し表面に設けた導体パターンと同一形状でかつ電気的に接続した導体パターンを有することを特徴とする。
2つの導体パターンは、ビアホールによって接続されている。
高周波増幅器は、電界効果型トランジスタである。
バイアス印加点は、ドレイン端子である。
バイアス回路は、さらにバイアス回路が配設されることによって高周波増幅器の出力インピーダンスの周波数特性に与える変化を抑圧するための複数の電気的素子を備える。
電気的素子は、表面に配設される。
高周波増幅器は、広帯域符号分割多重接続(W−CDMA)通信基地局用送信出力増幅器である。
また、高周波増幅器は、バイポーラトランジスタでありバイアス印加点は、コレクタ端子である。
高周波増幅器は、複数の増幅素子によってプッシュプル型を構成し、バイアス回路は、複数の増幅素子に配設される。
【0007】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
本発明の低インピーダンスバイアス回路の構成を図1に、またその分解図を図2に示す。RF周波数(搬送波周波数)に対してλ/4の長さのストリップライン1、RF周波数に対して十分低インピーダンスであるバイパスコンデンサ2、〜数百MHzの周波数に対して十分低インピーダンスであるバイパスコンデンサ3、およびバイパスコンデンサ5、〜数百MHzのバイアス回路のインピーダンスに関して、その周波数特性をフラットにするための抵抗4、及び抵抗6によりバイアス回路は構成される。
本発明の特徴は、基板の表面導体とグランド導体8の間に、図2のように、表面導体に形成するバイアス回路パターン1と同一の形状の導体層9を有する。表面導体と導体層9とは、ビアホール10を通じて電気的に接続されている。
このような実装基板は、グリーンシート等の基板技術を用いて作製することができる。
【0008】
本発明の実施例の動作の説明を、従来のバイアス回路と対照しながら説明する。
W−CDMA変調波のような変調周波数帯域の広い信号をFETに入力する場合、メモリー効果を低減するため、バイアス回路のインピーダンスを〜数十MHzの周波数領域において低減する必要がある。バイアス回路のインピーダンスは、〜数十MHzの周波数領域においては、バイアスラインが持つインダクタンスによるものが支配的である。そのため、この周波数領域において、バイアス回路のインピーダンスを小さくするためには、バイアスラインのもつインダクタンスを小さくする必要がある。インダクタンスを小さくし、バイアス回路のインピーダンスを小さくする方法としては、前述のようにバイアスラインの幅を太くする、バイアス回路を平面的に並列に形成するなどといったことが従来から行われてきている。
【0009】
検証のため、この従来の2手法についてシミュレーションを実施した結果を図3及び図5に示す。図3は、図8に示した従来のバイアス回路において、バイアスラインの幅を通常の2mmと、2mmから4mmへと倍にした場合のインピーダンスの絶対値の変化をシミュレーションした結果である。ラインの幅を倍にすることによって、〜数百MHzにわたるインピーダンスが約30%低減されている。
また、図5は、図4に示すように、バイアス回路を並列に2つ形成した場合のインピーダンス変化をシミュレーションした結果である。この結果、〜数百MHzにわたってインピーダンスが約50%低減されている。
バイアスライン幅を倍加する、またはバイアス回路を基板面内に並列に2つ形成することはインピーダンスを低下させることに有効である。しかし、これらの手法においては、平面的に広い実装面積を必要とすることになる。特に、図4に示すバイアス回路を並列に2つ形成する手法においては、図5に示すようにバイアスライン2倍化よりインピーダンス低減の効果は大きいものの、図8のバイアス回路を1つ形成する構造と比較し、2倍以上の平面的な実装面積を必要とすることとなる。
【0010】
図1に示す本発明のバイアス回路構造によると、狭い実装面積で、かつ〜数十MHzの領域のインピーダンスを低減することが可能である。
まず、RF信号(搬送波)に対するバイアス回路の影響については、RF周波数に対して十分低インピーダンスであるバイパスコンデンサ2により、このコンデンサが実装されている地点のインピーダンスはRF周波数に対して短絡の条件に近い。ここからRF周波数(搬送波周波数)に対してλ/4の長さを有するストリップライン1を経由してRF信号ラインに接続されるため、RF信号ラインからはバイアス回路は、RF周波数に対してはオープンに見える。すなわち、RF周波数に対して、バイアス回路の影響は無い。
続いて、本発明箇所の〜数十MHzの低周波領域における動作を説明する。図2に示すように、導体層9には、表面導体に形成するバイアス回路パターンと同一形状の導体パターンが形成されている。また、表面のバイアス回路パターンと導体層9は、ビアホール10を通じて電気的に接続されているため、このバイアス回路は、図4に示すバイアス回路を平面的に並列に2つ形成したものと等価とみなすことができる。バイアス回路を並列に構成することによる、〜数十MHz領域におけるインピーダンスの低下はシミュレーション結果(図5)で示した通り効果が確認されている。従って、本発明の構造により、バイアス回路のインピーダンスを〜数十MHzの周波数領域において低減することが可能である。この効果に加えて更に、バイアス回路の平面的な実装面積を広くする必要が無いことが従来の方法に比べて優れている。
【0011】
なお、上記の本発明おける実施例として、主にW−CDMA基地局用送信パワーアンプを挙げているが、変調周波数帯域(〜数十MHz)におけるバイアス回路のインピーダンスを小さくする技術は、他の変調方式においても重要であり、W−CDMA変調波入力に限ったものではない。
また、本発明は、上記の実施例におけるFETのバイアス回路のみならず、増幅素子としてバイポーラトランジスタを使用した増幅器においてもコレクタのバイアス回路として適用することにより、同様の効果は期待できる。
また、実施例の説明では、増幅素子はプッシュプル構成ではなく、単一構成の場合を述べたが、プッシュプル構成であっても効果があり、実装面積の削減にたいしてはより有効である。
【0012】
【発明の効果】
以上説明したように本発明のバイアス回路は以下の効果を奏す。
第一の効果は、バイアス回路のインピーダンスを変調周波数帯域(〜数十MHz)において低減できることである。
第二の効果は、バイアス回路に要する実装面積を変える(広くする)必要がないことである。
【0013】
【図面の簡単な説明】
【図1】本発明の低インピーダンスバイアス回路の構成を示す図である。
【図2】図1の分解図を示す。
【図3】図8の従来のバイアス回路のインピーダンス周波数特性を示す図である。
【図4】図1の本発明の低インピーダンスバイアス回路の回路図を示す。
【図5】本発明と等価な低インピーダンスバイアス回路のインピーダンス周波数特性を示す図である。
【図6】ソース接地FET電力増幅回路の一例を示す図である。
【図7】従来のドレイン側バイアス回路の回路図を示す。
【図8】従来のドレイン側バイアス回路の構成を示す図である。
【符号の説明】
1 ストリップライン
2 バイパスコンデンサ
3 バイパスコンデンサ
4 抵抗
5 バイパスコンデンサ
6 抵抗
Claims (10)
- 高周波増幅器に設けるバイアス回路であって、
前記高周波増幅器を実装する実装基板が、表面と裏面との間に位置する中間層を有し、
前記中間層が、前記高周波増幅器に外部から与えるバイアス電源と前記高周波増幅器のバイアス印加点とを接続し前記表面に設けた導体パターンと同一形状でかつ電気的に接続した導体パターンを有する、
ことを特徴とするバイアス回路。 - 前記2つの導体パターンは、ビアホールによって接続されている、
ことを特徴とする請求項1に記載のバイアス回路。 - 前記高周波増幅器は、電界効果型トランジスタであり、
前記バイアス印加点は、ドレイン端子である、
ことを特徴とする請求項1に記載のバイアス回路。 - 前記バイアス回路は、さらに前記バイアス回路が配設されることによって前記高周波増幅器の出力インピーダンスの周波数特性に与える変化を抑圧するための複数の電気的素子を備える、
ことを特徴とする請求項1に記載のバイアス回路。 - 前記電気的素子は、前記表面に配設される、
ことを特徴とする請求項4に記載のバイアス回路。 - 前記高周波増幅器は、広帯域符号分割多重接続(W−CDMA)通信基地局用送信出力増幅器である、
ことを特徴とする請求項1に記載のバイアス回路。 - 前記高周波増幅器は、バイポーラトランジスタであり、
前記バイアス印加点は、コレクタ端子である、
ことを特徴とする請求項1に記載のバイアス回路。 - 前記バイアス回路は、さらに前記バイアス回路が配設されることによって前記高周波増幅器の出力インピーダンスの周波数特性に与える変化を抑圧するための複数の電気的素子を備える、
ことを特徴とする請求項7に記載のバイアス回路。 - 前記電気的素子は、前記表面に配設される、
ことを特徴とする請求項7に記載のバイアス回路。 - 前記高周波増幅器は、複数の増幅素子によってプッシュプル型を構成し、
前記バイアス回路は、前記複数の増幅素子に配設される、
ことを特徴とする請求項1に記載のバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143402A JP2004349933A (ja) | 2003-05-21 | 2003-05-21 | バイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143402A JP2004349933A (ja) | 2003-05-21 | 2003-05-21 | バイアス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349933A true JP2004349933A (ja) | 2004-12-09 |
Family
ID=33531200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143402A Pending JP2004349933A (ja) | 2003-05-21 | 2003-05-21 | バイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349933A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206545A (ja) * | 2009-03-03 | 2010-09-16 | Toshiba Corp | 高効率増幅器および増幅方法 |
JP2011151694A (ja) * | 2010-01-25 | 2011-08-04 | Sumitomo Electric Ind Ltd | 電子回路 |
-
2003
- 2003-05-21 JP JP2003143402A patent/JP2004349933A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206545A (ja) * | 2009-03-03 | 2010-09-16 | Toshiba Corp | 高効率増幅器および増幅方法 |
JP2011151694A (ja) * | 2010-01-25 | 2011-08-04 | Sumitomo Electric Ind Ltd | 電子回路 |
US8264279B2 (en) | 2010-01-25 | 2012-09-11 | Sumitomo Electric Industries, Ltd. | Electronic circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7385450B2 (en) | Bias circuit | |
JP3663397B2 (ja) | 高周波電力増幅器 | |
KR101058994B1 (ko) | 2단 마이크로웨이브 클래스 e 전력 증폭기 | |
EP2262107B1 (en) | Inverse class F amplifier and method | |
EP3782281B1 (en) | Radio frequency power amplifier with harmonic control circuit as well as method for manufacturing the same | |
CN106656069A (zh) | 一种应用于gsm射频功率放大器的多频输出匹配网络 | |
JPH11298263A (ja) | 高周波電力増幅回路及び高周波電力増幅モジュール | |
Park et al. | Broadband CMOS stacked RF power amplifier using reconfigurable interstage network for wideband envelope tracking | |
JP2009239882A (ja) | 高周波電力増幅器 | |
Asbeck et al. | Power amplifier approaches for high efficiency and linearity | |
Parveg et al. | A broadband, efficient, overdriven class-J RF power amplifier for burst mode operation | |
JP3665711B2 (ja) | 高周波増幅器および増幅素子 | |
CN113904627A (zh) | 基于相位可调的宽回退范围Doherty功率放大器 | |
CN110875722A (zh) | 高频放大器 | |
Zarghami et al. | A novel design methodology for extended continuous class-F power amplifiers in wireless applications | |
EP2273672B1 (en) | Low distortion amplifier and doherty amplifier using low distortion amplifier | |
JP2004349933A (ja) | バイアス回路 | |
JP4788506B2 (ja) | 増幅器 | |
WO2019127412A1 (en) | Harmonic control circuit apparatus and method for manufacturing the same | |
JPH03278701A (ja) | 高周波増幅器 | |
CN117713698A (zh) | 基于等效负电容的超宽回退Doherty功率放大器 | |
Shariatifar et al. | Design of high‐efficiency, multi‐octave hybrid continuous mode power amplifier with novel low‐pass filtering matching network | |
JP7039826B2 (ja) | ドハティ型増幅器 | |
CN115865002A (zh) | 一种基于相位控制的双宽带Doherty功率放大器 | |
Dong et al. | Modified elliptic response bandpass filtering integrated high‐efficiency GaN MMIC power amplifier at 24–28 GHz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
RD01 | Notification of change of attorney |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A977 | Report on retrieval |
Effective date: 20080811 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090324 Free format text: JAPANESE INTERMEDIATE CODE: A02 |