JPH11298263A - 高周波電力増幅回路及び高周波電力増幅モジュール - Google Patents

高周波電力増幅回路及び高周波電力増幅モジュール

Info

Publication number
JPH11298263A
JPH11298263A JP10099053A JP9905398A JPH11298263A JP H11298263 A JPH11298263 A JP H11298263A JP 10099053 A JP10099053 A JP 10099053A JP 9905398 A JP9905398 A JP 9905398A JP H11298263 A JPH11298263 A JP H11298263A
Authority
JP
Japan
Prior art keywords
frequency
circuit
impedance
gate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10099053A
Other languages
English (en)
Other versions
JP3668610B2 (ja
Inventor
Hitoshi Ebihara
均 海老原
Masaki Naganuma
正樹 長沼
Masanobu Kaneko
正信 金子
Fumitaka Iizuka
文隆 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP09905398A priority Critical patent/JP3668610B2/ja
Priority to DK99106877T priority patent/DK0949754T3/da
Priority to DE69920792T priority patent/DE69920792T2/de
Priority to EP99106877A priority patent/EP0949754B1/en
Priority to KR10-1999-0012264A priority patent/KR100527223B1/ko
Priority to US09/288,558 priority patent/US6249186B1/en
Publication of JPH11298263A publication Critical patent/JPH11298263A/ja
Priority to HK00100352A priority patent/HK1021594A1/xx
Application granted granted Critical
Publication of JP3668610B2 publication Critical patent/JP3668610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 歪みの発生を抑制して安定動作し、且つ小型
化できる高周波電力増幅回路及び高周波電力増幅モジュ
ールを提供する。 【解決手段】 増幅対象信号周波数において出力側イン
ピーダンスがＦＥＴ３１のゲート入力インピーダンスと
ほぼ同じ値を示し且つ少なくとも増幅対象周波数から増
幅対象信号周波数の２倍の周波数までの全周波数におい
て出力側インピーダンスがＦＥＴ３１のゲート入力イン
ピーダンスの２倍以下の値を示す出力側インピーダンス
・周波数特性を有する入力側整合回路３２によって入力
側前段回路とＦＥＴ３１のゲートとの間の整合をとる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロ波通信装
置などに用いる高周波電力増幅回路及び高周波電力増幅
モジュールに関するものである。
【０００２】
【従来の技術】近年、高周波を用いた通信技術が発達
し、高周波を用いた携帯用通信装置が急速に普及してき
ている。これに伴い、携帯用通信装置の小型化が望まれ
ている。
【０００３】従来、このような携帯用高周波通信装置の
高周波電力増幅部には、電界効果トランジスタ（以下、
ＦＥＴと称する）を用いた高周波電力増幅モジュールが
多く使用されている。
【０００４】上記高周波電力増幅モジュールは、例えば
１０ｍｍ×１０ｍｍ程度の面積のセラミック基板上に高
周波電力増幅回路を形成したモジュールとして製品化さ
れ、その回路例としては、図２に示すように、信号入力
端子２１とＦＥＴ２２のゲート間に設けられた入力側整
合回路２３、ＦＥＴ２２のドレインと出力端子２７との
間に設けられた出力側整合回路２４、及びＦＥＴ２２の
ドレインバイアス回路２５等を備えた高周波電力増幅回
路が一般的に用いられている。
【０００５】しかし、上記の高周波電力増幅回路では入
力信号の周波数成分と共にその高調波成分がＦＥＴ２２
のゲートに入力され、出力信号波形が歪んでしまい、動
作が安定しないという問題点があった。
【０００６】この問題を解決すべく、特開平９−１６２
６５７号公報に開示される高周波電力増幅回路では、次
の構成を付加することにより歪みに大きく影響している
入力信号周波数の第２高調波成分のみを短絡して歪みの
発生を抑えた高周波電力増幅回路を提案している。
【０００７】（１）ＦＥＴのゲートに、入力信号の波長
の約１／８の長さを有し、その一端が開放された伝送線
路接続する。
【０００８】（２）ＦＥＴのゲートに、入力信号の波長
の約１／４の長さを有し、その一端が高周波的に接地さ
れた伝送線路を接続する。
【０００９】（３）ＦＥＴのゲートに、インダクタとコ
ンデンサが直列に接続され、共振周波数が入力信号の約
２倍の直列共振回路の一端を接続し、且つ、他端を接地
する。
【００１０】（４）ＦＥＴのゲートに、一端が開放の第
１伝送線路及び第２伝送線路を接続し、前記第１伝送線
路又は第２伝送線路の一方の長さを入力信号の下限周波
数の波長の約１／８の長さとし、他方の長さを入力信号
の上限周波数の波長の約１／８の長さとする。
【００１１】（５）ＦＥＴのゲートに、一端が高周波的
に接地された第１伝送線路及び第２伝送線路を接続し、
前記第１伝送線路又は第２伝送線路の一方の長さを入力
信号の下限周波数の波長の約１／４の長さとし、他方の
長さを入力信号の上限周波数の波長の約１／４の長さと
する。
【００１２】（６）ＦＥＴのゲートに、インダクタとコ
ンデンサを直列に接続した第１直列共振回路及び第２直
列共振回路のそれぞれの一端を接続し、それぞれの他端
を接地し、且つ、前記第１直列共振回路又は第２直列共
振回路の一方の共振周波数を入力信号の下限周波数の約
２倍とし、他方の共振周波数を入力信号の上限周波数の
約２倍とする。
【００１３】
【発明が解決しようとする課題】しかしながら、前述し
た従来例の構成では、高周波電力増幅回路における歪み
を無くすための伝送線路或いは共振回路の形成におい
て、次のような問題点があった。
【００１４】（ａ）伝送線路の長さは少なくとも入力信
号波長の１／８の長さを必要とするため、高周波電力増
幅回路をモジュールとして構成する場合に、小型化の妨
げになる。
【００１５】例えば、入力信号の周波数が１ＧＨｚであ
るとすると、高周波電力増幅回路をアルミナ基板（ε＝
９．６）上に形成した場合、伝送線路の長さは約１２．
５ｍｍとなり、前述した従来例の基板上への形成が困難
になり小型化の要求に対応することができない。
【００１６】（ｂ）共振回路の共振周波数を入力信号周
波数の高調波のそれぞれに対応して設定する必要がある
ため、複数の高調波成分に適用するには複数の共振回路
を設けなければならない。さらに、高調波成分以外のノ
イズ成分に対しても個々に共振回路を設けなければなら
ないので、回路及び装置の小型化の妨げになる。
【００１７】本発明の目的は上記の問題点に鑑み、歪み
の発生を抑制して安定動作し、且つ小型化できる高周波
電力増幅回路及び高周波電力増幅モジュールを提供する
ことにある。
【００１８】
【課題を解決するための手段】本発明は上記の目的を達
成するために、電界効果トランジスタと、該電界効果ト
ランジスタのゲートと入力端子との間に介在して設けら
れ、該入力端子に接続される前段回路の出力インピーダ
ンスと前記電界効果トランジスタのゲート入力インピー
ダンスとの整合をとる整合回路とを備え、前記前段回路
から入力した所定周波数の増幅対象信号を増幅して出力
する高周波電力増幅回路において、前記増幅対象信号周
波数において出力側インピーダンスが前記電界効果トラ
ンジスタのゲート入力インピーダンスとほぼ同じ値を示
し且つ少なくとも前記増幅対象周波数から前記増幅対象
信号周波数の２倍の周波数までの全周波数において出力
側インピーダンスが前記ゲート入力インピーダンスの２
倍以下の値を示す出力側インピーダンス・周波数特性を
有する整合回路を設けた。
【００１９】該高周波電力増幅回路によれば、前段回路
から出力された増幅対象信号の周波数に対しては、前記
整合回路の入力側インピーダンスは前記前段回路の出力
インピーダンスにほぼ等しくなり且つ前記整合回路の出
力側インピーダンスは前記電界効果トランジスタのゲー
ト入力インピーダンスにほぼ等しくなるため、前記増幅
対象信号は整合のとれた状態で減衰等を生じることなく
前記ゲートに入力され、電界効果トランジスタによって
増幅されて出力される。
【００２０】一方、前記増幅対象周波数以外の前段回路
或いは整合回路において発生した第２高調波電流を含む
ノイズ電流は、前記増幅対象信号電流に比べて小さい電
流であることが常である。
【００２１】ここで、従来例における入力側整合回路で
はその出力側インピーダンスの周波数特性は図３に示す
ように、増幅対象信号周波数（ｆ0）ではゲート入力イ
ンピーダンス（ＺG）を示し周波数（ｆ）が増加するに
従って整合回路の出力側インピーダンス（Ｚout）も増
加する特性を有していた。
【００２２】この様な出力側インピーダンス・周波数特
性を有する入力側整合回路は、遮断周波数が特定できな
い、即ち急激に変化しないインピーダンス・周波数特性
を有する一種の低域通過型フィルタ回路である。
【００２３】従って、従来例の整合回路は、上記第２高
調波電流を含むノイズ電流に対しては、その出力側イン
ピーダンス（Ｚout）がゲート入力インピーダンス
（ＺG）の数倍以上となるので、第２高調波電流を含む
ノイズ電流が前記増幅対象信号電流に比べて小さい電流
であっても、このノイズ電流によって発生するゲート電
圧（＝ノイズ電流×出力側インピーダンス）が増幅対象
信号の電圧に対して無視できない大きさになってしまい
歪みが発生することになる。
【００２４】上記第２高調波を含むノイズ電流によって
発生するゲート電圧を低減若しくは除去するために、本
願発明者は、増幅対象信号周波数に対しては出力側イン
ピーダンス（Ｚout）がゲート入力インピーダンス
（ＺG）とほぼ同じ値を示し且つこれ以外の周波数に対
してはノイズ電流によって発生するゲート電圧ができる
限り低くなる様に低いインピーダンスを示す整合回路を
構成し、この整合回路によって前段回路と電界効果トラ
ンジスタのゲートとの間の整合をとる高周波電力増幅回
路を構成した。
【００２５】本願発明の高周波電力増幅回路における整
合回路は、前述した出力側インピーダンス・周波数特性
を有するものであれば、本願発明の目的を達成でき、理
想的な出力側インピーダンス・周波数特性は図４に示す
ように増幅対象信号周波数（ｆ0）ではゲート入力イン
ピーダンス（ＺG）を示し、これ以外の周波数ではゲー
ト入力インピーダンス（ＺG）よりも低い値、若しくは
ゲート直流バイアスを必要としないときにはインピーダ
ンス値が零となるものである。この他には、例えば、歪
みに大きな影響を与えるノイズ成分が第２高調波成分で
あることを考えると、図５乃至図７に示すように高域通
過型フィルタ或いは帯域通過型フィルタに似た出力側イ
ンピーダンス・周波数特性を有する整合回路であれば、
歪みの発生に大きく影響を与える増幅対象信号の第２高
調波成分によるゲート電圧の発生及び及び増幅対象信号
周波数より高い周波数のノイズ成分によるゲート電圧の
発生を低減或いは除去可能であり、本願発明の目的を達
成することができる。
【００２６】図５に示す整合回路の出力側インピーダン
ス・周波数特性は、増幅対象信号周波数（ｆ0）ではゲ
ート入力インピーダンス（ＺG）とほぼ同じインピーダ
ンス値を示し、増幅対象信号周波数（ｆ0）よりも低い
周波数では周波数の低下に伴って出力側インピーダンス
（Ｚout）が増加し、増幅対象信号周波数（ｆ0）よりも
高い周波数では周波数の増大に伴って出力側インピーダ
ンス（Ｚout）が低下するものである。
【００２７】また、図６に示す整合回路の出力側インピ
ーダンス・周波数特性は、増幅対象信号周波数（ｆ0）
ではゲート入力インピーダンス（ＺG）とほぼ同じイン
ピーダンス値を示し、増幅対象信号周波数（ｆ0）より
も低い周波数では周波数の低下に伴って出力側インピー
ダンス（Ｚout）が増加し、増幅対象信号周波数（ｆ0）
よりも高い周波数では周波数の増大に伴って出力側イン
ピーダンス（Ｚout）が低下した後、徐々に増加するも
のである。
【００２８】また、図７に示す整合回路の出力側インピ
ーダンス・周波数特性は、増幅対象信号周波数（ｆ0）
ではゲート入力インピーダンス（ＺG）とほぼ同じイン
ピーダンス値を示し、増幅対象信号周波数（ｆ0）より
も低い周波数では周波数の低下に伴って出力側インピー
ダンス（Ｚout）が増加し、増幅対象信号周波数（ｆ0）
よりも高い周波数では周波数の増大に伴って出力側イン
ピーダンス（Ｚout）が低下した後、高次関数的に増大
するものである。
【００２９】上記何れの特性においても、増幅対象信号
周波数（ｆ0）よりも大きく且つ増幅対象信号の第２高
調波の周波数以上の所定周波数までの全周波数において
は、前記整合回路の出力側インピーダンス（Ｚout）は
前記ゲート入力インピーダンス（ＺG）の２倍以下の値
となることが好ましい。これは上記のように第２高調波
を含むノイズ電流が増幅対象信号電流よりも小さいこと
を前提としたものであり、実験結果からも好適であると
判断した値である。
【００３０】上記の整合回路を有する高周波電力増幅回
路では、少なくとも増幅対象信号の第２高調波を含む上
記周波数帯におけるノイズ成分に対しては、前記整合回
路の出力側インピーダンス（Ｚout）は前記ゲート入力
インピーダンス（ＺG）の２倍以下の値を示すため、こ
れらのノイズ成分の電流によって発生するゲート電圧は
従来よりも大幅に低減或いは除去されるので、増幅対象
信号に重畳するノイズ成分が大幅に低減されて歪みの少
ない安定した電力増幅を行うことができる。さらに、ノ
イズ成分の増幅に対して消費する電力が従来に比べて低
減されるので、消費電力の削減或いは最大出力電力の増
大、及び増幅におけるドレイン効率の増大等の優れた効
果も発揮する。
【００３１】また、本願発明では、前記整合回路を、前
記入力端子と接地間に設けられた第１コンデンサと、前
記入力端子と前記電界効果トランジスタのゲートとの間
に設けられた第１インダクタと、前記ゲートと接地間に
設けられた第２インダクタとを有する回路構成とするこ
とにより、回路の簡略化、及びモジュールとして構成し
た場合の小型を可能とした。
【００３２】さらに、前記第２インダクタをストリップ
線路によって構成することにより、製造の容易性を図っ
た。
【００３３】また、前記電界効果トランジスタのゲート
を直流バイアスする必要がある場合には、前記第２イン
ダクタをコンデンサを介して接地することにより直流バ
イアス電流の短絡防止を図っている。
【００３４】また、特に整合回路を必要としない高周波
電力増幅回路としては、電界効果トランジスタと、該電
界効果トランジスタのゲートと接地との間に接続され、
少なくとも前記電界効果トランジスタのゲートに入力さ
れる増幅対象信号の周波数から該増幅対象信号周波数の
２倍の周波数までの周波数帯域において前記電界効果ト
ランジスタのゲート入力インピーダンスの２倍以下の大
きさの誘導性インピーダンスとなる誘導性インピーダン
ス回路を有する高周波電力増幅回路を構成した。
【００３５】この構成によっても前述したと同様に歪み
の発生に大きく影響を与える増幅対象信号の第２高調波
成分によるゲート電圧の発生及び及び増幅対象信号周波
数より高い周波数のノイズ成分によるゲート電圧の発生
を低減或いは除去可能であり、本願発明の目的を達成す
ることができる。
【００３６】さらに、前記誘導性インピーダンス回路の
インピーダンス・周波数特性を、前記増幅対象信号周波
数以上であり且つ前記増幅対象信号周波数の２倍の周波
数以下である周波数においてインピーダンス最小点を有
するものとすることにより、少なくとも増幅対象信号の
第２高調波を含む上記周波数帯におけるノイズ成分の電
流によって発生するゲート電圧は従来よりも大幅に低減
或いは除去されるので、増幅対象信号に重畳するノイズ
成分が大幅に低減されて歪みの少ない安定した電力増幅
を行うことができる。さらに、ノイズ成分の増幅に対し
て消費する電力が従来に比べて低減されるので、消費電
力の削減或いは最大出力電力の増大、及び増幅における
ドレイン効率の増大等の優れた効果も発揮する。
【００３７】また、上記のように誘導性インピーダンス
回路を設けた上で、猶且つ前段回路と電界効果トランジ
スタのゲートとの間のインピーダンス整合回路を設けて
も良いことは言うまでもない。この場合、インピーダン
ス整合回路に上記誘導性インピーダンス回路を含めたも
のをインピーダンス整合回路と称しても良いであろう。
【００３８】上記整合回路及び誘導性インピーダンス回
路の構成としては、当業者であれば四端子回路網或いは
フィルタ回路の設計技術等を用いて様々な回路構成を作
り出すことができるであろう。しかし、本願発明の説明
にあたりこれら可能な回路構成を全て挙げることは無意
味であると考え、当業者であれば本願発明を容易に理解
できる実施形態に関して以下に説明する。
【００３９】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図１は本発明の第１の実施形態の
高周波電力増幅モジュールを示す概略分解斜視図、図８
は第１の実施形態の高周波電力増幅回路を示す回路図で
ある。
【００４０】本実施形態においては、図示せぬ前段回路
から出力された周波数１ＧＨｚの高周波信号を増幅して
出力する高周波増幅回路を例として説明する。また、前
段回路の出力インピーダンスを５０Ωとする。
【００４１】図１において、１０は高周波電力増幅モジ
ュール（以下、電力増幅モジュールと称する）で、アル
ミナ（ε＝９．６）からなる第１及び第２セラミック基
板１１ａ，１１ｂを積層してなるセラミック多層回路基
板（以下、多層回路基板と称する）１１の上面に電界効
果トランジスタ（以下、ＦＥＴと称する）３１及び他の
電子部品を実装することにより構成されている。多層回
路基板１１の寸法は、約７．０ｍｍ×７．０ｍｍで厚さ
０．８ｍｍである。尚、アルミナ基板に代えて樹脂製の
基板を用いても良い。
【００４２】上層に設けられた第１セラミック基板１１
ａの上面には、電力増幅用のＦＥＴ３１がほぼ中央部に
実装されると共に、ＦＥＴ３１を境とした一方の側に入
力側整合回路３２が形成され、他方の側に出力側整合回
路３３が形成されている。
【００４３】さらに、第１セラミック基板１１ａの上面
に形成された導体配線パターン上にチップ部品（Ｃ、
Ｒ、Ｌ等）がマウンタ等を用いて実装されると共に、Ｆ
ＥＴ３１は半導体チップであるため、ワイヤーボンディ
ング或いはフリップチップ等で搭載されている。
【００４４】ここで、多層回路基板１１上の導体配線パ
ターンは銅（Ｃｕ）で形成されているが、銀（Ａｇ）、
銀パラジウム（ＡｇＰｄ）、或いは銀プラチナ（ＡｇＰ
ｔ）を用いて形成しても良い。
【００４５】一方、下層の第２セラミック基板１１ｂの
上面には、出力側整合回路３３の形成位置と重なる領域
内にドレインバイアス回路３４が形成され、装置外部か
らバイアス回路３４を介して通電することによりＦＥＴ
３１のドレインがバイアスされる。
【００４６】さらに、第２セラミック基板１１ｂの下
面、即ち多層回路基板１１の底面には、周縁部を除くほ
ぼ全面に接地導体１２が形成されている。
【００４７】これらの第１及び第２セラミック基板１１
ａ，１１ｂを積層することにより、ドレインバイアス回
路３４が内層に形成された多層回路基板１１が構成され
る。
【００４８】また、多層回路基板１１の側面には複数の
リードレス電極１３が設けられ、これらのリードレス電
極１３のそれぞれが、増幅対象となる高周波信号を入力
側整合回路３２に入力するための入力端子、ＦＥＴ３１
によって増幅され出力側整合回路３３によってインピー
ダンス整合された信号を外部に出力するための出力端
子、ドレインバイアス回路３４に電源を接続する電源端
子及び接地端子となり、親回路基板上への面実装に対応
した構造となっている。
【００４９】さらに、図中に記載してないが、多層回路
基板１１の上面は金属ケースによって覆われ、これによ
りシールドされている。
【００５０】また、図８の回路図に示すように、入力端
子３２ａに入力された増幅対象となる高周波信号は入力
側整合回路３２を介してＦＥＴ３１のゲートに入力され
る。
【００５１】入力側整合回路３２は、入力端子３２ａの
前段に接続される高周波信号源のインピーダンス、即ち
前段回路の出力インピーダンスとＦＥＴ３１のゲートの
入力インピーダンスとの整合をとる。また、ＦＥＴ３１
のソースは接地されている。
【００５２】３４ａはドレイン電源端子で、ドレインバ
イアス回路３４を介してＦＥＴ３１のドレインに接続さ
れている。
【００５３】また、３３ａはＦＥＴ３１によって増幅さ
れた信号の出力端子で、出力側整合回路３３を介してＦ
ＥＴ３１のドレインに接続されている。
【００５４】さらに、入力側整合回路３２は、第１コン
デンサ321、第１インダクタ322、第２インダクタ323か
ら構成され、第１コンデンサ321は入力端子３２ａと接
地間に接続され、第１インダクタ322は入力端子３２ａ
とＦＥＴ３１のゲート間に接続され、第２インダクタ32
3はＦＥＴ３１のゲートと接地間に接続されている。こ
こで、ＦＥＴ３１のゲート入力インピーダンス（ＺG）
は５Ωである。
【００５５】さらに、入力側整合回路３２は、増幅対象
信号の周波数（ｆ0＝１ＧＨｚ）においては、入力側イ
ンピーダンス（Ｚin）は５０Ωを示し、出力側インピー
ダンス（Ｚout）は５Ωを示すと共に、出力側インピー
ダンス（Ｚout）の周波数特性において、増幅対象信号
周波数（ｆ0＝１ＧＨｚ）から増幅対象信号周波数の２
倍の周波数（２ＧＨｚ）までの全周波数（増幅対象信号
周波数を除く）において出力側インピーダンス
（Ｚout）がＦＥＴ３１のゲート入力インピーダンス
（ＺG）の２倍以下の値、即ち１０Ω以下の値を示す。
【００５６】ここで、従来例の入力側整合回路及び本実
施形態における入力側整合回路３２の具体的な回路定数
を図９に、またこれらの回路定数に設定したときの整合
回路の出力側インピーダンス・周波数特性を図１０にそ
れぞれ示す。
【００５７】尚、実際に作成してある電力増幅モジュー
ル１０に対して測定装置のプローブ等を接続すると、高
周波信号を扱う回路なので、プローブによる浮遊容量及
びインダクタ等の影響が大きく現れて正確な測定ができ
ないので、図１０にはシミュレーションによって求めた
出力側インピーダンス・周波数特性を示している。
【００５８】従来例としては図１１に示すように第２イ
ンダクタ323を除いた構成、即ち第１コンデンサ321と第
１インダクタ322からなる整合回路とした。
【００５９】また、第１コンデンサ321のキャパシタン
ス値をＣ１、第１インダクタ322のインダクタンス値を
Ｌ１、第２インダクタ323のインダクタンス値をＬ２と
し、従来例においてはＣ１＝９．６ｐＦ、Ｌ１＝２．４
ｎＨとして増幅対象信号周波数（ｆ0＝１ＧＨｚ）にお
いて図示せぬ前段回路（出力インピーダンス５０Ω）と
ＦＥＴ３１のゲート（入力インピーダンス５Ω）との間
の整合をとった。
【００６０】また、本願実施形態の第１実施例において
はＣ１＝１８．０ｐＦ、Ｌ１＝１．０ｎＨ、Ｌ２＝０．
５ｎＨとし、第２実施例においてはＣ１＝１２．５ｐ
Ｆ、Ｌ１＝１．５ｎＨ、Ｌ２＝１．０ｎＨとし、第３実
施例においてはＣ１＝１０．０ｐＦ、Ｌ１＝２．０ｎ
Ｈ、Ｌ２＝２．０ｎＨとしてそれぞれ増幅対象信号周波
数（ｆ0＝１ＧＨｚ）において整合をとった。
【００６１】上記回路定数の従来例の整合回路は、図１
０のＺc曲線で示す出力側インピーダンス・周波数特性
を有していた。即ち、増幅対象信号周波数（ｆ0＝１Ｇ
Ｈｚ）では出力側インピーダンス（Ｚout）は５Ωであ
り、信号周波数（ｆ）が増加するに従って直線的に出力
側インピーダンス（Ｚout）が増加し、２ＧＨｚでは約
２２Ω、３ＧＨｚでは約４０Ωとなっている。
【００６２】これに対して、第１実施例の整合回路３２
は、図１０のＺe1曲線で示す出力側インピーダンス・周
波数特性を有している。即ち、増幅対象信号周波数（ｆ
0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５
Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）
が増加するに従って出力側インピーダンス（Ｚout）が
低下して、おおよそ１．２ＧＨｚで極小値（約１Ω）を
示し、この後、信号周波数が増加するに従ってほぼ直線
的に出力側インピーダンス（Ｚout）は増加し、２ＧＨ
ｚでは約３Ω、３ＧＨｚでは約６Ωとなっている。
【００６３】第２実施例の整合回路３２は、図１０のＺ
e2曲線で示す出力側インピーダンス・周波数特性を有し
ている。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）
では出力側インピーダンス（Ｚout）は５Ωであり、１
ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに
従って出力側インピーダンス（Ｚout）が低下して、お
およそ１．２ＧＨｚで極小値（約２Ω）を示し、この
後、信号周波数が増加するに従ってほぼ直線的に出力側
インピーダンス（Ｚout）は増加し、２ＧＨｚでは約６
Ω、３ＧＨｚでは約１１Ωとなっている。
【００６４】また、第３実施例の整合回路３２は、図１
０のＺe3曲線で示す出力側インピーダンス・周波数特性
を有している。即ち、増幅対象信号周波数（ｆ0＝１Ｇ
Ｈｚ）では出力側インピーダンス（Ｚout）は５Ωであ
り、１ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加
するに従って出力側インピーダンス（Ｚout）が低下し
て、おおよそ１．２ＧＨｚで極小値（約１Ω）を示し、
この後、信号周波数が増加するに従ってほぼ直線的に出
力側インピーダンス（Ｚout）は増加し、２ＧＨｚでは
約１０Ω、３ＧＨｚでは約１７Ωとなっている。
【００６５】次に、上記従来例の整合回路を有する電力
増幅モジュールと第１実施例の整合回路を有する電力増
幅モジュールのそれぞれに対して１ＧＨｚのｓｉｎ波信
号を入力して増幅させたときの出力信号波形を実測した
結果を図１２及び図１３に示す。
【００６６】図１２は、従来例の整合回路を用いたとき
の出力信号波形であり、周期１ｎｓ（１×１０-9秒）の
ｓｉｎ波であることを判別できないほど歪んだ信号波形
である。
【００６７】図１３は、第１実施例の整合回路を用いた
ときの出力信号波形であり、若干歪んではいるものの、
周期１ｎｓ（１×１０-9秒）のｓｉｎ波であることを十
分判別できる信号波形であり、従来例に比べて大幅に歪
みが低減されていることを確認できた。
【００６８】また、本実施形態の整合回路３２によれ
ば、上記第１乃至第３実施例からも推測できるように、
第１及び第２インダクタ322,323のインダクタンス値が
小さいほど所望の出力側インピーダンス・周波数特性を
実現できることから、これら第１及び第２インダクタ32
2,323をストリップ線路によって構成する場合には、そ
の長さを非常に短くすることができ、高周波電力増幅モ
ジュール１０の形状小型化及び高密度化を図る上でも十
分に実施できる回路構成である。例えば、アルミナ基板
（ε＝９．６）上に上記第１実施例の第２インダクタ32
3をストリップ線路によって形成した場合、その長さは
約３．２ｍｍであった。
【００６９】尚、上記構成の入力側整合回路３２では、
第１及び第２インダクタ322,323のインダクタンス値を
小さくするに伴って第１コンデンサ321の容量値が増加
するが、その容量値は１０〜数１０ｐＦ程度であり、チ
ップ状コンデンサを用いた場合もその大きさはほとんど
変化しない。
【００７０】前述したように本実施形態の電力増幅モジ
ュール１０によれば、前段回路から出力された増幅対象
信号の周波数（１ＧＨｚ）に対しては、入力側整合回路
３２の入力側インピーダンスは前記前段回路の出力イン
ピーダンスにほぼ等しくなり且つ整合回路３２の出力側
インピーダンスはＦＥＴ３１のゲート入力インピーダン
スにほぼ等しくなるため、増幅対象信号は整合のとれた
状態で減衰等を生じることなくＦＥＴ３１のゲートに入
力され、ＦＥＴ３１によって増幅されて出力される。
【００７１】さらに、入力側整合回路３２は、増幅対象
周波数から増幅対象信号の第２高調波の周波数までの全
周波数において出力側インピーダンス（Ｚout）がＦＥ
Ｔ３１のゲート入力インピーダンス（ＺG）の２倍以下
の値を示すので、少なくとも増幅対象信号の第２高調波
を含む上記周波数帯におけるノイズ成分の電流によって
発生するゲート電圧は従来よりも大幅に低減されるた
め、歪みの少ない電力増幅を行うことができる。さら
に、ノイズ成分の増幅に対して消費する電力が従来に比
べて低減されるので、消費電力の削減、最大出力電力の
増大、及び増幅におけるドレイン効率の増大等の優れた
効果も発揮する。
【００７２】本実施形態では、ＰＤＣ用高周波電力増幅
モジュールとして、形状７．０ｍｍ×７．０ｍｍ×２．
０ｍｍ（シールド用金属ケースを含む）で、体積０．１
ｃｃを実現し、出力電力１Ｗクラス、特性は最大出力電
力３２．５ｄＢｍ、ドレイン効率７２．７％を達成し、
小型で高性能を実現した。
【００７３】尚、前段回路との間に直流カット用のカッ
プリングコンデンサＣcを設け、ゲートバイアス回路３
５を必要とする場合には、図１４及び図１５に示す第２
の実施形態の構成とすればよい。即ち、回路構成におい
ては、図１４に示すようにゲートバイアス回路３５から
ＦＥＴ３１のゲートに供給される直流バイアス電流が、
入力側整合回路３２の第２インダクタ323によって短絡
されないように、第２インダクタ323と接地間に第２コ
ンデンサ324を設ければよい。この場合においても、入
力側整合回路３２の出力側インピーダンス・周波数特性
が前述と同様になるように回路定数を設定する必要があ
る。
【００７４】ここで、第２コンデンサ324はゲートバイ
アス用の直流成分が短絡されるのを防止するためのもの
であり、その容量は一般的に直流カット用として用いら
れている１００ｐＦで十分効果が得られた。
【００７５】次に、本発明の第３の実施形態を説明す
る。図１５は第３の実施形態の高周波電力増幅回路を示
す回路図である。図において前述した第１の実施形態と
同一構成部分は同一符号をもって表しその説明を省略す
る。ここで、モジュールの外観及び構成は前述した第１
の実施形態と同様であるので省略する。また、第１の実
施形態と第３の実施形態との相違点は、第１の実施形態
では従来例における入力側整合回路が低域通過型フィル
タであったものを工夫を凝らして改良し、出力側インピ
ーダンス・周波数特性を所望の特性となしたのに対し、
第３の実施形態では高域通過型フィルタからなる入力側
整合回路を改良してその出力側インピーダンス・周波数
特性を所望の特性となしたことにある。
【００７６】即ち、図１５に示すように、入力端子３６
ａに入力された増幅対象となる高周波信号は入力側整合
回路３６を介してＦＥＴ３１のゲートに入力される。
【００７７】入力側整合回路３６は、入力端子３６ａの
前段に接続される高周波信号源のインピーダンス、即ち
前段回路の出力インピーダンスとＦＥＴ３１のゲートの
入力インピーダンスとの整合をとる回路であり、第１コ
ンデンサ361、第１インダクタ362、第２インダクタ363
から構成され、第１コンデンサ321は入力端子３６ａと
ＦＥＴ３１のゲート間に接続され、第１インダクタ362
は入力端子３６ａと接地間に接続され、第２インダクタ
363はＦＥＴ３１のゲートと接地間に接続されている。
ここで、ＦＥＴ３１のゲート入力インピーダンス
（ＺG）は５Ωである。
【００７８】さらに、入力側整合回路３６は、増幅対象
信号の周波数（ｆ0＝１ＧＨｚ）においては、入力側イ
ンピーダンス（Ｚin）は５０Ωを示し、出力側インピー
ダンス（Ｚout）は５Ωを示すと共に、出力側インピー
ダンス（Ｚout）の周波数特性において、増幅対象信号
周波数（ｆ0＝１ＧＨｚ）から増幅対象信号周波数の２
倍の周波数（２ＧＨｚ）までの全周波数（増幅対象信号
周波数を除く）において出力側インピーダンス
（Ｚout）がＦＥＴ３１のゲート入力インピーダンス
（ＺG）の２倍以下の値、即ち１０Ω以下の値を示す。
【００７９】ここで、従来例及び比較例の入力側整合回
路並びに本実施形態における入力側整合回路３６の具体
的な回路定数を図１６に、またこれらの回路定数に設定
したときの整合回路の出力側インピーダンス・周波数特
性を図１７にそれぞれ示す。
【００８０】尚、実際に作成してある電力増幅モジュー
ル１０に対して測定装置のプローブ等を接続すると、高
周波信号を扱う回路なので、プローブによる浮遊容量及
びインダクタ等の影響が大きく現れて正確な測定ができ
ないので、図１７にはシミュレーションによって求めた
出力側インピーダンス・周波数特性を示している。
【００８１】従来例としては図１８に示すように第２イ
ンダクタ363を除いた構成、即ち第１コンデンサ361と第
１インダクタ362からなる整合回路とした。
【００８２】また、第１コンデンサ361のキャパシタン
ス値をＣ１、第１インダクタ362のインダクタンス値を
Ｌ１、第２インダクタ363のインダクタンス値をＬ２と
し、従来例においてはＣ１＝１０．２ｐＦ、Ｌ１＝２．
８ｎＨとして増幅対象信号周波数（ｆ0＝１ＧＨｚ）に
おいて図示せぬ前段回路（出力インピーダンス５０Ω）
とＦＥＴ３１のゲート（入力インピーダンス５Ω）との
間の整合をとった。
【００８３】また、本願実施形態の第１実施例において
はＣ１＝１５．５ｐＦ、Ｌ１＝１．３ｎＨ、Ｌ２＝０．
５ｎＨとし、第２実施例においてはＣ１＝１１．０ｐ
Ｆ、Ｌ１＝２．０ｎＨ、Ｌ２＝１．０ｎＨとしてそれぞ
れ増幅対象信号周波数（ｆ0＝１ＧＨｚ）において整合
をとった。
【００８４】さらに、比較例として本願実施形態と同様
の回路構成とし、回路定数のみを変えて、Ｃ１＝０．５
ｐＦ、Ｌ１＝２．５ｎＨ、Ｌ２＝２．０ｎＨとして増幅
対象信号周波数（ｆ0＝１ＧＨｚ）において整合をとっ
た。
【００８５】上記回路定数の従来例の整合回路は、図１
７のＺc1曲線で示す出力側インピーダンス・周波数特性
を有していた。即ち、増幅対象信号周波数（ｆ0＝１Ｇ
Ｈｚ）では出力側インピーダンス（Ｚout）は５Ωであ
り、信号周波数（ｆ）が増加するに従って直線的に出力
側インピーダンス（Ｚout）が増加し、２ＧＨｚでは約
２３Ω、３ＧＨｚでは約３３Ωとなっている。
【００８６】これに対して、第１実施例の整合回路３６
は、図１７のＺe1曲線で示す出力側インピーダンス・周
波数特性を有している。即ち、増幅対象信号周波数（ｆ
0＝１ＧＨｚ）では出力側インピーダンス（Ｚout）は５
Ωであり、１ＧＨｚ近傍の周波数では信号周波数（ｆ）
が増加するに従って出力側インピーダンス（Ｚout）が
低下して、おおよそ１．１ＧＨｚで極小値（約１．５
Ω）を示し、この後、信号周波数が増加するに従ってほ
ぼ直線的に出力側インピーダンス（Ｚout）は増加し、
２ＧＨｚでは約４Ω、３ＧＨｚでは約６Ωとなってい
る。
【００８７】第２実施例の整合回路３６は、図１７のＺ
e2曲線で示す出力側インピーダンス・周波数特性を有し
ている。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）
では出力側インピーダンス（Ｚout）は５Ωであり、１
ＧＨｚ近傍の周波数では信号周波数（ｆ）が増加するに
従って出力側インピーダンス（Ｚout）が低下して、お
およそ１．１ＧＨｚで極小値（約３．５Ω）を示し、こ
の後、信号周波数が増加するに従ってほぼ直線的に出力
側インピーダンス（Ｚout）は増加し、２ＧＨｚでは約
７．５Ω、３ＧＨｚでは約１２Ωとなっている。
【００８８】また、比較例の整合回路は、図１７のＺc2
曲線で示す出力側インピーダンス・周波数特性を有して
いる。即ち、増幅対象信号周波数（ｆ0＝１ＧＨｚ）で
は出力側インピーダンス（Ｚout）は５Ωであり、１Ｇ
Ｈｚ近傍の周波数では信号周波数（ｆ）が増加しても出
力側インピーダンス（Ｚout）はほぼ一定値を保ち、お
およそ１．２ＧＨｚ付近から信号周波数が増加するに従
ってほぼ直線的に出力側インピーダンス（Ｚout）は増
加し、２ＧＨｚでは約１２Ω、３ＧＨｚでは約１９Ωと
なっている。
【００８９】上記実施例の整合回路を有する電力増幅モ
ジュールのそれぞれに対して１ＧＨｚのｓｉｎ波信号を
入力して増幅させたときも、第１の実施形態と同様に、
その出力信号波形は若干歪んではいるものの、周期１ｎ
ｓ（１×１０-9秒）のｓｉｎ波であることを十分判別で
きる信号波形であり、従来例に比べて大幅に歪みが低減
されていることを確認できた。
【００９０】また、第３の実施形態の整合回路３６によ
っても、上記比較例、第１及び第２実施例からも推測で
きるように、第１及び第２インダクタ362,363のインダ
クタンス値が小さいほど所望の出力側インピーダンス・
周波数特性を実現できることから、これら第１及び第２
インダクタ362,363をストリップ線路によって構成する
場合には、その長さを非常に短くすることができ、高周
波電力増幅モジュール１０の形状小型化及び高密度化を
図る上でも十分に実施できる回路構成である。例えば、
アルミナ基板（ε＝９．６）上に上記第１実施例の第２
インダクタ363をストリップ線路によって形成した場
合、その長さは約３．２ｍｍであった。
【００９１】尚、上記構成の入力側整合回路３６では、
第１及び第２インダクタ362,363のインダクタンス値を
小さくするに伴って第１コンデンサ361の容量値が増加
するが、その容量値は１０〜数１０ｐＦ程度であり、チ
ップ状コンデンサを用いた場合もその大きさはほとんど
変化しない。
【００９２】前述したように本実施形態の電力増幅モジ
ュール１０によれば、前段回路から出力された増幅対象
信号の周波数（１ＧＨｚ）に対しては、入力側整合回路
３６の入力側インピーダンスは前記前段回路の出力イン
ピーダンスにほぼ等しくなり且つ整合回路３６の出力側
インピーダンスはＦＥＴ３１のゲート入力インピーダン
スにほぼ等しくなるため、増幅対象信号は整合のとれた
状態で減衰等を生じることなくＦＥＴ３１のゲートに入
力され、ＦＥＴ３１によって増幅されて出力される。
【００９３】さらに、入力側整合回路３６は、増幅対象
周波数から増幅対象信号の第２高調波の周波数までの全
周波数において出力側インピーダンス（Ｚout）がＦＥ
Ｔ３１のゲート入力インピーダンス（ＺG）の２倍以下
の値を示すので、少なくとも増幅対象信号の第２高調波
を含む上記周波数帯におけるノイズ成分の電流によって
発生するゲート電圧は従来よりも大幅に低減されるた
め、歪みの少ない電力増幅を行うことができる。さら
に、ノイズ成分の増幅に対して消費する電力が従来に比
べて低減されるので、消費電力の削減、最大出力電力の
増大、及び増幅におけるドレイン効率の増大等の優れた
効果も発揮する。
【００９４】また、前段回路との間に直流カット用のカ
ップリングコンデンサを設け、ゲートバイアス回路を必
要とする場合には、第１の実施形態で説明したと同様
に、ゲートバイアス回路からＦＥＴ３１のゲートに供給
される直流バイアス電流が、入力側整合回路３６の第２
インダクタ363によって短絡されないように、第２イン
ダクタ363と接地間に第２コンデンサを設ければよい。
この場合においても、入力側整合回路３６の出力側イン
ピーダンス・周波数特性が前述と同様になるように回路
定数を設定する必要がある。
【００９５】尚、前述した第１及び第２の実施形態にお
いて、電力増幅モジュール１０の構成としては、図１９
に示すように、第１セラミック基板１１ａ上の入力側整
合回路３２の形成領域に重なるように第２セラミック基
板１１ｂ上にゲートバイアス回路３５を形成することが
好ましい。
【００９６】また、図２０に示すように、ＦＥＴを２段
構成にして、効率アップを図る場合にも、２つのＦＥＴ
３１ａ，３１Ｂ間の整合回路３７に上記入力側整合回路
３２の理論を応用することができる。
【００９７】また、入力側整合回路を必要としない場合
には、図２１に示すように、入力端子４１とＦＥＴ３１
のゲートを直接接続し、ＦＥＴ３１のゲートと接地との
間に、前述したようなインピーダンス特性を有する誘導
性インピーダンス回路を接続しても同様の効果を得るこ
とができる。ここで、誘導性インピーダンス回路４２の
インピーダンス・周波数特性は、ＦＥＴ３１のゲートに
入力される増幅対象信号の周波数を除いた少なくとも増
幅対象信号周波数からその第２高調波の周波数までの周
波数帯域においてＦＥＴ３１のゲート入力インピーダン
スの２倍以下の大きさとなることが好ましい。さらに、
その特性において、増幅対象信号周波数とその第２高調
波の周波数との間にインピーダンス最小点をもつように
すれば、ノイズ除去効果をさらに高めることができる。
【００９８】また、図２１に示すように誘導性インピー
ダンス回路を設けたものに対して、図２２に示すよう
に、さらに入力端子４１とＦＥＴ３１のゲート間のイン
ピーダンス整合回路４３を設けても良い。この場合、誘
導性インピーダンス回路４２とインピーダンス整合回路
４３を合わせて整合回路４４と称しても良い。
【００９９】上記従来の技術、課題を解決するための手
段及び発明の実施の形態の記載は、本願発明内容を当業
者に説明する上で、必要にして十分であるものと考え
る。また、本願発明が上記実施形態の構成のみに限定さ
れないことは言うまでもないことである。
【０１００】
【発明の効果】以上説明したように本発明の請求項１記
載の高周波電力増幅回路によれば、少なくとも増幅対象
信号よりも高い周波数であり且つ前記増幅対象信号周波
数から第２高調波までの周波数帯（増幅対象信号周波数
を除く）におけるノイズ成分に対しては、整合回路の出
力側インピーダンスが電界効果トランジスタのゲート入
力インピーダンスの２倍以下の値を示すため、これらの
ノイズ成分の電流によって発生するゲート電圧は従来よ
りも大幅に低減或いは除去されるので、増幅対象信号に
重畳するノイズ成分が大幅に低減されて歪みの少ない安
定した電力増幅を行うことができる。さらに、ノイズ成
分の増幅に対して消費する電力が従来に比べて低減され
るので、消費電力の削減或いは最大出力電力の増大、及
び増幅におけるドレイン効率の増大等の優れた効果も発
揮する。
【０１０１】また、請求項２記載の高周波電力増幅回路
によれば、上記請求項１記載の効果に加えて、必要最小
限の回路素子によって前記整合回路が構成されるので、
回路の簡略化及び小型化を図ることができる。
【０１０２】また、請求項３記載の高周波電力増幅回路
によれば、上記請求項１、２記載の効果に加えて、前記
電界効果トランジスタのゲートを直流バイアスする必要
がある場合にも、同様の効果を発揮させながら直流バイ
アスの短絡を防止することができる。
【０１０３】また、請求項４記載の高周波電力増幅モジ
ュールによれば、少なくとも増幅対象信号よりも高い周
波数であり且つ前記増幅対象信号周波数から第２高調波
までの周波数帯（増幅対象信号周波数を除く）における
ノイズ成分に対しては、整合回路の出力側インピーダン
スが電界効果トランジスタのゲート入力インピーダンス
の２倍以下の値を示すため、これらのノイズ成分の電流
によって発生するゲート電圧は従来よりも大幅に低減或
いは除去されるので、増幅対象信号に重畳するノイズ成
分が大幅に低減されて歪みの少ない安定した電力増幅を
行うことができる。また、必要最小限の回路素子によっ
て前記整合回路が構成されるので、モジュールの小型化
を図ることができる。さらに、ノイズ成分の増幅に対し
て消費する電力が従来に比べて低減されるので、消費電
力の削減或いは最大出力電力の増大、及び増幅における
ドレイン効率の増大等の優れた効果も発揮する。
【０１０４】また、請求項５記載の高周波電力増幅モジ
ュールによれば、請求項４記載の効果に加えて、前記整
合回路を構成する第１及び第２インダクタがストリップ
線路によって構成されることにより、製造の容易性を向
上させることができる。
【０１０５】また、請求項６記載の高周波電力増幅モジ
ュールによれば、上記請求項４記載の効果に加えて、前
記電界効果トランジスタのゲートを直流バイアスする必
要がある場合にも、同様の効果を発揮させながら直流バ
イアスの短絡を防止することができるという効果を発揮
する。
【０１０６】また、請求項７記載の高周波電力増幅回路
によれば、少なくとも増幅対象信号周波数から該増幅対
象信号周波数の第２高調波までの周波数帯（増幅対象信
号周波数を除く）におけるノイズ成分に対しては、誘導
性インピーダンス回路の誘導性インピーダンスが電界効
果トランジスタのゲート入力インピーダンスの２倍以下
の値を示すため、これらのノイズ成分の電流によって発
生するゲート電圧は従来よりも大幅に低減或いは除去さ
れるので、増幅対象信号に重畳するノイズ成分が大幅に
低減されて歪みの少ない安定した電力増幅を行うことが
できる。さらに、ノイズ成分の増幅に対して消費する電
力が従来に比べて低減されるので、消費電力の削減或い
は最大出力電力の増大、及び増幅におけるドレイン効率
の増大等の優れた効果も発揮する。
【０１０７】また、請求項８記載の高周波電力増幅回路
によれば、上記請求項７記載の効果に加えて、増幅対象
信号周波数以上であり且つ増幅対象信号周波数の２倍の
周波数以下である周波数においてインピーダンス最小点
が存在するため、該増幅対象信号周波数以上増幅対象信
号周波数の２倍の周波数以下である任意の周波数におけ
るノイズ成分を有効に低減或いは除去することができ
る。
【０１０８】また、請求項９記載の高周波電力増幅回路
によれば、上記請求項７，８記載の効果に加えて、イン
ピーダンス整合回路によって、前段回路の出力インピー
ダンスと電界効果トランジスタのゲート入力インピーダ
ンスと整合をとることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の高周波電力増幅モジ
ュールを示す概略分解斜視図
【図２】従来例の高周波電力増幅回路を示す回路図
【図３】従来例における入力側整合回路の出力インピー
ダンス・周波数特性を示す図
【図４】本発明の高周波電力増幅回路における整合回路
の理想的な出力側インピーダンス・周波数特性を示す図
【図５】本発明の高周波電力増幅回路における整合回路
の出力側インピーダンス・周波数特性の他の例を示す図
【図６】本発明の高周波電力増幅回路における整合回路
の出力側インピーダンス・周波数特性の他の例を示す図
【図７】本発明の高周波電力増幅回路における整合回路
の出力側インピーダンス・周波数特性の他の例を示す図
【図８】本発明の第１の実施形態の高周波電力増幅回路
を示す回路図
【図９】従来例における入力側整合回路及び本発明の第
１の実施形態における入力側整合回路の具体的な回路定
数を示す図
【図１０】従来例における入力側整合回路及び本発明の
第１の実施形態における入力側整合回路の出力側インピ
ーダンス・周波数特性を示す図
【図１１】従来例の入力側整合回路を示す回路図
【図１２】従来例の入力側整合回路を備えた高周波電力
増幅モジュールの出力波形を示す図
【図１３】本発明の入力側整合回路を備えた高周波電力
増幅モジュールの出力波形を示す図
【図１４】本発明の第２の実施形態の高周波電力増幅回
路を示す回路図
【図１５】本発明の第３の実施形態の高周波電力増幅回
路を示す回路図
【図１６】従来例及び比較例における入力側整合回路並
びに本発明の第３の実施形態における入力側整合回路の
具体的な回路定数を示す図
【図１７】従来例及び比較例における入力側整合回路並
びに本発明の第３の実施形態における入力側整合回路の
出力側インピーダンス・周波数特性を示す図
【図１８】従来例の入力側整合回路を示す回路図
【図１９】本発明の他の実施形態の高周波電力増幅モジ
ュールを示す概略分解斜視図
【図２０】本発明の他の実施形態の高周波電力増幅回路
を示す回路図
【図２１】本発明の他の実施形態の高周波電力増幅回路
を示す回路図
【図２２】本発明の他の実施形態の高周波電力増幅回路
を示す回路図
【符号の説明】
１０…高周波電力増幅モジュール、１１…セラミック多
層回路基板、１１ａ…第１セラミック基板、１１ｂ…第
２セラミック基板、１２…接地導体、１３…リードレス
電極、３１…電界効果トランジスタ（ＦＥＴ）、３２…
入力側整合回路、３２ａ…入力端子、321…第１コンデ
ンサ、322…第１インダクタ、323…第２インダクタ、32
4…第２コンデンサ、３３…出力側整合回路、３３ａ…
出力端子、３４…ドレインバイアス回路、３４ａ…ドレ
イン電源端子、３５…ゲートバイアス回路、３６…入力
側整合回路、３６ａ…入力端子、361…第１コンデン
サ、362…第１インダクタ、363…第２インダクタ、３７
…整合回路、４１…入力端子、４２…誘導性インピーダ
ンス回路、４３…インピーダンス整合回路、４４…整合
回路、Ｃc…カップリングコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 文隆 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタと、該電界効果ト
    ランジスタのゲートと入力端子との間に介在して設けら
    れ、該入力端子に接続される前段回路の出力インピーダ
    ンスと前記電界効果トランジスタのゲート入力インピー
    ダンスとの整合をとる整合回路とを備え、前記前段回路
    から入力した所定周波数の増幅対象信号を増幅して出力
    する高周波電力増幅回路において、 前記整合回路は、前記増幅対象信号周波数において出力
    側インピーダンスが前記電界効果トランジスタのゲート
    入力インピーダンスとほぼ同じ値を示し且つ少なくとも
    前記増幅対象信号周波数から前記増幅対象信号周波数の
    ２倍の周波数までの全周波数において出力側インピーダ
    ンスが前記ゲート入力インピーダンスの２倍以下の値を
    示す出力側インピーダンス・周波数特性を有することを
    特徴とする高周波電力増幅回路。
  2. 【請求項２】 前記整合回路は、前記入力端子と接地間
    に設けられた第１コンデンサと、前記入力端子と前記電
    界効果トランジスタのゲート間とのに設けられた第１イ
    ンダクタと、前記ゲートと接地間に設けられた第２イン
    ダクタとを有することを特徴とする請求項１記載の高周
    波電力増幅回路。
  3. 【請求項３】 前記電界効果トランジスタのゲートを直
    流バイアスするゲートバイアス回路を備えると共に、前
    記ゲートバイアス電流の短絡防止用のコンデンサを前記
    第２インダクタと接地間に設けたことを特徴とする請求
    項２記載の高周波電力増幅回路。
  4. 【請求項４】 電界効果トランジスタと、該電界効果ト
    ランジスタのゲートと入力端子との間に介在して設けら
    れ、該入力端子に接続される前段回路の出力インピーダ
    ンスと前記電界効果トランジスタのゲート入力インピー
    ダンスとの整合をとる整合回路とを有する高周波電力増
    幅回路が基板上に形成されると共に、前記基板を親回路
    基板に実装するための外部接続端子を備え、前記前段回
    路から入力した所定周波数の増幅対象信号を増幅して出
    力する高周波電力増幅モジュールにおいて、 前記整合回路は、前記入力端子と接地間に設けられた第
    １コンデンサと、前記入力端子と前記電界効果トランジ
    スタのゲート間とのに設けられた第１インダクタと、前
    記ゲートと接地間に設けられた第２インダクタとを有す
    ると共に、前記増幅対象信号周波数において出力側イン
    ピーダンスが前記電界効果トランジスタのゲート入力イ
    ンピーダンスとほぼ同じ値を示し且つ少なくとも前記増
    幅対象信号周波数から前記増幅対象信号周波数の２倍の
    周波数までの全周波数において出力側インピーダンスが
    前記ゲート入力インピーダンスの２倍以下の値を示す出
    力側インピーダンス・周波数特性を有することを特徴と
    する高周波電力増幅モジュール。
  5. 【請求項５】 前記第１或いは第２インダクタのうちの
    少なくとも一方がストリップ線路からなることを特徴と
    する請求項４記載の高周波電力増幅モジュール。
  6. 【請求項６】 前記電界効果トランジスタのゲートを直
    流バイアスするゲートバイアス回路を備えると共に、前
    記ゲートバイアス電流の短絡防止用のコンデンサを前記
    第２インダクタと接地間に設けたことを特徴とする請求
    項４記載の高周波電力増幅モジュール。
  7. 【請求項７】 電界効果トランジスタと、該電界効果ト
    ランジスタのゲートと接地との間に接続され、前記電界
    効果トランジスタのゲートに入力される増幅対象信号の
    周波数を除いた少なくとも該増幅対象信号周波数から該
    増幅対象信号周波数の２倍の周波数までの周波数帯域に
    おいて前記電界効果トランジスタのゲート入力インピー
    ダンスの２倍以下の大きさの誘導性インピーダンスとな
    る誘導性インピーダンス回路を有することを特徴とする
    高周波電力増幅回路。
  8. 【請求項８】 前記誘導性インピーダンス回路は、前記
    増幅対象信号周波数以上であり且つ前記増幅対象信号周
    波数の２倍の周波数以下である周波数においてインピー
    ダンス最小点を有することを特徴とする請求項７記載の
    高周波電力増幅回路。
  9. 【請求項９】 前記増幅対象信号が入力される入力端子
    と前記電界効果トランジスタのゲートとの間に接続され
    たインピーダンス整合回路を有することを特徴とする請
    求項７又は８記載の高周波電力増幅回路。
JP09905398A 1998-04-10 1998-04-10 高周波電力増幅回路 Expired - Fee Related JP3668610B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09905398A JP3668610B2 (ja) 1998-04-10 1998-04-10 高周波電力増幅回路
DE69920792T DE69920792T2 (de) 1998-04-10 1999-04-07 Hochfrequenz-Leistungsverstärkerschaltung und Hochfrequenz-Leistungsverstärkermodul
EP99106877A EP0949754B1 (en) 1998-04-10 1999-04-07 High-frequency power amplifier circuit and high-frequency power amplifier module
DK99106877T DK0949754T3 (da) 1998-04-10 1999-04-07 Höjfrekvent effektforstærkerkredslöb og höjfrekvent effektforstærkermodul
KR10-1999-0012264A KR100527223B1 (ko) 1998-04-10 1999-04-08 고주파 전력 증폭 회로 및 고주파 전력 증폭 모듈
US09/288,558 US6249186B1 (en) 1998-04-10 1999-04-09 High-frequency power amplifier circuit and high-frequency power amplifier module
HK00100352A HK1021594A1 (en) 1998-04-10 2000-01-20 High-frequency power amplifier circuit and high-frequency power amplifier module.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09905398A JP3668610B2 (ja) 1998-04-10 1998-04-10 高周波電力増幅回路

Publications (2)

Publication Number Publication Date
JPH11298263A true JPH11298263A (ja) 1999-10-29
JP3668610B2 JP3668610B2 (ja) 2005-07-06

Family

ID=14236887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09905398A Expired - Fee Related JP3668610B2 (ja) 1998-04-10 1998-04-10 高周波電力増幅回路

Country Status (7)

Country Link
US (1) US6249186B1 (ja)
EP (1) EP0949754B1 (ja)
JP (1) JP3668610B2 (ja)
KR (1) KR100527223B1 (ja)
DE (1) DE69920792T2 (ja)
DK (1) DK0949754T3 (ja)
HK (1) HK1021594A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531060A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674337B2 (en) * 2000-03-28 2004-01-06 California Institute Of Technology Concurrent multi-band low noise amplifier architecture
US6798313B2 (en) 2001-06-04 2004-09-28 U.S. Monolithics, L.L.C. Monolithic microwave integrated circuit with bondwire and landing zone bias
DE10161743B4 (de) 2001-12-15 2004-08-05 Hüttinger Elektronik GmbH & Co. KG Hochfrequenzanregungsanordnung
US6670850B1 (en) * 2002-06-13 2003-12-30 Linear Technology Corp. Ultra-wideband constant gain CMOS amplifier
US7064611B2 (en) * 2003-04-12 2006-06-20 Chung-Shan Institute Of Science And Technology IDSS RF amplifier
JP4253324B2 (ja) * 2003-06-10 2009-04-08 株式会社東芝 高周波電力増幅器モジュール
US20070003582A1 (en) * 2003-11-25 2007-01-04 Heng Madalene C Medicine for the treatment of acne and for reversing the signs of age and sun damage and method for using same
US7265630B2 (en) * 2003-12-09 2007-09-04 International Business Machines Corporation Millimeter-wave unilateral low-noise amplifier
US20060038632A1 (en) * 2004-08-20 2006-02-23 Dow-Chih Niu Series-parallel resonant matching circuit and broadband amplifier thereof
US8150643B1 (en) 2004-12-21 2012-04-03 Battelle Energy Alliance, Llc Method of detecting system function by measuring frequency response
US8868363B2 (en) * 2009-06-11 2014-10-21 Battelle Energy Alliance, Llc Method of estimating pulse response using an impedance spectrum
US9851414B2 (en) 2004-12-21 2017-12-26 Battelle Energy Alliance, Llc Energy storage cell impedance measuring apparatus, methods and related systems
US8352204B2 (en) * 2004-12-21 2013-01-08 Battelle Energy Alliance, Llc Method of detecting system function by measuring frequency response
JP2007150419A (ja) * 2005-11-24 2007-06-14 Mitsubishi Electric Corp 電力増幅器
US10379168B2 (en) 2007-07-05 2019-08-13 Battelle Energy Alliance, Llc Apparatuses and methods for testing electrochemical cells by measuring frequency response
WO2011140131A1 (en) 2010-05-03 2011-11-10 Battelle Energy Alliance, Llc Crosstalk compensation in analysis of energy storage devices
JP5541114B2 (ja) * 2010-11-25 2014-07-09 三菱電機株式会社 電力増幅器とそれを用いたｍｍｉｃ
US8963645B1 (en) 2011-04-08 2015-02-24 Lockheed Martin Corporation Integrated-circuit amplifier with low temperature rise
US8466747B1 (en) * 2011-04-08 2013-06-18 Lockheed Martin Corporation Integrated-circuit amplifier with low temperature rise
US9035702B2 (en) * 2012-03-08 2015-05-19 Kabushiki Kaisha Toshiba Microwave semiconductor amplifier
CN103929132B (zh) * 2014-04-24 2016-12-07 成都锦江电子系统工程有限公司 基于带状线方式的小型大功率微波放大模块
US10345384B2 (en) 2016-03-03 2019-07-09 Battelle Energy Alliance, Llc Device, system, and method for measuring internal impedance of a test battery using frequency response
US10656233B2 (en) 2016-04-25 2020-05-19 Dynexus Technology, Inc. Method of calibrating impedance measurements of a battery
US11054481B2 (en) 2019-03-19 2021-07-06 Battelle Energy Alliance, Llc Multispectral impedance determination under dynamic load conditions
US11979117B2 (en) 2019-03-25 2024-05-07 Mitsubishi Electric Corporation High frequency semiconductor amplifier
US12000902B2 (en) 2019-05-02 2024-06-04 Dynexus Technology, Inc. Multispectral impedance determination under dynamic load conditions
US11422102B2 (en) 2020-01-10 2022-08-23 Dynexus Technology, Inc. Multispectral impedance measurements across strings of interconnected cells
US11519969B2 (en) 2020-01-29 2022-12-06 Dynexus Technology, Inc. Cross spectral impedance assessment for cell qualification
US11757419B2 (en) * 2020-02-25 2023-09-12 Smarter Microelectronics (Guang Zhou) Co., Ltd. Radio frequency power amplifier circuit and gain control method
US20220393650A1 (en) * 2021-06-02 2022-12-08 Psemi Corporation Wideband Multi Gain LNA Architecture
JP2023053462A (ja) * 2021-10-01 2023-04-13 住友電気工業株式会社 高周波回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973214A (en) * 1975-01-20 1976-08-03 Alpha Engineering Corporation Circuit to achieve low noise figure
US4342967A (en) * 1980-05-01 1982-08-03 Gte Laboratories Incorporated High voltage, high frequency amplifier
JPH02130008A (ja) * 1988-11-09 1990-05-18 Toshiba Corp 高周波電力増幅回路
JPH0732335B2 (ja) * 1990-11-16 1995-04-10 日本電信電話株式会社 高周波増幅器
US5202649A (en) * 1991-03-20 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit device having impedance matching
US5111157A (en) * 1991-05-01 1992-05-05 General Electric Company Power amplifier for broad band operation at frequencies above one ghz and at decade watt power levels
JPH05299944A (ja) * 1991-05-30 1993-11-12 Nec Corp Ｒｆ電力増幅器
JP2643662B2 (ja) * 1991-07-08 1997-08-20 三菱電機株式会社 高出力電界効果トランジスタ増幅器
US5276406A (en) * 1992-02-13 1994-01-04 Trontech, Inc. Low noise wide dynamic range amplifiers
JPH05315855A (ja) 1992-05-07 1993-11-26 Nec Corp 高周波電力増幅器
EP0600548B1 (en) * 1992-12-03 1998-11-04 Philips Electronics Uk Limited Compact cascadable microwave amplifier circuits
US5339047A (en) * 1993-02-18 1994-08-16 The United States Of America As Represented By The Secretary Of The Army X-band bipolar junction transistor amplifier
JPH07202585A (ja) 1993-12-28 1995-08-04 Nec Corp 高周波電力増幅回路
US5546049A (en) * 1995-03-31 1996-08-13 Hughes Aircraft Company Frequency scalable pre-matched transistor
JP3515854B2 (ja) * 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
JPH09199956A (ja) 1995-10-13 1997-07-31 Matsushita Electron Corp 高周波電力増幅器
JPH09162657A (ja) 1995-12-12 1997-06-20 Toshiba Corp マイクロ波電力増幅回路
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JPH1056341A (ja) * 1996-08-09 1998-02-24 Nec Corp 電力増幅装置
JP3336868B2 (ja) * 1996-08-09 2002-10-21 株式会社村田製作所 周波数の異なる複数の信号に整合する高周波増幅器
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531060A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法

Also Published As

Publication number Publication date
EP0949754A2 (en) 1999-10-13
EP0949754A3 (en) 2002-07-24
DE69920792T2 (de) 2006-02-23
HK1021594A1 (en) 2000-06-16
KR19990083035A (ko) 1999-11-25
DK0949754T3 (da) 2004-11-15
JP3668610B2 (ja) 2005-07-06
DE69920792D1 (de) 2004-11-11
EP0949754B1 (en) 2004-10-06
US6249186B1 (en) 2001-06-19
KR100527223B1 (ko) 2005-11-08

Similar Documents

Publication Publication Date Title
JP3668610B2 (ja) 高周波電力増幅回路
JP5009500B2 (ja) Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法
US6177841B1 (en) High frequency power amplifier
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
JP2002368553A (ja) 高周波増幅器およびそれを用いた無線送信装置
JP2643662B2 (ja) 高出力電界効果トランジスタ増幅器
JP2000312122A (ja) 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路
CN110875722A (zh) 高频放大器
JP2719067B2 (ja) 電力用モジュール
JPH09289421A (ja) 高周波用電力増幅器
JP2003283273A (ja) マイクロ波集積回路
JP3004882B2 (ja) スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置
JP3224509B2 (ja) マイクロ波逓倍器
JPH03278701A (ja) 高周波増幅器
JP2007036786A (ja) 高周波電力増幅装置
JP5960622B2 (ja) 高周波ｒｆ回路
JP2002057422A (ja) 電子装置
JP2937854B2 (ja) 高周波増幅器
JPH04287507A (ja) 電界効果トランジスタ増幅器
JP2006019798A (ja) マイクロ波回路
JPS6364081B2 (ja)
JP2000165163A (ja) 高周波用電力増幅器
JP3130857B2 (ja) 高周波回路用バイアス回路および高周波整合回路
JP2006020206A (ja) 増幅回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees