KR101097088B1 - 바이어스 회로 - Google Patents

바이어스 회로 Download PDF

Info

Publication number
KR101097088B1
KR101097088B1 KR1020100094159A KR20100094159A KR101097088B1 KR 101097088 B1 KR101097088 B1 KR 101097088B1 KR 1020100094159 A KR1020100094159 A KR 1020100094159A KR 20100094159 A KR20100094159 A KR 20100094159A KR 101097088 B1 KR101097088 B1 KR 101097088B1
Authority
KR
South Korea
Prior art keywords
parallel
inductor
capacitor
frequency
series resonator
Prior art date
Application number
KR1020100094159A
Other languages
English (en)
Other versions
KR20110037862A (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20110037862A publication Critical patent/KR20110037862A/ko
Application granted granted Critical
Publication of KR101097088B1 publication Critical patent/KR101097088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

바이어스 공급 단자(800)와, 바이어스 공급 단자(800)에 일단이 접속되고, 타단이 접지된 병렬 캐패시터(3)와, 병렬 캐패시터(3)와 병렬로 접속되고, 일단이 바이어스 공급 단자(800)에 접속된 병렬회로(3L)를 포함한다. 2≤N으로서, 병렬회로(3L)는 직류전원 접속 단자(600)와, 바이어스 공급 단자(800)와 직류전원 접속 단자(600) 사이에서 직렬접속된 N개의 병렬 인덕터(21-2N)와, N-1개의 직렬 공진기(91-9N-1)를 포함하고, 각 직렬 공진기는 이웃하는 병렬 인덕터의 접속부에 일단이 접속된 공진 캐패시터(71-7N-1)와, 일단이 공진 캐패시터(71-7N-1)의 타단에 접속되고 타단이 접지된 공진 인덕터(81-8N-1)를 포함한다.

Description

바이어스 회로{BIAS CIRCUIT}
본 발명은 증폭기 등에 이용되는 바이어스 회로에 관한 것이다.
트랜지스터 등의 능동소자는, 그 동작을 위해, 직류전력을 필요로 한다. 바이어스 회로는, 교류신호의 전송로에 직류전원으로부터의 영향을 주지 않도록 능동소자에 직류전력을 공급하기 위한 회로이다.
예를 들면, 증폭기에서는 증폭소자에 입력된 교류신호는 증폭소자에서 증폭되어 출력단자로부터 출력된다. 이 증폭된 신호의 주에너지원은 직류전원이다. 즉, 증폭기는 직류전원의 에너지를 교류신호의 에너지로 변환한다. 바이어스 회로는 직류전원의 에너지를 증폭소자에 공급하는 역할을 수행한다. 이러한 바이어스 회로는, 교류신호의 전송에 대하여 바이어스 회로가 영향을 주지 않도록 교류신호의 바이어스 회로로의 흐름을 저지하는 필터 기능을 가지고 있다.
도 1은 능동소자(FET)(180)에 직류전압을 공급하는 종래의 바이어스 회로(900)의 구성예를 도시하고 있다. 교류신호원(1)과 능동소자(180) 사이의 경로 위(포트 A-포트 B)에 바이어스 회로(900)의 바이어스 공급 단자(800)가 접속되어 있다. 바이어스 회로(900)는, 예를 들면, 캐패시턴스값(C1)의 캐패시터(7)와 인덕턴스값(L1)의 인덕터(8)가 병렬접속된 병렬 공진회로(78p)를 포함한다. 병렬 공진회로(78p)의 일단은 바이어스 공급 단자(800)이며, 병렬 공진회로(78p)의 타단은 직류회로(5)(예를 들면, 초크 코일임)와 직류전원(6)을 포함하는 직류회로부(10)가 접속되어 있는 단자(600)이다. 직류전원(6)은 접지전위에 대하여 어떤 일정한 직류전압을 발생한다. 일단이 접지되어 캐패시턴스값이 충분히 큰 캐패시터(4)는 단자(600)에 접속되어 있다. 직류전원(6)의 에너지는 단자(600)와 바이어스 공급 단자(800)를 경유하여 능동소자(180)에 공급된다.
병렬 공진회로(78p)의 공진주파수를 f로 하면, 공진주파수(f)는 캐패시턴스값(C1)과 인덕턴스값(L1)으로 정해진다. 공진주파수(f)에서 바이어스 공급 단자(800)로부터 직류전원(6)측을 보았을 때의 바이어스 회로(900)의 임피던스는 무한대로 간주할 수 있기 때문에, 교류신호의 바이어스 회로로의 침입은 저지된다. 즉, 바이어스 회로(900)는 공진주파수(f)에서 동작하는 바이어스 회로이다. 일반적으로, 종래의 바이어스 회로(900)에 사용되고 있는 공진회로와 동일한 필터 기능은 어떤 특정한 하나의 주파수 부근에서만 유효하다.
그런데 최근, 무선기에는 멀티 밴드에서 동작하는 기능이 요구되고 있다. 무선기에 포함되는 불가결한 장치로서 증폭기가 있다. 즉, 증폭기 자신에 멀티 밴드에서 동작하는 기능이 요구되고 있다. 증폭기가 멀티 밴드에서 동작하기 위하여 몇 가지의 방법이 생각되고 있다. 그 하나로서, 2개의 고유 주파수대역의 신호를 동시에 증폭가능한 증폭기가 있다(우치다 외, "듀얼밴드 전력 SiMOSFET 증폭기의 설계시작", 2004년 전자정보통신학회 종합대회 C-2-39 참조. 이하, 「비특허문헌 1」이라고 한다.). 이 멀티 밴드 증폭기는 스펙트럼 어그리게이션 등, 복수의 주파수대역을 사용하여 고속 전송을 달성할 수 있는 시스템에 사용할 수 있다. 이러한 멀티 밴드 증폭기에 직류전원의 에너지를 공급하기 위해서는, 바이어스 회로 자신이 멀티 밴드에서 동작하는 기능을 가질 필요가 있다. 즉, 멀티 밴드 증폭기를 위하여 종래의 바이어스 회로(900)를 사용하기는 어렵다. 이 때문에 비특허문헌 1에 개시되는 멀티 밴드 증폭기는, 병렬 공진회로와 당해 병렬 공진회로와 동일한 효과를 갖는 전송선로(Q)를 직렬 접속한 바이어스 회로를 갖는다. 이 바이어스 회로는, 병렬 공진회로의 공진주파수가 제 1 주파수가 되도록 설계되어 있고, 전송선로(Q)는 제2 주파수에서 선단 단락이 되는 1/4 파장 선로이다. 따라서, 이 바이어스 회로는 다른 2개의 주파수 대역에서 동시에 직류전원의 에너지를 멀티 밴드 증폭기에 공급하는 기능을 갖는다. 그러나, 이 구성에 의하면, 상이한 3 이상의 주파수대역에서 동시에 직류전원의 에너지를 멀티 밴드 증폭기에 공급하는 기능을 수행하는 바이어스 회로를 설계하는 것은 곤란하다.
또, 멀티 밴드에서 동작하는 기능을 갖는 바이어스 회로로서 일본 특개 2006-254378호 공보에 개시되는 바이어스 회로도 알려져 있다. 이 바이어스 회로는, 스위치의 전환에 의해 복수의 주파수대역에 대하여 개별적으로 직류전원의 에너지를 공급하는 기능을 수행하는 것으로, 복수의 주파수대역에서 동시에 직류전원의 에너지를 공급하는 기능을 가지고 있지 않다.
이러한 상황을 감안하여, 본 발명은, 설계가 용이한 구성을 갖고, 복수의 주파수대역에서 동시에 직류전압 및/또는 직류전류를 능동소자에 공급할 수 있는 바이어스 회로를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 바이어스 회로는 다음 구성으로 된다. 즉, 능동소자에 직류전압 및/또는 직류전류를 공급하기 위한 바이어스 공급 단자와, 바이어스 공급 단자에 일단이 접속되고, 타단이 접지된 캐패시터(병렬 캐패시터)와, 병렬 캐패시터와 병렬로 접속되고, 일단이 바이어스 공급 단자에 접속된 병렬회로를 포함한다. 여기에서 N을 미리 정해진 N≥2를 충족시키는 정수로 하고, N≥3인 경우에는, q는 2 이상 N-1 이하의 정수를 나타내고, m은 1 이상 N-1 이하의 각 정수를 나타내는 것으로 하면, 상기 병렬회로는 직류전원을 포함하는 직류회로부에 접속되는 직류전원 접속 단자와, 직렬 접속된 N개의 인덕터(병렬 인덕터)와, N-1개의 직렬 공진기를 포함하고, 제 1 병렬 인덕터의 일단은 바이어스 공급 단자에 접속되고, 제 q 병렬 인덕터의 일단은 제 (q-1)의 병렬 인덕터의 타단에 접속되고, 제 q 병렬 인덕터의 타단은 제 (q+1)의 병렬 인덕터의 일단에 접속되고, 제 N 병렬 인덕터의 타단은 직류전원 접속 단자에 접속되고, 제 m 직렬 공진기는, 그 일단이 제 m 병렬 인덕터와 제 (m+1) 병렬 인덕터와의 접속부에 접속되고, 그 타단이 접지되어 있고, 직렬 접속된 제 m 캐패시터(공진 캐패시터)와 제 m 인덕터(공진 인덕터)를 포함한다. N=2의 경우에, 상기 병렬회로는 직류전원을 포함하는 직류회로부에 접속되는 직류전원 접속 단자와, 직렬 접속된 2개의 인덕터(이하, 병렬 인덕터라고 한다.)와, 1개의 직렬 공진기를 포함하고, 제 1 상기 병렬 인덕터의 일단은 상기 바이어스 공급 단자에 접속되고, 제 2의 상기 병렬 인덕터의 일단은 제 1의 상기 병렬 인덕터의 타단에 접속되고, 제 2의 상기 병렬 인덕터의 타단은 상기 직류전원 접속 단자에 접속되고, 상기 직렬 공진기는 그 일단이 제 1의 상기 병렬 인덕터와 제 2의 상기 병렬 인덕터와의 접속부에 접속되고, 그 타단이 접지되어 있고, 직결 접속된 캐패시터(이하, 공진 캐패시터라고 한다.)와 인덕터(이하, 공진 인덕터라고 한다.)를 포함한다.
본 발명에 의하면, 상세한 것은 실시형태에서 밝혀지지만, 바이어스 회로에 포함되는 어떤 직렬 공진기의 공진주파수에서 당해 직렬 공진기의 임피던스가 제로가 되기 때문에, 당해 주파수에서 당해 직렬 공진기가 접속된 접속부(병렬 인덕터끼리의 접속부)가 쇼트(교류신호의 관점에서 단락되어 있는 상태)가 되어, 당해 주파수에서는 바이어스 회로가 실질적으로 병렬 캐패시터와, 쇼트가 되는 접속부와 바이어스 공급 단자 사이에 존재하는 병렬 인덕터 및 직렬 공진기를 포함하는 구성과 등가로 된다. 이것은 바이어스 회로에 포함되는 각 직렬 공진기에 대하여 독립적으로 성립하기 때문에, 각 공진주파수에서 바이어스 공급 단자로부터 바이어스 회로측을 본 바이어스 회로의 임피던스가 무한대(어드미턴스가 제로)가 되도록 바이어스 회로에 포함되는 각 구성요소의 리액턴스값을 적절하게 설정해 둠으로써, 예를 들면, 스위치 등의 전환조작을 행하지 않고, 복수의 주파수대역에서 동시에 직류전압 및/또는 직류전류를 능동소자에 공급할 수 있다. 또, 직류에서는 직렬 공진기의 임피던스가 무한대로 되기 때문에 직렬 공진기에 직류전류가 흐르지 않고, 특히 직렬 공진기에 포함되는 인덕터의 설계에 관하여 제약이 적어, 바이어스 회로의 설계가 용이하다. 또, 바이어스 회로의 구성요소의 대부분이 집중 정수소자이기 때문에, 소형한 바이어스 회로가 실현된다.
도 1은 종래의 바이어스 회로의 구성예를 도시하는 블럭도이다.
도 2는 본 발명인 바이어스 회로의 실시형태(듀얼밴드 대응)를 도시하는 블럭도이다.
도 3은 제 1 주파수(f1)=2.5GHz, 제 2 주파수(f2)=2GHz로서 설계된, 듀얼밴드 대응의 실시형태의 바이어스 회로의 구체예를 도시하는 도면이다.
도 4는, 도 3에 도시하는 듀얼밴드 대응의 실시형태의 바이어스 회로에 있어서 제 1 주파수(f1)와 제 2 주파수(f2)에서의 통과 특성(S21)의 시뮬레이션 결과를 나타내는 도면이다.
도 5는 본 발명인 바이어스 회로의 실시형태(N 밴드 대응)를 도시하는 블럭도이다.
도 6은 제 1 주파수(f1)=2.5GHz, 제 2 주파수(f2)=2GHz, 제3의 주파수(f3)=1.5GHz, 제 4 주파수(f4)=1GHz로서 설계된, 4밴드 대응의 실시형태의 바이어스 회로의 구체예를 도시하는 도면이다.
도 7은 도 6에 도시하는 4밴드 대응의 실시형태의 바이어스 회로에 있어서 제1부터 제 4 각 주파수에서의 통과 특성(S21)의 시뮬레이션 결과를 나타내는 도면이다.
도 8은 본 발명인 바이어스 회로의 실시형태의 변형예(N 밴드 대응)를 도시하는 블럭도이다.
도면을 참조하면서, 본 발명의 실시형태를 설명한다. 각 도면에 있어서 동일 구성요소에 대해서는, 동일한 참조부호를 기입하여 중복설명을 생략한다.
본 발명의 이해를 돕기 위해, 우선 상이한 2개의 주파수대역(f1, f2)에서 동시에 직류전원(6)의 직류전압 및/또는 직류전류를 능동소자(180)에 공급가능한 바이어스 회로의 실시형태를 도 2에 나타낸다. 이 실시형태는, 바이어스 회로(100)를 증폭기의 입력단자측에 사용한 예이다.
교류신호원(1)과 능동소자(180) 사이의 경로 위(포트 A-포트 B)에 바이어스 회로(100)의 바이어스 공급 단자(800)가 접속되어 있다.
능동소자(180)로서는 트랜지스터(Transistor), 전계효과 트랜지스터(Fie1d Effect Transistor; FET), M0SFET(Metal Oxide Semiconductor FET), TFT(Thin Film Transistor) 등을 예시할 수 있다. 또한, 각 도면에서는, 능동소자(180)로서 n채널 접합형 FET를 도시하고 있지만, n채널 접합형 FET에 한정하는 취지는 아니며, 능동소자(180)의 예시에 지나지 않는다.
바이어스 회로(100)는 일단이 접지되고 타단이 바이어스 공급 단자(800)에 접속된 캐패시턴스값(Cp)의 캐패시터(3)(이하, 병렬 캐패시터라고 한다.)와, 병렬 캐패시터(3)와 병렬로 접속되고 일단이 바이어스 공급 단자(800)에 접속된 병렬회로(3R)를 포함한다. 병렬회로(3R)는 일단이 바이어스 공급 단자(800)에 접속된 인덕턴스값(Lp1)의 인덕터(21)(이하, 제 1 병렬 인덕터라고 한다.)와, 일단이 제 1 병렬 인덕터(21)의 타단에 접속되고 타단이 직류전원 접속 단자(600)에 접속된 인덕턴스값(Lp2)의 인덕터(22)(이하, 제 2 병렬 인덕터라고 한다.)와, 제 1 병렬 인덕터(21)와 제 2 병렬 인덕터(22)와의 접속부(7001)에 일단이 접속된 제 1 직렬 공진기(91)와, 일단이 직류전원 접속 단자(600)에 접속되고 타단이 접지된 캐패시턴스값(C)의 캐패시터(4)(이하, 접지용 캐패시터라고 한다.)와, 직류전원 접속 단자(600)에 접속된 직류회로부(10)를 포함한다. 제 1 직렬 공진기(91)는 일단이 접속부(7001)에 접속된 캐패시턴스값(Cs1)의 캐패시터(71)(이하, 제 1 공진 캐패시터라고 한다.)와, 일단이 캐패시터(71)의 타단에 접속되고 타단이 접지된 인덕턴스값(Ls1)의 인덕터(81)(이하, 제 1 공진 인덕터라고 한다.)를 포함한다. 직류회로부(10)는 직류전원 접속 단자(600)에 일단이 접속된 직류회로(5)(예를 들면, 초크코일임), 및, 직류회로(5)의 타단에 접속된, 접지전위에 대하여 어떤 일정한 직류전압을 발생하는 직류전원(6)을 포함한다. 직류전원(6)의 에너지는 바이어스 공급 단자(800)를 경유하여 능동소자(180)에 공급된다.
여기에서, 접지용 캐패시터(4)의 캐패시턴스값(C)은 충분히 커, 원하는 주파수대역 중 어디에 놓아도 접지용 캐패시터(4)의 임피던스는 거의 제로(쇼트)라고 가정한다.
제 1 직렬 공진기(91)의 공진주파수를 제 1 주파수(f1)로 한다. f1, Ls1, Cs1 사이에는 식 (1)의 관계가 성립된다.
Figure 112010062674202-pat00001
이 때, 제 1 주파수(f1)에서 접속부(7001)로부터 제 1 직렬 공진기(91) 측을 본 제 1 직렬 공진기(91)의 임피던스는 제로(쇼트)가 된다. 따라서 바이어스 공급 단자(800)로부터 바이어스 회로(100)측을 보았을 때, 접속부(7001)에서 쇼트라고 하는 상태는 접속부(7001)와 직류전원 접속 단자(600) 사이에 어떤 회로가 접속되어 있어도 바뀌지 않는다. 따라서, 제 1 주파수(f1)에서 바이어스 공급 단자(800)로부터 바이어스 회로(100)측을 보았을 때의 바이어스 회로(100)의 임피던스는 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)에 의해서 결정된다.
제 1 주파수(f1)에 있어서 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)의 합성 어드미턴스(Yp1)는 식 (2)로 표시된다. 여기에서, ωx는 제 x 주파수(fx)의 각 주파수이다(ωx=2πfx).
Figure 112010062674202-pat00002
여기에서, 합성 어드미턴스(Yp1)가 제로가 되도록, 병렬 캐패시터(3)의 캐패시턴스값(Cp)에 대응하는 제 1 병렬 인덕터(21)의 인덕턴스값(Lp1)을 식 (3)으로부터 구한다.
Figure 112010062674202-pat00003
이 때, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)의 합성 어드미턴스(Yp1)가 0, 즉 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)의 합성 임피던스(Zp1)는 무한대로 되기 때문에, 바이어스 공급 단자(800)로부터 바이어스 회로(100)측을 보았을 때의 임피던스는 무한대로 되어, 바이어스 회로(100)는 제 1 주파수(f1)에서의 신호에 대하여 영향을 주지 않는다.
다음에, 제 1 주파수(f1)와 상이한 제 2 주파수(f2)에서는, 접속부(7001)는 쇼트가 되지 않고, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)와 제 1 직렬 공진기(91)와 제 2 병렬 인덕터(22)의 합성 임피던스가 무한대가 되도록 제 2 병렬 인덕터의 인덕턴스값(Lp2)이 설정된다.
여기에서, 식 (1)의 조건하에, 제 1 직렬 공진기(91)의 제 2 주파수(f2)에서의 임피던스가 충분히 커지도록, 즉 제 2 주파수(f2)에서의 교류신호의 입장에서 보면 제 1 직렬 공진기(91)의 어드미턴스가 거의 제로가 되도록, 인덕턴스값(Ls1)과 캐패시턴스값(Cs1)을 설정한다. 따라서, 제 2 주파수(f2)에서의 바이어스 회로(100)(이 경우,병렬 캐패시터(3)와 제 1 병렬 인덕터(21)와 제 1 직렬 공진기(91)와 제 2 병렬 인덕터(22))의 합성 어드미턴스(Yp2)는 식 (4)로 근사적으로 표시된다.
Figure 112010062674202-pat00004
즉, 합성 어드미턴스(Yp2)가 제로가 되도록 제 2 병렬 인덕터(22)의 인덕턴스값(Lp2)을 식 (5)로부터 구한다.
Figure 112010062674202-pat00005
이 때, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21)와 제 2 병렬 인덕터(22)의 제 2 주파수(f2)에서의 합성 임피던스(Zp2)는 무한대로 되기 때문에, 바이어스 공급 단자(800)로부터 바이어스 회로(100)측을 보았을 때의 바이어스 회로(100)의 임피던스는 무한대가 되어, 바이어스 회로(100)는 제 2 주파수(f2)에서의 신호에 대해서도 영향을 주지 않는다. 따라서, 직류전원(6)으로부터 공급되는 직류전압 및/또는 직류전류는 목적으로 하는 2개의 주파수(f1, f2)의 교류신호의 전송 특성에 영향을 주지 않고 능동소자(180)에 동시에 공급된다.
또한, 설계에 있어서는 식 (3)과 식 (5)으로부터 이해되는 바와 같이, f1>f2가 되도록 설계하는 것이 바람직하다.
그런데, 제 1 직렬 공진기(91)의 제 2 주파수(f2)에서의 임피던스(Zs12)는 식 (6)으로 표시된다.
Figure 112010062674202-pat00006
식 (6)으로부터 임피던스(Zs12)는, 제 1 공진 캐패시터(71)의 캐패시턴스값(Cs1)을 작게 하면 할수록, 커지는 것을 알 수 있다. 한편, 식 (1)으로부터 캐패시턴스값(Cs1)을 작게 한 경우에는 제 1 공진 인덕터(81)의 인덕턴스값(Ls1)을 크게 할 필요가 있다. 일반적으로, 인덕터는 권선으로 구성되기 때문에, 선재의 허용전류량을 유지하면서 인덕턴스값을 크게 하면 인덕터가 대형화되고, 또 한편으로 기생 용량도 증대하기 때문에 고주파대역에서 원하는 인덕턴스값을 얻을 수 없는 경우도 있는 등, 대전류를 흘릴 수 있는 고인덕턴스값을 갖는 인덕터를 설계하여 사용하는 것은 어렵다. 본 발명의 바이어스 회로도 전력증폭기 등에 사용하는 경우에는, 큰 직류전류를 취급하게 되는 것이 상정되지만, 식 (6)으로부터 제 1 직렬 공진기(91)의 직류에서의 임피던스는 무한대가 되기 때문에, 제 1 공진 인덕터(81)에는 직류전류는 흐르지 않는다. 따라서, 제 1 직렬 공진기(91)에 포함되는 공진 인덕터로서, 허용전류량이 작은 인덕터를 사용할 수 있다. 즉, 본 발명의 바이어스 회로에서는, 직렬 공진기에 포함되는 캐패시터의 캐패시턴스값을 작게 설계하여 인덕터의 인덕턴스값을 크게 설계하는 것은 곤란하지 않아, 결과적으로, 직렬 공진기의 공진주파수 이외의 각 주파수에서의 임피던스를 크게 할 수 있어, 바이어스 회로의 설계가 용이하다.
또, 식 (3) 및 식 (5)으로부터 이해할 수 있는 바와 같이, 제 1 병렬 인덕터(21)의 인덕턴스값(Lp1)과 제 2 병렬 인덕터(22)의 인덕턴스값(Lp2)이 각각, 병렬 캐패시터(3)의 캐패시턴스값(Cp)을 적당하게 설정함으로써, 작은 값이 되도록 할 수 있다. 즉, 본 발명의 바이어스 회로에서는, 병렬 캐패시터(3)의 캐패시턴스값(Cp)을 크게 설계함으로써 각 병렬 인덕터의 인덕턴스값을 작게 설계하는 것은 곤란하지 않아, 이 관점에서도 바이어스 회로의 설계 및 소형화가 용이하다.
도 3은, f1=2.5GHz, f2=2GHz로서 설계된 바이어스 회로(100)를 포함하는 회로도를 나타내고 있다(Cp=0.9pF, Lp1=3.9nH, Lp2=1.5nH, C=1000pF, Cs1=0.6pF, Ls1=6.7nH). 도 4는 도 3에 나타내는 바이어스 회로의 포트 A로부터 포트 B로의 교류신호의 통과 특성(S21)을 나타낸 것이다. 각 주파수에 있어서 각각 손실이 대단히 작고, 바이어스 회로(100)의 영향이 거의 없는 것을 알 수 있다.
바이어스 회로(100)는 상이한 2개의 주파수대역에서 동시에 직류전압 및/또는 직류전류를 능동소자에 공급가능한 바이어스 회로였다. 다음 실시형태는, 바이어스 회로(100)를 확장하고, 다른 N개(N은 2 이상의 미리 정해진 정수)의 주파수대역 f1, f2, …, fN에서 동시에 직류전압 및/또는 직류전류를 능동소자에 공급가능한 바이어스 회로(200)를 설명한다(도 5 참조). 즉, 바이어스 회로(100)는 N=2의 경우의 바이어스 회로(200)에 상당한다.
바이어스 회로(200)는, 일단이 접지되고 타단이 바이어스 공급 단자(800)에 접속된 캐패시턴스값(Cp)의 병렬 캐패시터(3)와, 병렬 캐패시터(3)와 병렬로 접속되고 일단이 바이어스 공급 단자(800)에 접속된 병렬회로(3L)를 포함한다. 병렬회로(3L)는, 일단이 바이어스 공급 단자(800)에 접속된 인덕턴스값(Lp(1))의 제 1 병렬 인덕터(21)와, q를 2 이상 N-1 이하의 각 정수로 하고, 일단이 제 (q-1) 병렬 인덕터(2q-1)의 타단에 접속되고 타단이 제 (q+1) 병렬 인덕터(2q+1)의 일단에 접속된 인덕턴스값(Lp(q))의 제 q 병렬 인덕터(2q)와, 일단이 제 (N-1) 병렬 인덕터(2N-1)의 타단에 접속되고 타단이 직류전원 접속 단자(600)에 접속된 인덕턴스값(Lp(N))의 제 N 병렬 인덕터(2N)와, m을 1 이상 N-1 이하의 각 정수로 하고, 제 m 병렬 인덕터(2m)와 제 (m+1) 병렬 인덕터(2m+1)와의 접속부(700m)에 일단이 접속된 제 m 직렬 공진기(9m)와, 일단이 직류전원 접속 단자(600)에 접속되고 타단이 접지된 캐패시턴스값(C)의 접지용 캐패시터(4)와, 직류전원 접속 단자(600)에 접속된 직류회로부(10)를 포함한다. 제 m 직렬 공진기(9m)는 일단이 접속부(700m)에 접속된 캐패시턴스값(CSm)의 제 m 공진 캐패시터(7m)와, 일단이 제 m 공진 캐패시터(7m)의 타단에 접속되고 타단이 접지된 인덕턴스값(Lsm)의 제 m 공진 인덕터(8m)를 포함한다. 직류회로부(10)는 직류전원 접속 단자(600)에 일단이 접속된 직류회로(5)인 초크코일, 및, 초크코일의 타단에 접속된, 접지전위에 대하여 어떤 일정한 직류전압을 발생하는 직류전원(6)을 포함한다. 직류전원(6)의 에너지는 바이어스 공급 단자(800)를 경유하여 능동소자(180)에 공급된다.
n을 2 이상 N 이하의 각 정수로 하고, 제 (N-1) 직렬 공진기(9n-1)의 공진주파수를 제(n-1) 주파수(fn -1)로 한다.
fn -1, Ls (n-1), Cs (n-1) 사이에는 식 (7)의 관계가 성립한다.
Figure 112010062674202-pat00007
[1] n이 2인 경우에 대하여, 바이어스 회로(100)에 대하여 설명한 바와 같이 제 1 병렬 인덕터(21)와 제 2 병렬 인덕터(22)의 각 인덕턴스값을 결정하면 된다.
[2] n이 3 이상 N 이하의 각 정수의 경우에 대하여, 접속부(7001)로부터 접속부(700n-2)는 각각 쇼트가 되지 않지만, 제 (n-1) 주파수(fn -1)에서는, 제 (N-1) 직렬 공진기(9n-1)의 접속부(700n-1)로부터 제 (n-1) 직렬 공진기(9n-1)측을 본 제 (n-1) 직렬 공진기(9n-1)의 임피던스는 제로(쇼트)가 된다. 따라서, 바이어스 공급 단자(800)로부터 바이어스 회로(200)측을 보았을 때, 접속부(700n-1)에서 쇼트라고 하는 상태는 접속부(700n-1)와 직류전원 접속 단자(600) 사이에 어떠한 회로가 접속되어 있어도 바뀌지 않는다. 따라서, 제 (n-1) 주파수(fn -1)에서 바이어스 공급 단자(800)로부터 바이어스 회로(200)측을 보았을 때의 임피던스(병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 (n-1) 병렬 인덕터(2n-1)와 제 1 직렬 공진기(91), …, 제 (n-2) 직렬 공진기(9n-2)의 합성 임피던스)가 무한대가 되도록 제 (n-1) 병렬 인덕터(2n-1)의 인덕턴스값(Lp(n-1))을 결정한다. 여기에서, 제 1 직렬 공진기(91), …, 제 (n-2) 직렬 공진기(9n-2)의 제 (n-1) 주파수(fn -1)에서의 임피던스를 각각 충분히 크게 하면, 즉 제 (n-1) 주파수(fn -1)에서의 교류신호의 입장에서 보면 제 1 직렬 공진기(91), …, 제 (n-2) 직렬 공진기(9n-2)의 각각의 어드미턴스가 거의 제로가 되도록 하면, 제 (n-1) 주파수(fn -1)에서의 바이어스 회로(이 경우, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 (n-1) 병렬 인덕터(2n-1)와 제 1 직렬 공진기(91, …, 제 (n-2) 직렬 공진기(9n-2))의 합성 어드미턴스(Yp (n-1))는 식 (8)로 근사적으로 표시된다.
Figure 112010062674202-pat00008
즉, 합성 어드미턴스(Yp(n-1))가 제로가 되도록 인덕턴스값(Lp(n-1))을 식 (9)로부터 구한다.
Figure 112010062674202-pat00009
이 때, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 (n-1) 병렬 인덕터(2n-1)의 제 (n-1) 주파수(fn -1)에서의 합성 어드미턴스(Yp(n-1))가 0, 즉 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 (n-1) 병렬 인덕터(2n-1)의 합성 임피던스(Zp (n-1))는 무한대가 되기 때문에, 바이어스 공급 단자(800)로부터 바이어스 회로(200)측을 보았을 때의 바이어스 회로(200)의 임피던스는 무한대가 되어, 바이어스 회로(200)는 제 (n-1) 주파수(fn -1)에서의 신호에 대하여 영향을 주지 않는다.
제 N 주파수(fN)에서는, 접속부(7001), …, 접속부(700N-1)는 각각 쇼트가 되지 않고, 제 N 주파수(fN)에 있어서, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 N 병렬 인덕터(2N)와 제 1 직렬 공진기(91), …, 제 (N-1) 직렬 공진기(9N-1)의 합성 임피던스가 무한대가 되도록 제 N 병렬 인덕터(2N)의 인덕턴스값(LpN)을 설정한다.
여기에서, 제 1 직렬 공진기(91), …, 제 (N-1) 직렬 공진기(9N-1)의 제 N 주파수(fN)에서의 임피던스를 각각 충분히 크게 하면, 즉 제 N 주파수(fN)에서의 교류신호의 입장에서 보면 제 1 직렬 공진기(91), …, 제 (N-1) 직렬 공진기(9N-1)의 각각의 어드미턴스가 거의 0이 되도록 하면, 제 N 주파수(fN)에서의 바이어스 회로(즉, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 N 병렬 인덕터(2N)와 제 1 직렬 공진기(91), …, 제 (N-1) 직렬 공진기(9N-1))의 합성 어드미턴스(YpN)는 식 (10)으로 근사적으로 표시된다.
Figure 112010062674202-pat00010
즉, 합성 어드미턴스(YpN)가 제로가 되도록 제 N 병렬 인덕터(2N)의 인덕턴스값(LpN)을 식 (11)로부터 구한다.
Figure 112010062674202-pat00011
이 때, 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 N 병렬 인덕터(2N)의 제 N 주파수(fN)에서의 합성 어드미턴스(YpN)가 0, 즉 병렬 캐패시터(3)와 제 1 병렬 인덕터(21), …, 제 N 병렬 인덕터(2N)의 합성 임피던스(ZpN)는 무한대가 되기 때문에, 바이어스 공급 단자(800)로부터 바이어스 회로(200)측을 보았을 때의 바이어스 회로(200)의 임피던스는 무한대가 되어, 바이어스 회로(200)는 제 N 주파수(fN)에서의 신호에 대해서도 영향을 주지 않는다.
또한, 바이어스 회로(200)의 설계에서는 식 (9)과 식 (11)으로부터 이해되도록, f1>f2>…>fN -1>fN이 되도록 설계하는 것이 바람직하다. 또, 이 경우, 제 (n-1) 주파수(fn -1)에 있어서, 제 1 직렬 공진기(91), …, 제 (n-2) 직렬 공진기(9n-2)의 임피던스를 각각 충분히 커지도록(각각의 어드미턴스가 거의 제로가 되도록) 각 공진 캐패시터의 캐패시턴스값과 각 공진 인덕터의 인덕턴스값을 설정하면, 제 n 주파수(fn)에서도 제 1 직렬 공진기(91), …, 제 (n-2) 직렬 공진기(9n-2)의 임피던스는 각각 충분히 커진다(각각의 어드미턴스는 거의 제로가 됨). 왜냐하면, 공진 캐패시터의 임피던스는 주파수에 반비례하기 때문이다. 따라서, 제 n 주파수(fn)에서는, 제 (n-1) 직렬 공진기(9n-1)의 임피던스가 충분히 커지도록(어드미턴스가 거의 제로가 되도록) 그 공진 캐패시터의 캐패시턴스값과 공진 인덕터의 인덕턴스값을 설정하면 된다.
그런데, 제 n 직렬 공진기(9n)의 제 y 주파수(fy)(n<y≤N)에서의 임피던스(Zsny)는 식 (12)로 표시된다.
Figure 112010062674202-pat00012
식 (12)로부터 임피던스(Zsny)는 제 n 공진 캐패시터(7n)의 캐패시턴스값(Csn)을 작게 하면 할수록, 커지는 것을 알 수 있다. 한편, 식 (7)로부터 캐패시턴스값(Csn)을 작게 한 경우에는 제 n 공진 인덕터(8n)의 인덕턴스값(Lsn)을 크게 할 필요가 있다. 그러나, 전술함 바와 같이, 제 n 직렬 공진기(9n)의 직류에서의 임피던스는 무한대가 되기 때문에, 제 n 공진 인덕터(8n)에는 직류전류는 흐르지 않는다. 따라서, 제 n 직렬 공진기(9n)에 포함되는 공진 인덕터로서 허용전류량이 작은 인덕터를 사용할 수 있다. 즉, 본 발명에 의하면, 상이한 N개의 주파수에서 동시에 바이어스 가능한 바이어스 회로를 설계한다 해도, 직렬 공진기에 포함되는 캐패시터의 캐패시턴스값을 작게 설계하고 인덕터의 인덕턴스값을 크게 설계하는 것은 곤란하지 않아, 결과적으로, 직렬 공진기의 공진주파수 이외의 각 주파수에서의 임피던스를 크게 할 수 있어, 바이어스 회로의 설계가 용이하다.
또, 식 (3), 식 (5), 식 (9) 및 식 (11)로부터 이해할 수 있는 바와 같이, 제 1 병렬 인덕터(21), …, 제 N 병렬 인덕터(2N)의 각 인덕턴스값이 각각, 병렬 캐패시터(3)의 캐패시턴스값(Cp)을 적당하게 설정함으로써, 작은 값이 되도록 할 수 있다. 즉, 본 발명의 바이어스 회로에서는, 병렬 캐패시터(3)의 캐패시턴스값(Cp)을 크게 설계함으로써 각 병렬 인덕터의 인덕턴스값을 작게 설계하는 것은 곤란하지 않아, 이 관점에서도 바이어스 회로의 설계 및 소형화가 용이하다.
도 6은, N=4의 경우의 바이어스 회로(200)로서, f1=2.5GHz, f2=2GHz, f3=1.5GHz, f4=1GHz를 동작 주파수로서 설계된 바이어스 회로(200w)를 포함하는 회로도를 나타내고 있다(Cp=0.9pF, Lp1=3.7nH, Lp2=1.6nH, Lp3=1.6nH, Lp2=2.9nH, C=1000pF, Cs1=0.6pF, Ls1=6.7nH, Cs2=1.2pF, Ls2=5.3nH, Cs3=2.5pF, Ls3=4.4nH). 도 7은, 도 6에 도시하는 바이어스 회로의 포트 A로부터 포트 B로의 교류신호의 통과 특성을 나타내는 것이다. 각 주파수에 있어서 각각 손실이 대단히 작고, 바이어스 회로(200w)의 영향이 거의 없는 것을 알 수 있다.
또한, 본 발명의 바이어스 회로에 의하면, 다른 N개의 주파수대역에서 동시에 직류전압 및/또는 직류전류를 능동소자에 공급할 수 있는데, 반드시 N개의 주파수대역의 교류신호가 포트 A-포트 B 위에 흐르는 것을 필요로 하는 것은 아니며, 그 일부의 주파수대역의 교류신호가 포트 A-포트 B 위에 흐르는 경우이어도 직류전압 및/또는 직류전류를 능동소자에 공급할 수 있다.
이들 실시형태에서는, 제 m 직렬 공진기(9m)가, 일단이 접속부(700m)에 접속된 캐패시턴스값(Csm)의 제 m 공진 캐패시터(7m)와, 일단이 제 m 공진 캐패시터(7m)의 타단에 접속되고 타단이 접지된 인덕턴스값(Lsm)의 제 m 공진 인덕터(8m)를 포함하는 구성예를 게시했지만, 이러한 구성에 한정되지 않는다. 예를 들면, 도 8에 도시하는 제 2 직렬 공진기(912)와 같이, 바이어스 회로(200)에 포함되는 (N-1)개의 직렬 공진기의 전부 또는 일부가, 일단이 접속부(700m)에 접속된 인덕턴스값(Lsm)의 제 m 공진 인덕터(8m)와, 일단이 제 m 공진 인덕터(8m)의 타단에 접속되고 타단이 접지된 캐패시턴스값(Csm)의 제 m 공진 캐패시터(7m)를 포함하는 구성이어도 된다.
본 발명의 상기 실시예의 설명은 예시 및 설명의 목적으로 제공되었다. 이것은 개시한 형태로 본 발명을 제한하려는 의도는 아니다. 상기 설명을 근거로 수정 몇 변경이 가능하다. 실시예는 본 발명의 원리를 잘 예시하기 위해서 그리고 실제적인 분야를 제공하기 위해서 선택되고 설명된 것이다. 당업자라면 본 발명의 여러 가지 실시예를 이용하여 여러 가지 수정을 가할 수 있고 특정의 용도에 적용할 수 있다. 모든 이러한 수정 및 변경은 공정하게, 법적으로 그리고 동등하게 자격이 주어지는 범위에 따라서 해석될 때 첨부된 청구범위에 의해 판단되는 본 발명의 범위내에 있다.

Claims (4)

  1. 바이어스 회로로서,
    능동소자에 직류전압 및/또는 직류전류를 공급하기 위한 바이어스 공급 단자와,
    상기 바이어스 공급 단자에 일단이 접속되고, 타단이 접지된 캐패시터(이하, 병렬 캐패시터라고 한다.)와,
    상기 병렬 캐패시터와 병렬로 접속되고, 일단이 상기 바이어스 공급 단자에 접속된 병렬회로를 포함하고,
    N을 미리 정해진 N≥2를 충족시키는 정수로 하고,
    N≥3의 경우에는, q는 2이상 N-1 이하의 정수를 나타내고, m은 1 이상 N-1 이하의 각 정수를 나타내는 것으로 하고,
    상기 병렬회로는
    직류전원을 포함하는 직류회로부에 접속되는 직류전원 접속 단자와,
    직렬접속된 N개의 인덕터(이하, 병렬 인덕터라고 한다.)와,
    N-1개의 직렬 공진기를 포함하고,
    제 1 상기 병렬 인덕터의 일단은 상기 바이어스 공급 단자에 접속되고,
    제 q 상기 병렬 인덕터의 일단은 제 (q-1)의 상기 병렬 인덕터의 타단에 접속되고, 제 q 상기 병렬 인덕터의 타단은 제 (q+1)의 상기 병렬 인덕터의 일단에 접속되고,
    제 N 상기 병렬 인덕터에 타단은 상기 직류전원 접속 단자에 접속되고,
    제 m 상기 직렬 공진기는, 그 일단이 제 m 상기 병렬 인덕터와 제 (m+1)의 상기 병렬 인덕터와의 접속부에 접속되고, 그 타단이 접지되어 있고, 직렬접속된 제 m 캐패시터(이하, 공진 캐패시터라고 한다.)와 제 m 인덕터(이하, 공진 인덕터라고 한다.)를 포함하고,
    N=2의 경우에는,
    상기 병렬회로는
    직류전원을 포함하는 직류회로부에 접속되는 직류전원 접속 단자와,
    직렬 접속된 2개의 인덕터(이하, 병렬 인덕터라고 한다.)와,
    1개의 직렬 공진기를 포함하고,
    제 1 상기 병렬 인덕터의 일단은 상기 바이어스 공급 단자에 접속되고,
    제 2의 상기 병렬 인덕터의 일단은 제 1의 상기 병렬 인덕터의 타단에 접속되고, 제 2의 상기 병렬 인덕터의 타단은 상기 직류전원 접속 단자에 접속되고,
    상기 직렬 공진기는 그 일단이 제 1의 상기 병렬 인덕터와 제 2의 상기 병렬 인덕터와의 접속부에 접속되고, 그 타단이 접지되어 있고, 직결 접속된 캐패시터(이하, 공진 캐패시터라고 한다.)와 인덕터(이하, 공진 인덕터라고 한다.)를 포함하는 것을 특징으로 하는 바이어스 회로.
  2. 제 1 항에 있어서,
    상기 제 m 직렬 공진기의 공진주파수를 제 m 주파수(fm)로 하고,
    상기 제 m 주파수(fm)에서, 상기 병렬 캐패시터와 제 1 상기 병렬 인덕터로부터 제 m 상기 병렬 인덕터와 제 1 상기 직렬 공진기로부터 제 (m-1)의 상기 직렬 공진기와의 합성 어드미턴스가 제로가 되고, 제 N 주파수(fN)에서, 상기 병렬 캐패시터와 제 1 상기 병렬 인덕터로부터 제 N 상기 병렬 인덕터와 제 1 상기 직렬 공진기로부터 제 (N-1)의 상기 직렬 공진기와의 합성 어드미턴스가 제로가 되도록, 상기 병렬 캐패시터의 캐패시턴스와, 상기 각 병렬 인덕터의 인덕턴스와, 상기 각 공진 인덕터의 인덕턴스 및 각 공진 캐패시터의 캐패시턴스가 설정되어 있는 것을 특징으로 하는 바이어스 회로.
  3. 제 2 항에 있어서,
    제 (m+1) 주파수(fm +1)에서, 제 1 상기 직렬 공진기로부터 제 m 상기 직렬 공진기의 각 임피던스가 충분히 커지도록, 상기 각 공진 인덕터의 인덕턴스 및 각 공진 캐패시터의 캐패시턴스가 설정되어 있는 것을 특징으로 하는 바이어스 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    f1>f2>…>fN -1>fN인 것을 특징으로 하는 바이어스 회로.
KR1020100094159A 2009-10-07 2010-09-29 바이어스 회로 KR101097088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009233570A JP5161856B2 (ja) 2009-10-07 2009-10-07 バイアス回路
JPJP-P-2009-233570 2009-10-07

Publications (2)

Publication Number Publication Date
KR20110037862A KR20110037862A (ko) 2011-04-13
KR101097088B1 true KR101097088B1 (ko) 2011-12-22

Family

ID=43567687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094159A KR101097088B1 (ko) 2009-10-07 2010-09-29 바이어스 회로

Country Status (5)

Country Link
US (1) US8570117B2 (ko)
EP (1) EP2309642B1 (ko)
JP (1) JP5161856B2 (ko)
KR (1) KR101097088B1 (ko)
CN (1) CN102035481B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653907B2 (en) * 2011-07-18 2014-02-18 Raytheon Company Resonated bypass capacitor for enhanced performance of a microwave circuit
JP6168349B2 (ja) * 2013-06-05 2017-07-26 株式会社村田製作所 電力増幅器および無線通信装置
JP6536525B2 (ja) * 2016-10-04 2019-07-03 株式会社村田製作所 バイアスｔ回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103810B2 (ja) 1989-09-13 1994-12-14 三菱電機株式会社 電界効果トランジスタ増幅器
JPH04129308A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 高周波増幅器
JP3438953B2 (ja) 1994-07-20 2003-08-18 三洋電機株式会社 バイアス回路
JPH0884030A (ja) * 1994-09-12 1996-03-26 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JPH08204472A (ja) * 1995-01-24 1996-08-09 Nec Eng Ltd 高周波増幅回路
JPH08204487A (ja) * 1995-01-30 1996-08-09 Oki Electric Ind Co Ltd 有極形フィルタ
JPH09186533A (ja) * 1995-12-30 1997-07-15 Sony Corp 伝送装置
JPH09289421A (ja) * 1996-04-24 1997-11-04 Kyocera Corp 高周波用電力増幅器
KR100229765B1 (ko) * 1996-12-28 1999-11-15 유기범 Fet를 이용한 고주파증폭기의 단일전원 바이어스회로
US6933780B2 (en) * 2000-02-03 2005-08-23 Matsushita Electric Industrial Co., Ltd. Predistortion circuit and power amplifier
FR2811827B1 (fr) * 2000-07-12 2002-10-11 St Microelectronics Sa Dispositif d'amplification a faible bruit, en particulier pour un telephone mobile cellulaire
US6326849B1 (en) * 2000-09-28 2001-12-04 Eic Corporation Isolation circuit for use in RF amplifier bias circuit
US7034620B2 (en) * 2002-04-24 2006-04-25 Powerwave Technologies, Inc. RF power amplifier employing bias circuit topologies for minimization of RF amplifier memory effects
JP3717463B2 (ja) 2002-06-26 2005-11-16 沖電気工業株式会社 移動通信システム及び移動通信装置
JP2005094635A (ja) * 2003-09-19 2005-04-07 Alps Electric Co Ltd 電力増幅器のバイアス回路
JP4588699B2 (ja) * 2004-04-28 2010-12-01 三菱電機株式会社 バイアス回路
JP4585337B2 (ja) * 2005-03-14 2010-11-24 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
JP4788506B2 (ja) * 2006-07-14 2011-10-05 日本電気株式会社 増幅器
CN200959590Y (zh) * 2006-09-11 2007-10-10 沈锦成 功率放大器的偏置电路
JP4841394B2 (ja) * 2006-10-18 2011-12-21 パナソニック株式会社 電力増幅器
JP5143523B2 (ja) * 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
EP2106023A4 (en) * 2006-11-20 2010-02-03 Panasonic Corp FILTER DEVICE
JP5086630B2 (ja) 2006-12-20 2012-11-28 株式会社エヌ・ティ・ティ・ドコモ 整合回路、デュアルバンド電力増幅器
JP5079387B2 (ja) 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路

Also Published As

Publication number Publication date
CN102035481B (zh) 2014-04-16
US8570117B2 (en) 2013-10-29
JP2011082809A (ja) 2011-04-21
US20110080230A1 (en) 2011-04-07
EP2309642B1 (en) 2013-04-17
EP2309642A3 (en) 2011-07-13
EP2309642A2 (en) 2011-04-13
KR20110037862A (ko) 2011-04-13
JP5161856B2 (ja) 2013-03-13
CN102035481A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
KR100841119B1 (ko) 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기
US7092691B2 (en) Switchless multi-resonant, multi-band power amplifier
KR101286045B1 (ko) 멀티 밴드 정합 회로
US20150349726A1 (en) Mutual Coupling Inductor Based Ultra-Wideband Power Amplifier And Design Method Thereof
WO2011001769A1 (ja) 無線通信用高周波回路及び無線通信機
US20100079211A1 (en) Matching circuit, and radio-frequency power amplifier and mobile phone including the same
US8368483B2 (en) Multiband matching circuit and multiband power amplifier
US10778211B2 (en) Switching circuit and semiconductor module
KR20060070796A (ko) 광대역 가변 입력 매칭 저잡음 증폭기
KR100880100B1 (ko) 능동 동조 필터 회로, 이를 포함하는 모듈 및 무선 통신장치
KR20180094562A (ko) 노치 필터링 내재화한 저잡음 증폭기
US20140333385A1 (en) Dual-band semiconductor rf amplifier device
CN108233973A (zh) 通信模块
KR101097088B1 (ko) 바이어스 회로
US20170012588A1 (en) Apparatus and methods for tunable power amplifiers
US20230083695A1 (en) Integrated circuit comprising an adaptation and filtering network including a direct current power supply stage, and corresponding adaptation and filtering process
JP2009253785A (ja) マルチバンド高周波電力増幅器
CN216649630U (zh) 功率放大器和射频芯片
JP2004364068A (ja) 周波数帯域可変増幅器
Silva et al. A 433/915-MHz class AB discrete power amplifier based on multiresonant circuits
KR101329061B1 (ko) 이중 대역 전력 증폭기
CN115940841A (zh) 一种放大器、射频芯片和电子设备
JP2005012611A (ja) 高周波増幅器
JP2013162391A (ja) 多段増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 8