JPH0548348A - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPH0548348A JPH0548348A JP3184760A JP18476091A JPH0548348A JP H0548348 A JPH0548348 A JP H0548348A JP 3184760 A JP3184760 A JP 3184760A JP 18476091 A JP18476091 A JP 18476091A JP H0548348 A JPH0548348 A JP H0548348A
- Authority
- JP
- Japan
- Prior art keywords
- base side
- transistor
- power supply
- supply line
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】この発明では、電力増幅回路のバイアス状態を
可変する回路を構成することにより、２種類以上の増幅
動作を１ユニットの回路構成で実現する。 【構成】電力増幅用のトランジスタ1 と、このトランジ
スタ1 のベース側に設けられたベース側給電ライン2
と、このベース側給電ライン2 に接続される抵抗素子5
と、この抵抗素子5 に第１の電位ＶCCが印加されるべく
この抵抗素子5 に直列した電流路が形成されるように設
けられた第１のスイッチング素子7 と、前記ベース側給
電ライン2 と第２の電位ＧＮＤとの間に挿入された第２
のスイッチング素子6 と、前記第１、第２のスイッチン
グ素子6 ，7 を切換えることにより前記トランジスタ1
のベース側の電位状態を可変にする制御手段とを具備し
たことを特徴としている。
可変する回路を構成することにより、２種類以上の増幅
動作を１ユニットの回路構成で実現する。 【構成】電力増幅用のトランジスタ1 と、このトランジ
スタ1 のベース側に設けられたベース側給電ライン2
と、このベース側給電ライン2 に接続される抵抗素子5
と、この抵抗素子5 に第１の電位ＶCCが印加されるべく
この抵抗素子5 に直列した電流路が形成されるように設
けられた第１のスイッチング素子7 と、前記ベース側給
電ライン2 と第２の電位ＧＮＤとの間に挿入された第２
のスイッチング素子6 と、前記第１、第２のスイッチン
グ素子6 ，7 を切換えることにより前記トランジスタ1
のベース側の電位状態を可変にする制御手段とを具備し
たことを特徴としている。
Description
【０００１】
【産業上の利用分野】この発明は特に給電方法を可変に
する高周波用の電力増幅回路に関する。
する高周波用の電力増幅回路に関する。
【０００２】
【従来の技術】従来、ディジタル送信や振幅変調（Ａ
Ｍ）方式を用いた送信機等に使用される電力増幅回路の
出力段増幅には、Ａ級増幅もしくはＡＢ級増幅が用いら
れてきた。この種の方式においては、増幅器には直線性
が要求され、変調ひずみを極力抑える必要があるからで
ある。
Ｍ）方式を用いた送信機等に使用される電力増幅回路の
出力段増幅には、Ａ級増幅もしくはＡＢ級増幅が用いら
れてきた。この種の方式においては、増幅器には直線性
が要求され、変調ひずみを極力抑える必要があるからで
ある。
【０００３】図８、図９は従来のＡＢ級増幅を行う構成
の回路図である。図８において、ＮＰＮトランジスタ31
のベースはインダクタンス成分を有するベース側給電ラ
イン32を介し、ダイオード33のアノードに接続されてい
る。ダイオード33のカソードは接地電圧ＧＮＤに接続さ
れている。トランジスタ31のエミッタは接地電圧ＧＮＤ
に接続され、コレクタはインダクタンス成分を有するコ
レクタ側給電ライン34を介して電源電圧ＶCCに接続され
る。電源電圧ＶCCとダイオード33のアノードは抵抗15を
介して接続されている。
の回路図である。図８において、ＮＰＮトランジスタ31
のベースはインダクタンス成分を有するベース側給電ラ
イン32を介し、ダイオード33のアノードに接続されてい
る。ダイオード33のカソードは接地電圧ＧＮＤに接続さ
れている。トランジスタ31のエミッタは接地電圧ＧＮＤ
に接続され、コレクタはインダクタンス成分を有するコ
レクタ側給電ライン34を介して電源電圧ＶCCに接続され
る。電源電圧ＶCCとダイオード33のアノードは抵抗15を
介して接続されている。
【０００４】上記図８の構成の回路はトランジスタ31の
ベースに印加される電圧がダイオード33のしきい値に設
定されるような構成になっており、ダイオード33による
バイアスでトランジスタ31はＡＢ級増幅動作する。ま
た、図９は多段接続する便宜上ＶCCの供給点を２つに分
けたものであり、上記図８の構成と同様である。
ベースに印加される電圧がダイオード33のしきい値に設
定されるような構成になっており、ダイオード33による
バイアスでトランジスタ31はＡＢ級増幅動作する。ま
た、図９は多段接続する便宜上ＶCCの供給点を２つに分
けたものであり、上記図８の構成と同様である。
【０００５】一方、自動車電話等に代表されるアナログ
送信の場合、周波数変調（ＦＭ）方式が採用されてお
り、主にＣ級増幅が用いられる。図１０は従来のＣ級増
幅を行う構成の回路図である。
送信の場合、周波数変調（ＦＭ）方式が採用されてお
り、主にＣ級増幅が用いられる。図１０は従来のＣ級増
幅を行う構成の回路図である。
【０００６】図１０において、ＮＰＮトランジスタ51の
ベース端子はインダクタンス成分を有するベース側給電
ライン52を介して接地電圧ＧＮＤに接続されている。ト
ランジスタ51のコレクタ端子はインダクタンス成分を有
するコレクタ側給電ライン53を介して電源電圧ＶCCに接
続されている。
ベース端子はインダクタンス成分を有するベース側給電
ライン52を介して接地電圧ＧＮＤに接続されている。ト
ランジスタ51のコレクタ端子はインダクタンス成分を有
するコレクタ側給電ライン53を介して電源電圧ＶCCに接
続されている。
【０００７】上記図９の構成はＦＭ方式が採用されるた
め、ＡＭ方式等で用いられるＡ級やＡＢ級増幅のように
信号の忠実な増幅は必要ない。むしろ、電力効率が重視
される。ベース側給電ライン52のインダクタンス成分に
より、トランジスタ51のベース端子は０Ｖ以下でバイア
スされる。このように送信方式により、バイアス方式を
変えた増幅回路が用いられるのが一般的である。
め、ＡＭ方式等で用いられるＡ級やＡＢ級増幅のように
信号の忠実な増幅は必要ない。むしろ、電力効率が重視
される。ベース側給電ライン52のインダクタンス成分に
より、トランジスタ51のベース端子は０Ｖ以下でバイア
スされる。このように送信方式により、バイアス方式を
変えた増幅回路が用いられるのが一般的である。
【０００８】ところで、自動車電話等の移動通信におい
ては、近年、加入者の増加、無線の機密保持に対処する
ため、ディジタル変調方式による送受信が行われようと
している。
ては、近年、加入者の増加、無線の機密保持に対処する
ため、ディジタル変調方式による送受信が行われようと
している。
【０００９】ディジタル通信方式は、将来的にアナログ
通信方式に入れ代わって多用される通信方式であり、ア
ナログ通信方式からディジタル通信方式への新旧の移行
期にはそれぞれのシステム機器が混在する。そこで、両
方の通信方式に対応できるようなシステム機器が構成で
きれば扱い易いものとなる。
通信方式に入れ代わって多用される通信方式であり、ア
ナログ通信方式からディジタル通信方式への新旧の移行
期にはそれぞれのシステム機器が混在する。そこで、両
方の通信方式に対応できるようなシステム機器が構成で
きれば扱い易いものとなる。
【００１０】ところが、上述したようにディジタル通信
方式とアナログ通信方式とでは増幅の方法にそれぞれ特
徴がある。このため、両通信方式に対応するためには、
例えばＡＢ級増幅用、Ｃ級増幅用と２種類の電力増幅回
路が必要となる。
方式とアナログ通信方式とでは増幅の方法にそれぞれ特
徴がある。このため、両通信方式に対応するためには、
例えばＡＢ級増幅用、Ｃ級増幅用と２種類の電力増幅回
路が必要となる。
【００１１】自動車電話の電力増幅回路には主に混成集
積回路、いわゆるハイブリッドＩＣが用いられるが、上
記ディジタル通信方式とアナログ通信方式の２種類の電
力増幅回路を組み込むとなると容積も大きく、経済的に
不利である。
積回路、いわゆるハイブリッドＩＣが用いられるが、上
記ディジタル通信方式とアナログ通信方式の２種類の電
力増幅回路を組み込むとなると容積も大きく、経済的に
不利である。
【００１２】
【発明が解決しようとする課題】このように、従来では
ディジタル通信方式とアナログ通信方式の両方に対応で
きる電力増幅回路を構成するには、それぞれの通信方式
に合う増幅ができるようバイアス方式の違う増幅回路を
それぞれ設けることになり、サイズも大きく、コスト高
になるという欠点がある。
ディジタル通信方式とアナログ通信方式の両方に対応で
きる電力増幅回路を構成するには、それぞれの通信方式
に合う増幅ができるようバイアス方式の違う増幅回路を
それぞれ設けることになり、サイズも大きく、コスト高
になるという欠点がある。
【００１３】この発明は上記のような事情を考慮してな
されたものであり、その目的は、ディジタル通信方式と
アナログ通信方式の両方に対応できる電力増幅回路を１
ユニットの回路で構成し、サイズの小型化、コスト低減
が図れる電力増幅回路を提供することにある。
されたものであり、その目的は、ディジタル通信方式と
アナログ通信方式の両方に対応できる電力増幅回路を１
ユニットの回路で構成し、サイズの小型化、コスト低減
が図れる電力増幅回路を提供することにある。
【００１４】
【課題を解決するための手段】この発明の電力増幅回路
は、電力増幅用のトランジスタと、前記トランジスタの
ベース側に設けられたベース側給電ラインと、前記ベー
ス側給電ラインに接続される抵抗素子と、前記抵抗素子
に第１の電位が印加されるべくこの抵抗素子に直列した
電流路が形成されるように設けられた第１のスイッチン
グ素子と、前記ベース側給電ラインと第２の電位との間
に挿入された第２のスイッチング素子と、前記第１、第
２のスイッチング素子を切換えることにより前記トラン
ジスタのベース側の電位状態を可変にする制御手段とを
具備したことを特徴としている。
は、電力増幅用のトランジスタと、前記トランジスタの
ベース側に設けられたベース側給電ラインと、前記ベー
ス側給電ラインに接続される抵抗素子と、前記抵抗素子
に第１の電位が印加されるべくこの抵抗素子に直列した
電流路が形成されるように設けられた第１のスイッチン
グ素子と、前記ベース側給電ラインと第２の電位との間
に挿入された第２のスイッチング素子と、前記第１、第
２のスイッチング素子を切換えることにより前記トラン
ジスタのベース側の電位状態を可変にする制御手段とを
具備したことを特徴としている。
【００１５】
【作用】この発明では、電力増幅回路のバイアス状態を
可変する回路を構成することにより、２種類以上の増幅
動作を１ユニットの回路構成で実現する。
可変する回路を構成することにより、２種類以上の増幅
動作を１ユニットの回路構成で実現する。
【００１６】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１はこの発明の一実施例に係る電力増幅
回路の終段の構成を示す回路図である。
り説明する。図１はこの発明の一実施例に係る電力増幅
回路の終段の構成を示す回路図である。
【００１７】電力増幅用のＮＰＮトランジスタ1 のベー
スには高周波信号RFINが入力される。このトランジスタ
1 のベースはインダクタンス成分を有するベース側給電
ライン2 を介し、ダイオード3 のアノードに接続されて
いる。ダイオード3 のカソードは接地電圧ＧＮＤに接続
されている。このダイオード3 は温度補償用のダイオー
ドであり、ＡＢ級増幅動作に必要なバイアス機能を果た
す。
スには高周波信号RFINが入力される。このトランジスタ
1 のベースはインダクタンス成分を有するベース側給電
ライン2 を介し、ダイオード3 のアノードに接続されて
いる。ダイオード3 のカソードは接地電圧ＧＮＤに接続
されている。このダイオード3 は温度補償用のダイオー
ドであり、ＡＢ級増幅動作に必要なバイアス機能を果た
す。
【００１８】上記トランジスタ1 のエミッタは接地電圧
ＧＮＤに接続されている。このトランジスタ1 のコレク
タはインダクタンス成分を有するコレクタ側給電ライン
4 を介して電源電圧ＶCCに接続されている。このトラン
ジスタ1 のコレクタから高周波信号RFOUT が出力され
る。
ＧＮＤに接続されている。このトランジスタ1 のコレク
タはインダクタンス成分を有するコレクタ側給電ライン
4 を介して電源電圧ＶCCに接続されている。このトラン
ジスタ1 のコレクタから高周波信号RFOUT が出力され
る。
【００１９】上記ダイオード3 のアノードはＮチャネル
MOS FET6 のドレインに接続されると共にバイアス用の
抵抗5 の一端に接続されている。MOS FET 6 のソースは
接地電圧ＧＮＤに接続されている。抵抗5 の他端はＮチ
ャネルMOS FET 7 のソースに接続されている。MOS FET
7 のドレインは電源電圧ＶCCに接続されている。
MOS FET6 のドレインに接続されると共にバイアス用の
抵抗5 の一端に接続されている。MOS FET 6 のソースは
接地電圧ＧＮＤに接続されている。抵抗5 の他端はＮチ
ャネルMOS FET 7 のソースに接続されている。MOS FET
7 のドレインは電源電圧ＶCCに接続されている。
【００２０】制御ノード8 はMOS FET 6 のゲートに直接
接続されると共に、インバータ9 を介してMOS FET 7 の
ゲートに接続される。すなわち、制御ノード8 から与え
られる制御信号により、MOS FET 6 ，7 の各ゲートには
相反する信号が供給され、MOS FET 6 ，7 それぞれの動
作がオン，オフ制御される。上記図１の構成の回路動作
について説明する。
接続されると共に、インバータ9 を介してMOS FET 7 の
ゲートに接続される。すなわち、制御ノード8 から与え
られる制御信号により、MOS FET 6 ，7 の各ゲートには
相反する信号が供給され、MOS FET 6 ，7 それぞれの動
作がオン，オフ制御される。上記図１の構成の回路動作
について説明する。
【００２１】制御ノード8 に“Ｈ”レベルの制御信号が
与えられると、MOS FET 6 はオンし、トランジスタ1 の
ベース側給電ライン2 は接地される。また、MOS FET 7
はインバータ9 を通じてバイアスがかかるためオフ状態
である。従って、トランジスタ1 のベース側給電ライン
2 とコレクタ側給電ライン4 は電気的に分離される。こ
れにより、トランジスタ1 はＣ級増幅のバイアス状態と
なる。
与えられると、MOS FET 6 はオンし、トランジスタ1 の
ベース側給電ライン2 は接地される。また、MOS FET 7
はインバータ9 を通じてバイアスがかかるためオフ状態
である。従って、トランジスタ1 のベース側給電ライン
2 とコレクタ側給電ライン4 は電気的に分離される。こ
れにより、トランジスタ1 はＣ級増幅のバイアス状態と
なる。
【００２２】一方、制御ノード8 に“Ｌ”レベルの制御
信号が与えられると、MOS FET 6 はオフしてスイッチ開
放状態、MOS FET7 はオン状態になる。従って、トラン
ジスタ1 のベース側はダイオード3 により設定される電
圧（０．７Ｖ）でわずかにバイアスされることになり、
ＡＢ級増幅動作が可能となる。
信号が与えられると、MOS FET 6 はオフしてスイッチ開
放状態、MOS FET7 はオン状態になる。従って、トラン
ジスタ1 のベース側はダイオード3 により設定される電
圧（０．７Ｖ）でわずかにバイアスされることになり、
ＡＢ級増幅動作が可能となる。
【００２３】このような構成によれば、１ユニットの回
路構成でＡＢ級増幅、Ｃ級増幅の両動作が可能になり、
アナログ、ディジタル両通信方式が混在して使用される
時、非常に有効である。しかも、構造がコンパクトであ
り、自動車電話等に使われるハイブリッドＩＣ等へ組込
み易い。
路構成でＡＢ級増幅、Ｃ級増幅の両動作が可能になり、
アナログ、ディジタル両通信方式が混在して使用される
時、非常に有効である。しかも、構造がコンパクトであ
り、自動車電話等に使われるハイブリッドＩＣ等へ組込
み易い。
【００２４】図２はこの発明の第１の他の実施例の構成
を示す回路図である。図１と同一の機能を有する部分に
は同一符号を付し、その部分については説明を省略す
る。この図２では、図１に比べてベースバイアス用電源
が供給されるＶBBノード11が設けられている。そして、
MOS FET 7 のドレインがこのＶBBノード11に接続されて
いる。さらに、演算増幅器（コンパレータ）12が設けら
れる。コンパレータ12の一方の入力端はＶBBノード11に
接続され、コンパレータ12の他方の入力端は基準電圧Ｖ
ref が供給される。コンパレータ12の出力端はMOS FET
6 のゲート及びインバータ9 の入力端が接続されるよう
に構成されている。
を示す回路図である。図１と同一の機能を有する部分に
は同一符号を付し、その部分については説明を省略す
る。この図２では、図１に比べてベースバイアス用電源
が供給されるＶBBノード11が設けられている。そして、
MOS FET 7 のドレインがこのＶBBノード11に接続されて
いる。さらに、演算増幅器（コンパレータ）12が設けら
れる。コンパレータ12の一方の入力端はＶBBノード11に
接続され、コンパレータ12の他方の入力端は基準電圧Ｖ
ref が供給される。コンパレータ12の出力端はMOS FET
6 のゲート及びインバータ9 の入力端が接続されるよう
に構成されている。
【００２５】上記図２の構成の回路動作について説明す
る。ＶBBノード11にはベースバイアス用電源としてＶBB
電圧、例えば５Ｖが供給され、基準電圧Ｖref としては
１０Ｖ程度が印加されているものとする。
る。ＶBBノード11にはベースバイアス用電源としてＶBB
電圧、例えば５Ｖが供給され、基準電圧Ｖref としては
１０Ｖ程度が印加されているものとする。
【００２６】ここで、コンパレータ12は基準電圧Ｖref
より低いＶBB電圧に対して“Ｌ”レベルを出力する。従
って、インバータ9は“Ｈ”レベルを出力し、MOS FET 7
がオンする。一方、MOS FET 6 はオフする。よって、
ダイオード3 によるバイアスにより、トランジスタ1 の
ベース側はわずかにバイアスがかかり、トランジスタ1
はＡＢ級増幅動作が行える。
より低いＶBB電圧に対して“Ｌ”レベルを出力する。従
って、インバータ9は“Ｈ”レベルを出力し、MOS FET 7
がオンする。一方、MOS FET 6 はオフする。よって、
ダイオード3 によるバイアスにより、トランジスタ1 の
ベース側はわずかにバイアスがかかり、トランジスタ1
はＡＢ級増幅動作が行える。
【００２７】ＶBBノード11に１２Ｖが供給される場合を
考える。コンパレータ12は基準電圧Ｖref より高いＶBB
電圧に対して“Ｈ”レベルを出力する。従って、インバ
ータ9 は“Ｌ”レベルを出力し、MOS FET 7 がオフす
る。一方、MOS FET 6はオンする。よって、トランジス
タ1 のベース側は接地される。また、MOS FET 7 はオフ
しているのでスイッチ開放状態である。このため、ＶBB
ノード11とベース側給電ライン2 は電気的に分離され、
トランジスタ1 はＣ級増幅の動作を行うこととなる。こ
のようにすれば、上記したようにＶBBノード11は電気的
に分離されるため、他のトランジスタのコレクタ給電ラ
インとしても使用できる利点がある。
考える。コンパレータ12は基準電圧Ｖref より高いＶBB
電圧に対して“Ｈ”レベルを出力する。従って、インバ
ータ9 は“Ｌ”レベルを出力し、MOS FET 7 がオフす
る。一方、MOS FET 6はオンする。よって、トランジス
タ1 のベース側は接地される。また、MOS FET 7 はオフ
しているのでスイッチ開放状態である。このため、ＶBB
ノード11とベース側給電ライン2 は電気的に分離され、
トランジスタ1 はＣ級増幅の動作を行うこととなる。こ
のようにすれば、上記したようにＶBBノード11は電気的
に分離されるため、他のトランジスタのコレクタ給電ラ
インとしても使用できる利点がある。
【００２８】図２のコンパレータ12を用いた回路では、
ＶBBノード11に印加される電圧の切換えのみによってト
ランジスタ1 の増幅動作を変えることができる。これに
より、図１のように増幅方式を選択する専用の信号や制
御ノード8 を設ける必要がなくなる。従って、増幅方式
を選択する切換え用制御回路等を外部に設ける必要もな
い。
ＶBBノード11に印加される電圧の切換えのみによってト
ランジスタ1 の増幅動作を変えることができる。これに
より、図１のように増幅方式を選択する専用の信号や制
御ノード8 を設ける必要がなくなる。従って、増幅方式
を選択する切換え用制御回路等を外部に設ける必要もな
い。
【００２９】図３はこの発明の第２の他の実施例の構成
を示す回路図である。図１と同一の機能を有する部分に
は同一符号を付し、その部分については説明を省略す
る。この図３では、図２と同様にベースバイアス用電源
が供給されるＶBBノード11が設けられる。MOS FET 6 の
ドレインとこのＶBBノード11との間にバイアス用の抵抗
5 が挿入されている。さらに、演算増幅器（積分器）15
が設けられる。積分器15の入力端はＶBBノード11に接続
され、積分器15の出力端はMOS FET 6 のゲートにインバ
ータ9 を介して接続されると共にMOS FET 7 のゲートに
直接接続される。
を示す回路図である。図１と同一の機能を有する部分に
は同一符号を付し、その部分については説明を省略す
る。この図３では、図２と同様にベースバイアス用電源
が供給されるＶBBノード11が設けられる。MOS FET 6 の
ドレインとこのＶBBノード11との間にバイアス用の抵抗
5 が挿入されている。さらに、演算増幅器（積分器）15
が設けられる。積分器15の入力端はＶBBノード11に接続
され、積分器15の出力端はMOS FET 6 のゲートにインバ
ータ9 を介して接続されると共にMOS FET 7 のゲートに
直接接続される。
【００３０】上記図３の構成の回路動作について説明す
る。ＶBBノード11にある一定電圧、例えば５Ｖが印加さ
れた場合を考える。積分器15の入力には一定電圧が与え
られるので、積分器15の出力は０Ｖとなる。これによ
り、MOS FET 6 はインバータ9の反転出力によりオン、M
OS FET 7 はオフする。従って、トランジスタ1 のベー
スはインダクタンス成分を有するベース側給電ライン2
からMOSFET 6 のソース、ドレインを介して接地され
る。これにより、トランジスタ1 はＣ級増幅動作する。
る。ＶBBノード11にある一定電圧、例えば５Ｖが印加さ
れた場合を考える。積分器15の入力には一定電圧が与え
られるので、積分器15の出力は０Ｖとなる。これによ
り、MOS FET 6 はインバータ9の反転出力によりオン、M
OS FET 7 はオフする。従って、トランジスタ1 のベー
スはインダクタンス成分を有するベース側給電ライン2
からMOSFET 6 のソース、ドレインを介して接地され
る。これにより、トランジスタ1 はＣ級増幅動作する。
【００３１】一方、ＶBBノード11にあるデューティサイ
クルの論理信号が与えられた場合を考える。この場合、
積分器15は一定電圧、例えば５Ｖを出力する。これによ
り、MOS FET 6 はオフ、MOSFET 7 はオンする。従っ
て、トランジスタ1 のベースはＶBBノード11、バイアス
用の抵抗5 、MOS FET 7 のソース，ドレインを通じてバ
イアスが供給され、ダイオード3 が導通状態になる。こ
れにより、トランジスタ1 はＡＢ級増幅動作する。
クルの論理信号が与えられた場合を考える。この場合、
積分器15は一定電圧、例えば５Ｖを出力する。これによ
り、MOS FET 6 はオフ、MOSFET 7 はオンする。従っ
て、トランジスタ1 のベースはＶBBノード11、バイアス
用の抵抗5 、MOS FET 7 のソース，ドレインを通じてバ
イアスが供給され、ダイオード3 が導通状態になる。こ
れにより、トランジスタ1 はＡＢ級増幅動作する。
【００３２】上記回路構成ではＡＢ級増幅動作時に上記
論理信号のデューティサイクルに従ったバイアスが供給
されることになる。しかし、例えばディジタル通信のよ
うに、時分割処理によってある一定時間しか送信を行わ
ないような通信方式の場合には十分対応可能である。
論理信号のデューティサイクルに従ったバイアスが供給
されることになる。しかし、例えばディジタル通信のよ
うに、時分割処理によってある一定時間しか送信を行わ
ないような通信方式の場合には十分対応可能である。
【００３３】さらに、上記図３の回路構成では、MOS FE
T 6 ，7 を制御する信号は通常一般に使用されている論
理信号（５Ｖ／０Ｖ）でよい。すなわち、この構成の回
路がある通信器のシステム内で使われる場合、増幅方式
を切換える制御信号が容易に得られる利点を有してい
る。
T 6 ，7 を制御する信号は通常一般に使用されている論
理信号（５Ｖ／０Ｖ）でよい。すなわち、この構成の回
路がある通信器のシステム内で使われる場合、増幅方式
を切換える制御信号が容易に得られる利点を有してい
る。
【００３４】第３の他の実施例として図４のように、上
記図３の演算増幅器（積分器）15をコンパレータ18に置
き換えてもよい。基準電圧を接地電圧とすれば、通常一
般に使用されている論理信号（５Ｖ／０Ｖ）を増幅方式
を切換える制御信号として使用できる。図５はこの発明
の第４の他の実施例の構成を示す回路図である。図１と
同一の機能を有する部分には同一符号を付し、その部分
については説明を省略する。
記図３の演算増幅器（積分器）15をコンパレータ18に置
き換えてもよい。基準電圧を接地電圧とすれば、通常一
般に使用されている論理信号（５Ｖ／０Ｖ）を増幅方式
を切換える制御信号として使用できる。図５はこの発明
の第４の他の実施例の構成を示す回路図である。図１と
同一の機能を有する部分には同一符号を付し、その部分
については説明を省略する。
【００３５】トランジスタ1 のベースは側給電ライン2
を介してMOS FET 6 のドレインに接続されている。MOS
FET 6 のソースは接地電圧ＧＮＤに接続されている。図
１における温度補償用のダイオード3 のアノードがMOS
FET 7 のソースに接続されている。MOS FET 7 のドレイ
ンはバイアス用の抵抗5 を介して電源電圧ＶCCに接続さ
れている。ダイオード3 のアノードとMOS FET 6 のドレ
インとの間には数〜数十Ωの抵抗21が挿入されている。
抵抗21はこの回路のＡＢ級増幅動作時におけるトランジ
スタ1 の熱暴走防止用の安定化抵抗である。
を介してMOS FET 6 のドレインに接続されている。MOS
FET 6 のソースは接地電圧ＧＮＤに接続されている。図
１における温度補償用のダイオード3 のアノードがMOS
FET 7 のソースに接続されている。MOS FET 7 のドレイ
ンはバイアス用の抵抗5 を介して電源電圧ＶCCに接続さ
れている。ダイオード3 のアノードとMOS FET 6 のドレ
インとの間には数〜数十Ωの抵抗21が挿入されている。
抵抗21はこの回路のＡＢ級増幅動作時におけるトランジ
スタ1 の熱暴走防止用の安定化抵抗である。
【００３６】図６はこの発明の第５の他の実施例の構成
を示す回路図であり、図５に比べて、ベースバイアス用
電源が供給されるＶBBノード11が設けられている。図６
ではバイアス用の抵抗5 の接続端がこのＶBBノード11に
接続されている。
を示す回路図であり、図５に比べて、ベースバイアス用
電源が供給されるＶBBノード11が設けられている。図６
ではバイアス用の抵抗5 の接続端がこのＶBBノード11に
接続されている。
【００３７】図５，図６の回路動作を図６の構成の回路
に従って説明する。制御ノード8 から与えられる制御信
号により、MOS FET 6 ，7 の各ゲートには相反する信号
が供給され、MOS FET 6 ，7 それぞれの動作が制御され
る。
に従って説明する。制御ノード8 から与えられる制御信
号により、MOS FET 6 ，7 の各ゲートには相反する信号
が供給され、MOS FET 6 ，7 それぞれの動作が制御され
る。
【００３８】MOS FET 6 ，7 のスイッチングにより、Ａ
Ｂ級増幅動作の状態に設定されたときについて考える。
MOS FET 6 はオフ、MOS FET 7 はオンする。従って、ト
ランジスタ1 のベースには、ベース側給電ライン2 、熱
暴走防止用の抵抗21、温度補償用のダイオード3 を通し
てＡＢ級増幅動作のためのバイアスが与えられることと
なる。
Ｂ級増幅動作の状態に設定されたときについて考える。
MOS FET 6 はオフ、MOS FET 7 はオンする。従って、ト
ランジスタ1 のベースには、ベース側給電ライン2 、熱
暴走防止用の抵抗21、温度補償用のダイオード3 を通し
てＡＢ級増幅動作のためのバイアスが与えられることと
なる。
【００３９】一方、MOS FET 6 ，7 のスイッチングによ
り、Ｃ級増幅動作の状態に設定されたときについて考え
る。MOS FET 6はオン、MOS FET 7 はオフする。従っ
て、トランジスタ1 のベースは、ベース側給電ライン2
、MOS FET 6 を通じて接地される。これにより、この
トランジスタ1 のベースにはＣ級増幅動作のためのバイ
アスが与えられることとなる。
り、Ｃ級増幅動作の状態に設定されたときについて考え
る。MOS FET 6はオン、MOS FET 7 はオフする。従っ
て、トランジスタ1 のベースは、ベース側給電ライン2
、MOS FET 6 を通じて接地される。これにより、この
トランジスタ1 のベースにはＣ級増幅動作のためのバイ
アスが与えられることとなる。
【００４０】図７はこの発明の第６の他の実施例の構成
を示す回路図である。図７では図６に比べてさらに演算
増幅器（コンパレータ）22が設けられる。コンパレータ
22の一方の入力端はＶBBノード11に接続され、コンパレ
ータ12の他方の入力端は基準電圧Ｖref が供給される。
コンパレータ12の出力端は図６におけるMOS FET 6 のゲ
ート及びインバータ9 の入力端が繋がるように構成され
ている。
を示す回路図である。図７では図６に比べてさらに演算
増幅器（コンパレータ）22が設けられる。コンパレータ
22の一方の入力端はＶBBノード11に接続され、コンパレ
ータ12の他方の入力端は基準電圧Ｖref が供給される。
コンパレータ12の出力端は図６におけるMOS FET 6 のゲ
ート及びインバータ9 の入力端が繋がるように構成され
ている。
【００４１】このようにすれば、ＶBBノード11に印加さ
れる電圧の切換えのみによってトランジスタ11の増幅動
作を変えることができる。これにより、図６のように増
幅方式を選択する専用の信号や制御ノード8 を設ける必
要がなくなる。従って、増幅方式を選択する切換え用制
御回路等を外部に設ける必要もない。
れる電圧の切換えのみによってトランジスタ11の増幅動
作を変えることができる。これにより、図６のように増
幅方式を選択する専用の信号や制御ノード8 を設ける必
要がなくなる。従って、増幅方式を選択する切換え用制
御回路等を外部に設ける必要もない。
【００４２】図５、６、７に示した構成の回路において
は、ＡＢ級増幅動作では抵抗21が作用することになる
が、Ｃ級増幅動作ではこのような抵抗が回路内に含まれ
ない。従って、バイアス状態により回路内の抵抗値が可
変となり、ＡＢ級増幅、Ｃ級増幅どちらのバイアス方式
においても安定でかつ有効に動作させることが可能にな
る。
は、ＡＢ級増幅動作では抵抗21が作用することになる
が、Ｃ級増幅動作ではこのような抵抗が回路内に含まれ
ない。従って、バイアス状態により回路内の抵抗値が可
変となり、ＡＢ級増幅、Ｃ級増幅どちらのバイアス方式
においても安定でかつ有効に動作させることが可能にな
る。
【００４３】さらに、バイアス切換えを行うＮチャネル
MOS FET 6 ，7 については極力オン抵抗が小さいものを
用いる必要がある。電力増幅用のトランジスタ1 はその
サイズ、電流増幅率等により数十から数百ｍＡものバイ
アス電流が流れる可能性がある。この場合、MOS FET 6
や7 のオン抵抗が例えば１０Ωであったとしても、この
抵抗による電圧降下は１Ｖを越える場合もある。従っ
て、トランジスタ1 のバイアス切換えを行うＮチャネル
MOS FET 6 ，7 のオン抵抗は１Ω以下にし、電圧降下を
０．１Ｖ程度に抑えられるようにする必要がある。上記
各実施例においてはＡＢ級増幅、Ｃ級増幅の切換えが可
能な構成であったが、MOSFET の数を増やせばＡ級増幅
への動作切換えも容易に可能である。
MOS FET 6 ，7 については極力オン抵抗が小さいものを
用いる必要がある。電力増幅用のトランジスタ1 はその
サイズ、電流増幅率等により数十から数百ｍＡものバイ
アス電流が流れる可能性がある。この場合、MOS FET 6
や7 のオン抵抗が例えば１０Ωであったとしても、この
抵抗による電圧降下は１Ｖを越える場合もある。従っ
て、トランジスタ1 のバイアス切換えを行うＮチャネル
MOS FET 6 ，7 のオン抵抗は１Ω以下にし、電圧降下を
０．１Ｖ程度に抑えられるようにする必要がある。上記
各実施例においてはＡＢ級増幅、Ｃ級増幅の切換えが可
能な構成であったが、MOSFET の数を増やせばＡ級増幅
への動作切換えも容易に可能である。
【００４４】
【発明の効果】以上説明したようにこの発明によれば、
ディジタル通信方式とアナログ通信方式の両通信方式そ
れぞれに最適な増幅方式を１ユニットの回路構成で切換
え制御できるので、サイズの小型化、コスト低減が達成
されたアナログ、デジタル両通信方式に対応できる電力
増幅回路が提供できる。
ディジタル通信方式とアナログ通信方式の両通信方式そ
れぞれに最適な増幅方式を１ユニットの回路構成で切換
え制御できるので、サイズの小型化、コスト低減が達成
されたアナログ、デジタル両通信方式に対応できる電力
増幅回路が提供できる。
【図１】この発明の一実施例による構成を示す回路図。
【図２】この発明の第１の他の実施例による構成を示す
回路図。
回路図。
【図３】この発明の第２の他の実施例による構成を示す
回路図。
回路図。
【図４】この発明の第３の他の実施例による構成を示す
回路図。
回路図。
【図５】この発明の第４の他の実施例による構成を示す
回路図。
回路図。
【図６】この発明の第５の他の実施例による構成を示す
回路図。
回路図。
【図７】この発明の第６の他の実施例による構成を示す
回路図。
回路図。
【図８】ＡＢ級増幅動作する従来の電力増幅回路の構成
を示す第１の回路図。
を示す第１の回路図。
【図９】ＡＢ級増幅動作する従来の電力増幅回路の構成
を示す第２の回路図。
を示す第２の回路図。
【図１０】Ｃ級増幅動作する従来の電力増幅回路の構成
を示す回路図。
を示す回路図。
1…ＮＰＮトランジスタ、 2…ベース側給電ライン、 3
…ダイオード、 4…コレクタ側給電ライン、 5…抵抗、
6，7 …ＮチャネルMOS FET 、 8…制御ノード、 9…イ
ンバータ。
…ダイオード、 4…コレクタ側給電ライン、 5…抵抗、
6，7 …ＮチャネルMOS FET 、 8…制御ノード、 9…イ
ンバータ。
Claims (7)
- 【請求項１】 電力増幅用のトランジスタと、 前記トランジスタのベース側に設けられたベース側給電
ラインと、 前記ベース側給電ラインに接続される抵抗素子と、 前記抵抗素子に第１の電位が印加されるべくこの抵抗素
子に直列した電流路が形成されるように設けられた第１
のスイッチング素子と、 前記ベース側給電ラインと第２の電位との間に挿入され
た第２のスイッチング素子と、 前記第１、第２のスイッチング素子を切換えることによ
り前記トランジスタのベース側の電位状態を可変にする
制御手段とを具備したことを特徴とする電力増幅回路。 - 【請求項２】 電力増幅用のトランジスタと、 前記トランジスタのベース側に設けられたベース側給電
ラインと、 前記ベース側給電ラインに接続される抵抗素子と、 前記抵抗素子に第１の電位が印加されるべくこの抵抗素
子に直列した電流路が形成されるように設けられた第１
のスイッチング素子と、 前記ベース側給電ラインと第２の電位との間に挿入され
た第２のスイッチング素子と、 前記ベース側給電ラインにアノードが接続され、カソー
ドが第２の電位に接続された温度補償用のダイオード素
子と、 前記第１、第２のスイッチング素子を切換えることによ
り前記トランジスタのベース側の電位状態を可変にする
制御手段とを具備したことを特徴とする電力増幅回路。 - 【請求項３】 電力増幅用のトランジスタと、 前記トランジスタのベース側に設けられたベース側給電
ラインと、 前記ベース側給電ラインに一端が接続される第１の抵抗
素子と、 第１の電位に一端が接続される第２の抵抗素子と、 前記第１、第２の抵抗素子に直列した電流路が形成され
るように設けられた第１のスイッチング素子と、 前記ベース側給電ラインと第２の電位との間に挿入され
た第２のスイッチング素子と、 前記ベース側給電ラインに前記第１の抵抗を介してアノ
ードが接続されカソードが第２の電位に接続された温度
補償用のダイオード素子と、 前記第１、第２のスイッチング素子を切換えることによ
り前記トランジスタのベース側の電位状態を可変にする
制御手段とを具備したことを特徴とする電力増幅回路。 - 【請求項４】 前記第１、第２のスイッチング素子はそ
れぞれトランスファトランジスタで構成されており、前
記制御手段は論理信号によってトランスファトランジス
タをオン，オフさせることにより達成されることを特徴
とする請求項１ないし３いずれかに記載の電力増幅回
路。 - 【請求項５】 前記第１、第２のスイッチング素子はそ
れぞれトランスファトランジスタで構成されており、前
記制御手段は基準電圧に対し前記電力増幅用のトランジ
スタのベース側のバイアス用電圧を比較する演算増幅器
を設け、この演算増幅器の出力信号により前記第１、第
２のスイッチング素子を制御することを特徴とする請求
項１ないし３いずれかに記載の電力増幅回路。 - 【請求項６】 前記第１、第２のスイッチング素子はそ
れぞれトランスファトランジスタで構成されており、前
記制御手段は基準電圧に対し前記電力増幅用のトランジ
スタのベース側のバイアス用電圧を入力とし積分演算す
る演算増幅器を設け、この演算増幅器の出力信号により
前記第１、第２のスイッチング素子を制御することを特
徴とする請求項１ないし３いずれかに記載の電力増幅回
路。 - 【請求項７】 前記第１、第２のスイッチング素子の順
方向抵抗が１Ω以下であることを特徴とする請求項４な
いし６いずれかに記載の電力増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184760A JP2672731B2 (ja) | 1990-08-15 | 1991-07-24 | 電力増幅回路 |
| US07/744,716 US5229731A (en) | 1990-08-15 | 1991-08-14 | Power amplifying circuit capable of switching amplification mode |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-215492 | 1990-08-15 | ||
| JP21549290 | 1990-08-15 | ||
| JP3184760A JP2672731B2 (ja) | 1990-08-15 | 1991-07-24 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548348A true JPH0548348A (ja) | 1993-02-26 |
| JP2672731B2 JP2672731B2 (ja) | 1997-11-05 |
Family
ID=26502698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184760A Expired - Fee Related JP2672731B2 (ja) | 1990-08-15 | 1991-07-24 | 電力増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5229731A (ja) |
| JP (1) | JP2672731B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110348A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | 高周波増幅器 |
| JPH08186455A (ja) * | 1994-12-20 | 1996-07-16 | Korea Electron Telecommun | アナログおよびディジタル携帯用の電話機兼用の電力増幅器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396263B (en) * | 2001-07-11 | 2005-02-02 | Ericsson Telefon Ab L M | Amplifier device |
| JP2004146403A (ja) * | 2002-10-21 | 2004-05-20 | Advantest Corp | 伝送回路、ｃｍｏｓ半導体デバイス、及び設計方法 |
| JP2004274433A (ja) * | 2003-03-10 | 2004-09-30 | Mitsubishi Electric Corp | 高周波集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114608A (ja) * | 1981-12-28 | 1983-07-08 | Nec Home Electronics Ltd | 可変バイアス回路 |
| JPS63253730A (ja) * | 1987-04-09 | 1988-10-20 | Nec Corp | 電力増幅器 |
| JPH02142209A (ja) * | 1988-11-22 | 1990-05-31 | Nec Corp | 高周波電力増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060294A (en) * | 1990-07-05 | 1991-10-22 | Motorola, Inc. | Dual mode power amplifier for radiotelephone |
-
1991
- 1991-07-24 JP JP3184760A patent/JP2672731B2/ja not_active Expired - Fee Related
- 1991-08-14 US US07/744,716 patent/US5229731A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114608A (ja) * | 1981-12-28 | 1983-07-08 | Nec Home Electronics Ltd | 可変バイアス回路 |
| JPS63253730A (ja) * | 1987-04-09 | 1988-10-20 | Nec Corp | 電力増幅器 |
| JPH02142209A (ja) * | 1988-11-22 | 1990-05-31 | Nec Corp | 高周波電力増幅器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110348A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | 高周波増幅器 |
| JPH08186455A (ja) * | 1994-12-20 | 1996-07-16 | Korea Electron Telecommun | アナログおよびディジタル携帯用の電話機兼用の電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5229731A (en) | 1993-07-20 |
| JP2672731B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546051A (en) | Power amplifier and power amplification method | |
| US7605651B2 (en) | Multimode amplifier for operation in linear and saturated modes | |
| US6118343A (en) | Power Amplifier incorporating single drain switch and single negative voltage generator | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US6753734B2 (en) | Multi-mode amplifier bias circuit | |
| US8040186B2 (en) | Radio frequency amplifier circuit and mobile communication terminal using the same | |
| CN101036288B (zh) | 双重偏置控制电路及其控制方法 | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US11031910B2 (en) | Power amplifier module | |
| US6650883B1 (en) | Mixer with adjustable linearity | |
| US20220166388A1 (en) | Power amplifier circuit | |
| US6750718B2 (en) | Radio-frequency amplifier | |
| JP2672731B2 (ja) | 電力増幅回路 | |
| US6509798B2 (en) | Variable gain amplifier | |
| JPH05308233A (ja) | 高周波増幅装置 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| US5973543A (en) | Bias circuit for bipolar transistor | |
| US20210143783A1 (en) | Power amplifier module | |
| JP2570878B2 (ja) | 高周波電力増幅器 | |
| US20030058045A1 (en) | Power control in RF amplifiers | |
| JPH10233633A (ja) | Ｒｆ電力増幅回路および移動体通信端末装置 | |
| US20220368284A1 (en) | Power amplification circuit, radio-frequency circuit, and communication device | |
| US11349437B2 (en) | Power amplifier circuit and bias control circuit | |
| KR100259442B1 (ko) | 무선전화송신기용의 전력 증폭기 | |
| JP2006262518A (ja) | 高周波電力増幅モジュール及び無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |