JP2003060456A - 利得可変増幅回路 - Google Patents

利得可変増幅回路

Info

Publication number
JP2003060456A
JP2003060456A JP2001246848A JP2001246848A JP2003060456A JP 2003060456 A JP2003060456 A JP 2003060456A JP 2001246848 A JP2001246848 A JP 2001246848A JP 2001246848 A JP2001246848 A JP 2001246848A JP 2003060456 A JP2003060456 A JP 2003060456A
Authority
JP
Japan
Prior art keywords
transistor
circuit
load
switch
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001246848A
Other languages
English (en)
Other versions
JP4405113B2 (ja
Inventor
Akira Sasaki
亮 佐々木
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2001246848A priority Critical patent/JP4405113B2/ja
Publication of JP2003060456A publication Critical patent/JP2003060456A/ja
Application granted granted Critical
Publication of JP4405113B2 publication Critical patent/JP4405113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Abstract

(57)【要約】 【課題】 高利得/低利得モード時の両モード時に対し
て出力インピーダンスの変化が小さく、利得調整が正確
な増幅回路を提供することを目的とする。 【解決手段】 入力端1の高周波信号はトランジスタ1
02のベースに入力されコレクタに出力される。高利得
モード時には、スイッチ110をオフしトランジスタ1
04をオフ動作とする。全ての高周波信号がトランジス
タ103のエミッタに入力されコレクタに出力され、出
力端2に出力される。低利得モード時には、スイッチ1
10をオンしトランジスタ103と同じ値のベース電圧
がかかるようにトランジスタ104をオン動作にする。
トランジスタ103とベース接地トランジスタ104の
電流比は、トランジスタ103とトランジスタ104の
サイズ比で決定され、トランジスタ103,104のサ
イズ比を調整することで電流を正確に調整でき、出力端
2に出力される。このとき、高利得/低利得モード時の
両モード時に対して、出力の負荷条件は同じであるの
で、出力インピーダンスの変化は小さい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、利得可変ができる
増幅回路に関する。
【0002】
【従来の技術】図6と図7はそれぞれ従来の利得可変増
幅回路を示す。図6の利得可変増幅回路は、入力端1か
ら入力された信号をエミッタ接地トランジスタ3で増幅
して出力端2に出力するよう構成されており、トランジ
スタ3のコレクタには、電源10から負荷9とベース接
地トランジスタ4のコレクタ−エミッタを介して電源電
圧が印加される高利得モードと、電源10から負荷9と
抵抗7およびベース接地トランジスタ6のコレクタ−エ
ミッタを介して電源電圧が印加される低利得モードを有
している。11はトランジスタ3の動作点を決めるバイ
アス電圧を発生するバイアス電源である。
【0003】高利得モードと低利得モードの選択は、選
択スイッチ12で行われる。高利得モード選択時には選
択スイッチ12が接点12a側に切り換える。これによ
って、バイアス電源13からトランジスタ4,6の両ベ
ースのうちのトランジスタ4のベースにだけバイアス電
圧が印加され、トランジスタ3にはトランジスタ4を介
して電源電圧が印加される。トランジスタ3で増幅され
た信号は分岐5を介して出力端2から出力される。
【0004】低利得モード選択時には選択スイッチ12
が接点12b側に切り換える。これによって、バイアス
電源13からトランジスタ6のベースにだけバイアス電
圧が印加され、トランジスタ3にはトランジスタ6を介
して電源電圧が印加される。トランジスタ3で増幅され
た信号は分岐8を介して出力端2から出力される。この
低利得モードの利得は抵抗7によって調整される。
【0005】図7の利得可変増幅回路は、利得調整が分
岐25と分岐27の電流比を調整することによって行
い、電流調整はベース接地トランジスタ6のベース電圧
を調整することによって行われる点が図6とは異なって
いる。
【0006】詳しくは、入力端1から入力された信号R
Finをエミッタ接地トランジスタ3で増幅して出力端
2に出力するよう構成されており、11はトランジスタ
23の動作点を決めるバイアス電圧を発生するバイアス
電源である。
【0007】トランジスタ3のコレクタには、電源10
から負荷9とベース接地トランジスタ4のコレクタ−エ
ミッタを介して電源電圧が印加される高利得モードと、
電源10からベース接地トランジスタ6のコレクタ−エ
ミッタを介して電源電圧が印加される低利得モードを有
している。
【0008】トランジスタ4,6のベースには、それぞ
れ電源29,30からベース電圧が印加されており、電
源30の出力電圧を可変してベース接地トランジスタ6
のベース電圧を調整して電流調整し、分岐25と分岐2
7の電流比を調整することによって行っている。
【0009】
【発明が解決しようとする課題】この利得可変増幅回路
が使用される回路例としては、高周波受信機のフロント
エンドのヘッドアンプを挙げることができる。図8に示
すようにヘッドアンプAの入力段と出力段にはそれぞれ
選択度の向上を目的としてバンドパスフィルタ709,
710が接続されている。711はミキサー回路であ
る。
【0010】バンドパスフィルタ709,710は特定
の入出力インピーダンスで目的の通過周波数特性を満足
するように設計されているので、高周波受信機が使用さ
れる電界強度に応じて利得可変増幅回路Aの利得を高利
得モードと低利得モードに切り換えて使用される。
【0011】そのため、利得可変増幅回路Aとしては高
利得モードと低利得モードの切り換えにかかわらずに入
出力インピーダンスが前記特定のインピーダンスで一定
であることが要求される。
【0012】しかしながら、図6の利得可変方法では、
高利得モード時と低利得モード時とでは、出力インピー
ダンスが変化するため、高利得モード時と低利得モード
時の両方のモード時に対して、出力インピーダンス整合
をとることが難しい。
【0013】また、図7の利得可変方法では、分岐25
と分岐27の電流比の調整方法がベース接地トランジス
タ26のベース電圧を調整することによって行われる
が、例えばトランジスタ26のベース電圧が0.02ボ
ルト変化すると利得が1dB変化してしまうため、利得
調整が難しい。
【0014】本発明は、上記従来の問題を解決するもの
で、高利得モード時と低利得モード時の両モード時に対
して出力インピーダンスの変化が小さく、利得調整を容
易かつ正確に行うことができる利得可変増幅回路を提供
することを目的とする。
【0015】
【課題を解決するための手段】上記の問題を解決するた
めに本発明の利得可変増幅回路は、第1のトランジスタ
の出力回路に負荷を有し、第1のトランジスタの出力回
路と前記負荷との間に第2のトランジスタの出力回路を
介装し、第1のトランジスタの入力に供給された入力信
号を増幅して前記負荷と第2のトランジスタとの接続点
から増幅信号を取り出す利得可変増幅回路であって、高
利得モードでは第2,第3のトランジスタのうちの第2
のトランジスタにのみ制御バイアスをオンし、低利得モ
ードでは第2,第3のトランジスタの両トランジスタの
制御バイアスをオンするように構成したことを特徴とす
る。
【0016】
【発明の実施の形態】本発明の請求項1に記載の利得可
変増幅回路は、第1のトランジスタの出力回路に負荷を
有し、第1のトランジスタの出力回路と前記負荷との間
に第2のトランジスタの出力回路を介装し、第1のトラ
ンジスタの入力に供給された入力信号を増幅して前記負
荷と第2のトランジスタとの接続点から増幅信号を取り
出す利得可変増幅回路であって、第3のトランジスタの
出力回路を第2のトランジスタの出力回路と前記負荷と
の直列回路に並列接続するとともに第3のトランジスタ
の制御バイアスをオン/オフするスイッチ手段を設け、
高利得モードでは前記スイッチ手段をオフして第2,第
3のトランジスタのうちの第2のトランジスタにのみ制
御バイアスをオンし、低利得モードでは前記スイッチ手
段をオンして第2,第3のトランジスタの両トランジス
タの制御バイアスをオンするように構成したことを特徴
とする。
【0017】この構成によると、高利得モードと低利得
モードの両モード時に対して出力インピーダンスの変化
が小さく、かつ出力電流が前記各々のベース接地型トラ
ンジスタのサイズ比により決定されるため、制御バイア
スに依存することなく利得調整を容易にかつ正確に行う
ことができる。
【0018】本発明の請求項2に記載の利得可変増幅回
路は、第1のトランジスタの出力回路に負荷を有し、第
1のトランジスタの出力回路と前記負荷との間に第2の
トランジスタの出力回路を介装し、第1のトランジスタ
の入力に供給された入力信号を増幅して前記負荷と第2
のトランジスタとの接続点から増幅信号を取り出す利得
可変増幅回路であって、第3のトランジスタの出力回路
を第2のトランジスタの出力回路と前記負荷との直列回
路に並列接続するとともに、第2,第3のトランジスタ
の両制御端子間をスイッチ手段で接続し、高利得モード
では前記スイッチ手段をオフして第2,第3のトランジ
スタのうちの第2のトランジスタにのみ制御バイアスを
オンし、低利得モードでは前記スイッチ手段をオンして
第2,第3のトランジスタの両トランジスタの制御バイ
アスをオンするように構成したことを特徴とする。
【0019】本発明の請求項3に記載の利得可変増幅回
路は、請求項2において、前記スイッチ手段をMOSト
ランジスタで構成し、前記第3のトランジスタの制御端
子に並列に抵抗を接続したことを特徴とする。
【0020】本発明の請求項4に記載の利得可変増幅回
路は、請求項1〜請求項3の何れかにおいて、第3のト
ランジスタの出力回路に直列に抵抗を接続したことを特
徴とする。
【0021】本発明の請求項5に記載の利得可変増幅回
路は、請求項1〜請求項4の何れかにおいて、第2のト
ランジスタと第3のトランジスタの互いのサイズを異な
らせたことを特徴とする。
【0022】以下、本発明の各実施の形態を図1〜図5
に基づいて説明する。 (実施の形態1)図1は本発明の(実施の形態1)の利
得可変増幅回路を示す。
【0023】第1のトランジスタとしてのエミッタ接地
トランジスタ102の出力回路のコレクタ−エミッタ側
に負荷106を有し、トランジスタ102のコレクタと
負荷106との間に、第2のトランジスタとしてのベー
ス接地トランジスタ103の出力回路のコレクタ−エミ
ッタを介装し、トランジスタ102の入力であるベース
に入力端1から供給された入力信号RFinを増幅して負
荷106とトランジスタ103との接続点P1に接続さ
れた出力端2から増幅信号を取り出す利得可変増幅回路
であって、第3のトランジスタとしてのベース接地トラ
ンジスタ104の出力回路のコレクタ−エミッタを、ト
ランジスタ103のコレクタ−エミッタと負荷106と
の直列回路に並列接続する。
【0024】108はトランジスタ103のベースバイ
アスを電源114から作り出すバイアス回路、109は
トランジスタ104のベースバイアスを電源115から
作り出すバイアス回路で、この(実施の形態1)では、
電源115とバイアス回路109の間にスイッチ手段と
してのスイッチ110を直列に介装してトランジスタ1
04へのベースバイアスをオン/オフするよう構成され
ている。111,112は高周波バイパスコンデンサで
ある。107はトランジスタ102のベースバイアスを
電源113から作り出すバイアス回路である。
【0025】このように構成された利得可変増幅回路
は、トランジスタ103へのベースバイアスは高利得モ
ードと低利得モードとにかかわらずバイアス回路108
から印加されているのに対して、トランジスタ104へ
のベースバイアスは高利得モードと低利得モードとに応
じてスイッチ110によって次のようにオン/オフが選
択される。
【0026】高利得モード時には、スイッチ110をO
FFとし、トランジスタ104をOFF動作とする。そ
の時、全ての高周波信号はトランジスタ103のエミッ
タに入力し、コレクタに出力され出力端2から高利得の
高周波信号を得ることができる。
【0027】低利得モード時には、スイッチ110をオ
ンとし、トランジスタ103と同じ値のベース電圧がか
かるように第2のベース接地トランジスタ104をオン
動作にする。このとき、トランジスタ103とトランジ
スタ104に流れる電流比は、トランジスタ103と第
2のベース接地トランジスタ104のサイズ比によって
決定される。
【0028】そこでトランジスタ103とトランジスタ
104のサイズ比を調整することでトランジスタに流れ
る電流を容易かつ正確に調整することができ、低利得の
高周波信号を出力端2から得ることができる。
【0029】例えば、トランジスタ103とトランジス
タ104のサイズ比を1:1から2:3とすることで利
得を1dB調整することができる。具体的には、トラン
ジスタ103とトランジスタ104のサイズ比を1:1
から2:3とすることで利得を−1dBすることがで
き、トランジスタ103とトランジスタ104のサイズ
比を1:1から3:2とすることで利得を+1dBする
ことができる。
【0030】また高利得モード時と低利得モード時の両
モードじに対して出力の負荷条件は同じであるので、出
力インピーダンスの変化は小さい。この(実施の形態
1)によれば、高利得モード時と低利得モード時の両モ
ード時に対してインピーダンスの変化が小さく、利得調
整を容易かつ正確に行うことができる増幅回路を提供す
ることができる。
【0031】また、出力電流がトランジスタ103,1
04のサイズ比により決定されるため、制御バイアスに
依存することなく利得調整を容易にかつ正確に行うこと
ができる。
【0032】(実施の形態2)図2は本発明の(実施の
形態2)の利得可変増幅回路を示す。(実施の形態1)
を示す図1では、トランジスタ104のベースバイアス
がバイアス回路109から供給されていたが、この(実
施の形態2)では、トランジスタ103,104の両制
御端子間を、スイッチ手段としてのMOSトランジスタ
201の出力回路で接続し、MOSトランジスタ201
のゲートにスイッチ202を介して電源203から電圧
を印加するよう構成されている点だけが異なっている。
【0033】具体的には、MOSトランジスタ201の
ドレインをトランジスタ103ベースに接続し、MOS
トランジスタ201のソースをトランジスタ104ベー
スに接続している。
【0034】高利得モード時では、スイッチ202をオ
フしてトランジスタ104のベースをオープンとしトラ
ンジスタ104をオフ動作とする。その時、全ての高周
波信号はトランジスタ103のエミッタに入力し、コレ
クタに出力され出力端2から高利得の高周波信号を得る
ことができる。
【0035】低利得モード時では、スイッチ202をオ
ンしてトランジスタ104をオン動作にする。これによ
ってトランジスタ103,104のベースには同じ値の
ベースバイアス電圧を与えることができる。
【0036】このとき、トランジスタ103とトランジ
スタ104に流れる電流比は、トランジスタ103とト
ランジスタ104のサイズ比によって決定される。そこ
でトランジスタ103とトランジスタ104のサイズ比
を調整することでトランジスタに流れる電流を容易かつ
正確に調整することができ、低利得の高周波信号を出力
端2から得ることができる。
【0037】(実施の形態3)図3は本発明の(実施の
形態3)の利得可変増幅回路を示す。この(実施の形態
3)は(実施の形態2)のトランジスタ104のベース
に並列に抵抗301を接続した点だけが異なっている。
抵抗301はトランジスタ104のベースと基準電位3
02の間に接続されている。
【0038】このように構成したため、MOSトランジ
スタ201のドレインをトランジスタ103ベースに接
続し、MOSトランジスタ201のソースをトランジス
タ104ベースに接続してスイッチ手段を構成した場合
に、高利得モード時にしようとスイッチ202をオフと
すると、トランジスタ104のベースは抵抗301によ
って接地されているため、トランジスタ104を完全な
オフ動作とすることができ、高周波電力を減衰させ出力
端への高周波電力の回り込みを防ぐことができる。
【0039】(実施の形態4)図4は本発明の(実施の
形態4)の利得可変増幅回路を示す。この(実施の形態
4)は(実施の形態2)のトランジスタ104のコレク
タに直列に抵抗401を介装した点だけが異なってい
る。
【0040】このように構成したため、低利得モード時
ではスイッチ202をオンとし、トランジスタ104を
オン動作にすると、トランジスタ103とトランジスタ
104のベースには同じ値の電圧を与えることができ
る。ここでトランジスタのコレクタに接続された抵抗4
01により高周波信号を減衰することができ、出力端へ
の高周波電力の回り込みを防ぐことができる。
【0041】(実施の形態5)(実施の形態4)では
(実施の形態2)のトランジスタ104のコレクタに直
列に抵抗401を介装したが、図1に示した(実施の形
態1)でもトランジスタ104のコレクタに直列に抵抗
を介装することもできる。この場合も、トランジスタ1
03とトランジスタ104のサイズが同じ構成または互
いのサイズを異ならせた構成の何れかを採用することも
できる。
【0042】(実施の形態6)(実施の形態3)では
(実施の形態2)のトランジスタ104のベースに並列
に抵抗301を介装し、(実施の形態4)では(実施の
形態2)のトランジスタ104のコレクタに直列に抵抗
401を介装したが、(実施の形態2)のトランジスタ
104のベースに並列に抵抗301を介装し、かつ、ト
ランジスタ104のコレクタに直列に抵抗401を介装
することもできる。この場合も、トランジスタ103と
トランジスタ104のサイズが同じ構成または互いのサ
イズを異ならせた構成の何れかを採用することもでき
る。
【0043】なお、上記各実施の形態におけるバイアス
回路107は図5(b)に示すようにミラー回路で構成
されており、バイアス回路108は図5(a)に示すよ
うに構成されている。17Aはバイアス回路107の出
力、18Aはバイアス回路108の出力、19はバイア
ス回路108の入力との接続線、バイアス回路109は
バイアス回路108と同様に構成されている。
【0044】
【発明の効果】以上のように本発明の利得可変増幅回路
は、高利得モード時と低利得モード時の両モード時に対
して出力インピーダンスの変化が小さく、利得調整を容
易かつ正確に行うことができる。
【図面の簡単な説明】
【図1】本発明の(実施の形態1)の利得可変増幅回路
の回路図
【図2】本発明の(実施の形態2)の利得可変増幅回路
の回路図
【図3】本発明の(実施の形態3)の利得可変増幅回路
の回路図
【図4】本発明の(実施の形態4)の利得可変増幅回路
の回路図
【図5】各実施の形態のバイアス回路の構成図
【図6】従来の第1の利得可変増幅回路の回路図
【図7】従来の第2の利得可変増幅回路の回路図
【図8】利得可変増幅回路の使用例を示すブロック図
【符号の説明】
1 入力端 2 出力端 102 エミッタ接地トランジスタ(第1のトランジ
スタ) 103 ベース接地トランジスタ(第2のトランジス
タ) 104 ベース接地トランジスタ(第3のトランジス
タ) 106 負荷 107,108,109 バイアス回路 110 スイッチ 201 MOSトランジスタ(スイッチ手段) 202 スイッチ 301,401 抵抗

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】第1のトランジスタの出力回路に負荷を有
    し、第1のトランジスタの出力回路と前記負荷との間に
    第2のトランジスタの出力回路を介装し、第1のトラン
    ジスタの入力に供給された入力信号を増幅して前記負荷
    と第2のトランジスタとの接続点から増幅信号を取り出
    す利得可変増幅回路であって、 第3のトランジスタの出力回路を第2のトランジスタの
    出力回路と前記負荷との直列回路に並列接続するととも
    に第3のトランジスタの制御バイアスをオン/オフする
    スイッチ手段を設け、 高利得モードでは前記スイッチ手段をオフして第2,第
    3のトランジスタのうちの第2のトランジスタにのみ制
    御バイアスをオンし、 低利得モードでは前記スイッチ手段をオンして第2,第
    3のトランジスタの両トランジスタの制御バイアスをオ
    ンするように構成した利得可変増幅回路。
  2. 【請求項2】第1のトランジスタの出力回路に負荷を有
    し、第1のトランジスタの出力回路と前記負荷との間に
    第2のトランジスタの出力回路を介装し、第1のトラン
    ジスタの入力に供給された入力信号を増幅して前記負荷
    と第2のトランジスタとの接続点から増幅信号を取り出
    す利得可変増幅回路であって、 第3のトランジスタの出力回路を第2のトランジスタの
    出力回路と前記負荷との直列回路に並列接続するととも
    に、第2,第3のトランジスタの両制御端子間をスイッ
    チ手段で接続し、 高利得モードでは前記スイッチ手段をオフして第2,第
    3のトランジスタのうちの第2のトランジスタにのみ制
    御バイアスをオンし、 低利得モードでは前記スイッチ手段をオンして第2,第
    3のトランジスタの両トランジスタの制御バイアスをオ
    ンするように構成した利得可変増幅回路。
  3. 【請求項3】前記スイッチ手段をMOSトランジスタで
    構成し、前記第3のトランジスタの制御端子に並列に抵
    抗を接続した請求項2記載の利得可変増幅回路。
  4. 【請求項4】第3のトランジスタの出力回路に直列に抵
    抗を接続した請求項1〜請求項3の何れかに記載の利得
    可変増幅回路。
  5. 【請求項5】第2のトランジスタ第3のトランジスタの
    互いのサイズを異ならせた請求項1〜請求項4の何れか
    に記載の利得可変増幅回路。
JP2001246848A 2001-08-16 2001-08-16 利得可変増幅回路 Expired - Fee Related JP4405113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246848A JP4405113B2 (ja) 2001-08-16 2001-08-16 利得可変増幅回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001246848A JP4405113B2 (ja) 2001-08-16 2001-08-16 利得可変増幅回路
US10/187,365 US6600377B2 (en) 2001-08-16 2002-07-02 Gain control amplifier
EP02016958A EP1286463A3 (en) 2001-08-16 2002-08-01 Gain control amplifier
CNB021302332A CN1307787C (zh) 2001-08-16 2002-08-14 增益可变放大器

Publications (2)

Publication Number Publication Date
JP2003060456A true JP2003060456A (ja) 2003-02-28
JP4405113B2 JP4405113B2 (ja) 2010-01-27

Family

ID=19076305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246848A Expired - Fee Related JP4405113B2 (ja) 2001-08-16 2001-08-16 利得可変増幅回路

Country Status (4)

Country Link
US (1) US6600377B2 (ja)
EP (1) EP1286463A3 (ja)
JP (1) JP4405113B2 (ja)
CN (1) CN1307787C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189569A (ja) * 2006-01-16 2007-07-26 Ricoh Co Ltd 増幅器およびこれを用いた無線通信機器
JP2011097638A (ja) * 2006-02-27 2011-05-12 Mitsubishi Electric Corp 可変利得増幅器
JP2012515500A (ja) * 2009-01-19 2012-07-05 クゥアルコム・インコーポレイテッド 多重モードトランシーバのための極めて低雑音で高い線形性を有するlna
JP2015207923A (ja) * 2014-04-22 2015-11-19 日本電信電話株式会社 トランスインピーダンス増幅器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977553B1 (en) * 2002-09-11 2005-12-20 Marvell International Ltd. Method and apparatus for an LNA with high linearity and improved gain control
US7190230B1 (en) 2002-09-11 2007-03-13 Marvell International Ltd. Method and apparatus for an LNA with high linearity and improved gain control
US7253690B1 (en) 2002-09-11 2007-08-07 Marvell International, Ltd. Method and apparatus for an LNA with high linearity and improved gain control
DE60329633D1 (de) * 2003-07-30 2009-11-19 Mitsubishi Electric Corp Schaltung zur veränderung der verstärkung eines vorverstärkers
US7541876B2 (en) * 2007-08-13 2009-06-02 Infineon Technologies Ag Amplifier and method for operating the same
US8310312B2 (en) * 2009-08-11 2012-11-13 Qualcomm, Incorporated Amplifiers with improved linearity and noise performance
FR2955721B1 (fr) * 2010-01-26 2012-11-23 Thales Sa Amplificateur distribue comportant au moins une cellule amplificatrice hyperfrequence large bande a gain reglable faible cout
EP2501035B1 (en) 2011-03-15 2020-09-30 Nxp B.V. Amplifier
CN108648693A (zh) * 2018-07-26 2018-10-12 武汉精测电子集团股份有限公司 一种用于oled高压驱动的驱动模块
US10348263B1 (en) * 2018-08-21 2019-07-09 I-Q Analog Corporation V-band digital control bandpass amplifier

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635514A (en) * 1979-08-31 1981-04-08 Toshiba Corp Gain control amplifier
JPH01181206A (en) * 1988-01-14 1989-07-19 Hitachi Ltd Differential amplifier
JPH01185007A (en) * 1988-01-19 1989-07-24 Seiko Epson Corp Gain control circuit
JPH06310961A (ja) * 1993-04-26 1994-11-04 Hitachi Denshi Ltd 信号利得制御回路
JP2617506B2 (ja) * 1988-01-19 1997-06-04 日本電気アイシーマイコンシステム株式会社 受信感度切り換え回路
JPH1022753A (ja) * 1996-07-03 1998-01-23 Nec Corp 可変利得増幅器
JPH10163856A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 半導体集積回路および光送信モジュール
JPH11186861A (ja) * 1997-12-19 1999-07-09 Hitachi Ltd 可変利得アンプ
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP3093687B2 (ja) * 1997-07-30 2000-10-03 日本電気アイシーマイコンシステム株式会社 利得可変増幅回路
JP2000332554A (ja) * 1999-05-21 2000-11-30 Nec Corp 利得可変増幅器
WO2001041302A1 (en) * 1999-12-01 2001-06-07 Koninklijke Philips Electronics N.V. Amplifier
JP2002043875A (ja) * 2000-07-24 2002-02-08 Nec Corp 可変利得増幅器及びそれを備えた電子機器
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331290A (en) * 1992-09-08 1994-07-19 Samsung Electronics Co., Ltd. Variable gain amplifier
US6046640A (en) * 1997-11-07 2000-04-04 Analog Devices, Inc. Switched-gain cascode amplifier using loading network for gain control
US6211737B1 (en) * 1999-07-16 2001-04-03 Philips Electronics North America Corporation Variable gain amplifier with improved linearity
US6215355B1 (en) * 1999-10-13 2001-04-10 Tropian, Inc. Constant impedance for switchable amplifier with power control
US6288609B1 (en) * 2000-02-29 2001-09-11 Motorola, Inc. Gain controllable low noise amplifier with automatic linearity enhancement and method of doing same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635514A (en) * 1979-08-31 1981-04-08 Toshiba Corp Gain control amplifier
JPH01181206A (en) * 1988-01-14 1989-07-19 Hitachi Ltd Differential amplifier
JPH01185007A (en) * 1988-01-19 1989-07-24 Seiko Epson Corp Gain control circuit
JP2617506B2 (ja) * 1988-01-19 1997-06-04 日本電気アイシーマイコンシステム株式会社 受信感度切り換え回路
JPH06310961A (ja) * 1993-04-26 1994-11-04 Hitachi Denshi Ltd 信号利得制御回路
JPH1022753A (ja) * 1996-07-03 1998-01-23 Nec Corp 可変利得増幅器
JPH10163856A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 半導体集積回路および光送信モジュール
JP3093687B2 (ja) * 1997-07-30 2000-10-03 日本電気アイシーマイコンシステム株式会社 利得可変増幅回路
JPH11186861A (ja) * 1997-12-19 1999-07-09 Hitachi Ltd 可変利得アンプ
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2000332554A (ja) * 1999-05-21 2000-11-30 Nec Corp 利得可変増幅器
WO2001041302A1 (en) * 1999-12-01 2001-06-07 Koninklijke Philips Electronics N.V. Amplifier
JP2002043875A (ja) * 2000-07-24 2002-02-08 Nec Corp 可変利得増幅器及びそれを備えた電子機器
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189569A (ja) * 2006-01-16 2007-07-26 Ricoh Co Ltd 増幅器およびこれを用いた無線通信機器
JP2011097638A (ja) * 2006-02-27 2011-05-12 Mitsubishi Electric Corp 可変利得増幅器
JP2012515500A (ja) * 2009-01-19 2012-07-05 クゥアルコム・インコーポレイテッド 多重モードトランシーバのための極めて低雑音で高い線形性を有するlna
JP2015207923A (ja) * 2014-04-22 2015-11-19 日本電信電話株式会社 トランスインピーダンス増幅器

Also Published As

Publication number Publication date
US6600377B2 (en) 2003-07-29
JP4405113B2 (ja) 2010-01-27
EP1286463A3 (en) 2007-01-31
CN1307787C (zh) 2007-03-28
US20030034845A1 (en) 2003-02-20
CN1407716A (zh) 2003-04-02
EP1286463A2 (en) 2003-02-26

Similar Documents

Publication Publication Date Title
US6724259B2 (en) Variable gain amplifier
EP1149467B1 (en) Amplifier
US7400192B2 (en) Low noise amplifier and differential amplifier with variable gain mode
US20040056712A1 (en) Variable gain low noise amplifier
US6919761B2 (en) Wideband variable gain amplifier with high linearity operating in switch mode
US20030214357A1 (en) Broadband variable gain amplifier with high linearity and variable gain characteristic
JP4405113B2 (ja) 利得可変増幅回路
US20070268074A1 (en) Dynamically Biased Amplifier
US6509798B2 (en) Variable gain amplifier
US7049891B2 (en) Amplifier bias enhancement technique
JP3108712U (ja) 可変利得増幅回路
US20110169573A1 (en) Amplifier circuit with step gain
JP2508353B2 (ja) 高周波増幅回路
JPH10126215A (ja) 可変減衰装置
JP2004274148A (ja) 振幅制限回路およびこれを用いた増幅回路
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
KR20060039801A (ko) 발룬을 갖는 가변이득 증폭기
US20040160264A1 (en) Mixer circuit having improved linearity and noise figure
JP3280788B2 (ja) 利得制御増幅回路
US9407220B1 (en) Digitally controlled variable transductance stage for microwave mixers and amplifiers
JP3147597B2 (ja) モノリシック集積回路
CN113556090A (zh) 线性度优化电路以及包括其的低噪声放大器
JPH11317633A (ja) 可変利得増幅器
JPH05121968A (ja) 高周波回路用半導体装置
JPH05291840A (ja) 能動負荷回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091104

R151 Written notification of patent or utility model registration

Ref document number: 4405113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees