KR101481852B1 - 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스 - Google Patents

상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스 Download PDF

Info

Publication number
KR101481852B1
KR101481852B1 KR1020107000701A KR20107000701A KR101481852B1 KR 101481852 B1 KR101481852 B1 KR 101481852B1 KR 1020107000701 A KR1020107000701 A KR 1020107000701A KR 20107000701 A KR20107000701 A KR 20107000701A KR 101481852 B1 KR101481852 B1 KR 101481852B1
Authority
KR
South Korea
Prior art keywords
switching
phase shifting
switching device
branches
phase
Prior art date
Application number
KR1020107000701A
Other languages
English (en)
Other versions
KR20100049002A (ko
Inventor
디마 프리코드코
세르게이 나보킨
올렉세이 클리마쇼브
스티븐 씨. 스프링클
진 에이. 트카첸코
리차드 에이. 카터
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20100049002A publication Critical patent/KR20100049002A/ko
Application granted granted Critical
Publication of KR101481852B1 publication Critical patent/KR101481852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)

Abstract

하나의 예시적인 실시예에 따르면, 스위칭 디바이스에서의 상호변조 왜곡(intermodulation distortion)을 감소시키기 위해 적어도 2개의 위상 시프팅 모드 중에서 선택하기 위한 위상 선택 단자들을 갖는 스위칭 디바이스는, 제1 위상 시프팅 스위칭 브랜치에서의 제1 송신선을 인에이블함으로써 스위칭 디바이스의 제1 위상 시프팅 모드를 선택하는 제1 위상 선택 단자를 포함한다. 스위칭 디바이스는 또한 제2 위상 시프팅 스위칭 브랜치를 인에이블함으로써 스위칭 디바이스의 제2 위상 시프팅 모드를 선택하는 제2 위상 선택 단자를 포함한다. 스위칭 디바이스에서의 상호변조 왜곡은 제1 및 제2 위상 시프팅 모드들 중 하나의 모드를 선택함으로써 감소된다. 제1 송신선은 제1 위상 시프팅 스위칭 브랜치에서 상기 제1 송신선과 직렬로 연결된 FET를 인에이블함으로써 인에이블된다.

Description

상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스{SWITCHING DEVICE WITH SELECTABLE PHASE SHIFTING MODES FOR REDUCED INTERMODULATION DISTORTION}
본 발명은 일반적으로 전기 회로 분야에 관한 것이다. 특히, 본 발명은 고주파 스위칭 회로들의 분야에 관한 것이다.
다수의 입력 및 공유 출력을 갖는 고주파 스위칭 디바이스들과 같은 고주파 스위칭 디바이스들은 2 이상의 주파수에서의 동작을 제공하기 위해 셀룰러 핸드셋과 같은 이동 통신 디바이스들에서 사용될 수 있다. 예를 들어, 고주파 스위칭 디바이스는 공유 출력에 대응하는 입력을 선택적으로 연결함으로써 셀룰러 핸드셋이 900.0 MHz의 저대역 주파수 또는 1800.0 MHz의 고대역 주파수에서 동작하는 것을 가능하게 하기 위해 GSM(Global System for Mobile Communications) 통신 표준을 이용하는 시스템에서 동작하는 셀룰러 핸드셋에 사용될 수 있다. 이동 통신 디바이스들에서 사용되는 고주파 스위칭 디바이스들과 같은 고주파 스위칭 디바이스들에서는, 계속해서 상호변조 왜곡(intermodulation distortion; IMD)을 감소시킬 필요가 있다.
종래의 고주파 스위칭 디바이스는 2 이상의 스위칭 암(switching arm)을 포함할 수 있는데, 여기서 각각의 스위칭 암은 스위치의 입력과 공유 출력 사이에 연결되는 다수의 전계 효과 트랜지스터(FET)를 포함할 수 있다. 각각의 스위칭 암은 제어 전압 입력에 연결될 수 있고, 제어 전압 입력은 스위칭 암을 인에이블하기 위한 고전압 및 스위칭 암을 디스에이블하기 위한 저전압을 제공할 수 있다. 하나의 접근법에서, IMD는 각각의 스위칭 암에서 FET의 수를 증가시킴으로써 감소될 수 있다. 그러나, 각각의 스위칭 암에서 FET의 수를 증가시키는 것은 바람직하지 못하게 스위칭 디바이스에서의 신호 손실 및 스위칭 디바이스에 의해 소비되는 반도체 다이 면적을 증가시킨다. 다른 접근법에서는, 스위칭 암들을 인에이블하기 위해 이용되는 고전압을 증가시키기 위해 전하 펌프를 이용함으로써 IMD 왜곡이 감소될 수 있다. 그러나, 이러한 접근법은 바람직하지 못하게 스위칭 디바이스의 비용을 증가시킬 수 있다.
청구범위에 보다 완전하게 개시된 바와 같이, 도면들 중 적어도 하나와 관련하여 실질적으로 도시되고 및/또는 기재된, 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드들을 갖는 스위칭 디바이스가 제공된다.
도 1은 본 발명의 일 실시예에 따른 예시적인 스위칭 디바이스를 포함하는 예시적인 통신 시스템의 도면을 도시한다.
도 2는 본 발명의 일 실시예에 따른 예시적인 스위칭 디바이스의 도면을 도시한다.
도 3은 본 발명의 다른 실시예에 따른 예시적인 스위칭 디바이스의 도면을 도시한다.
도 4는 본 발명의 다른 실시예에 따른 예시적인 스위칭 디바이스의 도면을 도시한다.
도 5는 본 발명의 다른 실시예에 따른 예시적인 스위칭 디바이스의 도면을 도시한다.
본 발명은 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드들을 갖는 스위칭 디바이스에 관한 것이다. 이하의 설명은 본 발명의 구현과 관련된 특정 정보를 포함한다. 본 기술 분야의 통상의 기술자라면 본 발명이 본 명세서에 특별히 개시된 것과 다른 방식으로 구현될 수도 있음을 인식할 것이다. 또한, 본 발명의 특정 상세들 중 일부는 발명을 모호하게 하지 않도록 논의되지 않는다. 본 명세서에 설명되지 않은 특정 상세들은 본 기술 분야의 통상의 기술자의 지식 내에 있다.
본 명세서 내의 도면들 및 그에 따르는 상세한 설명은 본 발명의 단지 예시적인 실시예들에 관한 것이다. 간결함을 유지하기 위해, 본 발명의 원리들을 이용하는 본 발명의 다른 실시예들은 본원 도면에 특별히 도시되지 않고 본 명세서에 특별히 설명되지 않는다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템(100)의 블록도를 도시한다. 본 기술 분야의 통상의 기술자에게 명백한 특정 상세들 및 특징들은 도 1에서 배제되었다. 통신 시스템(100)은 스위칭 디바이스(102)를 포함하고, 스위칭 디바이스(102)는 스위칭 암들(104 및 106), 안테나(108), 송신선(110), 듀플렉서들(112 및 114), 전력 증폭기들(116 및 118), 및 저잡음 증폭기들(LNA들)(120 및 122)을 포함한다. 통신 시스템(100)은 예를 들어 무선 통신 시스템일 수 있고, GSM, W-CDMA(Wideband Code Division Multiple Access) 또는 다른 적절한 통신 표준들을 이용할 수 있다. 스위칭 디바이스(102)는 RF 스위칭 디바이스와 같은 고주파 스위칭 디바이스일 수 있고, 스위칭 암(104)이 선택되면 듀플렉서(112)를 안테나(108)에 연결하거나 또는 스위칭 암(106)이 선택되면 듀플렉서(114)를 안테나(108)에 연결하도록 구성될 수 있다. 다른 실시예에서, 스위칭 디바이스(102)는 3 이상의 스위칭 암들을 포함할 수 있다.
도 1에 도시된 바와 같이, 안테나(108)는 송신선(110)에 의해, 스위칭 디바이스(102)의 공유 출력을 형성하는, 노드(124)에서의 스위칭 암들(104 및 106)의 출력들에 연결된다. 또한 도 1에 도시된 바와 같이, 스위칭 암(104)의 입력은 라인(126)을 통해 듀플렉서(112)의 안테나 포트에 연결되고, 듀플렉서(112)의 송신 포트는 전력 증폭기(116)의 출력에 연결되고, 듀플렉서(112)의 수신 포트는 LNA(120)의 입력에 연결된다. 도 1에 더 도시된 바와 같이, 스위칭 암(106)의 입력은 라인(128)을 통해 듀플렉서(114)의 안테나 포트에 연결되고, 듀플렉서(114)의 송신 포트는 전력 증폭기(118)의 출력에 연결되고, 듀플렉서(114)의 수신 포트는 LNA(122)의 입력에 연결된다. 전력 증폭기(116 및 118)는 각각 특정 통신 대역에서 동작하기 위해 상이한 주파수를 갖는 RF 신호를 제공할 수 있다. 예를 들어, 전력 증폭기(116)는 GSM 저대역에서 동작하기 위해 900.0 MHz 신호를 제공할 수 있고 전력 증폭기(118)는 GSM 고대역에서 동작하기 위해 1800.0 MHz 신호를 제공할 수 있다.
통신 시스템(100)의 동작 동안, 스위칭 디바이스(102)의 스위칭 암(104)이 선택, 즉 인에이블(enable)되고, 스위칭 암(106)이 디스에이블(disable)되거나, 또는 그 반대가 된다. 스위칭 암(104)이 인에이블되고 스위칭 암(106)이 디스에이블되면, 전력 증폭기(116)에 의해 출력되는 송신 신호(130)는 스위칭 암(104)을 통해 스위칭 디바이스(102)의 입력으로부터 안테나(108)로 연결된다. 스위칭 디바이스(102)의 3차 상호변조 왜곡(third-order intermodulation distortion; IMD3) 성능과 같은 IMD(intermodulation distortion) 성능은 대역외 블로커 신호(132)(간단히 "블로커 신호(132)"라고도 함)와 같은 대역외 블로커 신호에 의해 부정적인 영향을 받을 수 있다. 블로커 신호(132)는 송신선(110)을 통해 안테나(108)로부터 스위칭 디바이스(102)의 출력으로 연결될 수 있고, 스위칭 암(104)에서 송신 신호(130)와 함께 연결되어 IMD3 프로덕트(product)를 형성할 수 있다. IMD3 프로덕트가 LNA(120)의 수신 주파수 대역에 있으면, IMD3 프로덕트는 수신 신호(134)와 간섭할 수 있고, 수신 신호(134)는 스위칭 암(104) 및 듀플렉서(112)를 통해 안테나(108)로부터 LNA(120)로 연결된다.
스위칭 디바이스(102)와 같은 스위칭 디바이스에 의해 생성된 IMD3 프로덕트는 안테나(108)와 같은 안테나 및 스위칭 디바이스 사이에 발생할 수 있는 위상 시프트에 의해 영향을 받을 수 있다. 예를 들어, IMD3 프로덕트는 안테나와 스위칭 디바이스 사이의 몇몇 각도의 위상 시프트, 예를 들어 45.0도, 105.0도 및 180.0도에 대해 감소될 수 있는 반면, IMD3 프로덕트는 위상 시프트의 다른 각도, 예를 들어 0.0도, 75.0도 및 150.0도에 대해 증가될 수 있다. 그러나, 통신 시스템(100)과 같은 특정 애플리케이션에서, 안테나(108)와 같은 안테나와 스위칭 디바이스(102)와 같은 스위칭 디바이스 사이의 위상 시프트는 예를 들어 안테나를 스위칭 디바이스에 연결하는 송신선(110)과 같은 송신선의 임피던스에 의해 정해진다.
본 발명의 실시예에서, 스위칭 디바이스(102)는 적어도 2개의 선택가능한 위상 시프팅 모드들 중 하나로 동작할 수 있다. 예를 들어, 제1 위상 시프팅 모드가 선택되면, 선택된 스위칭 암의 제1 위상 시프팅 스위칭 브랜치(도 1에 도시되지 않음)가 인에이블될 수 있고 선택된 스위칭 암의 제2 위상 시프팅 스위칭 브랜치(도 1에 도시되지 않음)가 디스에이블될 수 있다. 예를 들어, 제2 위상 시프팅 모드가 선택되면, 선택된 스위칭 암의 제1 위상 시프팅 스위칭 브랜치가 디스에이블될 수 있고 제2 위상 시프팅 스위칭 브랜치가 디스에이블될 수 있다. 스위칭 디바이스(102) 내의 선택된 스위칭 암의 제1 위상 시프팅 스위칭 브랜치는 송신선(도 1에 도시되지 않음)을 포함할 수 있고, 이것은 예를 들어 45.0도 등의 미리 결정된 양만큼 스위칭 디바이스의 위상을 시프팅할 수 있다. 선택된 스위칭 암의 제2 위상 시프팅 스위칭 브랜치는 적어도 하나의 FET를 포함할 수 있고 대략 0.0도의 위상 시프트를 제공할 수 있다. 즉, 제2 위상 시프팅 스위칭 브랜치 내의 적어도 하나의 FET는 스위칭 디바이스의 위상을 현저히 시프팅하거나 변경하지 않는다.
본 실시예에서, IMD3은 블로커 신호(132)와 같은 대역외 블로킹 신호의 최대 감쇄량을 제공하는 선택된 스위칭 암의 특정 위상 시프팅 모드를 선택함으로써 감소될 수 있다. 예를 들어, 선택된 스위칭 암의 제1 위상 시프팅 스위칭 브랜치가 제2 위상 시프팅 스위칭 브랜치보다 큰 블로커 신호의 감쇄를 제공하면, 제1 위상 시프팅 모드가 선택될 수 있고, 그 반대가 될 수도 있다. 따라서, 본 발명의 스위칭 디바이스(102)의 실시예는 스위칭 디바이스의 선택된 스위칭 암 내의 대응하는 위상 시프팅 스위칭 브랜치를 인에이블하도록 적어도 2개의 위상 시프팅 모드들 중 하나를 적절하게 선택함으로써, IMD3 감소, 즉 IMD3 성능 증가를 위해 유리하게 조정될 수 있다. 본 발명의 스위칭 디바이스의 실시예들은 도 2, 3, 4, 및 5와 관련하여 더 후술된다.
도 2는 본 발명의 일 실시예에 따른 스위칭 디바이스(202)의 개략도를 도시한다. 도 2에서, 스위칭 디바이스(202) 및 스위칭 암들(204 및 206)은 각각 도 1의 통신 시스템(100)의 스위칭 디바이스(102) 및 스위칭 암들(104 및 106)에 대응한다. 스위칭 디바이스(202)는 스위칭 암(204) 및 스위칭 암(206)을 포함하고, 스위칭 암(204)은 스위칭 블록(208) 및 위상 시프팅 스위칭 브랜치들(210 및 212)을 포함하고, 스위칭 암(206)은 스위칭 블록(214) 및 위상 시프팅 스위칭 브랜치들(216 및 218)을 포함한다. 스위칭 디바이스(202)는 또한 신호 입력들(220 및 222) 및 신호 출력(224)(본 명세서에서 "공유 출력"이라고도 지칭됨), 및 제어 전압 입력들(226, 228, 230, 232, 234 및 236)을 포함한다. 스위칭 디바이스(202)는 단일 반도체 다이 상에 제조될 수 있다.
도 2에 도시된 바와 같이, 스위칭 암들(204 및 206)은 스위칭 디바이스(202)의 신호 출력(224)과 각각의 신호 입력들(220 및 222) 사이에 연결된다. 스위칭 암(204)에서, 스위칭 블록(208)의 제1 단자는 노드(238)에서 신호 출력(224)에 연결되고, 스위칭 블록(208)의 제2 단자는 노드(240)에서 위상 시프팅 스위칭 브랜치들(210 및 212)의 제1 단자들에 연결되고, 위상 시프팅 스위칭 브랜치들(210 및 212)의 제2 단자들은 노드(242)에서 신호 입력(220)에 연결된다. 따라서, 위상 시프팅 스위칭 브랜치들(210 및 212)은 노드들(240 및 242) 사이에 병렬로 연결된다.
또한, 도 2에 도시된 바와 같이, 스위칭 블록(208)은 노드들(238 및 240) 사이에 직렬로 함께 연결된 FET(243)와 같은 다수의 FET를 포함한다. 스위칭 블록(208) 내의 각각의 FET는 예를 들어, NFET일 수 있다. 본 실시예에서, 스위칭 블록(208)은 5개의 FET를 포함할 수 있다. 다른 실시예에서, 스위칭 블록(208)은 2 이상의 직렬 연결된 FET를 포함할 수 있다. 스위칭 블록(208)에서, 저항기(244)와 같은 저항기는 각각의 FET의 게이트를 노드(248)에서 제어 전압 입력(226)에 연결하고, 저항기(246)와 같은 저항기는 각각의 FET의 드레인과 소스 사이에 연결된다. 스위칭 블록(208)은 또한 FET(243)의 드레인과 게이트 사이에 연결되는 커패시터(250)를 포함한다.
도 2에 더 도시된 바와 같이, 위상 시프팅 스위칭 브랜치(210)는 송신선(252)을 포함하고, 송신선(252)은 노드(240)에서 스위칭 블록(208)에 연결되는 제1 단자 및 FET(254)의 드레인에 연결되는 제2 단자를 갖는다. 위상 시프팅 스위칭 브랜치(210)에서, 저항기(244)와 같은 저항기는 FET(254)의 게이트를 제어 전압 입력(228)에 연결하고 저항기(246)와 같은 저항기는 FET(254)의 드레인과 소스 사이에 연결된다. 송신선(252)은 위상 시프팅 스위칭 브랜치(210)가 인에이블되면 송신선(252)을 통해 신호 입력(220)으로부터 신호 출력(224)으로 지나가는 RF 신호와 같은 신호에 원하는 위상 시프트 각도를 제공하도록 선택될 수 있다. 송신선(252)에 의해 제공되는 위상 시프트 각도는 송신선을 통과하는 신호의 주파수와 송신선의 길이에 의존한다. 위상 시프팅 스위칭 브랜치(210)는 또한 예를 들어 NFET일 수 있는 FET(254)의 게이트와 소스 사이에 연결되는 커패시터(250)와 같은 커패시터를 포함한다. 일 실시예에서, 송신선(252) 및 FET(254)의 위치들은 반대로 될 수 있다. 즉, FET(254)의 드레인은 노드(240)에서 스위칭 블록(208)에 연결될 수 있고, 송신선(252)의 제1 단자는 FET(254)의 소스에 연결될 수 있고, 송신선(252)의 제2 단자는 노드(242)에서 신호 입력(220)에 연결될 수 있다. 다른 실시예에서, 송신선(252)은 FET(254)와 같은 2 이상의 FET들 사이에 연결될 수 있다. 다른 실시예들에서, 위상 시프팅 스위칭 브랜치(210)는 송신선(252)의 제1 또는 제2 단자와 직렬로 연결된 2 이상의 FET를 포함할 수 있다.
또한 도 2에 도시된 바와 같이, 위상 시프팅 스위칭 브랜치(212)는 노드(240)에서의 스위칭 블록(208)과 노드(242)에서의 신호 입력(220) 사이에 연결되는 FET(256)를 포함한다. 위상 시프팅 스위칭 브랜치(212)에서, 저항기(244)와 같은 저항기는 FET(256)의 게이트를 제어 전압 입력(230)에 연결하고, 저항기(246)와 같은 저항기는 FET(256)의 드레인과 소스 사이에 연결된다. 위상 시프팅 스위칭 브랜치(212)는 또한 커패시터(250)와 같은 커패시터를 포함하는데, 커패시터(250)는 FET(256)의 게이트와 소스 사이에 연결된다. FET(256)는 예를 들어, NFET일 수 있다. 일 실시예에서, 위상 시프팅 스위칭 브랜치(212)는 2 이상의 직렬 연결된 FET를 포함할 수 있다.
도 2에 더 도시된 바와 같이, 스위칭 암(206)에서, 스위칭 블록(214)의 제1 단자는 노드(238)에서의 신호 출력(224)에 연결되고, 스위칭 블록(214)의 제2 단자는 노드(258)에서 위상 시프팅 스위칭 브랜치들(216 및 218)의 제1 단자들에 연결되고, 위상 시프팅 스위칭 브랜치들(216 및 218)의 제2 단자들은 노드(260)에서 신호 입력(222)에 연결된다. 또한 도 2에 도시된 바와 같이, 스위칭 블록(214)은 노드들(238 및 258) 사이에 직렬로 함께 연결되는 FET(262)와 같은 다수의 FET를 포함한다. 스위칭 블록(214) 내의 각각의 FET는, 예를 들어 NFET일 수 있다. 본 실시예에서, 스위칭 블록(214)은 5개의 FET를 포함할 수 있다. 다른 실시예에서, 스위칭 블록(214)은 2 이상의 직렬 연결된 FET를 포함할 수 있다. 스위칭 블록(214)에서, 저항기(264)와 같은 저항기는 각각의 FET의 게이트를 노드(266)에서 제어 전압 입력(232)에 연결하고 저항기(268)와 같은 저항기는 각각의 FET의 드레인과 소스 사이에 연결된다. 스위칭 블록(214)은 또한 FET(262)의 드레인과 게이트 사이에 연결되는 커패시터(270)를 포함한다.
도 2에 더 도시된 바와 같이, 위상 시프팅 스위칭 브랜치(216)는 송신선(272)을 포함하는데, 송신선(272)은 노드(258)에서 스위칭 블록(214)에 연결된 제1 단자 및 FET(274)의 드레인에 연결된 제2 단자를 갖는다. 위상 시프팅 스위칭 브랜치(216)에서, 저항기(264)와 같은 저항기는 FET(274)의 게이트를 제어 전압 입력(234)에 연결하고 저항기(268)와 같은 저항기는 FET(274)의 드레인과 소스 사이에 연결된다. 송신선(272)은 위상 시프팅 스위칭 브랜치(216)가 인에이블되면 송신선(272)을 통해 신호 입력(222)으로부터 신호 출력(224)으로 지나가는 RF 신호와 같은 신호에서 원하는 위상 시프트 각도를 제공하도록 선택될 수 있다. 송신선(252)과 유사하게, 송신선(272)에 의해 제공되는 위상 시프트 각도는 송신선을 통과하는 신호의 주파수와 송신선의 길이에 의존한다. 본 실시예에서, 송신선(272)은 위상 시프팅 스위칭 브랜치(210) 내의 송신선(252)과 대략 동일한 위상 시프트 각도를 제공할 수 있다. 다른 실시예에서, 송신선(272)은 송신선(252)에 비해 상이한 위상 시프트 각도를 제공할 수 있다.
위상 시프팅 스위칭 브랜치(216)는 또한 예를 들어 NFET일 수 있는 FET(274)의 게이트와 소스 사이에 연결된 커패시터(270)와 같은 커패시터를 포함한다. 일 실시예에서, 송신선(272) 및 FET(274)의 위치들은 반대로 될 수 있다. 즉, FET(274)의 드레인은 노드(258)에서 스위칭 블록(214)에 연결될 수 있고, 송신선(272)의 제1 단자는 FET(274)의 소스에 연결될 수 있고, 송신선(272)의 제2 단자는 노드(260)에서 신호 입력(222)에 연결될 수 있다. 다른 실시예에서, 송신선(272)은 FET(274)와 같은 2 이상의 FET 사이에 연결될 수 있다. 다른 실시예에서, 위상 시프팅 스위칭 브랜치(216)는 송신선(272)의 제1 또는 제2 단자와 직렬로 연결된 2 이상의 FET를 포함할 수 있다.
또한 도 2에 도시된 바와 같이, 위상 시프팅 스위칭 브랜치(218)는 노드(258)에서의 스위칭 블록(214)과 노드(260)에서의 신호 입력(222) 사이에 연결되는 FET(276)를 포함한다. 위상 시프팅 스위칭 브랜치(218)에서, 저항기(264)와 같은 저항기는 FET(276)의 게이트를 제어 전압 입력(236)에 연결하고 저항기(268)와 같은 저항기는 FET(276)의 드레인과 소스 사이에 연결된다. 위상 시프팅 스위칭 브랜치(218)는 또한 FET(276)의 게이트와 소스 사이에 연결된 커패시터(270)와 같은 커패시터를 포함한다. FET(256)는 예를 들어 NFET일 수 있다. 일 실시예에서, 위상 시프팅 스위칭 브랜치(218)는 2 이상의 직렬 연결된 FET를 포함할 수 있다.
스위칭 암(204)에서, 제어 전압 입력들(226, 228 및 230)은 각각 하이(high) 제어 전압(VH)을 수신하여 각각의 스위칭 블록(208) 및 위상 시프팅 스위칭 브랜치들(210 및 212)을 선택, 즉 인에이블하거나, 로우(low) 제어 전압(VL)을 수신하여 각각의 스위칭 블록(208) 및 위상 시프팅 스위칭 브랜치들(210 및 212)을 디스에이블할 수 있다. 마찬가지로, 스위칭 암(206)에서, 제어 전압 입력들(232, 234 및 236)은 각각 VH를 수신하여 각각의 스위칭 블록(214) 및 위상 시프팅 스위칭 브랜치들(216 및 218)을 선택하거나, VL을 수신하여 각각의 스위칭 블록(214) 및 위상 시프팅 스위칭 브랜치들(216 및 218)을 디스에이블할 수 있다. VH는 예를 들어 대략 3.0 볼트와 대략 7.0 볼트 사이일 수 있고 VL은 예를 들어 대략 0.0 볼트일 수 있다. 제어 전압 입력들(228, 230, 234 및 236)은 또한 본 명세서에서 "위상 선택 단자들"로 지칭된다.
스위칭 디바이스(202)의 동작은 이제 도 1의 통신 시스템(100)을 참조하여 논의될 것이며, 여기서는, 안테나(108)가 송신선(110)에 의해 스위칭 디바이스(202)의 신호 출력(224)에 연결되고 전력 증폭기(116)로부터의 송신 신호(130)가 듀플렉서(112)를 통해 스위칭 디바이스(202)의 신호 입력(220)에 연결된다. 이하의 논의에서, 스위칭 디바이스(202)는 스위칭 암(204)이 선택, 즉 인에이블되고 스위칭 암(206)이 비선택, 즉 디스에이블되는 동작 상태에 있다. 그러나, 이하의 논의는 또한 스위칭 암(206)이 선택되고 스위칭 암(204)이 디스에이블되는 스위칭 디바이스(202)의 동작 상태에도 적용될 수 있다.
스위칭 암(204)은 제어 전압 입력(226)에 VH, 즉, 하이 제어 전압을 인가하여 스위칭 블록(208)을 인에이블함으로써 그리고 2개의 위상 시프팅 모드 중 하나의 모드를 선택함으로써 선택될 수 있다. 예를 들어, 제1 위상 선택 단자, 즉, 제어 전압 입력(228)에 VH를 인가하여 위상 시프팅 스위칭 브랜치(210)를 인에이블함으로써 그리고 제2 위상 선택 단자, 즉, 제어 전압 입력(230)에 VL, 즉, 로우 제어 전압을 인가하여 위상 시프팅 스위칭 브랜치(212)를 디스에이블함으로써 제1 위상 시프팅 모드가 선택될 수 있다. 예를 들어, 제1 위상 선택 단자에 VL을 인가하여 위상 시프팅 스위칭 브랜치(210)를 디스에이블함으로써 그리고 제2 위상 선택 단자에 VH를 인가하여 위상 시프팅 스위칭 브랜치(212)를 인에이블함으로써 제2 위상 시프팅 모드가 선택될 수 있다.
위에서 논의한 바와 같이, 안테나(108)로부터의 신호 출력(224)에 연결되는 대역외 블로커 신호, 예를 들어, 도 1의 블로커 신호(132)와, 신호 입력(220)에 연결되는 송신 신호(130) 사이의 상호작용의 결과로서 스위칭 디바이스(202)에 의해 생성된 IMD3(third-order intermodulation distortion)는 안테나(108)와 신호 출력(224) 사이의 위상 시프트에 의해 영향을 받는다. 예를 들어, 안테나(108)와 신호 출력(224) 사이의 45.0도의 위상 시프트는 더 낮은 레벨의 IMD3를 발생시킬 수 있고, 75.0도의 위상 시프트는 더 높은 레벨의 IMD3을 발생시킬 수 있다. 본 실시예에서, 스위칭 디바이스(202)는 어느 위상 시프팅 모드를 선택하든지 블로커 신호(132)의 더 큰 감쇄를 일으켜서 더 낮은 레벨의 IMD3을 제공함으로써 조정될 수 있다. 제1 위상 시프팅 모드에서, 위상 시프팅 스위칭 브랜치(210)가 인에이블됨으로써, 송신선(252)에 의해 제공되는 미리 결정된 양의 위상 시프트가 안테나(108)와 신호 출력(224) 사이의 기존의 양의 위상 시프트에 부가되게 한다. 제2 위상 시프팅 모드에서, 위상 시프팅 스위칭 브랜치(212)가 인에이블됨으로써, 안테나(108)와 신호 출력(224) 사이의 기존의 위상 시프트에 실질적으로 0.0도의 위상 시프트를 부가한다.
스위칭 암(204)이 선택될 때, 스위칭 암(206)은 제어 전압 입력들(232, 234, 및 236)에 VL을 인가하여 각각의 스위칭 블록(214) 및 위상 시프팅 스위칭 브랜치들(216 및 218)을 디스에이블함으로써 디스에이블될 수 있다. 스위칭 암(204)이 선택될 때, 신호 입력(220)이 신호 출력(224)에 연결되어 신호 입력(220)에서의 RF 신호, 예를 들어, 송신 신호(130)가 (어느 위상 시프팅 모드가 선택되는지에 따라) 위상 시프팅 스위칭 브랜치(210) 또는 위상 시프팅 스위칭 브랜치(212)를 통과하고, 스위칭 블록(208)을 통과하여 신호 출력(224)으로 전달될 수 있게 된다. 신호 출력(224)에서의 RF 신호는 노드(238)에서 피크 RF 전압(Vrf)을 제공하며, 이 전압은 스위칭 블록(214)에서의 각각의 FET의 게이트/드레인 및 게이트/소스 접합들 사이에 동등하게 분할된다. 스위칭 블록(214)(또는 스위칭 암(206)이 선택될 때 스위칭 블록(208))은, 스위칭 블록에서의 FET들의 게이트/드레인 및 게이트/소스 접합들에서의 전압이, FET 바이어스 전압으로 하여금 핀치-오프(pinch-off) 전압에 접근하도록 하여 고조파 생성을 증가시키고 IMD 성능을 감소시키는 것을 방지하기 위해서 충분한 개수의 직렬 연결된 FET들을 요구한다.
종래의 스위칭 디바이스는 2개의 스위칭 암을 포함할 수 있고, 각각의 스위칭 암은 다수의 직렬 연결된 FET들을 포함할 수 있다. 하나의 접근법에서, 각각의 스위칭 암에서의 FET들의 개수를 증가시킴으로써 종래의 스위칭 디바이스에서 IMD3가 감소될 수 있다. 그러나, 이러한 접근법은 바람직하지 않게도 스위칭 디바이스에서의 신호 손실을 증가시키고 다이 사이즈를 증가시킬 수 있다. 다른 접근법에서, 선택된 스위칭 암을 인에이블하는 데 이용되는 제어 전압을 증가시키기 위해 전하 펌프가 이용될 수 있는데, 이것은 디스에이블된 스위칭 암에서의 FET들 상의 바이어스 전압이 핀치-오프 전압에 접근하는 것을 방지함으로써 IMD3를 감소시킬 수 있다. 그러나, 전하 펌프는 비용 및 다이 사이즈를 증가시킬 수 있고, 구현을 위해 복잡한 기술을 요구할 수 있다.
감소된 IMD3를 위해 스위칭 디바이스를 조정하기 위해 선택가능한 위상 시프팅 모드들을 제공함으로써, 본 발명의 스위칭 디바이스는 유리하게는, 종래의 스위칭 디바이스에서의 IMD3를 감소시키기 위한 종래의 접근법들을 이용하는 것으로부터 생길 수 있는, 증가된 비용, 다이 사이즈, 및 신호 손실과 같은 바람직하지 않은 영향들 및 구현의 복잡성을 회피하면서 증가된 IMD3 성능을 실현한다.
도 3은 본 발명의 일 실시예에 따른 스위칭 디바이스(300)의 개략도를 도시한다. 도 3에서, 스위칭 디바이스(300)에서의 스위칭 블록들(308 및 314) 및 위상 시프팅 스위칭 브랜치들(312 및 318)은 각각 도 2의 스위칭 디바이스(202)에서의 스위칭 블록들(208 및 214) 및 위상 시프팅 스위칭 브랜치들(212 및 218)에 대응한다. 또한, 각각의 위상 시프팅 스위칭 브랜치가 제공하는 위상 시프트의 양을 제외하고, 스위칭 디바이스(300)에서의 스위칭 암(304)의 위상 시프팅 스위칭 브랜치들(320 및 322) 각각은 스위칭 디바이스(202)에서의 스위칭 암(204)의 위상 시프팅 스위칭 브랜치(210)에 대응하고, 스위칭 디바이스(300)에서의 스위칭 암(306)의 위상 시프팅 스위칭 브랜치들(324 및 326) 각각은 스위칭 디바이스(202)에서의 스위칭 암(206)의 위상 시프팅 스위칭 브랜치(216)에 대응한다. 스위칭 디바이스(300)는 듀플렉서들(112 및 114)과 같은 2개 이상의 듀플렉서를 안테나(108)와 같은 안테나에 선택적 연결하기 위해 도 1의 통신 시스템(100)과 같은 통신 시스템에서 이용될 수 있다. 스위칭 디바이스(300)는 또한 IMD3가 감소된 고주파 스위칭 디바이스를 요구하는 다른 애플리케이션들에서 이용될 수 있다.
스위칭 디바이스(300)는 스위칭 암(304) 및 스위칭 암(306)을 포함하는데, 스위칭 암(304)은 스위칭 블록(308) 및 위상 시프팅 스위칭 브랜치들(312, 320, 및 322)을 포함하고, 스위칭 암(306)은 스위칭 블록(314) 및 위상 시프팅 스위칭 브랜치들(318, 324, 및 326)을 포함한다. 스위칭 디바이스(300)는 또한 신호 입력들(328 및 330)과, 본 출원에서 "공유 출력"이라고도 하는 신호 출력(332)과, 제어 전압 입력들(334, 336, 338, 340, 342, 344, 346, 및 348)을 포함한다. 제어 전압 입력들(336, 338, 340, 344, 346, 및 348)은 본 출원에서 "위상 선택 단자들"이라고도 한다. 스위칭 디바이스(300)는 단일 반도체 다이 상에 제조될 수 있다.
도 3에 도시된 바와 같이, 스위칭 암들(304 및 306)은 스위칭 디바이스(300)의 신호 출력(332)과 각각의 신호 입력들(328 및 330) 사이에 연결된다. 스위칭 암(304)에서, 스위칭 블록(308)은 노드들(350 및 352) 사이에 연결되고, 위상 시프팅 스위칭 브랜치들(312, 320 및 322)은 노드(354)에서의 신호 입력(328)과 노드(352) 사이에 병렬로 연결된다. 위상 시프팅 스위칭 브랜치들(320 및 322)은 위상 시프트의 상이한 각도를 제공할 수 있는 각각의 송신선들(362 및 360)을 포함한다. 스위칭 암(306)에서, 스위칭 블록(314)은 노드들(350 및 356) 사이에 연결되고, 위상 시프팅 스위칭 브랜치들(318, 324, 및 326)은 노드(358)에서의 신호 입력(330)과 노드(356) 사이에 병렬로 연결된다. 위상 시프팅 스위칭 브랜치들(324 및 326)은 위상 시프트의 상이한 각도들을 제공할 수 있는 각각의 송신선들(366 및 364)을 포함한다. 일 실시예에서, 위상 시프팅 스위칭 브랜치들(320, 322, 324, 및 326) 각각에서의 FET 및 송신선의 위치들은 반대로 될 수 있다. 다시 말해, 송신선은 스위칭 디바이스(300)의 신호 입력과 위상 시프팅 스위칭 브랜치들(320, 322, 324, 및 326) 각각에서의 FET 사이에 연결될 수 있다.
송신선들(360 및 362)은 각각, 각각의 위상 시프팅 스위칭 브랜치들(322 및 320)이 인에이블될 때 신호 입력(328)으로부터 신호 출력(332)으로 전달되는 RF 신호와 같은 신호에 원하는 각도의 위상 시프트를 제공하도록 선택될 수 있다. 유사하게, 송신선들(364 및 366)은 각각, 각각의 위상 시프팅 스위칭 브랜치들(326 및 324)이 인에이블될 때 신호 입력(330)으로부터 신호 출력(332)으로 전달되는 RF 신호에 원하는 각도의 위상 시프트를 제공하도록 선택될 수 있다.
스위칭 디바이스(202)와 달리, 스위칭 디바이스(300)는 각각의 스위칭 암에 부가적인 위상 시프팅 스위칭 브랜치를 포함한다. 그러므로, 동작 동안, 스위칭 디바이스에서의 IMD를 감소시키기 위해 스위칭 디바이스(202)와 비교하여 스위칭 디바이스(300)에서는 부가적인 위상 시프팅 모드가 선택될 수 있다. 스위칭 디바이스(300)에서, 스위칭 암(304)은 제어 전압 입력(334)에 VH, 즉, 하이 제어 전압을 인가하여 스위칭 블록(308)을 인에이블함으로써 그리고 3개의 위상 시프팅 모드 중 하나의 모드를 선택함으로써 선택될 수 있다. 예를 들어, 제1 위상 선택 단자, 즉, 제어 전압 입력(336)에 VH를 인가하여 위상 시프팅 스위칭 브랜치(312)를 인에이블함으로써 제1 위상 시프팅 모드가 선택될 수 있거나, 제2 위상 선택 단자, 즉, 제어 전압 입력(338)에 VH를 인가하여 위상 시프팅 스위칭 브랜치(322)를 인에이블함으로써 제2 위상 시프팅 모드가 선택될 수 있거나, 또는 제3 위상 선택 단자, 즉, 제어 전압 입력(340)에 VH를 인가하여 위상 시프팅 스위칭 브랜치(320)를 인에이블함으로써 제3 위상 시프팅 모드가 선택될 수 있다. 특정 위상 시프팅 모드가 선택되면, 선택되지 않은 위상 시프팅 스위칭 브랜치들은 선택되지 않은 위상 시프팅 스위칭 브랜치들의 각각의 위상 선택 단자들에 VL을 인가함으로써 디스에이블될 수 있다. 다른 실시예들에서, 본 발명의 스위칭 디바이스는 3개보다 많은 위상 시프팅 모드를 포함할 수 있다.
제1 위상 시프팅 모드는 대략 0.0도 위상 시프트를 제공할 수 있고, 제2 위상 시프팅 모드는 위상 시프팅 스위칭 브랜치(322)에서 송신선(360)에 의해 결정되는 위상 시프트를 제공할 수 있고, 제3 위상 시프팅 모드는 위상 시프팅 스위칭 브랜치(320)에서 송신선(362)에 의해 결정되는 위상 시프트를 제공할 수 있다. 부가적인 송신선을 갖는 부가적인 위상 시프팅 스위칭 브랜치를 이용함으로써, 스위칭 디바이스(300)는 도 2의 스위칭 디바이스(202)에 비해 더 작은 위상 조절 스텝을 제공할 수 있다. 결과로서, 스위칭 디바이스(300)의 위상은 IMD3과 같은 IMD의 감소를 실현하도록 더 세밀하게 조정될 수 있다. 스위칭 디바이스(300)는 또한 스위칭 디바이스(202)에 대해 위에서 논의한 바와 유사한 이점들을 제공한다.
도 4는 본 발명의 일 실시예에 따른 스위칭 디바이스(400)의 개략도를 도시한다. 도 4에서, 스위칭 디바이스(400)에서의 스위칭 블록들(408 및 414), 위상 시프팅 스위칭 브랜치들(412 및 418), 신호 입력들(420 및 422), 신호 출력(424), 및 제어 전압 입력들(426, 428, 430, 432, 434 및 436)은 각각 도 2의 스위칭 디바이스(202)에서의 스위칭 블록들(208 및 214), 위상 시프팅 스위칭 브랜치들(212 및 218), 신호 입력들(220 및 222), 신호 출력(224), 및 제어 전압 입력들(226, 228, 230, 232, 234, 및 236)에 대응한다. 또한, 도 4의 각각의 위상 시프팅 스위칭 브랜치들(410 및 416)에서의 송신선들(452 및 472) 및 FET들(454 및 474)은 각각 도 2의 각각의 위상 시프팅 스위칭 브랜치들(210 및 216)에서의 송신선들(252 및 272) 및 FET들(254 및 274)에 대응한다. 일 실시예에서, 위상 시프팅 스위칭 브랜치들(410 및 416) 각각에서의 송신선 및 FET의 위치들은 송신선의 단자가 노드(438)에서의 신호 출력(424)에 직접 연결되도록 스위칭될 수 있다.
스위칭 디바이스(400)는 스위칭 암(404) 및 스위칭 암(406)을 포함하며, 스위칭 암(404)은 스위칭 블록(408) 및 위상 시프팅 스위칭 브랜치들(410 및 412)을 포함하며, 스위칭 암(406)은 스위칭 블록(414) 및 위상 시프팅 스위칭 브랜치들(416 및 418)을 포함한다. 단일 반도체 다이 상에 제조될 수 있는 스위칭 디바이스(400)는 안테나(108)와 같은 안테나에 듀플렉서들(112 및 114)과 같은 2개 이상의 듀플렉서를 선택적 연결하기 위해 도 1의 통신 시스템(100)과 같은 통신 시스템에서 이용될 수 있다. 그러나, 스위칭 디바이스(400)는 또한 감소된 IMD3를 갖는 고주파 스위칭 디바이스를 요구하는 다른 애플리케이션들에서도 이용될 수 있다.
도 4에 도시된 바와 같이, 스위칭 암(404)에서, 위상 시프팅 스위칭 브랜치들(410 및 412)은 노드(438)에서의 신호 출력(424)과 노드(440)에서의 스위칭 블록(408)의 제1 단자 사이에 연결되며, 스위칭 블록(408)의 제2 단자가 노드(442)에서의 신호 입력(420)에 연결된다. 스위칭 암(406)에서, 위상 시프팅 스위칭 브랜치들(416 및 418)은 노드(438)에서의 신호 출력(424)과 노드(458)에서의 스위칭 블록(414)의 제1 단자 사이에 연결되며, 스위칭 블록(414)의 제2 단자가 노드(460)에서의 신호 입력(422)에 연결된다. 그러므로, 스위칭 디바이스(400)의 각각의 스위칭 암에서의 스위칭 블록 및 위상 시프팅 스위칭 브랜치들은 도 2의 스위칭 디바이스(202)의 각각의 스위칭 암에서의 스위칭 블록 및 위상 시프팅 스위칭 브랜치들과 비교하여 상이한 구성으로 함께 연결된다. 그러나, 스위칭 디바이스(400)의 동작은 위에서 논의한 스위칭 디바이스(202)의 동작과 유사하다. 그러므로, 위에서 논의한 바와 유사한 방식으로, 스위칭 디바이스(400)는 또한 감소된 IMD3을 위한 스위칭 디바이스를 조정하기 위해 2개의 선택가능한 위상 시프팅 모드를 제공함으로써, 유리하게는 증가된 IMD 성능을 실현할 수 있다.
도 5는 본 발명의 일 실시예에 따른 스위칭 디바이스(500)의 개략도를 도시한다. 도 5에서, 스위칭 디바이스(500)에서의 스위칭 블록들(508 및 514), 위상 시프팅 스위칭 브랜치들(512 및 518), 신호 입력들(528 및 530), 신호 출력(532), 및 제어 전압 입력들(534, 536, 538, 540, 542, 544, 546 및 548)은 각각 도 3의 스위칭 디바이스(300)에서의 스위칭 블록들(308 및 314), 위상 시프팅 스위칭 브랜치들(312 및 318), 신호 입력들(328 및 330), 신호 출력(332), 및 제어 전압 입력들(334, 336, 338, 340, 342, 344, 346, 및 348)에 대응한다. 또한, 스위칭 디바이스(500)에서의 송신선들(560, 562, 564, 및 566)은 각각 스위칭 디바이스(300)에서의 송신선들(360, 362, 364, 및 366)에 대응한다.
스위칭 디바이스(500)는 스위칭 암(504) 및 스위칭 암(506)을 포함하며, 스위칭 암(504)은 스위칭 블록(508) 및 위상 시프팅 스위칭 브랜치들(512, 520, 및 522)을 포함하며, 스위칭 암(506)은 스위칭 블록(514) 및 위상 시프팅 스위칭 브랜치들(518, 524, 및 526)을 포함한다. 단일 반도체 다이 상에 제조될 수 있는 스위칭 디바이스(500)는 안테나(108)와 같은 안테나에 듀플렉서들(112 및 114)과 같은 2개 이상의 듀플렉서를 선택적 연결하기 위해 도 1의 통신 시스템(100)과 같은 통신 시스템에서 이용될 수 있다. 그러나, 스위칭 디바이스(500)는 또한 감소된 IMD3를 갖는 고주파 스위칭 디바이스를 요구하는 다른 애플리케이션들에서도 이용될 수 있다.
도 5에 도시된 바와 같이, 스위칭 암(504)에서, 위상 시프팅 스위칭 브랜치들(512, 522, 및 520)은 노드(550)에서의 신호 출력(532)과 노드(552)에서의 스위칭 블록(508)의 제1 단자 사이에 연결되며, 스위칭 블록(508)의 제2 단자가 노드(554)에서의 신호 입력(528)에 연결된다. 스위칭 암(506)에서, 위상 시프팅 스위칭 브랜치들(518, 524, 및 526)은 노드(550)에서의 신호 출력(532)과 노드(556)에서의 스위칭 블록(514)의 제1 단자 사이에 연결되며, 스위칭 블록(514)의 제2 단자가 노드(558)에서의 신호 입력(530)에 연결된다. 일 실시예에서, 위상 시프팅 스위칭 브랜치들(520, 522, 524, 및 526) 각각에서의 송신선 및 FET의 위치들은 송신선의 단자가 노드(550)에서의 신호 출력(532)에 직접 연결되도록 스위칭될 수 있다.
그러므로, 스위칭 디바이스(500)의 각각의 스위칭 암에서의 스위칭 블록 및 위상 시프팅 스위칭 브랜치들은 도 3의 스위칭 디바이스(300)의 각각의 스위칭 암에서의 스위칭 블록 및 위상 시프팅 스위칭 브랜치들과 비교하여 상이한 구성으로 함께 연결된다. 그러나, 스위칭 디바이스(500)의 동작은 위에서 논의한 스위칭 디바이스(300)의 동작과 유사하다. 그러므로, 위에서 논의한 바와 유사한 방식으로, 스위칭 디바이스(500)는 또한 감소된 IMD3을 위해 스위칭 디바이스를 조정하기 위해 3개의 선택가능한 위상 시프팅 모드를 제공함으로써, 유리하게 증가된 IMD 성능을 실현할 수 있다.
그러므로, 도 1 내지 5의 실시예들과 관련하여 위에서 논의한 바와 같이, 본 발명은 복수의 선택가능한 위상 시프팅 모드를 갖는 선택가능한 스위칭 암들을 갖는 고주파 스위칭 디바이스와 같은 스위칭 디바이스를 제공한다. 선택된 스위칭 암에서 위상 시프팅 모드들 중 하나의 모드를 적절하게 선택함으로써, 본 발명의 스위칭 디바이스의 위상은 스위칭 디바이스에서 IMD3을 감소시키도록 조정될 수 있어, 유리하게 IMD 성능을 향상시킨다.
본 발명의 전술한 설명으로부터, 본 발명의 범위에서 벗어나지 않고 본 발명의 개념을 구현하기 위해 다양한 기술들이 이용될 수 있다는 것이 명백하다. 또한, 본 발명이 특정 실시예들을 특정적으로 참조하여 설명하였지만, 이 기술분야의 통상의 기술자는 본 발명의 사상 및 범위에서 벗어나지 않고 형태 및 상세의 변경이 이루어질 수 있다는 것을 알 것이다. 그러므로, 설명한 실시예들은 모든 면에서 예시적이고 비한정적인 것으로 고려되어야 한다. 또한, 본 발명은 본원에 설명된 특정 실시예들로 한정되지 않으며, 본 발명의 범위에서 벗어나지 않고 많은 재배열, 수정, 및 치환이 가능하다는 것을 이해해야 한다.
그러므로, 감소된 상호변조 왜곡을 위한 선택가능한 위상 시프팅 모드들을 갖는 스위칭 디바이스가 설명되었다.

Claims (20)

  1. 스위칭 디바이스에서의 상호변조 왜곡(intermodulation distortion)을 감소시키기 위해 적어도 2개의 위상 시프팅 모드 중에서 선택하기 위한 위상 선택 단자들을 갖는 스위칭 디바이스로서,
    제1 위상 시프팅 스위칭 브랜치(phase shifting switching branch)에서의 제1 송신선을 인에이블(enable)함으로써 상기 스위칭 디바이스의 제1 위상 시프팅 모드를 선택하는 제1 위상 선택 단자; 및
    제2 위상 시프팅 스위칭 브랜치를 인에이블함으로써 상기 스위칭 디바이스의 제2 위상 시프팅 모드를 선택하는 제2 위상 선택 단자
    를 포함하고,
    상기 상호변조 왜곡은 상기 제1 및 제2 위상 시프팅 모드들 중 하나의 모드를 선택함으로써 감소되는 스위칭 디바이스.
  2. 제1항에 있어서, 상기 제1 송신선은 상기 제1 위상 시프팅 스위칭 브랜치에서 상기 제1 송신선과 직렬로 연결된 FET를 인에이블함으로써 인에이블되는 스위칭 디바이스.
  3. 제1항에 있어서, 상기 스위칭 디바이스의 상기 제2 위상 시프팅 모드는 상기 제2 위상 시프팅 스위칭 브랜치에서의 FET를 인에이블함으로써 선택되는 스위칭 디바이스.
  4. 제1항에 있어서, 상기 스위칭 디바이스의 출력과 상기 제1 및 제2 위상 시프팅 스위칭 브랜치들 사이에 직렬로 연결된 복수의 FET를 더 포함하는 스위칭 디바이스.
  5. 제1항에 있어서, 상기 제1 및 제2 위상 시프팅 스위칭 브랜치들과 상기 스위칭 디바이스의 입력 사이에 직렬로 연결된 복수의 FET를 더 포함하는 스위칭 디바이스.
  6. 제1항에 있어서, 상기 스위칭 디바이스의 입력이 듀플렉서에 연결되는 스위칭 디바이스.
  7. 제1항에 있어서, 상기 스위칭 디바이스의 출력이 안테나에 연결되는 스위칭 디바이스.
  8. 감소된 상호변조 왜곡을 갖는 스위칭 디바이스로서,
    상기 스위칭 디바이스의 제1 입력 및 공유 출력에 연결된 제1 스위칭 암(switching arm)
    을 포함하며,
    상기 제1 스위칭 암은 복수의 위상 시프팅 스위칭 브랜치를 포함하고, 상기 복수의 위상 시프팅 스위칭 브랜치 중 제1 위상 시프팅 스위칭 브랜치는 제1 송신선을 포함하고, 상기 복수의 위상 시프팅 스위칭 브랜치 중 하나의 위상 시프팅 스위칭 브랜치는 상기 제1 스위칭 암이 선택될 때 선택되어, 상기 스위칭 디바이스의 상기 상호변조 왜곡을 감소시키는 스위칭 디바이스.
  9. 제8항에 있어서, 상기 제1 스위칭 암은 상기 공유 출력과 상기 복수의 위상 시프팅 스위칭 브랜치 사이에 직렬로 연결된 복수의 FET를 더 포함하는 스위칭 디바이스.
  10. 제8항에 있어서, 상기 제1 스위칭 암은 상기 제1 입력과 상기 복수의 위상 시프팅 스위칭 브랜치 사이에 연결된 복수의 FET를 더 포함하는 스위칭 디바이스.
  11. 제8항에 있어서, 상기 제1 송신선은 상기 제1 위상 시프팅 스위칭 브랜치에서 적어도 하나의 FET와 직렬로 연결되는 스위칭 디바이스.
  12. 제8항에 있어서, 상기 복수의 위상 시프팅 스위칭 브랜치 중 제2 위상 시프팅 스위칭 브랜치는 적어도 하나의 FET를 포함하는 스위칭 디바이스.
  13. 제8항에 있어서, 상기 복수의 위상 시프팅 스위칭 브랜치 중 제2 위상 시프팅 스위칭 브랜치는 제2 송신선을 포함하는 스위칭 디바이스.
  14. 제8항에 있어서, 상기 스위칭 디바이스의 상기 공유 출력과 제2 입력에 연결된 제2 스위칭 암을 더 포함하는 스위칭 디바이스.
  15. 제8항에 있어서, 상기 제1 입력은 듀플렉서에 연결되는 스위칭 디바이스.
  16. 제8항에 있어서, 상기 공유 출력은 안테나에 연결되는 스위칭 디바이스.
  17. 통신 시스템으로서,
    안테나와 적어도 하나의 듀플렉서 사이에 연결된 감소된 상호변조 왜곡을 갖는 스위칭 디바이스를 포함하고,
    상기 스위칭 디바이스는, 상기 스위칭 디바이스의 제1 입력 및 공유 출력에 연결되는 제1 스위칭 암을 포함하고,
    상기 제1 스위칭 암은 복수의 위상 시프팅 스위칭 브랜치를 포함하고, 상기 복수의 위상 시프팅 스위칭 브랜치 중 제1 위상 시프팅 스위칭 브랜치는 제1 송신선을 포함하고, 상기 복수의 위상 시프팅 스위칭 브랜치 중 하나의 위상 시프팅 스위칭 브랜치는 상기 제1 스위칭 암이 선택될 때 선택되어, 상기 스위칭 디바이스의 상기 상호변조 왜곡을 감소시키는 통신 시스템.
  18. 제17항에 있어서, 상기 통신 시스템은 GSM 및 W-CDMA로 이루어지는 그룹으로부터 선택된 통신 표준을 이용하는 통신 시스템.
  19. 제17항에 있어서, 상기 제1 스위칭 암은 상기 공유 출력과 상기 복수의 위상 시프팅 스위칭 브랜치 사이에 직렬로 연결된 복수의 FET를 더 포함하는 통신 시스템.
  20. 제17항에 있어서, 상기 제1 송신선은 상기 제1 위상 시프팅 스위칭 브랜치에서 적어도 하나의 FET와 직렬로 연결되는 통신 시스템.
KR1020107000701A 2007-07-13 2008-07-03 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스 KR101481852B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/827,780 US7646260B2 (en) 2007-07-13 2007-07-13 Switching device with selectable phase shifting modes for reduced intermodulation distortion
US11/827,780 2007-07-13
PCT/US2008/008240 WO2009011760A1 (en) 2007-07-13 2008-07-03 Switching device with selectable phase shifting modes for reduced intermodulation distortion

Publications (2)

Publication Number Publication Date
KR20100049002A KR20100049002A (ko) 2010-05-11
KR101481852B1 true KR101481852B1 (ko) 2015-01-12

Family

ID=40252620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107000701A KR101481852B1 (ko) 2007-07-13 2008-07-03 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스

Country Status (4)

Country Link
US (1) US7646260B2 (ko)
KR (1) KR101481852B1 (ko)
CN (1) CN101743663B (ko)
WO (1) WO2009011760A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808342B2 (en) * 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
US9083311B2 (en) 2011-12-30 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Apparatus having double phase-matched configuration for reducing magnitude of intermodulation products
US9438288B2 (en) 2012-12-07 2016-09-06 Avago Technologies General Ip (Singapore) Pte. Ltd. System providing reduced intermodulation distortion
KR102206015B1 (ko) * 2015-03-27 2021-01-20 동우 화인켐 주식회사 적외선 투과 감광성 수지 조성물
KR102325532B1 (ko) * 2015-03-27 2021-11-11 동우 화인켐 주식회사 적외선 투과 감광성 수지 조성물
CN110199479B (zh) * 2016-09-26 2023-10-31 天工方案公司 用于射频应用的主辅场效应晶体管配置
US11296410B2 (en) * 2018-11-15 2022-04-05 Skyworks Solutions, Inc. Phase shifters for communication systems
TWI695581B (zh) 2019-11-28 2020-06-01 財團法人工業技術研究院 切換式相移器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034568A (ko) * 2001-09-13 2004-04-28 소니 가부시끼 가이샤 고주파 모듈 기판 장치
KR20060083251A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 가변 정전용량 소자, 이것을 이용한 바이오물질 검출장치및 바이오물질 검출방법
US20070120619A1 (en) 2005-11-29 2007-05-31 Tdk Corporation RF switch
JP2008187661A (ja) 2007-01-31 2008-08-14 Nec Electronics Corp 移相器、ビット移相器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095285A (en) * 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
US5528196A (en) * 1995-01-06 1996-06-18 Spectrian, Inc. Linear RF amplifier having reduced intermodulation distortion
US5644268A (en) * 1995-01-06 1997-07-01 Spectrian, Inc. Feed forward RF amplifier for combined signal and error amplification
JP3393395B2 (ja) 1995-09-11 2003-04-07 日本電気エンジニアリング株式会社 歪み補償回路
US6163713A (en) * 1997-03-07 2000-12-19 Nec Corporation High frequency transmission line capable of improving an intermodulation distortion characteristic in a high frequency device
US5969582A (en) * 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US6560443B1 (en) * 1999-05-28 2003-05-06 Nokia Corporation Antenna sharing switching circuitry for multi-transceiver mobile terminal and method therefor
US7180758B2 (en) * 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
CN1233100C (zh) * 2000-12-27 2005-12-21 松下电器产业株式会社 高频开关、双频带高频开关、三频带高频开关和无线电通信设备
US6829471B2 (en) * 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US6803502B2 (en) * 2001-03-23 2004-10-12 Advanta Usa, Inc. Soybean variety AP98041-2-333
JP2002368553A (ja) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp 高周波増幅器およびそれを用いた無線送信装置
JP3874241B2 (ja) * 2001-07-27 2007-01-31 株式会社ルネサステクノロジ 電子部品および設計方法
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
US6642578B1 (en) * 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
US6803680B2 (en) 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US7076216B2 (en) * 2002-09-17 2006-07-11 Hitachi Metals, Ltd. High-frequency device, high-frequency module and communications device comprising them
EP1427115A1 (en) * 2002-12-06 2004-06-09 TDK Corporation Antenna switching circuit
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7547993B2 (en) * 2003-07-16 2009-06-16 Autoliv Asp, Inc. Radiofrequency double pole single throw switch
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
JP3810011B2 (ja) * 2003-08-08 2006-08-16 Ｔｄｋ株式会社 高周波スイッチモジュールおよび高周波スイッチモジュール用多層基板
KR100548130B1 (ko) * 2004-02-21 2006-02-02 삼성전자주식회사 광대역 튜너블 대역통과필터 및 이를 이용한 다중밴드광대역 튜너블 대역통과필터
US7660562B2 (en) * 2004-06-21 2010-02-09 M/A-Com Technology Solutions Holdings, Inc. Combined matching and filter circuit
US7248120B2 (en) * 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
US7098759B2 (en) * 2004-10-19 2006-08-29 Alpha Networks Inc. Harmonic spurious signal suppression filter
US7492209B2 (en) * 2006-04-17 2009-02-17 Skyworks Solutions, Inc. High-frequency switching device with reduced harmonics
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
US7417515B2 (en) * 2006-05-15 2008-08-26 Jaalaa, Inc. On-chip TX/RX antenna switching
US7839234B2 (en) * 2006-10-02 2010-11-23 Skyworks Solutions, Inc. Switching module with harmonic phase tuning filter
US7808342B2 (en) * 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
US7479844B2 (en) * 2006-10-13 2009-01-20 The Boeing Company Method to improve characteristics of PIN diode switches, attenuators, and limiters by control of nodal signal voltage amplitude
US7817966B2 (en) * 2007-07-13 2010-10-19 Skyworks Solutions, Inc. Switching device with reduced intermodulation distortion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034568A (ko) * 2001-09-13 2004-04-28 소니 가부시끼 가이샤 고주파 모듈 기판 장치
KR20060083251A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 가변 정전용량 소자, 이것을 이용한 바이오물질 검출장치및 바이오물질 검출방법
US20070120619A1 (en) 2005-11-29 2007-05-31 Tdk Corporation RF switch
JP2008187661A (ja) 2007-01-31 2008-08-14 Nec Electronics Corp 移相器、ビット移相器

Also Published As

Publication number Publication date
KR20100049002A (ko) 2010-05-11
US20090015347A1 (en) 2009-01-15
US7646260B2 (en) 2010-01-12
CN101743663A (zh) 2010-06-16
CN101743663B (zh) 2015-04-01
WO2009011760A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US7817966B2 (en) Switching device with reduced intermodulation distortion
KR101481852B1 (ko) 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스
CN111052603B (zh) 可配置功率组合器和分配器
US7808342B2 (en) Harmonic phase tuning filter for RF switches
KR102566216B1 (ko) 조합가능한 필터들에 대한 적응형 튜닝 네트워크
US9941582B2 (en) Switch module, front-end module, and driving method for switch module
US7688158B2 (en) Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
KR101712269B1 (ko) 무선 주파수 스위치에 대한 시스템 및 방법
US7505790B2 (en) Antenna diversity switch of wireless dual-mode co-existence systems
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
KR101850769B1 (ko) 스위치 모듈, 프론트 엔드 모듈 및 스위치 모듈의 구동 방법
US7839234B2 (en) Switching module with harmonic phase tuning filter
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
KR102274153B1 (ko) 스위치 모듈
US10778211B2 (en) Switching circuit and semiconductor module
KR20160108396A (ko) 스위칭가능한 안테나 어레이
KR20060058058A (ko) 무선신호교환회로 및 무선통신장치
CN114024507B (zh) 功率放大电路、射频前端电路、电子设备及信号放大方法
JP3595769B2 (ja) 半導体装置及び通信装置
JP5192900B2 (ja) スイッチ半導体集積回路
JP2004350068A (ja) アンテナスイッチ半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 6