TWI778728B - 可調整增益之放大電路 - Google Patents

可調整增益之放大電路 Download PDF

Info

Publication number
TWI778728B
TWI778728B TW110127807A TW110127807A TWI778728B TW I778728 B TWI778728 B TW I778728B TW 110127807 A TW110127807 A TW 110127807A TW 110127807 A TW110127807 A TW 110127807A TW I778728 B TWI778728 B TW I778728B
Authority
TW
Taiwan
Prior art keywords
switch
attenuation
circuit
coupled
terminal
Prior art date
Application number
TW110127807A
Other languages
English (en)
Other versions
TW202306310A (zh
Inventor
陳智聖
許瀞文
Original Assignee
立積電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立積電子股份有限公司 filed Critical 立積電子股份有限公司
Priority to TW110127807A priority Critical patent/TWI778728B/zh
Priority to CN202111024448.3A priority patent/CN115694382A/zh
Priority to US17/499,831 priority patent/US20230031137A1/en
Application granted granted Critical
Publication of TWI778728B publication Critical patent/TWI778728B/zh
Priority to US18/090,455 priority patent/US20230163738A1/en
Publication of TW202306310A publication Critical patent/TW202306310A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/50—Gain control characterized by the means of gain control
    • H03G2201/502—Gain control characterized by the means of gain control by switching impedance in feedback loop

Abstract

本發明公開一種可調整增益之放大電路，包含輸入端、輸出端、放大器及衰減電路。輸入端用以接收輸入訊號。輸出端用以輸出輸出訊號。放大器的輸入端透過放大電路的輸入端接收輸入訊號，輸出端用以輸出經放大的輸入訊號。衰減電路耦接於放大器的輸出端與放大電路的輸出端之間，用以對經放大的輸入訊號提供複數個衰減量，並據以產生第一衰減訊號；或耦接於放大電路的輸入端與放大電路的輸出端之間，用以對輸入訊號提供複數個衰減量，並據以產生第二衰減訊號。衰減電路的輸入端的阻抗值與衰減電路的輸出端的阻抗值之差值在預定範圍內。

Description

可調整增益之放大電路
本發明涉及一種放大電路，特別是涉及一種可調整增益之放大電路。
隨著網路和行動裝置的普及，人們對於通訊品質的要求也越來越高。然而，傳統單級放大器的增益值範圍有限，無法滿足目前實際上的應用及設計上的要求。因此，提供一種可調整增益之放大電路即為現今一重要課題。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種可調整增益之放大電路，包含輸入端、輸出端、放大器以及衰減電路。輸入端用以接收輸入訊號。輸出端用以輸出輸出訊號。放大器包含輸入端及輸出端。放大器的輸入端透過放大電路的輸入端接收輸入訊號，輸出端用以輸出經放大的輸入訊號。衰減電路包含輸入端及輸出端。衰減電路的輸入端耦接放大器的輸出端，且衰減電路的輸出端耦接放大電路的輸出端，用以對經放大的輸入訊號提供複數個衰減量，並據以產生第一衰減訊號；或衰減電路的輸入端耦接放大電路的輸入端，且衰減電路的輸出端耦接放大電路的輸出端，用以對輸入訊號提供複數個衰減量，並據以產生第二衰減訊號。衰減電路的輸入端的阻抗值與衰減電路的輸出端的阻抗值之差值在預定範圍內。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包含相關聯的列出項目中的任一個或者多個的組合。
請參閱圖1，其為本發明第一實施例的可調整增益之放大電路的方塊圖。本發明實施例的可調整增益之放大電路1可具有輸入端11與輸出端12，並可包含放大器20與衰減電路40。
輸入端11可用以接收輸入訊號Sin，輸出端12可用以輸出輸出訊號Sout。輸出訊號Sout可供後端電路使用。輸入訊號Sin與輸出訊號Sout例如但不限於射頻訊號。
放大器20的輸入端可透過輸入端11接收輸入訊號Sin，並可根據其增益將輸入訊號Sin放大，以於其輸出端輸出經放大的輸入訊號Sin’。放大器20可包含低雜訊放大器(low-noise amplifier)或功率放大器(power amplifier)。
衰減電路40的輸入端可耦接放大器20的輸出端，且輸出端可耦接輸出端12。衰減電路40可配置以對經放大的輸入訊號Sin’提供複數個衰減量，並據以產生衰減訊號Sat1。舉例而言，衰減電路40可根據放大電路1所需的增益值來選擇複數個衰減量中之一者，以將經放大的輸入訊號Sin’的振幅衰減至特定值，從而產生衰減訊號Sat1。輸出訊號Sout可由衰減訊號Sat1所產生。如此一來，放大電路1的增益值便可與經放大的輸入訊號Sin’的衰減程度有關。也就是說，可基於經放大的輸入訊號Sin’的衰減程度來實現放大電路1所需的增益值。放大電路1的增益值可為0dB或大於0dB。值得注意的是，由於衰減電路40可用以對經放大的輸入訊號Sin’提供複數個衰減量，因此，放大電路1的增益值不再受限於放大器20的增益值範圍，而是可透過衰減電路40來擴大放大電路1的增益值範圍及調整放大電路1的增益值。不僅如此，由於衰減電路40是設置於放大器20的輸出端後方，因此衰減電路40將不易在放大器20的輸入端產生負載效應(loading effect)，從而不易對放大電路1的性能造成影響，並可維持放大電路1的線性度及雜訊指數(noise figure)。
請參閱圖2，其為本發明第二實施例的可調整增益之放大電路的方塊圖。與第一實施例主要差異在於，本發明實施例的可調整增益之放大電路2可包含放大器20與衰減電路50。
衰減電路50的輸入端可耦接輸入端11，且輸出端可耦接輸出端12。衰減電路50可配置以對輸入訊號Sin提供複數個衰減量，並據以產生衰減訊號Sat2。舉例而言，衰減電路50可根據放大電路2所需的增益值來選擇複數個衰減量中之一者，以將輸入訊號Sin的振幅衰減至特定值，從而產生衰減訊號Sat2。
此外，放大電路2可操作於放大模式或旁通(bypass)模式。當輸入訊號Sin的強度不夠大，需透過放大器20進行放大時，放大器20被致能(enable)，且放大電路2可操作於放大模式而具有第一增益值。進一步而言，輸入訊號Sin由輸入端11輸入至放大器20，放大器20可根據其增益將輸入訊號Sin放大，以於其輸出端輸出經放大的輸入訊號Sin’。輸出訊號Sout可由經放大的輸入訊號Sin’所產生。因此，第一增益值與放大器20的增益有關。當輸入訊號Sin的強度夠大，無須再透過放大器20進行放大時，放大器20被失能(disable)，且放大電路2可操作於旁通模式而具有第二增益值。須說明的是，被失能的放大器20可減少不必要的電流消耗。進一步而言，輸入訊號Sin由輸入端11輸入至衰減電路50，衰減電路50可根據選定的衰減量將輸入訊號Sin進行衰減，以產生衰減訊號Sat2。輸出訊號Sout可由衰減訊號Sat2所產生。如此一來，第二增益值便可與輸入訊號Sin的衰減程度有關。也就是說，可基於輸入訊號Sin的衰減程度來實現放大電路2所需的第二增益值。第二增益值可小於第一增益值。第一增益值可大於0dB，而第二增益值可為0dB或小於0dB。值得注意的是，由於衰減電路50可用以對輸入訊號Sin提供複數個衰減量，因此，透過衰減電路50可擴大放大電路2的增益值範圍及調整放大電路2的增益值。
請參閱圖3，其為本發明第三實施例的可調整增益之放大電路的方塊圖。與第二實施例主要差異在於，本發明實施例的可調整增益之放大電路3可更包含衰減電路40。衰減電路40的輸入端可耦接放大器20的輸出端，且輸出端可耦接輸出端12。衰減電路40與50可分別對經放大的輸入訊號Sin’與輸入訊號Sin提供複數個衰減量，並分別據以產生衰減訊號Sat1與Sat2。
相比於第二實施例，當放大電路3操作於放大模式時，衰減電路40可根據選定的衰減量將經放大的輸入訊號Sin’進行衰減，以產生衰減訊號Sat1。輸出訊號Sout可由衰減訊號Sat1所產生。如此一來，第一增益值便可與經放大的輸入訊號Sin’的衰減程度有關。也就是說，在本實施例中，可基於經放大的輸入訊號Sin’的衰減程度來實現放大電路3所需的第一增益值，及可基於輸入訊號Sin的衰減程度來實現放大電路3所需的第二增益值。由於經放大的輸入訊號Sin’為輸入訊號Sin通過放大器20後所產生，因此，第一增益值可大於第二增益值。第一增益值可為0dB或大於0dB，而第二增益值可為0dB或小於0dB。
請參閱圖4，其為本發明第一實施例的可調整增益之放大電路1的電路布局圖。圖4的放大器201與衰減電路401可分別對應於圖1的放大器20與衰減電路40。
舉例而言，如圖4所示，放大器201可包含電晶體M1及M2。電晶體M1的第一端耦接放大器201的輸出端，控制端則可用於接收操作訊號VGG。操作訊號VGG可用以致能或失能放大器201。電晶體M2的第一端耦接電晶體M1的第二端，第二端耦接參考電位端13，控制端耦接放大器201的輸入端且更可用於接收偏壓訊號Vbias。偏壓訊號Vbias可用以偏壓電晶體M2。參考電位端13可為但不限於系統中的接地電壓端。
衰減電路401可包含複數個衰減單元ATU0~ATUn，每一個衰減單元ATU0~ATUn耦接於衰減電路401的輸入端與輸出端之間，且每一個衰減單元ATU0~ATUn可分別用以提供複數個衰減量中之一者。舉例而言，衰減單元ATU0可用以提供0dB的衰減量，衰減單元ATU1可用以提供5dB的衰減量，衰減單元ATUi可用以提供10dB的衰減量，衰減單元ATUn可用以提供20dB的衰減量。換言之，每一個衰減單元ATU0~ATUn可用以提供不同的衰減量。值得注意的是，當複數個衰減單元中之一者(例如衰減單元ATU0)被致能時，複數個衰減單元中其餘的衰減單元(例如衰減單元ATU1~ATUn)被失能。
複數個衰減單元中之一者(例如衰減單元ATU0)可包含開關SW40，且開關SW40的控制端用以接收控制訊號CS40。控制訊號CS40可用於導通或截止開關SW40，從而致能或失能衰減單元ATU0(例如導通開關SW40可致能衰減單元ATU0，從而提供0dB的衰減量)。
而複數個衰減單元中其餘的衰減單元(例如衰減單元ATU1~ATUn)可各自包含π型衰減器。進一步而言，衰減單元ATU1中的π型衰減器可包含開關SW411、SW421及SW431，且開關SW411、SW421及SW431的控制端皆用於接收控制訊號CS41。控制訊號CS41可用於導通或截止開關SW411、SW421及SW431，從而致能或失能衰減單元ATU1(例如導通開關SW411、SW421及SW431可致能衰減單元ATU1，從而提供5dB的衰減量)；衰減單元ATUi中的π型衰減器可包含開關SW41i、SW42i及SW43i，且開關SW41i、SW42i及SW43i的控制端皆用於接收控制訊號CS4i。控制訊號CS4i可用於導通或截止開關SW41i、SW42i及SW43i，從而致能或失能衰減單元ATUi；而衰減單元ATUn中的π型衰減器可包含開關SW41n、SW42n及SW43n，且開關SW41n、SW42n及SW43n的控制端皆用於接收控制訊號CS4n。控制訊號CS4n可用於導通或截止開關SW41n、SW42n及SW43n，從而致能或失能衰減單元ATUn，以此類推。其中i、n為正數。控制訊號CS40~CS4n可由衰減電路401的內部電路(未圖示)或由衰減電路401以外的外部電路(未圖示)提供。須說明的是，雖然圖4中顯示衰減單元的數量為大於兩個，然實際上衰減單元的數量可依實際應用或設計要求而定，故圖4所示的數量僅供舉例說明，並不限定本發明。
此外，開關SW40的第一端耦接衰減電路401的輸入端，第二端耦接衰減電路401的輸出端。每一個開關SW411~SW41n的第一端耦接衰減電路401的輸入端，第二端耦接參考電位端13。每一個開關SW421~SW42n的第一端耦接衰減電路401的輸出端，第二端耦接參考電位端13。每一個開關SW431~SW43n的第一端耦接衰減電路401的輸入端，第二端耦接衰減電路401的輸出端。於其他實施例中，圖3所示的衰減電路40亦可包含如圖4所示的衰減電路401架構。
每一個衰減單元ATU1~ATUn對應的衰減量可與其電阻值有關。舉例而言，可基於衰減單元ATU1對應的衰減量設計開關SW411、SW421及SW431的導通電阻之電阻值；可基於衰減單元ATUi對應的衰減量設計開關SW41i、SW42i及SW43i的導通電阻之電阻值；可基於衰減單元ATUn對應的衰減量設計開關SW41n、SW42n及SW43n的導通電阻之電阻值，以此類推。也就是說，開關SW411~SW43n不僅可用於切換對應的衰減單元ATU1~ATUn，還可經設計而提供對應的衰減量。於其他實施例中，開關SW411與SW421的導通電阻之電阻值可設計為相同；開關SW41i與SW42i的導通電阻之電阻值可設計為相同；開關SW41n與SW42n的導通電阻之電阻值可設計為相同，以此類推。此外，以衰減單元ATU1、ATUi及ATUn分別用以提供5dB、10dB及20dB的衰減量為例，開關SW431的導通電阻之電阻值可小於開關SW43i的導通電阻之電阻值，且開關SW43i的導通電阻之電阻值可小於開關SW43n的導通電阻之電阻值。在本實施例中，可透過設計開關SW411~SW43n的通道寬長比(channel width-to-length ratio)，以使開關SW411~SW43n具有適當的導通電阻之電阻值。如此一來，當其中一個衰減單元ATU1~ATUn被致能時，便能夠提供對應的衰減量。
值得注意的是，由於衰減電路401主要由多個π型衰減器所組成，因此可視為具有大致上對稱的電路架構。於此種電路架構下，無論哪一個衰減單元ATU0~ATUn被致能，衰減電路401的輸入端的阻抗值與衰減電路401的輸出端的阻抗值之差值都可在預定範圍內。預定範圍可為±10%。於其他實施例中，衰減電路401的輸入端的阻抗值與衰減電路401的輸出端的阻抗值可實質上相等。實質上相等可為衰減電路401的輸入端的阻抗值與衰減電路401的輸出端的阻抗值達成共軛匹配(conjugate match)。也就是說，衰減電路401的輸出端的阻抗值與衰減電路401的輸入端的阻抗值互為共軛複數(conjugate complex number)。進一步說明，衰減電路401的輸入端的阻抗值可為由衰減電路401之輸入端往內看入的等效阻抗值，衰減電路401的輸出端的阻抗值可為由衰減電路401之輸出端往外看出的等效阻抗值。此外，由放大器201之輸出端往內看入的等效阻抗值與由放大電路1的輸出端12往外看出的等效阻抗值之差值亦可在預定範圍內。
如圖4所示，放大電路1可更包含匹配電路60、電容AC1、AC2及AC3。匹配電路60耦接於放大器201的輸出端與衰減電路401的輸入端之間，可用於提供匹配於放大器201的輸出阻抗，且可包含電阻、電感、電容或前述三項之任意組合。在本實施例中，由於衰減電路401具有輸入端的阻抗值與輸出端的阻抗值之差值在預定範圍內之特性，因此衰減電路401之設置並不易對放大器201的輸出阻抗匹配造成影響。電容AC1耦接於匹配電路60與衰減電路401之間，電容AC2耦接於衰減電路401與輸出端12之間，而電容AC3耦接於衰減電路401與參考電位端13之間。電容AC1可用以阻隔(block)來自放大器201的直流偏壓，電容AC2及AC3可用以阻隔來自衰減電路401的直流偏壓。
請參閱圖5，其為本發明第一、三實施例的可調整增益之放大電路1、3中的衰減電路40的另一電路布局圖。圖5的衰減電路402可對應於圖1或圖3的衰減電路40。
與圖4所示的衰減電路401主要差異在於，衰減單元ATU1中的π型衰減器可更包含電阻R411、R421及R431；衰減單元ATUi中的π型衰減器可更包含電阻R41i、R42i及R43i；而衰減單元ATUn中的π型衰減器可更包含電阻R41n、R42n及R43n，以此類推。
如圖5所示，每一個電阻R411~R41n的第一端與第二端分別耦接於衰減電路402的輸入端與對應的開關SW411~SW41n的第一端之間。每一個電阻R421~R42n的第一端與第二端分別耦接於衰減電路402的輸出端與對應的開關SW421~SW42n的第一端之間。每一個電阻R431~R43n的第一端與第二端分別耦接於衰減電路402的輸入端與對應的開關SW431~SW43n的第一端之間。
電阻R411~R43n可用於增加設計對應的衰減單元ATU1~ATUn的電阻值之彈性。進一步而言，可基於衰減單元ATU1對應的衰減量設計開關SW411、SW421及SW431的導通電阻之電阻值及/或設計電阻R411、R421及R431之電阻值；可基於衰減單元ATUi對應的衰減量設計開關SW41i、SW42i及SW43i的導通電阻之電阻值及/或設計電阻R41i、R42i及R43i之電阻值；可基於衰減單元ATUn對應的衰減量設計開關SW41n、SW42n及SW43n的導通電阻之電阻值及/或設計電阻R41n、R42n及R43n之電阻值，以此類推。也就是說，開關SW411~SW43n不僅可用於切換對應的衰減單元ATU1~ATUn，還可經設計而提供對應的衰減量。於其他實施例中，開關SW411與電阻R411之整體電阻值以及開關SW421與電阻R421之整體電阻值可設計為相同；開關SW41i與電阻R41i之整體電阻值以及開關SW42i與電阻R42i之整體電阻值可設計為相同；開關SW41n與電阻R41n之整體電阻值以及開關SW42n與電阻R42n之整體電阻值可設計為相同，以此類推。此外，以衰減單元ATU1、ATUi及ATUn分別用以提供5dB、10dB及20dB的衰減量為例，開關SW431與電阻R431之整體電阻值可小於開關SW43i與電阻R43i之整體電阻值，且開關SW43i與電阻R43i之整體電阻值可小於開關SW43n與電阻R43n之整體電阻值。在本實施例中，可透過設計開關SW411~SW43n的通道寬長比，以使開關SW411~SW43n具有適當的導通電阻之電阻值。如此一來，當其中一個衰減單元ATU1~ATUn被致能時，便能夠提供對應的衰減量。
請參閱圖6，其為本發明第一、三實施例的可調整增益之放大電路1、3中的衰減電路40的另一電路布局圖。圖6的衰減電路403可對應於圖1或圖3的衰減電路40。
與圖5所示的衰減電路402主要差異在於電阻R411~R43n的配置位置不同。如圖6所示，每一個電阻R411~R41n的第一端與第二端分別耦接於對應的開關SW411~SW41n的第二端與參考電位端13之間。每一個電阻R421~R42n的第一端與第二端分別耦接於對應的開關SW421~SW42n的第二端與參考電位端13之間。每一個電阻R431~R43n的第一端與第二端分別耦接於對應的開關SW431~SW43n的第二端與衰減電路403的輸出端之間。衰減電路403與402的原理與運作方式相似，不再贅述。值得注意的是，當其中一個衰減單元ATU1~ATUn被失能時，對應的開關SW431~SW43n會被截止，而對應的電阻R431~R43n所產生的雜訊將不易對訊號傳輸路徑產生影響，從而降低放大電路的雜訊指數。
請參閱圖7，其為本發明第一、三實施例的可調整增益之放大電路1、3中的衰減電路40的另一電路布局圖。圖7的衰減電路404可對應於圖1或3的衰減電路40。
與圖4所示的衰減電路401主要差異在於，複數個衰減單元中之一者(例如衰減單元ATU0)可包含開關SW70，而複數個衰減單元中其餘的衰減單元(例如衰減單元ATU1~ATUn)可各自包含T型衰減器。如圖7所示，開關SW70的控制端用以接收控制訊號CS70，控制訊號CS70可用於導通或截止開關SW70，從而致能或失能衰減單元ATU0(例如導通開關SW70可致能衰減單元ATU0，從而提供0dB的衰減量)。衰減單元ATU1中的T型衰減器可包含開關SW711、SW721及SW731，且開關SW711、SW721及SW731的控制端皆用於接收控制訊號CS71。控制訊號CS71可用於導通或截止開關SW711、SW721及SW731，從而致能或失能衰減單元ATU1(例如導通開關SW711、SW721及SW731可致能衰減單元ATU1，從而提供5dB的衰減量)；衰減單元ATUi中的T型衰減器可包含開關SW71i、SW72i及SW73i，且開關SW71i、SW72i及SW73i的控制端皆用於接收控制訊號CS7i。控制訊號CS7i可用於導通或截止開關SW71i、SW72i及SW73i，從而致能或失能衰減單元ATUi；而衰減單元ATUn中的T型衰減器可包含開關SW71n、SW72n及SW73n，且開關SW71n、SW72n及SW73n的控制端皆用於接收控制訊號CS7n，控制訊號CS7n可用於導通或截止開關SW71n、SW72n及SW73n，從而致能或失能衰減單元ATUn，以此類推。其中i、n為正數。控制訊號CS70~CS7n可由衰減電路404的內部電路(未圖示)或由衰減電路404以外的外部電路(未圖示)提供。須說明的是，雖然圖7中顯示衰減單元的數量為大於兩個，然實際上衰減單元的數量可依實際應用或設計要求而定，故圖7所示的數量僅供舉例說明，並不限定本發明。
此外，開關SW70的第一端耦接衰減電路404的輸入端，第二端耦接衰減電路404的輸出端。每一個開關SW711~SW71n的第一端耦接衰減電路404的輸入端。每一個開關SW721~SW72n的第一端耦接對應的開關SW711~SW71n的第二端，第二端耦接衰減電路404的輸出端。每一個開關SW731~SW73n的第一端耦接對應的開關SW711~SW71n的第二端及對應的開關SW721~SW72n的第一端，第二端耦接參考電位端13。
每一個衰減單元ATU1~ATUn對應的衰減量可與其電阻值有關。舉例而言，可基於衰減單元ATU1對應的衰減量設計開關SW711、SW721及SW731的導通電阻之電阻值；可基於衰減單元ATUi對應的衰減量設計開關SW71i、SW72i及SW73i的導通電阻之電阻值；可基於衰減單元ATUn對應的衰減量設計開關SW71n、SW72n及SW73n的導通電阻之電阻值，以此類推。也就是說，開關SW711~SW73n不僅可用於切換對應的衰減單元ATU1~ATUn，還可經設計而提供對應的衰減量。於其他實施例中，開關SW711與SW721的導通電阻之電阻值可設計為相同；開關SW71i與SW72i的導通電阻之電阻值可設計為相同；開關SW71n與SW72n的導通電阻之電阻值可設計為相同，以此類推。此外，以衰減單元ATU1、ATUi及ATUn分別用以提供5dB、10dB及20dB的衰減量為例，開關SW731的導通電阻之電阻值可大於開關SW73i的導通電阻之電阻值，且開關SW73i的導通電阻之電阻值可大於開關SW73n的導通電阻之電阻值。在本實施例中，可透過設計開關SW711~SW73n的通道寬長比，以使開關SW711~SW73n具有適當的導通電阻之電阻值。如此一來，當其中一個衰減單元ATU1~ATUn被致能時，便能夠提供對應的衰減量。
值得注意的是，由於衰減電路404主要由多個T型衰減器所組成，因此可視為具有大致上對稱的電路架構。於此種電路架構下，無論哪一個衰減單元ATU0~ATUn被致能，衰減電路404的輸入端的阻抗值與衰減電路404的輸出端的阻抗值之差值都可在預定範圍內。預定範圍可為±10%。於其他實施例中，衰減電路404的輸入端的阻抗值與衰減電路404的輸出端的阻抗值可實質上相等。實質上相等可為衰減電路404的輸入端的阻抗值與衰減電路404的輸出端的阻抗值達成共軛匹配。也就是說，衰減電路404的輸出端的阻抗值與衰減電路404的輸入端的阻抗值互為共軛複數。進一步說明，衰減電路404的輸入端的阻抗值可為由衰減電路404之輸入端往內看入的等效阻抗值，衰減電路404的輸出端的阻抗值可為由衰減電路404之輸出端往外看出的等效阻抗值。此外，請同時參見第4圖與第7圖，由放大器201之輸出端往內看入的等效阻抗值與由放大電路1的輸出端12往外看出的等效阻抗值之差值亦可在預定範圍內。
請參閱圖8，其為本發明第一、三實施例的可調整增益之放大電路1、3中的衰減電路40的另一電路布局圖。圖8的衰減電路405可對應於圖1或圖3的衰減電路40。
與圖7所示的衰減電路404主要差異在於，衰減單元ATU1中的T型衰減器可更包含電阻R711、R721及R731；衰減單元ATUi中的T型衰減器可更包含電阻R71i、R72i及R73i；而衰減單元ATUn中的T型衰減器可更包含電阻R71n、R72n及R73n，以此類推。
如圖8所示，每一個電阻R711~R71n的第一端與第二端分別耦接於對應的開關SW711~SW71n的第二端與對應的開關SW731~SW73n的第一端之間。每一個電阻R721~R72n的第一端與第二端分別耦接於對應的開關SW731~SW73n的第一端與對應的開關SW721~SW72n的第一端之間。每一個電阻R731~R73n的第一端與第二端分別耦接於對應的開關SW731~SW73n的第二端與參考電位端13之間。
電阻R711~R73n可用於增加設計對應的衰減單元ATU1~ATUn的電阻值之彈性。進一步而言，可基於衰減單元ATU1對應的衰減量設計開關SW711、SW721及SW731的導通電阻之電阻值及/或設計電阻R711、R721及R731之電阻值；可基於衰減單元ATUi對應的衰減量設計開關SW71i、SW72i及SW73i的導通電阻之電阻值及/或設計電阻R71i、R72i及R73i之電阻值；可基於衰減單元ATUn對應的衰減量設計開關SW71n、SW72n及SW73n的導通電阻之電阻值及/或設計電阻R71n、R72n及R73n之電阻值，以此類推。也就是說，開關SW711~SW73n不僅可用於切換對應的衰減單元ATU1~ATUn，還可經設計而提供對應的衰減量。於其他實施例中，開關SW711與電阻R711之整體電阻值以及開關SW721與電阻R721之整體電阻值可設計為相同；開關SW71i與電阻R71i之整體電阻值以及開關SW72i與電阻R72i之整體電阻值可設計為相同；開關SW71n與電阻R71n之整體電阻值以及開關SW72n與電阻R72n之整體電阻值可設計為相同，以此類推。此外，以衰減單元ATU1、ATUi及ATUn分別用以提供5dB、10dB及20dB的衰減量為例，開關SW731與電阻R731之整體電阻值可大於開關SW73i與電阻R73i之整體電阻值，且開關SW73i與電阻R73i之整體電阻值可大於開關SW73n與電阻R73n之整體電阻值。在本實施例中，可透過設計開關SW711~SW73n的通道寬長比，以使開關SW711~SW73n具有適當的導通電阻之電阻值。如此一來，當衰減單元ATU1~ATUn其中之一被致能時，便能夠提供對應的衰減量。值得注意的是，當其中一個衰減單元ATU1~ATUn被失能時，對應的開關SW711~SW71n、SW721~SW72n會被截止，而對應的電阻R711~R71n、R721~R72n所產生的雜訊將不易對訊號傳輸路徑產生影響，從而降低放大電路的雜訊指數。
請參閱圖9，其為本發明第二實施例的可調整增益之放大電路2的電路布局圖。圖9的放大器201與衰減電路501可分別對應於圖2的放大器20與衰減電路50。放大器201已於上述實施例中說明，不再贅述。
在本實施例中，衰減電路501可包含如圖6所示的衰減電路403相同的元件，但本發明不以此為限。於其他實施例中，衰減電路501可包含如圖4、圖5、圖7、圖8中之一者所示的衰減電路401、402、404、405相同的元件。類似地，圖3所示的衰減電路50亦可包含如圖4至圖8中之一者所示的衰減電路401~405相同的元件。
請參閱圖10，其為本發明第三實施例的可調整增益之放大電路3的電路布局圖。圖10的放大器201、衰減電路403及502可分別對應於圖3的放大器20、衰減電路40及50。放大器201及衰減電路403已於上述實施例中說明，不再贅述。
在本實施例中，衰減電路502可包含如圖8所示的衰減電路405相同的元件，但本發明不以此為限。於其他實施例中，衰減電路502可包含如圖4至圖7中之一者所示的衰減電路401~404相同的元件。此外，於其他實施例中，衰減電路403可被替換為如圖4、圖5、圖7、圖8中之一者所示的衰減電路401、402、404、405。
如圖10所示，放大電路3可更包含匹配電路60、電容BC1、BC2及BC3。匹配電路60已於上述實施例中說明，不再贅述。電容BC1耦接於輸入端11與衰減電路502之間，電容BC2耦接於衰減電路502與輸出端12之間，而電容BC3耦接於衰減電路502與參考電位端13之間。電容BC1可用以阻隔來自輸入端11的直流偏壓，電容BC2及BC3可用以阻隔來自衰減電路502的直流偏壓。
於上述實施例中，開關SW40至SW73n及電晶體M1、M2可為場效電晶體(field effect transistor，FET)或其他類型的電晶體。當開關SW40至SW73n及電晶體M1、M2為FET時，其第一端可為汲極端及源極端之一，第二端可為汲極端及源極端之另一，且控制端可為閘極端。
本發明所提供的可調整增益之放大電路，可透過衰減電路來擴大放大電路的增益值範圍及調整放大電路的增益值。不僅如此，由於衰減電路可設計為具有大致上對稱的電路架構，因此衰減電路之設置將不易對放大電路中的放大器的輸出阻抗匹配造成影響。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1~3:可調整增益之放大電路 11:可調整增益之放大電路的輸入端 12:可調整增益之放大電路的輸出端 13:參考電位端 20、201:放大器 40、50、401~405、501、502:衰減電路 60:匹配電路 AC1~AC3、BC1~BC3:電容 ATU0~ATUn:衰減單元 CS40~CS4n、CS70~CS7n:控制訊號 M1、M2:電晶體 R411~R43n、R711~R73n:電阻 Sat1、Sat2:衰減訊號 Sin:輸入訊號 Sin’:經放大的輸入訊號 Sout:輸出訊號 SW40~SW43n、SW70~SW73n:開關 Vbias:偏壓訊號 VGG:操作訊號
圖1為本發明第一實施例的可調整增益之放大電路的方塊圖。
圖2為本發明第二實施例的可調整增益之放大電路的方塊圖。
圖3為本發明第三實施例的可調整增益之放大電路的方塊圖。
圖4為本發明第一實施例的可調整增益之放大電路的電路布局圖。
圖5為本發明第一、三實施例的可調整增益之放大電路中的衰減電路的另一電路布局圖。
圖6為本發明第一、三實施例的可調整增益之放大電路中的衰減電路的另一電路布局圖。
圖7為本發明第一、三實施例的可調整增益之放大電路中的衰減電路的另一電路布局圖。
圖8為本發明第一、三實施例的可調整增益之放大電路中的衰減電路的另一電路布局圖。
圖9為本發明第二實施例的可調整增益之放大電路的電路布局圖。
圖10為本發明第三實施例的可調整增益之放大電路的電路布局圖。
1:可調整增益之放大電路
11:可調整增益之放大電路的輸入端
12:可調整增益之放大電路的輸出端
20:放大器
40:衰減電路
Sat1:衰減訊號
Sin:輸入訊號
Sin’:經放大的輸入訊號
Sout:輸出訊號

Claims (16)

  1. 一種可調整增益之放大電路，包含：一輸入端，用以接收一輸入訊號；一輸出端，用以輸出一輸出訊號；一放大器，包含一輸入端，透過該放大電路的該輸入端接收該輸入訊號；及一輸出端，用以輸出經放大的該輸入訊號；以及一衰減電路，包含一輸入端及一輸出端；該衰減電路的該輸入端耦接該放大器的該輸出端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，用以對經放大的該輸入訊號提供複數個衰減量，並據以產生一第一衰減訊號；或該衰減電路的該輸入端耦接該放大電路的該輸入端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，用以對該輸入訊號提供複數個衰減量，並據以產生一第二衰減訊號；該衰減電路的該輸入端的一阻抗值與該衰減電路的該輸出端的一阻抗值之一差值在一預定範圍內；其中該衰減電路包含複數個衰減單元，且每一該衰減單元分別用以提供該些衰減量中之一者；其中該些衰減單元中之一者包含一第一開關，該第一開關的一第一端耦接該衰減電路的該輸入端，該第一開關的一第二端耦接該衰減電路的該輸出端，及該第一開關的一控制端用以接收一第一控制訊號；其中該些衰減單元中之另一者包含一第一π型衰減器，用以提供該些衰減量中之一第一衰減量，該第一π型衰減器包含： 一第二開關，該第二開關的一第一端耦接該衰減電路的該輸入端，該第二開關的一第二端耦接一參考電位端，及該第二開關的一控制端用以接收一第二控制訊號；一第三開關，該第三開關的一第一端耦接該衰減電路的該輸出端，該第三開關的一第二端耦接該參考電位端，及該第三開關的一控制端用以接收該第二控制訊號；以及一第四開關，該第四開關的一第一端耦接該衰減電路的該輸入端，該第四開關的一第二端耦接該衰減電路的該輸出端，及該第四開關的一控制端用以接收該第二控制訊號。
  2. 一種可調整增益之放大電路，包含：一輸入端，用以接收一輸入訊號；一輸出端，用以輸出一輸出訊號；一放大器，包含一輸入端，透過該放大電路的該輸入端接收該輸入訊號；及一輸出端，用以輸出經放大的該輸入訊號；以及一衰減電路，包含一輸入端及一輸出端；該衰減電路的該輸入端耦接該放大器的該輸出端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，用以對經放大的該輸入訊號提供複數個衰減量，並據以產生一第一衰減訊號；或該衰減電路的該輸入端耦接該放大電路的該輸入端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，用以對該輸入訊號提供複數個衰減量，並據以產生一第二衰減訊號；該衰減電路的該輸入端的一阻抗值與該衰減電路的該輸出端的一阻抗值之一差值在一預定範圍內；其中該衰減電路包含複數個衰減單元，且每一該衰減單元分 別用以提供該些衰減量中之一者；其中該些衰減單元中之一者包含一第一開關，該第一開關的一第一端耦接該衰減電路的該輸入端，該第一開關的一第二端耦接該衰減電路的該輸出端，及該第一開關的一控制端用以接收一第一控制訊號；其中該些衰減單元中之另一者包含一第一T型衰減器，用以提供該些衰減量中之一第一衰減量，該第一T型衰減器包含：一第二開關，該第二開關的一第一端耦接該衰減電路的該輸入端，及該第二開關的一控制端用以接收一第二控制訊號；一第三開關，該第三開關的一第一端耦接該第二開關的一第二端，該第三開關的一第二端耦接該衰減電路的該輸出端，及該第三開關的一控制端用以接收該第二控制訊號；以及一第四開關，該第四開關的一第一端耦接該第二開關的該第二端與該第三開關的該第一端，該第四開關的一第二端耦接一參考電位端，及該第四開關的一控制端用以接收該第二控制訊號。
  3. 如請求項1或2所述的放大電路，其中該衰減電路的該輸入端耦接該放大器的該輸出端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，則該輸出訊號由該第一衰減訊號所產生，該放大電路的一增益值與經放大的該輸入訊號的一衰減程度有關，該增益值為0dB或大於0dB。
  4. 如請求項1或2所述的放大電路，其中該衰減電路的該輸入端耦接該放大電路的該輸入端，且該衰減電路的該輸出端耦接該放大電路的該輸出端，該放大電路操作於一放大模式而具有一第一增益值，該輸出訊號由經放大的該輸入訊號所產生。
  5. 如請求項4所述的放大電路，其中該放大電路操作於一旁通模式而具有一第二增益值，該輸出訊號由該第二衰減訊號所產生。
  6. 如請求項5所述的放大電路，其中該第二增益值小於該第一增益值，該第二增益值為0dB或小於0dB。
  7. 如請求項1或2所述的放大電路，其中該些衰減單元中之又一者用以提供該些衰減量中之一第二衰減量，該第二衰減量大於該第一衰減量。
  8. 如請求項1或2所述的放大電路，其中該些衰減單元中之一者用以提供該些衰減量中之一0dB的衰減量。
  9. 如請求項1或2所述的放大電路，其中當該些衰減單元中之一者被致能時，其餘的該些衰減單元被失能。
  10. 如請求項1所述的放大電路，其中該些衰減單元中之又一者包含一第二π型衰減器，用以提供該些衰減量中之一第二衰減量，該第二π型衰減器包含：一第五開關，該第五開關的一第一端耦接該衰減電路的該輸入端，該第五開關的一第二端耦接該參考電位端，及該第五開關的一控制端用以接收一第三控制訊號；一第六開關，該第六開關的一第一端耦接該衰減電路的該輸出端，該第六開關的一第二端耦接該參考電位端，及該第六開關的一控制端用以接收該第三控制訊號；以及一第七開關，該第七開關的一第一端耦接該衰減電路的該輸入端，該第七開關的一第二端耦接該衰減電路的該輸出端，及該第七開關的一控制端用以接收該第三控制訊號。
  11. 如請求項10所述的放大電路，其中該第四開關的一導通電阻具有一第一電阻值，該第七開關的一導通電阻具有一第二電阻值；該第一衰減量小於該第二衰減量，且該第一電阻值小於該 第二電阻值。
  12. 如請求項1所述的放大電路，其中該第一π型衰減器更包含：一第一電阻，該第一電阻的一第一端與一第二端分別耦接於該衰減電路的該輸入端與該第二開關的該第一端之間，或耦接於該第二開關的該第二端與該參考電位端之間；一第二電阻，該第二電阻的一第一端與一第二端分別耦接於該衰減電路的該輸出端與該第三開關的該第一端之間，或耦接於該第三開關的該第二端與該參考電位端之間；以及一第三電阻，該第三電阻的一第一端與一第二端分別耦接於該衰減電路的該輸入端與該第四開關的該第一端之間，或耦接於該第四開關的該第二端與該衰減電路的該輸出端之間。
  13. 如請求項2所述的放大電路，其中該些衰減單元中之又一者包含一第二T型衰減器，用以提供該些衰減量中之一第二衰減量，該第二T型衰減器包含：一第五開關，該第五開關的一第一端耦接該衰減電路的該輸入端，及該第五開關的一控制端用以接收一第三控制訊號；一第六開關，該第六開關的一第一端耦接該第五開關的一第二端，該第六開關的一第二端耦接該衰減電路的該輸出端，及該第六開關的一控制端用以接收該第三控制訊號；以及一第七開關，該第七開關的一第一端耦接該第五開關的該第二端與該第六開關的該第一端，該第七開關的一第二端耦接該參考電位端，及該第七開關的一控制端用以接收該第三控制訊號。
  14. 如請求項13所述的放大電路，其中該第四開關的一導通電阻具有一第一電阻值，該第七開關的一導通電阻具有一第二電阻 值；該第一衰減量小於該第二衰減量，且該第一電阻值大於該第二電阻值。
  15. 如請求項2所述的放大電路，其中該第一T型衰減器更包：一第一電阻，該第一電阻的一第一端與一第二端分別耦接於該第二開關的該第二端與該第四開關的該第一端之間；一第二電阻，該第二電阻的一第一端與一第二端分別耦接於該第四開關的該第一端與該第三開關的該第一端之間；以及一第三電阻，該第三電阻的一第一端與一第二端分別耦接於該第四開關的該第二端與該參考電位端之間。
  16. 如請求項1或2所述的放大電路，其中該預定範圍為±10%。
TW110127807A 2021-07-29 2021-07-29 可調整增益之放大電路 TWI778728B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110127807A TWI778728B (zh) 2021-07-29 2021-07-29 可調整增益之放大電路
CN202111024448.3A CN115694382A (zh) 2021-07-29 2021-09-02 可调整增益的放大电路
US17/499,831 US20230031137A1 (en) 2021-07-29 2021-10-12 Amplifier circuit having adjustable gain
US18/090,455 US20230163738A1 (en) 2021-07-29 2022-12-28 Gain-adjustable Amplifier Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110127807A TWI778728B (zh) 2021-07-29 2021-07-29 可調整增益之放大電路

Publications (2)

Publication Number Publication Date
TWI778728B true TWI778728B (zh) 2022-09-21
TW202306310A TW202306310A (zh) 2023-02-01

Family

ID=84958201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127807A TWI778728B (zh) 2021-07-29 2021-07-29 可調整增益之放大電路

Country Status (3)

Country Link
US (1) US20230031137A1 (zh)
CN (1) CN115694382A (zh)
TW (1) TWI778728B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449962B (en) * 1997-08-26 2001-08-11 Nippon Precision Circuits Variable-gain amplifier circuit and attenuator circuit
CN102158187A (zh) * 2010-01-26 2011-08-17 雅马哈株式会社 信号处理电路
JP4936151B2 (ja) * 2009-03-12 2012-05-23 日立金属株式会社 利得可変増幅器およびそれを用いた通信機器
CN107612516A (zh) * 2017-09-26 2018-01-19 周正高 宽带数控低噪声可变增益放大器
US20180138868A1 (en) * 2014-01-18 2018-05-17 Ali Mohamed Darwish Method and system for linearizing an amplifier using transistor-level dynamic feedback

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124842A (ja) * 2000-10-13 2002-04-26 Matsushita Electric Ind Co Ltd 可変利得増幅器
TWI406497B (zh) * 2009-06-02 2013-08-21 Richwave Technology Corp 具溫度和輸出功率補償機制之功率放大器積體電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449962B (en) * 1997-08-26 2001-08-11 Nippon Precision Circuits Variable-gain amplifier circuit and attenuator circuit
JP4936151B2 (ja) * 2009-03-12 2012-05-23 日立金属株式会社 利得可変増幅器およびそれを用いた通信機器
CN102158187A (zh) * 2010-01-26 2011-08-17 雅马哈株式会社 信号处理电路
US20180138868A1 (en) * 2014-01-18 2018-05-17 Ali Mohamed Darwish Method and system for linearizing an amplifier using transistor-level dynamic feedback
CN107612516A (zh) * 2017-09-26 2018-01-19 周正高 宽带数控低噪声可变增益放大器

Also Published As

Publication number Publication date
TW202306310A (zh) 2023-02-01
CN115694382A (zh) 2023-02-03
US20230031137A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US7257382B2 (en) High frequency amplifier circuit permitting variable gain control
US6127886A (en) Switched amplifying device
JP4354465B2 (ja) 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
US7649418B2 (en) Variable-gain amplifier
US6882226B2 (en) Broadband variable gain amplifier with high linearity and variable gain characteristic
US20030132814A1 (en) Circuit topology for attenuator and switch circuits
KR100631973B1 (ko) 가변이득 광대역 증폭기
US20120025911A1 (en) Low Noise Amplifier with Current Bleeding Branch
Woo et al. A wideband low-power CMOS LNA with positive–negative feedback for noise, gain, and linearity optimization
TW202107838A (zh) 具有雜訊消除之寬帶低雜訊放大器
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
CN108736850B (zh) 一种低噪声的分布式放大器
CN112994629B (zh) 一种功率放大器的偏置电路、装置及设备
US8688058B2 (en) Techniques for improving transmitter performance
US7605655B2 (en) Highly linear differential amplifier with a novel resistive source degeneration network
JP2008028908A (ja) 利得可変型低雑音増幅器
TWI778728B (zh) 可調整增益之放大電路
US20230275549A1 (en) Voltage controlled attenuator
KR102185059B1 (ko) 아이솔레이션 특성이 개선된 증폭 장치
JP2022531283A (ja) ノイズキャンセレーション付き低ノイズ増幅器
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
JP2019197968A (ja) 利得可変型増幅器
US20230163738A1 (en) Gain-adjustable Amplifier Circuit
EP1271777A1 (en) A digital technologic attenuate control circuit of current-model step by step
CN110460312A (zh) 一种宽带输出阻抗稳定的低噪声放大器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent