TW202107838A - 具有雜訊消除之寬帶低雜訊放大器 - Google Patents

具有雜訊消除之寬帶低雜訊放大器 Download PDF

Info

Publication number
TW202107838A
TW202107838A TW109113579A TW109113579A TW202107838A TW 202107838 A TW202107838 A TW 202107838A TW 109113579 A TW109113579 A TW 109113579A TW 109113579 A TW109113579 A TW 109113579A TW 202107838 A TW202107838 A TW 202107838A
Authority
TW
Taiwan
Prior art keywords
amplifier
signal
noise
circuit
cmos
Prior art date
Application number
TW109113579A
Other languages
English (en)
Inventor
瑪諾切爾 迦涅瓦第
提摩西 Ｒ 拉洛卡
Original Assignee
美商諾斯洛普格拉曼系統公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/399,599 external-priority patent/US10879851B2/en
Application filed by 美商諾斯洛普格拉曼系統公司 filed Critical 美商諾斯洛普格拉曼系統公司
Publication of TW202107838A publication Critical patent/TW202107838A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/117—A coil being coupled in a feedback path of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/291—Indexing scheme relating to amplifiers the level shifting stage between two amplifying stages being realised by a source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本發明係關於一種低雜訊放大器，其具有積分雜訊消除以提供一低雜訊指數及在0.5 GHz至50 GHz之一頻率範圍內之操作。一放大器放大一輸入信號以及存在之雜訊，其中該經放大信號及該經放大雜訊分別與對應輸入異相及同相。與頻率非線性之一回饋電路實現一恆定放大。一求和電路將經放大信號與所消除之雜訊組合，此係因為所求和之兩個組合雜訊信號彼此異相180度。一選用第二放大級提供額外放大。較佳地，該放大器、輔助放大器及該求和裝置利用安置於一SOI基板上之CMOS電晶體，該等CMOS電晶體在該頻率範圍內具有阻抗穩定性。

Description

具有雜訊消除之寬帶低雜訊放大器
本發明之實施例係關於具有雜訊消除，且適合但不限於實施為用於放大毫米波頻率之信號之半導體裝置及超寬帶CMOS應用之低雜訊放大器。
消除技術尤其已在低頻電子裝置中採用，以最小化一非所要信號之存在。例如，可將與非所要信號異相180°之一非所要信號之一複本組合或添加至非所要信號，以最小化非所要信號之大小。在複本信號恰好異相180°且具有與非所要信號相等之大小之一「完美」條件下，將此等信號加在一起將導致實質上完全消除。
使用上述技術消除一非所要信號在更高微波頻率及至毫米波頻率下變得更加困難。歸因於維持完美180°異相關係以及與待消除信號之一相等大小之挑戰，在更高頻率下產生「完美」複本信號變得越來越困難。當待消除信號與一放大器相關聯時，尤其在放大器在相當大的高頻範圍內操作之情況下，存在甚至更多挑戰。
本發明之實施例之一目的係滿足對具有雜訊消除之低雜訊放大器之需求，尤其但不限於在從約0.5 GHz至毫米波頻率之一極寬範圍內操作，同時提供一低雜訊指數之一放大器。
一低雜訊放大器之一例示性實施例具有積分雜訊消除以提供一低雜訊指數及在0.5 GHz至50 GHz之一頻率範圍內之操作。一半導體放大器放大一輸入信號以及存在之雜訊，其中該經放大信號及該經放大雜訊分別與對應輸入異相及同相。與頻率非線性之一回饋電路實現頻率範圍內之一恆定放大。一輔助半導體放大器放大相同輸入，且產生一經放大信號及經放大雜訊，兩者皆相對於輸入異相。一求和電路將所有此等經放大信號與所消除之雜訊分量組合，此係因為輔助放大器提供與放大器相同之放大量，且所求和之經放大雜訊信號彼此異相180度。一選用第二放大級提供額外放大。較佳地，放大器、輔助放大器及求和裝置利用安置於一SOI基板上之CMOS電晶體，該等CMOS電晶體在頻率範圍內具有阻抗穩定性。
相關申請案
本申請案係2019年4月30日申請之標題為Low Noise Amplifier With Noise Cancellation之美國專利申請案序號16/399,599之部分接續案。
本發明之實施例之一個態樣在於認識到，藉由憑藉利用一第二放大級及信號求和來達成雜訊消除而提供與一LNA之一第一放大級相關聯之雜訊之消除，LNA電路之輸出處之雜訊將主要僅由與第二放大及求和級相關聯之雜訊判定。第二及求和級可經選擇且經組態以甚至在毫米波操作頻率下仍達成非常低之雜訊指數。
具有0.5 GHz至50 GHz之一操作範圍之本發明之實施例之另一態樣在於認識到，與負責雜訊消除之主動裝置相關聯之固有寄生電容，例如，輸入電容Cgs 、Cds 及Cgd 應被考慮在內，使得與雜訊回饋信號相關聯之增益在寬頻率範圍內保持實質上恆定。此係藉由在雜訊消除回饋路徑中利用頻率相依電路而實現，該頻率相依電路補償寄生電容之影響以在寬頻率範圍內維持雜訊消除回饋信號之一實質上平坦/恆定增益。
圖1展示一簡化示意圖，其展示根據本發明之實施例100之具有雜訊消除之一低雜訊放大器之概念。一共同源極電晶體105提供一放大級，其中該放大級之輸出Y耦合至求和級110之一個輸入。至電晶體105之輸入X亦提供至反相放大器115之一輸入，反相放大器115之輸出連接至求和級110之另一輸入。電阻器Rs 表示輸入信號源之電阻，且電阻器R係回饋電阻，其導致由放大級提供之放大率：Y = X * (1– gm* R)。從節點X至節點Y之雜訊放大因數係1 + R/Rs。
若gm *R ＞ 1，則X處之輸入信號電壓Vrf 經放大以提供Y處之一電壓，該電壓經放大且與Vrf 電壓異相180°。電壓Vn表示在電晶體105之輸入及輸出處具有相同相位之雜訊電壓。由放大器115提供之180°反相導致如藉由放大器115反相之與Y處之信號Vrf 具有相同相位之信號Vrf ，且因此信號係同相的且在求和110之輸出處大小相加。然而，由放大器115提供之180°反相導致來自X之雜訊Vn被放大且在放大器115之輸出處與Y處之雜訊異相180°。因此，在求和電路110之輸出處，如在求和電路110處組合之雜訊信號相減，即，異相而具有相反大小。為最大化雜訊消除，由放大器115提供之放大率應為- (1 + R/Rs )，使得在放大器115之輸出處提供之雜訊的大小與Y處之雜訊大小相同但相位相反。在輸入放大器級105之雜訊被消除的情況下，總體電路之雜訊接著實質上僅由第二級、放大器115及求和電路110判定。求和電路110可為三個電阻器之一「Y」連接或使用主動裝置(例如，電晶體)來組合兩個信號路徑。
圖2展示根據本發明之具有雜訊消除之一低雜訊放大器之一實施例200之一更詳細示意圖。用於雜訊消除之相同基本原理如針對實施例100說明般被用在實施例200中。一匹配放大器Q1B實施為一電阻回饋反相器，其結合放大器Q1A操作以形成放大級。放大器級之總跨導增益係gm = gm,nmos + gm,pmos ，即Q1A及Q1B之增益之總和。應注意，隨著實體實施之裝置大小增加，汲極至源極電阻Rds 減小，此引起雜訊信號洩漏回至通道中且未被消除。此外，兩個主動輸入放大裝置展現輸入寄生電容，從而導致頻率相依之雜訊信號洩漏。
經組合第二級及加法器205實施為一疊接共同源極放大器Q2A及Q2B之頂部上之源極隨耦器Q3。雜訊電壓增益A (= -(1 + R/Rs))等於- gm2A /gm3 。因此，Q2A裝置應經實體定大小為Q3的A倍大，以達成正確增益，使得來自Q2B之汲極之雜訊信號之大小與來自Q3之源極之雜訊信號之大小相同。此意味著來自放大器Q1A之汲極之輸出之增益為「A」。必須考量定大小，此係因為若Q2A之大小比Q1A及Q1B之閘極處之輸入電容大太多，則Cgs2 (Q2A之閘極至源極電容)將影響輸入匹配。一單獨之電流源215可用於幫助操縱來自共同源極疊接裝置Q2A及Q2B之電流，此係因為其等比源極隨耦器Q3大得多。一高通濾波器、電容器C及電阻器Rh 對如耦合至Q3之輸入閘極之經放大信號進行濾波。偏壓電壓未展示，但鑑於稍後論述之實施例將為熟習此項技術者顯而易見的。
圖3展示繪示在如所展示之頻率以0.8 v及10 mA操作之情況下針對使用45 nm 12 SIO (絕緣體上矽)技術之一72 µm CMOS半導體裝置預期之一雜訊指數305及增益310 (兩者以分貝為單位)之一圖表。將注意，雜訊指數在60 GHz下小於3 db，在40 GHz下約為2 db，且在較低頻率下低於2 db。在40 GHz下之一最大增益約為11 db，且在60 GHz下實質上線性地下降至恰好10 db以下。此表明在本發明之實施例中使用之適用性。
圖4展示具有雜訊消除之一低雜訊放大器之一實施例400之一更詳細示意圖，該低雜訊放大器適合在毫米波頻率範圍(即，從40 GHz至60 GHz)內操作。實施例400實質上類似於實施例200，且使用相同之原理進行操作。因此，將僅主要論述此等實施例之間之差異。實施例200中之5個主動裝置對應於實施例400中之類似電路位置中之各自5個裝置T1至T5，其中各個各自電晶體執行一對應功能。
一匹配網路405與電容器C1一起形成一輸入匹配網路，以提供信號源407與由電晶體T4及T5提供之初級放大級之閘極之間的阻抗匹配。類似地，匹配網路410與電容器C2一起形成一輸出匹配網路，以提供經放大輸出(即，電晶體T3之源極)與下一級之間之阻抗匹配以接收如由電阻器Rload表示之經放大信號。在例示性實施例400中，放大器適合從40 GHz至60 GHz之毫米波操作。如所展示般提供DC供應電壓源415以為主動裝置供電。如將理解，與電晶體T2之閘極相關聯之DC偏壓電壓源420將被設定為一適當DC電壓以將電晶體T2偏壓至一主動線性操作區域。
實施例400提供一電流源425以及輸入匹配網路405及輸出匹配網路410之一實施方案，其增強在毫米波長(MMW)頻率下之寬帶操作。對於具有一20 GHz操作範圍之MMW應用，一成功雜訊消除(NC) LNA具有挑戰性。輔助放大器T1/T3之增益選擇較佳基於輸入級T4/T5中之雜訊信號之電壓放大比率。若存在顯著級間阻抗失配或雜訊電流洩漏，則來自輸入級之雜訊的有效消除將不在輸出處發生。然而，吉赫頻率下之匹配網路之實施方案提供諸如增加寄生之複雜性。例如，電感器，一般而言以及在CMOS技術中實施之電感器展現基於電感器本身之電感及寄生電容之值之自諧振頻率(SRF)。亦存在與電感器相關聯之電阻損耗。此等因素可能不利地影響操作之帶寬(BW)。鑑於此等考量，輸入放大器級之增益應較佳地高於輔助放大器之無載增益，例如5倍高。此可藉由選擇實質上大於輔助放大器之增益(例如，超過5倍大)之一高R/Rs 比率來達成(即，|1 + R/Rs | ＞ gm2 /gm3 )。由於電晶體T1及T2具有相同大小，故增益(gm1 /gm3 ) = (gm2 /gm3 )。由於雜訊按照輸入級增益按比例減小，故一較高輸入級增益亦減小回饋電阻器R之雜訊貢獻。
由於輸入級及回饋電阻器之雜訊貢獻現被最小化，故與輸出級(輔助放大器外加加法器)相關聯之雜訊將主導整個LNA雜訊。增加gm1 及gm2 可導致更高輸出級增益及藉此雜訊降低。達成此之一種方法係藉由操縱來自一外部電流源之電流。由於電晶體T1及T2具有比電晶體T3高之gm值，因此電晶體T1及T2可攜載更多DC電流，而不干擾通過電晶體T3之電流。因此，可使用一外部電流源來將電流僅供應至電晶體T1及T2。未提供與輔助放大器之足夠隔離之一簡單電流源將導致劣化MMW頻率下之雜訊效能及頻率回應。為克服此，使用具有電晶體T6至T9及旁路電容器C5之一疊接電流源425來減小對輔助放大器之任何非所要負載影響。
額外增強功能在一擴展帶寬內輔助MMW頻率下之更有效操作。明確言之，在輸出級中併入電感性衰退以增強雜訊降低。例如，使用與T1之源極串聯之一電感器L3及與放大級內部輸入電容Cgs串聯之一電感器L1導致多數頻率帶寬內之一所要真正輸入阻抗。使用L3之電感性衰退導致一寬頻率範圍內之改良效能。恰當選擇L3係一方面輸入阻抗及寬帶匹配與雜訊因數(NF)效能之間之一平衡。可藉由在T3之源極與共同閘極電晶體T2之汲極之間插入一電感器L4而將一寄生減小技術應用於輔助放大器。此具有抵消/減小T3之總串聯電容Cgs及T2之總串聯電容Cds之效應。具有基於裝置大小及L4之寄生電容選擇之一值之電感器L4有助於實現T2與T3之間之匹配，從而導致系統中之最佳電流流動及增加的增益。實際上，電感器L4將高電容性輸出阻抗(觀入(looking into) T2之汲極)變換為一較低阻抗值，其中電流在兩個電晶體之間更有效地流動。較佳地最佳化此校正，使得不因較高增益而損及頻率穩定性，且亦不損及輸出回波損耗。例如，對於45 nm 12SOI技術，取決於裝置大小T1/T2，對於低功率應用，L4之範圍可在80 pH與150 pH之間。由於輔助級負載效應，使用幾千歐姆之一閘極電阻器Rh 來進一步降低雜訊指數。T4/T5之汲極與T3之Cgs 之間之串聯電容與閘極電阻Rh 一起之組合形成一高通濾波器。高通濾波器設定所要操作頻率範圍之低頻率。對於MMW應用，可使用一低損耗電容器值，即一微微法拉之一分率。
電感器尤其在MMW頻率下在阻抗匹配方面係重要的，且較佳以其等之電感值、Q因數及SRF為特徵。針對在40 GHz至60 GHz範圍內的放大器操作，所有電感較佳應展現超過100 GHz之SRF。此外，與塊材矽中實施之電感器相比，預期SOI技術中之電感器將遭受更少之歐姆損耗。
為進一步增強操作頻率及BW，應使用一寬帶輸入匹配網路405。輸入及輸出之DC阻隔電容器C1、C2較佳地併入作為輸入及輸出匹配電路之部分。此係較佳的，因為此等電容器在MMW頻率下通常將為小的，例如，＜1pF，且帶來較小寄生及損耗。並聯電感器(L2 = 106 pH)，串聯電感器(L1 = 100 pH)及並聯電容器(C4 = 26.5x10-15 法拉)之組合提供至源阻抗之一寬帶阻抗變換。
圖5及圖6分別為在裝置提取之前及之後圖5中所展示之實施例之雜訊指數之圖表500及600。裝置提取依據裝置之一積體電路佈局判定裝置之各個節點處之電阻、電容及電感。其更好地預測裝置之實際可實現行為。如圖6中所展示，執行一提取且計算所有重要節點處之裝置電容及電阻。如所展示，在高於20 GHz下從40 GHz至60 GHz內達成3 dB NF或更小。
圖7係展示圖5中所展示之實施例在40 GHz至60 GHz之毫米頻率範圍內之增益705、輸入回波損耗710及輸出回波損耗715之一圖表700。
圖8係顯示與圖5中所展示之實施例相關聯之三階失真之一模擬雙音測試(two-tone test)之結果之一圖表800。圖表800係一典型雙音測試之一曲線圖。在放大器之輸入處注入兩個頻率信號f1及f2 (具有0.5 GHz頻率間隔)。增加信號f1及f2之功率，且在放大器之輸出處量測f1信號、f2信號及2f1-f2及2f2-f1下之失真產物之功率。從外推功率線斜率805及810之交點達成輸出三階互調產物(OIP3)。805及810之線斜率分別為1及3。OIP3之預測值15 dBm非常適合MMW頻率下之低功率應用。
可將額外線性化技術應用於NCLNA電路，而不會不利地影響NF及輸入匹配，例如導數疊加(DS)。DS在輸入放大級中利用T4/T5之互補性質。藉由使PMOS (T5)及NMOS (T4)之閘極不同地偏壓，及/或藉由調整T4對T5之個別實體大小，異相的非線性跨導係數(Id對Vgs之三階導數)產生且在相加後消除，此係因為兩個裝置T4/T5共用一共同汲極電流。由於汲極電流內之三階非線性係數的減小，此導致進一步輸入三階互調產物(IIP3)改良。使用上述線性化技術，可達成遠超5 dBm之一IIP3。儘管如圖4中所展示，電晶體T4、T5及T1共用一共同閘極電壓，但提供T1電晶體至T4/T5之僅AC耦合(例如，使用一串聯電容器)可增強DS線性化。當然，此將需要添加一偏壓電阻器/電路以為T1閘極提供一獨立閘極偏壓電壓。
圖9A展示具有雜訊消除之一低雜訊放大器900之一示意圖，低雜訊放大器900適合0.5 GHz至40 GHz之頻率內之低雜訊操作。此例示性實施例利用12 SOI 45 nm CMOS技術，該技術係由於其低雜訊指數及在此頻率範圍內可獲得之增益及相對較低成本而被選擇。由於低雜訊放大器900與放大器400具有實質相似性，因此此電路之說明將集中於放大器900與放大器400之間之差異。如關於圖2更詳細地說明，放大器400之電阻器R係控制雜訊信號之放大率且提供一恆定增益因數之回饋元件。
作為主動裝置之固有輸入電容之Cinput或Cin 之存在增加雜訊消除機構之複雜性，此係因為輸入阻抗係頻率相依的。以下說明旨在說明電感器L2為何有用。參考圖2之電路，其中僅使用一單個回饋電阻器R。由於輸入阻抗隨頻率變化，因此雜訊放大將隨頻率而變化。可展示回饋裝置之輸入阻抗近似等於：
Figure 02_image005
，其中
Figure 02_image007
係裝置跨導，且
Figure 02_image009
一般為複頻率。
隨著輸入阻抗變得無功，更多雜訊電流流動至輸入電容，從而隨著頻率之增加漸漸破壞雜訊消除。雜訊電壓增益(即，Q1A 之汲極及閘極處之節點處之雜訊電壓之比率)因此變得頻率相依且隨著頻率增加而增長，如下文所展示。
Figure 02_image011
。 輸入電壓增益(Q1A 之閘極處之電壓與輸入電壓之比率)隨著頻率之增加而減小，如藉由下列表達式所暗示：
Figure 02_image013
。 上文分析展示，歸因於裝置寄生電容，雜訊消除隨著頻率之增加而劣化。因此，雜訊消除必須克服超寬帶操作之裝置寄生。
參考圖9A，回饋電路905提供隨頻率變化之一增益以補償與此主動放大器相關聯之寄生電容之影響，使得在頻率範圍內將一實質上恆定之回饋增益應用於雜訊信號以維持同相及異相雜訊信號的最大消除。例示性回饋電路905包含電阻器R1、電阻器R2及電感器L2。在頻率範圍內之較低頻率下，電感器L2提供跨電阻器R2之一極低阻抗，從而導致電阻器R1主要判定增益因數。隨著頻率在頻率範圍內增加，電感器L2之阻抗增加，使得增益因數由與由電阻器R2及電感器L2之並聯組合表示之阻抗串聯的電阻器R1判定。此具有隨著增加的頻率產生一正增益斜率之影響。選擇電阻器R1及R2及電感器L2之值以提供一正增益斜率，該正增益斜率抵消歸因於與Q1A相關聯之寄生電容之增益衰減/下降，使得淨效應係提供極寬操作頻率範圍內之恆定/平坦增益曲線。電感器L2應具有超過最高操作頻率之一自諧振頻率。可利用提供改變增益對頻率之斜率之其他回饋電路，例如，具有電容器或電感器及電容器之一組合之電路。
圖9B提供圖9A之一簡化版本，其中呈現超寬帶操作之更詳細數學表達式及說明。對於雜訊分析，已從電路中移除C1，且已忽略Q1b之雜訊貢獻。L1之存在部分消除裝置輸入電容，從而導致更好輸入匹配條件及在更寬頻率內之操作，如以下表達式中所展示：
Figure 02_image015
L1、L2及R2之存在導致節點x與y之間之信號增益及雜訊增益之新表達式。此等方程式之檢驗揭示，藉由在增益轉移函數中有效插入零而減小及消除雜訊洩漏，以及重新塑形及擴展信號增益。此額外零提供增益之一向上傾斜，而裝置輸入寄生電容及米勒(Miller)效應電容傾向於減小操作帶寬。雜訊增益及信號增益之表達式係給出如下：
Figure 02_image017
其中
Figure 02_image019
及
Figure 02_image021
其中，
Figure 02_image023
係含有R1、R2及L2之Q1a回饋阻抗。 依據Q1雜訊電流之節點x及y處之雜訊電壓之表達式現給出如下
Figure 02_image025
其中
Figure 02_image027
k = 1.38 x 10-23 J/K係玻爾茲曼(Boltzman)常數 T =克氏溫度 γ =裝置過剩雜訊係數 gm1 = Q1a之跨導 及
Figure 02_image029
應注意，在DC下，Vny 減小為下文之預期表達式
Figure 02_image031
為了雜訊消除，輔助放大器之增益現係頻率相依的，且由下式給出：
Figure 02_image033
應注意，DC下之上述增益減小為下文之預期表達式：
Figure 02_image035
為判定從輸入至輸出之總信號增益，吾人首先使用疊加原理判定輸出信號Vout：
Figure 02_image037
其中
Figure 02_image039
ZO2 (s) =含有本徵分量rO2 及Cds2 之Q2之輸出阻抗 Vout = Vout1 + Vout2 =歸因於輔助路徑及主路徑之輸出處之電壓總和 當Vx 存在且Vy = 0時，Vout = Vout1 當Vy 存在且Vx = 0時，Vout = Vout2 總信號增益可寫為
Figure 02_image041
其中
Figure 02_image043
應注意，若gm1 = 1/Rs ，則信號增益按預期減小至–R1 /Rs 。 圖9B中電路之簡化雜訊指數表達式可寫為
Figure 02_image045
其中，
Figure 02_image047
Figure 02_image049
輔助放大器/加法器電路之雜訊可進一步簡化為
Figure 02_image051
其中，
Figure 02_image053
Cds2 = Q2之汲極與源極之間之固有裝置電容 r02、r03係Q2及Q3之固有輸出電阻。 gm2 及gm3 係Q2及Q3電晶體之跨導。 針對
Figure 02_image055
及
Figure 02_image057
之表達式之檢驗展示輔助放大器/加法器電路之雜訊可藉由電感L及gm3 之適當選擇而最小化。此外，由於信號增益Avsig 與gm2 /gm3 比率成比例，故NF可藉由增加該比率而減小，如NF藉由總信號增益正規化。
與放大器900相關聯之其他因數亦促成具有一低雜訊指數之異常寬之帶寬。應注意，電容器C2及電阻器RB1之組合構成一級間高通濾波器。因此，此等分量之值應經選擇使得所要最高操作頻率不因將高通濾波器設定為太低之一頻率而受限制。與Q2A之源極串聯之電感器L3有助於抵消歸因於Q2A之Cgs 之寄生效應。與電感器L3並聯之電阻器R3有助於最佳化Q2A之輸入阻抗，而不會不利地影響裝置偏壓條件。
電感器L4有助於減小寄生電容(Q3之Cgs 及Q2B之Cds )，且提供Q3與Q2B之間之匹配。此電感器將觀入Q2B之汲極之電容性輸出阻抗變換為一較低阻抗值，從而允許電流在兩個電晶體之間之更有效流動。
由於gm2 /gm3 (電晶體2及3之增益)之比率判定由Q2/Q3提供之輔助放大之增益，因此較大之Q2裝置大小促成更高之增益，且亦促成歸因於增加之增益而降低裝置雜訊因數。
由於輸出負載與觀入源極隨耦器Q3 (其在較低頻率下為電感性)之輸入阻抗成比例，因此添加電容器C3(與Cgs 並聯)促成較低頻率下之高達幾吉赫之裝置帶寬。為擴展低頻操作，輸入及輸出之DC阻隔電容器C1及C4較佳應為晶片外組件以適應此頻率效能所需之一電容大小。其他匹配網路以及旁路電容器可在45 nm SOI技術中實現。
圖10係展示在從小於1 GHz延伸至40 GHz之所指示之寬頻率範圍內，圖9A中所展示之實施例之增益1005及輸入回波損耗1010及輸出回波損耗1015之一圖表。
圖11係展示在所指示之寬頻率範圍內，圖9A中所展示之實施例之雜訊指數1105之一圖表。儘管低於2 GHz之頻率之雜訊指數高於針對其餘操作範圍達成之雜訊指數，但電路仍提供顯著增益，甚至在此等較低頻率下仍可操作。
圖12係顯示與圖9A中所展示之實施例相關聯之三階失真之一模擬雙音測試之結果之一圖表。圖表係一典型雙音測試之一曲線圖。在放大器之輸入處注入兩個頻率信號f1 = 30 GHz及f2 = 30.5 GHz。增加信號f1及f2之功率，且在放大器之輸出處量測f1信號、f2信號及2f1-f2及2f2-f1下之失真產物之功率。從外推功率線斜率1205及1210之交點達成輸出三階互調產物(OIP3)。1205及1210之線斜率分別為1及3。OIP3之預測值15 dBm非常適合MMW頻率下之低功率應用。
圖13係一低雜訊放大器1305之一示意圖，低雜訊放大器1305包含具有雜訊消除之一第一級1310及適合在一寬頻率範圍內提供額外增益之一進一步放大級1315。級1310與放大器900相同，且因此不需要額外論述。級1315由一疊接裝置(Q4A及Q4B)及提供與一50歐姆負載之寬帶匹配之一源極隨耦器Q84組成。疊接裝置之主動負載Q5用於降低功耗。裝置Q4B藉由為Q4A提供隔離而在一寬頻率範圍內改良裝置Q4A之頻率穩定性。由Q6及Q7組成之一電流鏡提供輸出裝置Q8之偏壓以及射極隨耦器Q8之負載之部分。電流鏡判定如由偏壓電阻器RB3控制之供應至輸出裝置Q8之電流。低雜訊放大器1305適合用作一晶片上系統應用，作為一積體微波總成或一獨立模組，諸如在一通信接收器中。電感器L5及L6分別為Q4A及Q8提供寬帶阻抗匹配。
圖14係展示圖13中所展示之實施例之增益1405及輸入回波損耗1410及輸出回波損耗1415之一圖表。應注意，從小於0.5 GHz至50 GHz，增益在略高於20dB下實質上平坦。即，一實質上平坦增益在頻率範圍內變化不超過2 dB。
圖15係展示在所指示之寬頻率範圍內，圖13中所展示之實施例之雜訊指數1505之一圖表。從1 GHz至50 GHz，雜訊指數低於2 dB；在3 GHz與50 GHz之間，雜訊指數保持低於1.6 dB。儘管在低於約3 GHz的情況下雜訊指數較高，但應注意，放大器仍在運作，且在較低頻率下提供與該範圍內之較高頻率相同之增益；因此，使其甚至在此等較低頻率下仍適用於若干應用。
圖16係顯示與圖13中所展示之實施例相關聯之三階失真之一模擬雙音測試之結果之一圖表。圖表係一典型雙音測試之一曲線圖。在放大器之輸入處注入兩個頻率信號f1 = 30 GHz及f2 = 30.5 GHz。增加信號f1及f2之功率，且在放大器之輸出處量測f1信號、f2信號及2f1-f2及2f2-f1下之失真產物之功率。從外推功率線斜率1605及1610之交點達成約2 dBm之輸出三階互調產物(OIP3)。1605及1610之線斜率分別為1及3。鑑於高增益預期約-18 dBm之IIP3之預測值。線性度可藉由增加輸出級裝置大小及線性度增強技術來改良。
儘管本文中已詳細描繪及描述本發明之例示性實施方案，但對熟習此項技術者顯而易見的是，在不脫離本發明之精神之情況下，可進行各種修改、增加、替換及類似者。例如，儘管將闡釋性實施例之所有組件設想為併入於一CMOS SOI基板內(惟明確陳述除外)，但其他半導體技術可用於解決類似或不同操作頻率之實施方案。
本發明之範範疇係由下文發明申請專利範圍定義。
100:實施例 105:共同源極電晶體/輸入放大器級 110:求和級/求和 115:反相放大器 200:實施例 205:經組合第二級及加法器 215:電流源 305:雜訊指數 310:增益 400:實施例/放大器 405:輸入匹配網路 407:信號源 410:輸出匹配網路 415:DC供應電壓源 420:DC偏壓電壓源 425:電流源 500:圖表 600:圖表 700:圖表 705:增益 710:輸入回波損耗 715:輸出回波損耗 800:圖表 805:線斜率 810:線斜率 900:低雜訊放大器 905:回饋電路 1005:增益 1010:輸入回波損耗 1015:輸出回波損耗 1105:雜訊指數 1205:線斜率 1210:線斜率 1305:低雜訊放大器 1310:第一級 1315:進一步放大級 1405:增益 1410:輸入回波損耗 1415:輸出回波損耗 1505:雜訊指數 1605:線斜率 1610:線斜率 A:雜訊電壓增益 C:電容器 C1:電容器 C2:電容器 C3:電容器 C4:電容器 C5:旁路電容器 Cds2:本徵分量 CINPUT:固有輸入電容 L1:電感器 L2:電感器 L3:電感器 L4:電感器 L5:電感器 L6:電感器 Q1A:放大器 Q1B:匹配放大器 Q2A:疊接共同源極放大器/共同源極疊接裝置 Q2B:疊接共同源極放大器/共同源極疊接裝置 Q3:源極隨耦器 Q4A:疊接裝置 Q4B:疊接裝置 Q5:主動負載 Q8:射極隨耦器 r02:固有輸出電阻 r03:固有輸出電阻 R:電阻器 R1:電阻器 R2:電阻器 R3:電阻器 RB1:電阻器 RB3:偏壓電阻器 RLOAD:電阻器 RH:電阻器 RS:電阻器 T1:電晶體 T2:電晶體 T3:電晶體 T4:電晶體 T5:電晶體 T6:電晶體 T7:電晶體 T8:電晶體 T9:電晶體 Vn:電壓/雜訊 VRF:輸入信號電壓/信號 X:輸入/節點 Y:輸出/節點
自描述、發明申請專利範圍及所附圖式，本發明之例示性實施方案之特徵將變得顯而易見，其中：
圖1係展示根據本發明之實施例之具有雜訊消除之一低雜訊放大器之概念之一簡化示意圖。
圖2係根據本發明之一實施例之具有雜訊消除之一低雜訊放大器之一實施例之一示意圖。
圖3係繪示針對使用45 nm 12 SIO (絕緣體上矽)之一72 μm CMOS半導體裝置預期之一雜訊指數及增益之一圖表。
圖4係根據本發明之一實施例之具有雜訊消除之一低雜訊放大器之一更詳細示意圖，該低雜訊放大器適合在毫米波頻率下操作。
圖5及圖6分別為在裝置提取之前及之後圖5中所展示之實施例之雜訊指數之圖表。
圖7係展示圖5中所展示之實施例在40 GHz至60 GHz之毫米頻率範圍內之增益及輸入/輸出回波損耗之一圖表。
圖8係展示與圖5中所展示之實施例相關聯之三階失真之一圖表。
圖9A係具有雜訊消除之一低雜訊放大器之一示意圖，該低雜訊放大器適合在一寬頻率範圍內操作。
圖9B係低雜訊放大器之一簡化示意圖以幫助理解包含方程式之說明。
圖10係展示在所指示之寬頻率範圍內，圖9A中所展示之實施例之增益及輸入/輸出回波損耗之一圖表。
圖11係展示在所指示之寬頻率範圍內，圖9A中所展示之實施例之雜訊指數之一圖表。
圖12係展示與圖9A中所展示之實施例相關聯之三階失真之一圖表。
圖13係具有雜訊消除之一低雜訊放大器之一示意圖，該低雜訊放大器包含適合在一寬頻率範圍內提供增加之增益之一進一步放大級。
圖14係展示圖13中所展示之實施例之增益及輸入/輸出回波損耗之一圖表。
圖15係展示在所指示之寬頻率範圍內，圖13中所展示之實施例之雜訊指數之一圖表。
圖16係展示與圖13中所展示之實施例相關聯之三階失真之一圖表。
100:實施例
105:共同源極電晶體/輸入放大器級
110:求和級/求和
115:反相放大器
A:雜訊電壓增益
R:電阻器
RS:電阻器
Vn:電壓/雜訊
VRF:輸入信號電壓/信號
X:輸入/節點
Y:輸出/節點

Claims (15)

  1. 一種低雜訊放大器電路，具有含於一絕緣體上矽基板之CMOS電晶體及積分雜訊消除電路，且經組態以在約0.5 GHz至50 GHz之一頻率範圍內操作，該低雜訊放大器電路包括： 一放大器，其使用該等CMOS電晶體之一或多者，該放大器放大耦合至該放大器之一輸入之一第一信號及一第一雜訊信號，且在該放大器之一輸出處分別產生對應經放大第二信號及第二雜訊信號，該第二經放大信號相對於該第一信號之相位實質上異相180度，該經放大第二雜訊信號具有與該第一雜訊信號實質上相同之相位，該第一信號具有在0.5 GHz至50 GHz之該範圍內之一頻率； 一回饋電路，其連接至該放大器，該回饋電路控制由該放大器提供之該第二信號及該第二雜訊信號之一放大量，該回饋電路具有一非線性增益因數對頻率，其中該增益因數隨著該頻率範圍內之增加頻率而增加該放大器之經施加增益，該增加之增益因數補償歸因於與該放大器相關聯之內部電容之該放大器之增益隨增加頻率之一固有減小，以在該頻率範圍內提供該第二信號及該第二雜訊信號之一實質上恆定放大量； 輔助放大器，其使用一或多個CMOS電晶體，該輔助放大器在一輔助輸入處接收該第一信號及該第一雜訊信號，且在一輔助輸出處產生第三信號及第四信號，該第三信號及該第四信號分別為該第一信號及該第一雜訊信號之經放大版本，該第三信號及該第四信號各自具有分別相對於該第一信號及該第一雜訊信號之該相位實質上成180度之一相位，由該輔助放大器提供之一放大量實質上等於由該放大器提供之一放大量； 一求和電路，其接收該第二信號、該第二雜訊信號、該第三信號及該第四信號，且在一求和輸出處產生一結果信號，其中該結果信號包含該第二信號及該第三信號之一相長性相加以及該第二雜訊信號及該第四信號之一相消性相加，其中該相消性相加導致該第二雜訊信號及該第四信號之顯著消除，此係因為後兩個信號之大小實質上相等，但具有180度相反相位； 該放大器及該輔助放大器及該求和電路之該等CMOS電晶體安置於一單個絕緣體上矽基板上。
  2. 如請求項1之低雜訊放大器電路，其中該結果信號具有從20 GHz至50 GHz小於2分貝及從3 GHz至50 GHz小於1.6 dB之一相關聯雜訊指數。
  3. 如請求項1之低雜訊放大器電路，其進一步包括： 該回饋電路連接在該放大器之一汲極與閘極之間； 該輔助放大器具有與由該放大器針對該第二雜訊信號提供之該增益實質上相同之一無載增益量。
  4. 如請求項1之低雜訊放大器電路，其中： 該放大器包含經組態以疊接操作之至少兩個CMOS電晶體，其中各自汲極連接在一起作為該放大器之該輸出； 該求和電路包含至少一個CMOS電晶體； 該輔助放大器包含彼此且與該求和裝置之該至少一個CMOS電晶體疊接連接之至少兩個CMOS電晶體； 具有高輸出阻抗之一疊接電流源經連接以將電流注入至該輔助放大器之該等疊接連接電晶體之一者中，且經組態使得該經注入電流流動通過疊接連接之該至少兩個CMOS電晶體，但不流動通過該求和電路之該至少一個CMOS電晶體。
  5. 如請求項1之低雜訊放大器電路，其進一步包括連接至該放大器之該輸入之一頻率匹配網路，該頻率匹配網路包含經組態以增強整個該頻率範圍內之阻抗穩定性之至少一個電容器及一個電感器。
  6. 如請求項1之低雜訊放大器電路，其進一步包括： 連接至該求和電路之一高通濾波器，該高通濾波器在由該求和裝置接收該第二信號及該第二雜訊信號之前對該等信號進行高通濾波。
  7. 如請求項1之低雜訊放大器電路，其進一步包括： 與該輔助放大器之該一或多個電晶體串聯連接之至少一個電感器，該至少一個電感器經組態以提供電感性衰退，該電感性衰退藉由補償與該輔助放大器之該一或多個電晶體相關聯之內部電容而穩定該頻率範圍內之阻抗。
  8. 如請求項1之低雜訊放大器電路，其中該回饋電路包括與至少一第一電阻器串聯之至少一個電感器。
  9. 如請求項8之低雜訊放大器電路，其中該回饋電路包括與該至少一個電感器並聯之一第二電阻器。
  10. 如請求項9之低雜訊放大器電路，其中該第二電阻器及該至少一個電感器各自耦合至該放大器之一輸出，且該第一電阻器之一個端子耦合至該放大器之該輸入。
  11. 如請求項1之低雜訊放大器電路，其進一步包括耦合至該求和輸出之一第二放大級，該第二放大級在一最終輸出處提供額外放大。
  12. 如請求項11之低雜訊放大器電路，其中該放大器、該回饋電路、該輔助放大器、該求和電路及該第二放大級皆形成為利用45 nm CMOS技術之一單個積體絕緣體上矽基板之部分。
  13. 如請求項11之低雜訊放大器電路，其中該第二放大級包括一疊接電路，該疊接電路具有從該求和輸出接收該結果信號之一輸入，該疊接電路具有耦合至具一共同閘極組態之一第二CMOS裝置之具一共同源極組態之一第一CMOS裝置，該疊接電路之該輸入耦合至該第一CMOS裝置之一閘極，且來自該疊接電路之一輸出在該第二CMOS裝置之一汲極處。
  14. 如請求項13之低雜訊放大器電路，其進一步包括組態為一源極隨耦器之一第三CMOS裝置，該第三CMOS裝置之一閘極耦合至來自該疊接電路之該輸出，該第三CMOS裝置之一源極將一進一步經放大結果信號耦合至一負載。
  15. 如請求項14之低雜訊放大器電路，其進一步包括以一電流鏡組態耦合在一起之兩個CMOS裝置，其中該兩個CMOS裝置之一者耦合至該第三CMOS裝置之該源極以為該第三CMOS裝置建立一偏壓。
TW109113579A 2019-04-30 2020-04-23 具有雜訊消除之寬帶低雜訊放大器 TW202107838A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/399,599 US10879851B2 (en) 2019-04-30 2019-04-30 Low noise amplifier with noise cancellation
US16/399,599 2019-04-30
US16/557,521 US10715088B1 (en) 2019-04-30 2019-08-30 Wideband low noise amplifier with noise cancellation
US16/557,521 2019-08-30

Publications (1)

Publication Number Publication Date
TW202107838A true TW202107838A (zh) 2021-02-16

Family

ID=70465417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113579A TW202107838A (zh) 2019-04-30 2020-04-23 具有雜訊消除之寬帶低雜訊放大器

Country Status (6)

Country Link
US (1) US10715088B1 (zh)
EP (1) EP3963715A1 (zh)
JP (1) JP2022530324A (zh)
KR (1) KR20220002907A (zh)
TW (1) TW202107838A (zh)
WO (1) WO2020222969A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023019557A1 (zh) * 2021-08-20 2023-02-23 华为技术有限公司 放大电路、射频接收机、通信模块和电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934628B (zh) * 2020-09-27 2021-01-01 成都嘉纳海威科技有限责任公司 一种5g基站的宽带高线性度低噪声驱动放大器
US20220407469A1 (en) * 2021-06-17 2022-12-22 Psemi Corporation Stacked multi-stage programmable lna architecture
US20230344391A1 (en) * 2022-04-22 2023-10-26 Qorvo Us, Inc. Compact low noise amplifier system
US20230344392A1 (en) * 2022-04-22 2023-10-26 Qorvo Us, Inc. Low noise amplifier with parasitic capacitance neutralization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944943A (en) * 1974-11-29 1976-03-16 Gte Sylvania Incorporated Broadband amplifier
KR100705326B1 (ko) * 2006-05-25 2007-04-10 삼성전자주식회사 피드백형 가변이득 증폭기 및 그 제어방법
CN101997489A (zh) * 2010-10-15 2011-03-30 中兴通讯股份有限公司 一种放大器及其实现方法
CN102394571B (zh) * 2011-10-28 2015-02-18 电子科技大学 一种片内集成低噪声放大器
US9735737B2 (en) * 2015-12-08 2017-08-15 Skyworks Solutions, Inc. High-gain low noise figure complementary metal oxide semiconductor amplifier with low current consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023019557A1 (zh) * 2021-08-20 2023-02-23 华为技术有限公司 放大电路、射频接收机、通信模块和电子设备

Also Published As

Publication number Publication date
WO2020222969A1 (en) 2020-11-05
JP2022530324A (ja) 2022-06-29
US10715088B1 (en) 2020-07-14
KR20220002907A (ko) 2022-01-07
EP3963715A1 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
TW202107838A (zh) 具有雜訊消除之寬帶低雜訊放大器
US8988127B2 (en) Temperature compensation attenuator
KR100705326B1 (ko) 피드백형 가변이득 증폭기 및 그 제어방법
US7009452B2 (en) Method and apparatus for increasing the linearity and bandwidth of an amplifier
Woo et al. A wideband low-power CMOS LNA with positive–negative feedback for noise, gain, and linearity optimization
US9882549B2 (en) Apparatus and methods for high linearity voltage variable attenuators
TWI442695B (zh) 在接收器射頻前端達成高選擇性之方法
US7605655B2 (en) Highly linear differential amplifier with a novel resistive source degeneration network
US20130293308A1 (en) Method and apparatus for power amplifier linearization
US7855601B2 (en) Semiconductor device
JP5801477B2 (ja) 電流バッファ
US10879851B2 (en) Low noise amplifier with noise cancellation
JP3556577B2 (ja) インピーダンス変換回路
CN110445469B (zh) 放大设备及可变增益控制方法
US20080042742A1 (en) Distortion Nulling for Single-Ended High Dynamic Range RF Amplifier
US7978007B2 (en) Feedback network for cascaded amplifiers
US6838936B2 (en) Low-noise amplifier device having negative feedback via a controlled current source, and method of using the amplifier device
TWI838484B (zh) 具有雜訊消除的低雜訊放大器
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
US20100148875A1 (en) circuit for compensation of leakage current-induced offset in a single-ended op-amp
Palani et al. A 4.6 mW, 22dBm IIP3 all MOSCAP based 34–314MHz tunable continuous time filter in 65nm
Ghanevati et al. Noise cancelling lnas for millimeter wave applications
KR20030089067A (ko) 피드백 가변 이득 증폭기
El-Khatib et al. A 0.1-12 GHz fully differential CMOS distributed amplifier employing a feedforward distortion cancellation technique
Klumperink et al. Amplifiers exploiting thermal noise canceling: A review