JP2002124842A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2002124842A JP2002124842A JP2000313182A JP2000313182A JP2002124842A JP 2002124842 A JP2002124842 A JP 2002124842A JP 2000313182 A JP2000313182 A JP 2000313182A JP 2000313182 A JP2000313182 A JP 2000313182A JP 2002124842 A JP2002124842 A JP 2002124842A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- switch
- variable gain
- gain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 5
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 1
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 制御電圧に応じて利得を切り替えることがで
きる可変利得増幅器において、低利得動作には消費電流
を零まで低減することができ、かつ、高利得時と低利得
時で出力リターンロスが劣化することのない可変利得増
幅器を提供する。 【解決手段】 可変利得増幅器において、増幅器１２
と、一端が増幅器１２の信号入力側に接続され、他端が
増幅器１２の信号出力側に接続された減衰器１４と、減
衰器１４に直列に接続された第１のスイッチである１入
力１出力型スイッチ１５と、増幅器１２に直列に接続さ
れた増幅器用スイッチである１入力１出力型スイッチ１
３とを設ける。
きる可変利得増幅器において、低利得動作には消費電流
を零まで低減することができ、かつ、高利得時と低利得
時で出力リターンロスが劣化することのない可変利得増
幅器を提供する。 【解決手段】 可変利得増幅器において、増幅器１２
と、一端が増幅器１２の信号入力側に接続され、他端が
増幅器１２の信号出力側に接続された減衰器１４と、減
衰器１４に直列に接続された第１のスイッチである１入
力１出力型スイッチ１５と、増幅器１２に直列に接続さ
れた増幅器用スイッチである１入力１出力型スイッチ１
３とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信などの高
周波増幅器において、小信号入力時と大信号入力時で出
力リターンロスを劣化させることなく、かつ、大信号入
力時には消費電流を低減することのできる可変利得増幅
器に関するものである。
周波増幅器において、小信号入力時と大信号入力時で出
力リターンロスを劣化させることなく、かつ、大信号入
力時には消費電流を低減することのできる可変利得増幅
器に関するものである。
【０００２】
【従来の技術】ＣＤＭＡ方式を始めとする近年のデジタ
ル無線通信の受信回路では、広い受信レベルにおいて高
い線形性が要求されている。このため、受信回路の初段
高周波増幅器では、小信号入力時には高利得動作、大信
号入力時にはバイパスあるいは減衰動作、言い換えると
低利得動作させるように利得を制御することで上記要求
に対応している。
ル無線通信の受信回路では、広い受信レベルにおいて高
い線形性が要求されている。このため、受信回路の初段
高周波増幅器では、小信号入力時には高利得動作、大信
号入力時にはバイパスあるいは減衰動作、言い換えると
低利得動作させるように利得を制御することで上記要求
に対応している。
【０００３】以下、従来の可変利得増幅器について図面
を参照しながら説明する。
を参照しながら説明する。
【０００４】図６は、特開平４−２３８４０７号公報に
記載された、従来の可変利得増幅器を示したものであ
る。図６において、電界効果型トランジスタ１のゲート
１ｇは入力整合回路３を介して可変利得増幅器の信号入
力端子４に接続されている。また、電界効果型トランジ
スタ１のドレイン１ｄは、出力整合回路５を介して信号
出力端子６に接続されている。また、電界効果型トラン
ジスタ１のソース１ｓは、接地されている。
記載された、従来の可変利得増幅器を示したものであ
る。図６において、電界効果型トランジスタ１のゲート
１ｇは入力整合回路３を介して可変利得増幅器の信号入
力端子４に接続されている。また、電界効果型トランジ
スタ１のドレイン１ｄは、出力整合回路５を介して信号
出力端子６に接続されている。また、電界効果型トラン
ジスタ１のソース１ｓは、接地されている。
【０００５】一方、電界効果型トランジスタ２のソース
２ｓは、電界効果型トランジスタ１のゲート１ｇに、電
界効果型トランジスタ２のドレイン２ｄは容量７を介し
て電界効果型トランジスタ１のドレイン１ｄに接続され
ている。更に電界効果型トランジスタ２のゲート２ｇは
容量８を介して制御端子９に接続されている。電界効果
型トランジスタ１のゲート１ｇには、抵抗１０を介して
電圧Ｖｇが、また、ドレイン１ｄにはチョークコイル１
１を介して電圧Ｖｄｄが与えられている。
２ｓは、電界効果型トランジスタ１のゲート１ｇに、電
界効果型トランジスタ２のドレイン２ｄは容量７を介し
て電界効果型トランジスタ１のドレイン１ｄに接続され
ている。更に電界効果型トランジスタ２のゲート２ｇは
容量８を介して制御端子９に接続されている。電界効果
型トランジスタ１のゲート１ｇには、抵抗１０を介して
電圧Ｖｇが、また、ドレイン１ｄにはチョークコイル１
１を介して電圧Ｖｄｄが与えられている。
【０００６】次に従来の可変利得増幅器の動作について
説明する。
説明する。
【０００７】電界効果型トランジスタ１は、高周波増幅
器として用いられ、電界効果型トランジスタ２は、電界
効果型トランジスタ２に内在するドレイン・ソース間抵
抗をゲート２ｇに印加される電位で制御することにより
可変抵抗器として用いられる。
器として用いられ、電界効果型トランジスタ２は、電界
効果型トランジスタ２に内在するドレイン・ソース間抵
抗をゲート２ｇに印加される電位で制御することにより
可変抵抗器として用いられる。
【０００８】すなわち、この可変利得増幅器は、電界効
果型トランジスタ２で構成される可変抵抗と容量７から
なる負帰還増幅器となっている。小信号入力時（高利得
動作時）は、制御端子９の電位を電界効果型トランジス
タ２の閾値電圧以下（例えば−３Ｖ）とすることによ
り、電界効果型トランジスタ２のドレイン・ソース間抵
抗を大きくすることで帰還量を小さくする。
果型トランジスタ２で構成される可変抵抗と容量７から
なる負帰還増幅器となっている。小信号入力時（高利得
動作時）は、制御端子９の電位を電界効果型トランジス
タ２の閾値電圧以下（例えば−３Ｖ）とすることによ
り、電界効果型トランジスタ２のドレイン・ソース間抵
抗を大きくすることで帰還量を小さくする。
【０００９】逆に、大信号入力時（低利得動作時）は、
制御端子９の電位を電界効果型トランジスタ２の閾値電
圧以上（例えば０Ｖ）とし、電界効果型トランジスタ２
のドレイン・ソース間抵抗を小さくすることで帰還量を
大きくする。
制御端子９の電位を電界効果型トランジスタ２の閾値電
圧以上（例えば０Ｖ）とし、電界効果型トランジスタ２
のドレイン・ソース間抵抗を小さくすることで帰還量を
大きくする。
【００１０】このように制御電圧、すなわちゲート２ｇ
に印加する電位を変えることで、電界効果型トランジス
タ１の利得を制御する。
に印加する電位を変えることで、電界効果型トランジス
タ１の利得を制御する。
【００１１】
【発明が解決しようとする課題】しかしながら、前述の
可変利得増幅器では、低利得動作させるために制御電圧
を変えても、増幅器である電界効果型トランジスタ１の
ドレイン電圧、ゲート・ソース間電圧は一定としている
ため、電界効果型トランジスタ１で常に同じ電流を消費
している。
可変利得増幅器では、低利得動作させるために制御電圧
を変えても、増幅器である電界効果型トランジスタ１の
ドレイン電圧、ゲート・ソース間電圧は一定としている
ため、電界効果型トランジスタ１で常に同じ電流を消費
している。
【００１２】低利得動作時の電流を削減するには、電界
効果型トランジスタ１のゲート・ソース間電圧を閾値電
圧付近に近づけるか、あるいは上記電界効果型トランジ
スタ１のドレイン電圧を低くするといった制御手段を講
じることで実現可能であるが、この場合、電界効果型ト
ランジスタ１の入出力インピーダンス、すなわちリター
ンロスが変わってしまい、可変利得増幅器における高利
得動作時と低利得動作時のリターンロスに大きな差が生
じるという問題がある。
効果型トランジスタ１のゲート・ソース間電圧を閾値電
圧付近に近づけるか、あるいは上記電界効果型トランジ
スタ１のドレイン電圧を低くするといった制御手段を講
じることで実現可能であるが、この場合、電界効果型ト
ランジスタ１の入出力インピーダンス、すなわちリター
ンロスが変わってしまい、可変利得増幅器における高利
得動作時と低利得動作時のリターンロスに大きな差が生
じるという問題がある。
【００１３】本発明の目的は、制御電圧に応じて利得を
切り替えることができる可変利得増幅器において、低利
得動作には消費電流を零付近にまで低減することがで
き、かつ、高利得時と低利得時で出力リターンロスが劣
化することのない可変利得増幅器を提供することにあ
る。
切り替えることができる可変利得増幅器において、低利
得動作には消費電流を零付近にまで低減することがで
き、かつ、高利得時と低利得時で出力リターンロスが劣
化することのない可変利得増幅器を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、増幅器と、一端が前記増幅
器の信号入力端に接続され、他端が前記増幅器の信号出
力端に接続された減衰器と、前記減衰器に直列に接続さ
れた第１のスイッチと、前記増幅器に直列に接続された
増幅器用スイッチ若しくは出力整合回路とを形成するも
のである。
に、本発明が講じた手段は、増幅器と、一端が前記増幅
器の信号入力端に接続され、他端が前記増幅器の信号出
力端に接続された減衰器と、前記減衰器に直列に接続さ
れた第１のスイッチと、前記増幅器に直列に接続された
増幅器用スイッチ若しくは出力整合回路とを形成するも
のである。
【００１５】可変利得増幅器に小信号が入力する時は、
高利得動作となるように増幅器の供給電圧を動作状態
（例えば３Ｖ）とし、かつ、減衰器に直列接続される第
１のスイッチを開にする。また、大信号が入力する時
は、低利得動作となるよう増幅器の供給電圧を非動作状
態（例えば０Ｖ）とし、かつ、減衰器に直列接続される
第１のスイッチを閉にする。同時に、増幅器に直列に接
続された増幅器用スイッチは、高利得動作時には閉、低
利得動作時には開とする。
高利得動作となるように増幅器の供給電圧を動作状態
（例えば３Ｖ）とし、かつ、減衰器に直列接続される第
１のスイッチを開にする。また、大信号が入力する時
は、低利得動作となるよう増幅器の供給電圧を非動作状
態（例えば０Ｖ）とし、かつ、減衰器に直列接続される
第１のスイッチを閉にする。同時に、増幅器に直列に接
続された増幅器用スイッチは、高利得動作時には閉、低
利得動作時には開とする。
【００１６】低利得動作時の増幅器は、供給電圧が０Ｖ
であるため電流はほとんど流れない。また、増幅器の供
給電圧を０Ｖとし、増幅器が非動作状態となっても、増
幅器用スイッチ、若しくは出力整合回路の効果で低利得
回路のインピーダンス（基本設計は特性インピーダンス
である５０Ω）が支配的に見えるため、出力リターンロ
スが劣化することはない。
であるため電流はほとんど流れない。また、増幅器の供
給電圧を０Ｖとし、増幅器が非動作状態となっても、増
幅器用スイッチ、若しくは出力整合回路の効果で低利得
回路のインピーダンス（基本設計は特性インピーダンス
である５０Ω）が支配的に見えるため、出力リターンロ
スが劣化することはない。
【００１７】本発明により、低利得動作時は消費電流を
零にまで低減でき、かつ、高利得動作時と低利得動作時
で入出力リターンロスが劣化することのない可変利得増
幅器が実現できる。
零にまで低減でき、かつ、高利得動作時と低利得動作時
で入出力リターンロスが劣化することのない可変利得増
幅器が実現できる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図１ないし図５を用いて説明する。
て図１ないし図５を用いて説明する。
【００１９】（実施の形態１）まず、本発明の実施の形
態１における可変利得増幅器について説明する。
態１における可変利得増幅器について説明する。
【００２０】図１は、本発明の実施の形態１における可
変利得増幅器の回路図を示すものである。
変利得増幅器の回路図を示すものである。
【００２１】図１において、電界効果型トランジスタ１
のゲート１ｇには一端が接地された抵抗１０、ドレイン
１ｄにはチョークコイル１１が接続され、高周波増幅器
１２を形成している。高周波増幅器１２の信号入力端子
４と信号出力端子６との間には、電界効果型トランジス
タ１と増幅器用スイッチである１入力１出力型スイッチ
１３とが直列に接続されている。
のゲート１ｇには一端が接地された抵抗１０、ドレイン
１ｄにはチョークコイル１１が接続され、高周波増幅器
１２を形成している。高周波増幅器１２の信号入力端子
４と信号出力端子６との間には、電界効果型トランジス
タ１と増幅器用スイッチである１入力１出力型スイッチ
１３とが直列に接続されている。
【００２２】また、減衰器１４は、一端が第１のスイッ
チである１入力１出力型スイッチ１５を介して電界効果
型トランジスタ１のゲート１ｇ側に接続され、他端が第
２のスイッチである１入力１出力型スイッチ１６を介し
て電界効果型トランジスタ１のドレイン１ｄ側に接続さ
れている。
チである１入力１出力型スイッチ１５を介して電界効果
型トランジスタ１のゲート１ｇ側に接続され、他端が第
２のスイッチである１入力１出力型スイッチ１６を介し
て電界効果型トランジスタ１のドレイン１ｄ側に接続さ
れている。
【００２３】それぞれ直列に接続された１入力１出力型
スイッチ１５、減衰器１４、１入力１出力スイッチ１６
により低利得回路１７が構成されている。
スイッチ１５、減衰器１４、１入力１出力スイッチ１６
により低利得回路１７が構成されている。
【００２４】１入力１出力型スイッチ１３，１５，１６
は、これらのスイッチを制御するための制御端子９から
与えられる電位で開閉状態を制御される。
は、これらのスイッチを制御するための制御端子９から
与えられる電位で開閉状態を制御される。
【００２５】また、電界効果型トランジスタ１のドレイ
ン電位は、チョークコイル１１を介して接続された増幅
器電圧端１８に与えられる電位で制御される。
ン電位は、チョークコイル１１を介して接続された増幅
器電圧端１８に与えられる電位で制御される。
【００２６】次に、実施の形態１における可変利得増幅
器の動作について説明する。
器の動作について説明する。
【００２７】高利得動作時は高周波増幅器１２をオン、
低利得回路１７をオフとする。
低利得回路１７をオフとする。
【００２８】高周波増幅器１２をオンにするためには、
具体的には、増幅器電圧端１８にＦＥＴの動作電圧（例
えば３Ｖ）を印加する。また、低利得回路１７をオフに
するためには、制御端子９にスイッチが開となる電圧を
与え、１入力１出力型スイッチ１５、１６を開く。この
とき同時に、１入力１出力型スイッチ１３を閉じる。
具体的には、増幅器電圧端１８にＦＥＴの動作電圧（例
えば３Ｖ）を印加する。また、低利得回路１７をオフに
するためには、制御端子９にスイッチが開となる電圧を
与え、１入力１出力型スイッチ１５、１６を開く。この
とき同時に、１入力１出力型スイッチ１３を閉じる。
【００２９】可変利得増幅器の出力インピーダンスは、
１入力１出力型スイッチ１５、１６が開いているため、
低利得回路のインピーダンスはオープンとなり、高周波
増幅器１２のインピーダンスが支配的に見える。
１入力１出力型スイッチ１５、１６が開いているため、
低利得回路のインピーダンスはオープンとなり、高周波
増幅器１２のインピーダンスが支配的に見える。
【００３０】一方、低利得動作時は高周波増幅器１２を
オフ、低利得回路１７をオンとする。低利得回路１７を
オンにするためには、制御端子９にスイッチが閉となる
電圧を与え、１入力１出力型スイッチ１５、１６を閉じ
る。このとき同時に、１入力１出力型スイッチ１３を開
く。高周波増幅器１２をオフとするためには、増幅器電
圧端１８の電圧を０Ｖとする。そのため、高周波増幅器
１２には電流はほとんど流れない。
オフ、低利得回路１７をオンとする。低利得回路１７を
オンにするためには、制御端子９にスイッチが閉となる
電圧を与え、１入力１出力型スイッチ１５、１６を閉じ
る。このとき同時に、１入力１出力型スイッチ１３を開
く。高周波増幅器１２をオフとするためには、増幅器電
圧端１８の電圧を０Ｖとする。そのため、高周波増幅器
１２には電流はほとんど流れない。
【００３１】また、可変利得増幅器の出力インピーダン
スについては、１入力１出力型スイッチ１３が開、すな
わち、インピーダンスはオープンとなり、並列接続され
ている低利得回路１７のインピーダンス（基本設計は特
性インピーダンスである５０Ω）が支配的に見えるた
め、出力リターンロスが劣化することはない。
スについては、１入力１出力型スイッチ１３が開、すな
わち、インピーダンスはオープンとなり、並列接続され
ている低利得回路１７のインピーダンス（基本設計は特
性インピーダンスである５０Ω）が支配的に見えるた
め、出力リターンロスが劣化することはない。
【００３２】図２は、図１における減衰器１４を抵抗減
衰器で構成し、１入力１出力型スイッチ１３、１５、１
６をそれぞれ、ＦＥＴ２０、２１、２２を有する１入力
１出力型ＦＥＴスイッチで構成した場合の回路図を示
す。
衰器で構成し、１入力１出力型スイッチ１３、１５、１
６をそれぞれ、ＦＥＴ２０、２１、２２を有する１入力
１出力型ＦＥＴスイッチで構成した場合の回路図を示
す。
【００３３】減衰器１４は一般に良く用いられるπ型の
抵抗減衰器により構成されている。
抵抗減衰器により構成されている。
【００３４】また、１入力１出力型スイッチ１３は、制
御端子９に印加する制御電圧が高電圧のとき閉、低電圧
のとき開となるように回路が構成されている。逆に、１
入力１出力型スイッチ１５、１６は、制御電圧が高電圧
のとき開、低電圧のとき閉となるように回路が構成され
ている。
御端子９に印加する制御電圧が高電圧のとき閉、低電圧
のとき開となるように回路が構成されている。逆に、１
入力１出力型スイッチ１５、１６は、制御電圧が高電圧
のとき開、低電圧のとき閉となるように回路が構成され
ている。
【００３５】低利得回路１７の利得は、減衰器１４の減
衰量と、１入力１出力型スイッチ１５、１６の挿入損失
で決まる。１入力１出力型スイッチ１５、１６の挿入損
失は、周波数やＦＥＴのゲート長、ゲート幅に依存し、
ゲート幅０．２μｍ、ゲート幅４００μｍのとき周波数
２ＧＨｚにおいて約０．８ｄＢ程度である。
衰量と、１入力１出力型スイッチ１５、１６の挿入損失
で決まる。１入力１出力型スイッチ１５、１６の挿入損
失は、周波数やＦＥＴのゲート長、ゲート幅に依存し、
ゲート幅０．２μｍ、ゲート幅４００μｍのとき周波数
２ＧＨｚにおいて約０．８ｄＢ程度である。
【００３６】本構成を用いて、周波数２ＧＨｚ、電源電
圧３Ｖで可変利得増幅器を作成した場合の測定例を次に
示す。
圧３Ｖで可変利得増幅器を作成した場合の測定例を次に
示す。
【００３７】高利得時は、可変利得増幅器全体の電流が
３ｍＡ、利得が１５ｄＢ、入力リターンロスが−１０ｄ
Ｂ、出力リターンロスが−１０ｄＢであり、低利得時
は、可変利得増幅器全体の電流が０ｍＡ、利得が−１５
ｄＢ、入力リターンロスが−１０ｄＢ、出力リターンロ
スが−１２ｄＢという値が実現できた。なお、低利得時
の利得は、減衰器１４の抵抗の値を目的とする減衰量に
設定することにより調整が可能である。
３ｍＡ、利得が１５ｄＢ、入力リターンロスが−１０ｄ
Ｂ、出力リターンロスが−１０ｄＢであり、低利得時
は、可変利得増幅器全体の電流が０ｍＡ、利得が−１５
ｄＢ、入力リターンロスが−１０ｄＢ、出力リターンロ
スが−１２ｄＢという値が実現できた。なお、低利得時
の利得は、減衰器１４の抵抗の値を目的とする減衰量に
設定することにより調整が可能である。
【００３８】（実施の形態２）次に、本発明の実施の形
態２における可変利得増幅器について説明する。
態２における可変利得増幅器について説明する。
【００３９】図３は、本発明の実施の形態２における可
変利得増幅器の回路図を示すものである。
変利得増幅器の回路図を示すものである。
【００４０】実施の形態２における可変利得増幅器は、
図１に記載した実施の形態１における可変利得増幅器の
１入力１出力型スイッチ１３を、電界効果型トランジス
タ１の出力インピーダンスを整合するための出力整合回
路５に置き換えたものである。
図１に記載した実施の形態１における可変利得増幅器の
１入力１出力型スイッチ１３を、電界効果型トランジス
タ１の出力インピーダンスを整合するための出力整合回
路５に置き換えたものである。
【００４１】次に、実施の形態２における可変利得増幅
器の動作について説明する。
器の動作について説明する。
【００４２】実施の形態２における可変利得増幅器の１
入力１出力型スイッチ１５、１６の動作は、実施の形態
１における可変利得増幅器の動作と同様である。
入力１出力型スイッチ１５、１６の動作は、実施の形態
１における可変利得増幅器の動作と同様である。
【００４３】一方、出力整合回路５は、高利得動作時に
は高周波増幅器１２の利得が最も高く取れる出力インピ
ーダンス（通常は特性インピーダンスである５０Ω）
に、かつ、低利得動作時には、高周波増幅器１２の出力
インピーダンスがオープンとなるように設計されてい
る。その結果、可変利得増幅器の出力インピーダンス
は、実施の形態１に記載したときと同じような挙動を示
すようになるため、高利得時と低利得時で出力リターン
ロスが劣化することはない。
は高周波増幅器１２の利得が最も高く取れる出力インピ
ーダンス（通常は特性インピーダンスである５０Ω）
に、かつ、低利得動作時には、高周波増幅器１２の出力
インピーダンスがオープンとなるように設計されてい
る。その結果、可変利得増幅器の出力インピーダンス
は、実施の形態１に記載したときと同じような挙動を示
すようになるため、高利得時と低利得時で出力リターン
ロスが劣化することはない。
【００４４】図４は、図３における減衰器１４を抵抗減
衰器で構成し、１入力１出力型スイッチ１５、１６を、
それぞれＦＥＴ２１、２２を有する１入力１出力型ＦＥ
Ｔスイッチで構成し、出力整合回路５を直列容量２３ａ
と、他端が接地された並列容量２３ｂとで構成した場合
の回路図を示す。
衰器で構成し、１入力１出力型スイッチ１５、１６を、
それぞれＦＥＴ２１、２２を有する１入力１出力型ＦＥ
Ｔスイッチで構成し、出力整合回路５を直列容量２３ａ
と、他端が接地された並列容量２３ｂとで構成した場合
の回路図を示す。
【００４５】出力整合回路５は、高利得時に高周波増幅
器１２の出力インピーダンスを特性インピーダンス（例
えば５０Ω）に合わせるように直列容量２３ａ、並列容
量２３ｂのキャパシタンスの値を設定する。なお、出力
整合回路５の構成として、インダクタを用いた他の回路
構成も検討する必要がある。
器１２の出力インピーダンスを特性インピーダンス（例
えば５０Ω）に合わせるように直列容量２３ａ、並列容
量２３ｂのキャパシタンスの値を設定する。なお、出力
整合回路５の構成として、インダクタを用いた他の回路
構成も検討する必要がある。
【００４６】本構成を用いて、周波数２ＧＨｚ、電源電
圧３Ｖで可変利得増幅器を作成した測定例を次に示す。
圧３Ｖで可変利得増幅器を作成した測定例を次に示す。
【００４７】高利得時は、可変利得増幅器全体の電流が
３ｍＡ、利得が１５ｄＢ、入力リターンロスが−１０ｄ
Ｂ、出力リターンロスが−１０ｄＢとなり、低利得時
は、可変利得増幅器全体の電流が０ｍＡ、利得が−１５
ｄＢ、入力リターンロスが−１０ｄＢ、出力リターンロ
スが−１１ｄＢという値が実現できた。なお、低利得時
の利得は、実施の形態１と同じように減衰器１４の減衰
量を変えることにより調整することができる。
３ｍＡ、利得が１５ｄＢ、入力リターンロスが−１０ｄ
Ｂ、出力リターンロスが−１０ｄＢとなり、低利得時
は、可変利得増幅器全体の電流が０ｍＡ、利得が−１５
ｄＢ、入力リターンロスが−１０ｄＢ、出力リターンロ
スが−１１ｄＢという値が実現できた。なお、低利得時
の利得は、実施の形態１と同じように減衰器１４の減衰
量を変えることにより調整することができる。
【００４８】（実施の形態３）次に、本発明の実施の形
態３における可変利得増幅器について説明する。
態３における可変利得増幅器について説明する。
【００４９】図５は、本発明の実施の形態３における可
変利得増幅器の回路図を示すものである。
変利得増幅器の回路図を示すものである。
【００５０】図２に示した１入力１出力スイッチ１３，
１５，１６は、これらのスイッチを制御するための制御
端子９から与えられる電位で開閉状態を制御したもので
あるが、実施の形態３における可変利得増幅器では、１
入力１出力スイッチ１３，１５，１６は、電界効果型ト
ランジスタ１のドレイン１ｄに接続されており、チョー
クコイル１１を介して接続された増幅器電圧端１８に与
えられる電位で開閉状態を制御される。つまり、図２に
おける制御端子９と増幅器電圧端１８とが共通となって
いる。
１５，１６は、これらのスイッチを制御するための制御
端子９から与えられる電位で開閉状態を制御したもので
あるが、実施の形態３における可変利得増幅器では、１
入力１出力スイッチ１３，１５，１６は、電界効果型ト
ランジスタ１のドレイン１ｄに接続されており、チョー
クコイル１１を介して接続された増幅器電圧端１８に与
えられる電位で開閉状態を制御される。つまり、図２に
おける制御端子９と増幅器電圧端１８とが共通となって
いる。
【００５１】次に、実施の形態３における可変利得増幅
器の動作について説明する。
器の動作について説明する。
【００５２】制御端子９と増幅器電圧端１８を共通にす
ることによる影響であるが、１入力１出力型スイッチ１
３，１５，１６の全てのバイアス制御用抵抗を数十から
数百キロオームに設定することで、高周波増幅器１２の
電界効果型トランジスタ１に帰還がかかることによる特
性劣化は少なくなる。また、低利得回路１７から見る
と、高周波での特性に影響を及ぼすチョークコイル１１
は、数十から数百キロオームと充分無視できるほど高い
インピーダンスを有する上記バイアス制御用抵抗を介し
て接続されている。従って、チョークコイル１１が上記
低利得回路１７に与える特性劣化はない。
ることによる影響であるが、１入力１出力型スイッチ１
３，１５，１６の全てのバイアス制御用抵抗を数十から
数百キロオームに設定することで、高周波増幅器１２の
電界効果型トランジスタ１に帰還がかかることによる特
性劣化は少なくなる。また、低利得回路１７から見る
と、高周波での特性に影響を及ぼすチョークコイル１１
は、数十から数百キロオームと充分無視できるほど高い
インピーダンスを有する上記バイアス制御用抵抗を介し
て接続されている。従って、チョークコイル１１が上記
低利得回路１７に与える特性劣化はない。
【００５３】このように、制御端子９と増幅器電圧端１
８を共通にすることにより、可変利得増幅器を集積回路
化した場合にピン数を減らすことができるため、パッケ
ージの小型化が可能となる。
８を共通にすることにより、可変利得増幅器を集積回路
化した場合にピン数を減らすことができるため、パッケ
ージの小型化が可能となる。
【００５４】なお、本発明の実施の形態において、低利
得回路１７をオフとするために１入力１出力型スイッチ
１５および１６の双方を開くことについて説明したが、
１入力１出力型スイッチ１５または１６のいずれか一方
を開けば、低利得回路１７をオフとすることができる。
得回路１７をオフとするために１入力１出力型スイッチ
１５および１６の双方を開くことについて説明したが、
１入力１出力型スイッチ１５または１６のいずれか一方
を開けば、低利得回路１７をオフとすることができる。
【００５５】
【発明の効果】以上のように、高周波増幅器と低利得回
路とを並列に配置し、高周波増幅器のオン、オフによる
インピーダンスの変化を補償するスイッチ、または出力
整合回路のようなインピーダンス調整回路を高周波増幅
器と可変利得増幅器の出力端子との間に設けることによ
り、低利得動作時は消費電流を零にまで低減することが
でき、かつ、高利得動作時と低利得動作時で出力リター
ンロスの劣化を防止できる可変利得増幅器を提供するこ
とができる。
路とを並列に配置し、高周波増幅器のオン、オフによる
インピーダンスの変化を補償するスイッチ、または出力
整合回路のようなインピーダンス調整回路を高周波増幅
器と可変利得増幅器の出力端子との間に設けることによ
り、低利得動作時は消費電流を零にまで低減することが
でき、かつ、高利得動作時と低利得動作時で出力リター
ンロスの劣化を防止できる可変利得増幅器を提供するこ
とができる。
【図１】本発明の実施の形態１における可変利得増幅器
の回路図
の回路図
【図２】本発明の実施の形態１における可変利得増幅器
の回路図
の回路図
【図３】本発明の実施の形態２における可変利得増幅器
の回路図
の回路図
【図４】本発明の実施の形態２における可変利得増幅器
の回路図
の回路図
【図５】本発明の実施の形態３における可変利得増幅器
の回路図
の回路図
【図６】従来の可変利得増幅器の回路図
１、２ 電界効果型トランジスタ（ＦＥＴ） １ｇ ゲート １ｄ ドレイン １ｓ ソース ３ 入力整合回路 ４ 入力端子 ５ 出力整合回路 ６ 出力端子 ７、８ 容量 ９ 制御端子 １０ 抵抗 １１ チョークコイル １２ 高周波増幅器 １３ １入力１出力型スイッチ １４ 減衰器 １５、１６ １入力１出力型スイッチ １７ 低利得回路 １８ 増幅器電圧端 ２０、２１、２２ ＦＥＴ ２３ａ 直列容量 ２３ｂ 並列容量
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 CA36 DN02 FA18 HA09 HA25 HA29 HA33 HA38 HA39 KA23 KA29 MA13 MN01 SA13 5J092 AA01 CA36 FA18 HA09 HA25 HA29 HA33 HA38 HA39 KA23 KA29 MA13 SA13 5J100 AA26 BA01 BB02 BB07 BB11 BC02 BC04 CA02 CA05 CA07 CA11 CA12 DA06 EA02 FA02
Claims (9)
- 【請求項１】 増幅器と、一端が前記増幅器の信号入力
側に接続され、他端が前記増幅器の信号出力側に接続さ
れた減衰器と、前記減衰器に直列に接続された第１のス
イッチと、前記増幅器に直列に接続された増幅器用スイ
ッチとを有することを特徴とする可変利得増幅器。 - 【請求項２】 前記減衰器に直列に接続された第２のス
イッチを有し、前記減衰器が前記第１のスイッチと前記
第２のスイッチとに挟まれていることを特徴とする請求
項１記載の可変利得増幅器。 - 【請求項３】 増幅器と、一端が前記増幅器の信号入力
側に接続され、他端が前記増幅器の信号出力側に接続さ
れた減衰器と、前記減衰器に直列に接続された第１のス
イッチと、前記増幅器の信号出力端に接続された出力整
合回路とを有することを特徴とする可変利得増幅器。 - 【請求項４】 前記減衰器に直列に接続された第２のス
イッチを有し、前記減衰器が前記第１のスイッチと前記
第２のスイッチとに挟まれていることを特徴とする請求
項３記載の可変利得増幅器。 - 【請求項５】 前記減衰器が抵抗で形成されることを特
徴とする請求項１ないし請求項４のいずれか一項に記載
の可変利得増幅器。 - 【請求項６】 前記第１のスイッチが電界効果型トラン
ジスタにより構成されていることを特徴とする請求項１
ないし請求項４のいずれか一項に記載の可変利得増幅
器。 - 【請求項７】 前記第２のスイッチが電界効果型トラン
ジスタにより構成されていることを特徴とする請求項２
または請求項４に記載の可変利得増幅器。 - 【請求項８】 前記増幅器用スイッチが電界効果型トラ
ンジスタにより構成されていることを特徴とする請求項
１または請求項２に記載の可変利得増幅器。 - 【請求項９】 前記増幅器と、前記第１のスイッチまた
は前記第２のスイッチまたは前記増幅器用スイッチとが
同一の電源に接続されることにより動作することを特徴
とする請求項１ないし請求項４のいずれか一項に記載の
可変利得増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313182A JP2002124842A (ja) | 2000-10-13 | 2000-10-13 | 可変利得増幅器 |
| US09/973,818 US20030058041A1 (en) | 2000-10-13 | 2001-10-11 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313182A JP2002124842A (ja) | 2000-10-13 | 2000-10-13 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124842A true JP2002124842A (ja) | 2002-04-26 |
Family
ID=18792637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313182A Pending JP2002124842A (ja) | 2000-10-13 | 2000-10-13 | 可変利得増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030058041A1 (ja) |
| JP (1) | JP2002124842A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050074A (ja) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| JP2007081535A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Corp | 可変利得増幅器 |
| JP2007116750A (ja) * | 2002-05-31 | 2007-05-10 | Toshiba Corp | 可変インダクタを含む増幅器及びこの増幅器を備えた無線端末 |
| JP2008147869A (ja) * | 2006-12-07 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体増幅回路 |
| JP2009239832A (ja) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| JP2010213141A (ja) * | 2009-03-12 | 2010-09-24 | Hitachi Metals Ltd | 利得可変増幅器およびそれを用いた通信機器 |
| JP6067198B1 (ja) * | 2016-04-25 | 2017-01-25 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004022490D1 (de) * | 2003-07-22 | 2009-09-24 | Panasonic Corp | Hochfrequenzverstärker mit variabler Verstärkung, Regelvorrichtung, Hochfrequenzumsetzer mit variabler Verstärkung und Kommunikationsvorrichtung |
| US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
| US8432940B2 (en) * | 2007-04-11 | 2013-04-30 | Imec | Communication system over a power line distribution network |
| GB2503890A (en) * | 2012-07-10 | 2014-01-15 | Nujira Ltd | Switched mode power supply having interference suppression capacitors |
| US10439576B2 (en) | 2016-11-10 | 2019-10-08 | Skyworks Solutions, Inc. | High-linearity variable gain amplifier with bypass path |
| US10554188B2 (en) | 2016-11-11 | 2020-02-04 | Skyworks Solutions, Inc. | Transient output suppression in an amplifier |
| US10256921B2 (en) * | 2016-11-11 | 2019-04-09 | Skyworks Solutions, Inc. | Reducing impedance discontinuities on a shared medium |
| US10396737B2 (en) * | 2016-11-11 | 2019-08-27 | Skyworks Solutions, Inc. | Wide dynamic range amplifier system |
| US11482977B2 (en) * | 2020-06-28 | 2022-10-25 | Smarter Microelectronics (Guang Zhou) Co., Ltd. | Amplifier circuit structure and method for controlling circuit |
| TWI778728B (zh) * | 2021-07-29 | 2022-09-21 | 立積電子股份有限公司 | 可調整增益之放大電路 |
| CN117220639B (zh) * | 2023-11-07 | 2024-03-12 | 成都明夷电子科技股份有限公司 | 适用于无线接收机中输入宽带匹配电路架构及电子芯片 |
-
2000
- 2000-10-13 JP JP2000313182A patent/JP2002124842A/ja active Pending
-
2001
- 2001-10-11 US US09/973,818 patent/US20030058041A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116750A (ja) * | 2002-05-31 | 2007-05-10 | Toshiba Corp | 可変インダクタを含む増幅器及びこの増幅器を備えた無線端末 |
| JP4686487B2 (ja) * | 2002-05-31 | 2011-05-25 | 株式会社東芝 | 可変インダクタを含む増幅器及びこの増幅器を備えた無線端末 |
| JP2006050074A (ja) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| JP2007081535A (ja) * | 2005-09-12 | 2007-03-29 | Toshiba Corp | 可変利得増幅器 |
| JP2008147869A (ja) * | 2006-12-07 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体増幅回路 |
| JP2009239832A (ja) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| JP2010213141A (ja) * | 2009-03-12 | 2010-09-24 | Hitachi Metals Ltd | 利得可変増幅器およびそれを用いた通信機器 |
| JP6067198B1 (ja) * | 2016-04-25 | 2017-01-25 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
| WO2017187474A1 (ja) * | 2016-04-25 | 2017-11-02 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
| US10141889B2 (en) | 2016-04-25 | 2018-11-27 | Mitsubishi Electric Corporation | Semiconductor integrated circuit, sensor reader, and sensor readout method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030058041A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002124842A (ja) | 可変利得増幅器 | |
| JP4121844B2 (ja) | 利得可変型増幅器 | |
| US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JP3798198B2 (ja) | 高周波電力増幅モジュールおよび無線通信装置 | |
| JP3425235B2 (ja) | 可変減衰器 | |
| KR100680302B1 (ko) | 선형성 및 주파수대역이 향상된 멀티플 게이티드트랜지스터를 이용한 증폭회로. | |
| JP2000357926A (ja) | 前置補償型線形化器および線形化増幅器 | |
| JPH11145777A (ja) | ステップアテネータ | |
| US20070216485A1 (en) | Linear variable gain traveling wave amplifier | |
| EP1847015A1 (en) | Electrical circuit | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| JP2000036564A (ja) | 可変抵抗器及び可変利得回路 | |
| US6400222B1 (en) | Linearizer | |
| JP4410990B2 (ja) | 減衰器 | |
| JPH0758563A (ja) | ステップ減衰器 | |
| KR100783495B1 (ko) | 프로그래머블 이득 제어 증폭기 | |
| KR960013041B1 (ko) | 저 소비전력형 광대역 증폭회로 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| EP4318944A1 (en) | Biasing of travelling wave amplifiers | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JPH0572132B2 (ja) |