JPH0758563A - ステップ減衰器 - Google Patents
ステップ減衰器Info
- Publication number
- JPH0758563A JPH0758563A JP20388993A JP20388993A JPH0758563A JP H0758563 A JPH0758563 A JP H0758563A JP 20388993 A JP20388993 A JP 20388993A JP 20388993 A JP20388993 A JP 20388993A JP H0758563 A JPH0758563 A JP H0758563A
- Authority
- JP
- Japan
- Prior art keywords
- fixed attenuation
- attenuation amount
- voltage
- switch
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】
【構成】電力を電圧に変換し、かつ分圧して固定減衰量
に対応する複数の電圧レベルを発生するための直列接続
された抵抗列４−１〜４−ｎと、抵抗列で発生された各
電圧レベルから一つのレベルを選択するＦＥＴによる切
替スイッチ群５−１〜５−ｎと、選択された電圧出力を
増幅し、かつ電力に変換する増幅部６とからなる。 【効果】スイッチのオン抵抗を低抵抗化しなくて済み、
スイッチを構成するＦＥＴを比較的小さなゲート幅で構
成できるので、チップ面積の小形化，低コスト化，歩留
まりの向上が可能となる。
に対応する複数の電圧レベルを発生するための直列接続
された抵抗列４−１〜４−ｎと、抵抗列で発生された各
電圧レベルから一つのレベルを選択するＦＥＴによる切
替スイッチ群５−１〜５−ｎと、選択された電圧出力を
増幅し、かつ電力に変換する増幅部６とからなる。 【効果】スイッチのオン抵抗を低抵抗化しなくて済み、
スイッチを構成するＦＥＴを比較的小さなゲート幅で構
成できるので、チップ面積の小形化，低コスト化，歩留
まりの向上が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は高周波信号レベルを希望
の値に設定するための回路、特に外部から与えられる制
御電圧によりスイッチを開閉し、高周波信号の減衰量を
ステップ状に変化させるステップ減衰器に関する。
の値に設定するための回路、特に外部から与えられる制
御電圧によりスイッチを開閉し、高周波信号の減衰量を
ステップ状に変化させるステップ減衰器に関する。
【０００２】
【従来の技術】従来、高周波信号をステップ状に減衰さ
せるには、予め必要な減衰量を持った複数個の固定減衰
器を用意し、信号が希望の減衰量を持った減衰器を通る
ようにスイッチなどにより信号の通路を切り替える方法
がとられていた。その一つの例に、１９８９年のＩＥＥ
Ｅ ＭＴＴシンポジウムで発表された「モノリシックＤ
Ｃ−１.６ＧＨｚ ディジタルアッテネータ」がある。
せるには、予め必要な減衰量を持った複数個の固定減衰
器を用意し、信号が希望の減衰量を持った減衰器を通る
ようにスイッチなどにより信号の通路を切り替える方法
がとられていた。その一つの例に、１９８９年のＩＥＥ
Ｅ ＭＴＴシンポジウムで発表された「モノリシックＤ
Ｃ−１.６ＧＨｚ ディジタルアッテネータ」がある。
【０００３】図４は上記従来技術の概念図である。スイ
ッチ用ＦＥＴ１０１〜１０２，抵抗１０３〜１０７から
なるブリッジＴ型減衰器と、制御信号３の反転，非反転
信号を発生する回路１０８から構成される。制御信号３
は回路１０８を通ってＦＥＴ１０１と１０２のゲートに
入力され、一方がオン，他方がオフとなる。ＦＥＴ１０
１がオン（ＦＥＴ１０２がオフ）の場合、ブリッジ部は
抵抗値Ｒx の抵抗１０３にオン抵抗ｒon１を持つＦＥＴ
１０１が並列に接続された形となって抵抗値はＲx′と
なり、Ｔ型の接地側に入る抵抗は抵抗値Ｒyの抵抗１０
６のみとなる。一方、ＦＥＴ１０２がオン（ＦＥＴ１０
１がオフ）の場合、ブリッジ部は抵抗値Ｒx の抵抗１０
３のみとなり、Ｔ型の接地側は抵抗１０６に抵抗１０７
とオン抵抗ｒon２を持つＦＥＴ１０２が並列に接続され
た形となって抵抗値はＲy′ となる。抵抗１０４と１０
５は入出力インピーダンスと同じＲo である。
ッチ用ＦＥＴ１０１〜１０２，抵抗１０３〜１０７から
なるブリッジＴ型減衰器と、制御信号３の反転，非反転
信号を発生する回路１０８から構成される。制御信号３
は回路１０８を通ってＦＥＴ１０１と１０２のゲートに
入力され、一方がオン，他方がオフとなる。ＦＥＴ１０
１がオン（ＦＥＴ１０２がオフ）の場合、ブリッジ部は
抵抗値Ｒx の抵抗１０３にオン抵抗ｒon１を持つＦＥＴ
１０１が並列に接続された形となって抵抗値はＲx′と
なり、Ｔ型の接地側に入る抵抗は抵抗値Ｒyの抵抗１０
６のみとなる。一方、ＦＥＴ１０２がオン（ＦＥＴ１０
１がオフ）の場合、ブリッジ部は抵抗値Ｒx の抵抗１０
３のみとなり、Ｔ型の接地側は抵抗１０６に抵抗１０７
とオン抵抗ｒon２を持つＦＥＴ１０２が並列に接続され
た形となって抵抗値はＲy′ となる。抵抗１０４と１０
５は入出力インピーダンスと同じＲo である。
【０００４】このようにＦＥＴによるスイッチを切り替
えることで、ブリッジＴ型減衰器を構成する抵抗値の組
合せを(Ｒx′，Ｒy，Ｒo）から(Ｒx，Ｒy′，Ｒo）へ変
えることができ、減衰量をステップ状に切り替えられ
る。例えば、入出力インピーダンス５０Ωで、入力端子
１と出力端子２の間の減衰量を−０.３ｄＢ とするに
は、Ｒx′とＲy となるように選び、Ｒx′＝１.７６
Ω，Ｒy＝１４２３Ωとすればよい。さらに、減衰量を
−０.８ｄＢとするには、Ｒx とＲy′となるように選
び、Ｒx＝４.８２Ω，Ｒy′＝５１８Ωとすればよい。
えることで、ブリッジＴ型減衰器を構成する抵抗値の組
合せを(Ｒx′，Ｒy，Ｒo）から(Ｒx，Ｒy′，Ｒo）へ変
えることができ、減衰量をステップ状に切り替えられ
る。例えば、入出力インピーダンス５０Ωで、入力端子
１と出力端子２の間の減衰量を−０.３ｄＢ とするに
は、Ｒx′とＲy となるように選び、Ｒx′＝１.７６
Ω，Ｒy＝１４２３Ωとすればよい。さらに、減衰量を
−０.８ｄＢとするには、Ｒx とＲy′となるように選
び、Ｒx＝４.８２Ω，Ｒy′＝５１８Ωとすればよい。
【０００５】
【発明が解決しようとする課題】上記の従来例では、Ｆ
ＥＴ１０１をオン状態にすることによってブリッジ部の
抵抗をＲxからＲx′に変化させているが、４.８２Ωを
１.７６ΩにするにはFETのオン抵抗を２.７７Ω としな
ければならない。一般に、ＦＥＴでこのような低いオン
抵抗を実現するには数mmオーダのゲート幅が必要であ
る。このように大きなゲート幅のＦＥＴを用いると、素
子の占有面積が大きくなると同時に寄生容量も大きくな
り、それにつれて周波数特性も劣化する。占有面積の増
大は、ＩＣ化の際に高コスト化と歩留まり劣化の原因に
もなる。
ＥＴ１０１をオン状態にすることによってブリッジ部の
抵抗をＲxからＲx′に変化させているが、４.８２Ωを
１.７６ΩにするにはFETのオン抵抗を２.７７Ω としな
ければならない。一般に、ＦＥＴでこのような低いオン
抵抗を実現するには数mmオーダのゲート幅が必要であ
る。このように大きなゲート幅のＦＥＴを用いると、素
子の占有面積が大きくなると同時に寄生容量も大きくな
り、それにつれて周波数特性も劣化する。占有面積の増
大は、ＩＣ化の際に高コスト化と歩留まり劣化の原因に
もなる。
【０００６】本発明の目的は、ゲート幅の大きなＦＥＴ
を用いないで構成でき、チップ面積の低減に有効なステ
ップ減衰器を実現することにある。
を用いないで構成でき、チップ面積の低減に有効なステ
ップ減衰器を実現することにある。
【０００７】
【課題を解決するための手段】本発明の上記目的は、複
数の抵抗が直列接続された抵抗列で構成され、前記抵抗
列の一端が入力端子に、他端が接地端子に接続された、
電力を電圧に変換し、かつ、分圧して固定減衰量に対応
する複数の電圧レベルを発生する固定減衰量発生部と、
複数のスイッチの一端を共通に接続し、各スイッチの他
端をそれぞれ前記抵抗列の各抵抗の接続点に接続して、
制御信号により一つのスイッチのみ導通させ、固定減衰
量発生部で発生された各電圧レベルから一つのレベルを
選択する固定減衰量選択部と、固定減衰量選択部の電圧
出力を増幅し、かつ電力に変換する増幅部とから構成さ
れることを特徴とするステップ減衰器によって実現され
る。
数の抵抗が直列接続された抵抗列で構成され、前記抵抗
列の一端が入力端子に、他端が接地端子に接続された、
電力を電圧に変換し、かつ、分圧して固定減衰量に対応
する複数の電圧レベルを発生する固定減衰量発生部と、
複数のスイッチの一端を共通に接続し、各スイッチの他
端をそれぞれ前記抵抗列の各抵抗の接続点に接続して、
制御信号により一つのスイッチのみ導通させ、固定減衰
量発生部で発生された各電圧レベルから一つのレベルを
選択する固定減衰量選択部と、固定減衰量選択部の電圧
出力を増幅し、かつ電力に変換する増幅部とから構成さ
れることを特徴とするステップ減衰器によって実現され
る。
【０００８】
【作用】本発明の場合、入力を電力から電圧に変換しな
がら分圧することで得られた複数の電圧レベルを複数の
スイッチによって切り替え、高入力インピーダンスの電
圧増幅器に入力する構成をとっている。スイッチを通過
した信号は高入力インピーダンスで受けるため、スイッ
チのオン抵抗を低抵抗化しなくて済む。そのため、スイ
ッチを構成するＦＥＴは比較的小さなゲート幅で実現で
きる。また、増幅部を構成するＦＥＴは本来小さなゲー
ト幅で実現できるので、チップ面積の増大要因にはなら
ない。このように、チップ面積を支配するゲート幅の大
きなＦＥＴを用いないので、チップ面積の小形化，低コ
スト化，歩留まりの向上が可能となる。
がら分圧することで得られた複数の電圧レベルを複数の
スイッチによって切り替え、高入力インピーダンスの電
圧増幅器に入力する構成をとっている。スイッチを通過
した信号は高入力インピーダンスで受けるため、スイッ
チのオン抵抗を低抵抗化しなくて済む。そのため、スイ
ッチを構成するＦＥＴは比較的小さなゲート幅で実現で
きる。また、増幅部を構成するＦＥＴは本来小さなゲー
ト幅で実現できるので、チップ面積の増大要因にはなら
ない。このように、チップ面積を支配するゲート幅の大
きなＦＥＴを用いないので、チップ面積の小形化，低コ
スト化，歩留まりの向上が可能となる。
【０００９】
【実施例】図１は本発明によるステップ減衰器の実施例
を示す回路図である。これはｎステップのステップ減衰
器の実施例である。まず、基本構成から説明する。抵抗
４−１〜４−ｎを直列接続することによって構成され、
その一端が入力端子１に、もう一端が接地端子に接続さ
れた固定減衰量発生部４と、入力端子１と固定減衰量発
生部４の各抵抗の接続点にそれぞれ一端が接続され、他
端は共通に接続されたｎ個のＦＥＴスイッチ５−１〜５
−ｎからなる固定減衰量選択部５と、ＦＥＴスイッチが
共通接続された固定減衰量選択部５の出力に接続され、
その電圧出力を増幅する増幅部６と、固定減衰量選択部
５のｎ個のＦＥＴスイッチの制御端子に接続され、ＦＥ
Ｔスイッチのうち一つだけが導通するような制御信号を
供給する制御信号発生部３とから構成さる。
を示す回路図である。これはｎステップのステップ減衰
器の実施例である。まず、基本構成から説明する。抵抗
４−１〜４−ｎを直列接続することによって構成され、
その一端が入力端子１に、もう一端が接地端子に接続さ
れた固定減衰量発生部４と、入力端子１と固定減衰量発
生部４の各抵抗の接続点にそれぞれ一端が接続され、他
端は共通に接続されたｎ個のＦＥＴスイッチ５−１〜５
−ｎからなる固定減衰量選択部５と、ＦＥＴスイッチが
共通接続された固定減衰量選択部５の出力に接続され、
その電圧出力を増幅する増幅部６と、固定減衰量選択部
５のｎ個のＦＥＴスイッチの制御端子に接続され、ＦＥ
Ｔスイッチのうち一つだけが導通するような制御信号を
供給する制御信号発生部３とから構成さる。
【００１０】次に、動作について説明する。固定減衰量
発生部４を構成する抵抗４−１〜４−ｎの抵抗値Ｒ1〜
Ｒnに対して、その総和ΣＲi(ｉ＝１〜ｎ）が入力の信
号源インピーダンスＺo に一致するように抵抗値を選
ぶ。
発生部４を構成する抵抗４−１〜４−ｎの抵抗値Ｒ1〜
Ｒnに対して、その総和ΣＲi(ｉ＝１〜ｎ）が入力の信
号源インピーダンスＺo に一致するように抵抗値を選
ぶ。
【００１１】
【数１】 ΣＲi(ｉ＝１〜ｎ)＝Ｚo (１) このとき、固定減衰量選択部５以降のインピーダンスは
固定減衰量発生部４のインピーダンスに対して十分大き
く(一桁以上)設定する。入力電力Ｐinは抵抗４−１〜４
−ｎによって入力電力Ｖinに変換され、このときの関係
は次式のようになる。
固定減衰量発生部４のインピーダンスに対して十分大き
く(一桁以上)設定する。入力電力Ｐinは抵抗４−１〜４
−ｎによって入力電力Ｖinに変換され、このときの関係
は次式のようになる。
【００１２】
【数２】 Ｖin＝Ｐin×ΣＲi＝Ｐin×Ｚo (２) 抵抗４−１〜４−ｎの抵抗値Ｒ1〜Ｒnは以下のように設
定する。入力端子１では減衰なしとして、固定減衰量の
ステップ量をＧ(ｄＢ)とすると、抵抗Ｒ1，Ｒ2，…での
減衰量Ｇ1，Ｇ2，…は電力換算で次のようになる。
定する。入力端子１では減衰なしとして、固定減衰量の
ステップ量をＧ(ｄＢ)とすると、抵抗Ｒ1，Ｒ2，…での
減衰量Ｇ1，Ｇ2，…は電力換算で次のようになる。
【００１３】
【数３】 Ｇ1＝Ｇ＝２０log〔ΣＲi(ｉ＝２〜ｎ)／ΣＲi(ｉ＝１〜ｎ)〕 (３−１) Ｇ2＝２Ｇ＝２０log〔ΣＲi(ｉ＝３〜ｎ)／ΣＲi(ｉ＝１〜ｎ)〕 (３−２) ・ ・ ・ ・ ・ ・ ・ ・ ・ Ｇn＝ｎＧ＝２０log〔ΣＲi(ｉ＝ｎ〜ｎ)／ΣＲi(ｉ＝１〜ｎ)〕 (３−ｎ) 数１，および数３の式（３−１)〜(３−ｎ）を満足する
ように、Ｒi(ｉ＝１〜ｎ）を設定する。例えば、信号源
インピーダンスＺo を５０Ω，ステップ量Ｇを４（ｄ
Ｂ），ステップ数を３（０ｄＢ，−４ｄＢ，−８ｄＢ)
とすると、Ｒ1＝１８.５(Ω)，Ｒ2＝１１.６(Ω)，Ｒ3
＝１９.９(Ω）となる。固定減衰量選択部５のｎ個のＦ
ＥＴスイッチ５−１〜５−ｎは、制御信号発生部３から
の制御信号によって一つのスイッチだけが導通（オン）
となり、他のスイッチは全て非導通（オフ）となるよう
に制御され、減衰量Ｇ1，Ｇ2，…Ｇn のうちの一減衰量
が選択される。選択された一減衰量は入力の信号源イン
ピーダンスに比べて十分大きな（一桁以上）入力インピ
ーダンスを有する増幅部６で所望な出力電力レベル２と
なるように増幅される。
ように、Ｒi(ｉ＝１〜ｎ）を設定する。例えば、信号源
インピーダンスＺo を５０Ω，ステップ量Ｇを４（ｄ
Ｂ），ステップ数を３（０ｄＢ，−４ｄＢ，−８ｄＢ)
とすると、Ｒ1＝１８.５(Ω)，Ｒ2＝１１.６(Ω)，Ｒ3
＝１９.９(Ω）となる。固定減衰量選択部５のｎ個のＦ
ＥＴスイッチ５−１〜５−ｎは、制御信号発生部３から
の制御信号によって一つのスイッチだけが導通（オン）
となり、他のスイッチは全て非導通（オフ）となるよう
に制御され、減衰量Ｇ1，Ｇ2，…Ｇn のうちの一減衰量
が選択される。選択された一減衰量は入力の信号源イン
ピーダンスに比べて十分大きな（一桁以上）入力インピ
ーダンスを有する増幅部６で所望な出力電力レベル２と
なるように増幅される。
【００１４】図２は増幅部６の回路構成例を示す。直流
阻止の容量３０，能動素子３２，能動素子３２の動作電
流Ｉを決める直流バイアス２１を印加するために必要な
抵抗（またはインダクタ）３１，増幅用の抵抗３３，３
４から構成される。入力端子２０に入力される選択され
た一減衰量は抵抗３３と３４の比（Ｒa／Ｒb）でほぼ決
まる増幅度で増幅され、出力インピーダンスはほぼＲb
となる。逆に、次段入力インピーダンスに合わせるよう
にＲb を設定することができる。
阻止の容量３０，能動素子３２，能動素子３２の動作電
流Ｉを決める直流バイアス２１を印加するために必要な
抵抗（またはインダクタ）３１，増幅用の抵抗３３，３
４から構成される。入力端子２０に入力される選択され
た一減衰量は抵抗３３と３４の比（Ｒa／Ｒb）でほぼ決
まる増幅度で増幅され、出力インピーダンスはほぼＲb
となる。逆に、次段入力インピーダンスに合わせるよう
にＲb を設定することができる。
【００１５】固定減衰量選択部５で選択された一減衰量
は信号源インピーダンスに比べて十分大きな（一桁以
上）入力インピーダンスを有する増幅部６で受けること
になるので、その間に入るｎ個のＦＥＴスイッチ５−１
〜５−ｎのオン抵抗は従来例のように低抵抗化する必要
がない。そのため、スイッチを構成するＦＥＴは比較的
小さなゲート幅で実現できる。また、増幅部を構成する
ＦＥＴは本来小さなゲート幅で実現できるので、チップ
面積の増大要因にはならない。このように、チップ面積
を支配するゲート幅の大きなＦＥＴを用いないので、チ
ップ面積の小形化，低コスト化，歩留まりの向上が可能
となる。
は信号源インピーダンスに比べて十分大きな（一桁以
上）入力インピーダンスを有する増幅部６で受けること
になるので、その間に入るｎ個のＦＥＴスイッチ５−１
〜５−ｎのオン抵抗は従来例のように低抵抗化する必要
がない。そのため、スイッチを構成するＦＥＴは比較的
小さなゲート幅で実現できる。また、増幅部を構成する
ＦＥＴは本来小さなゲート幅で実現できるので、チップ
面積の増大要因にはならない。このように、チップ面積
を支配するゲート幅の大きなＦＥＴを用いないので、チ
ップ面積の小形化，低コスト化，歩留まりの向上が可能
となる。
【００１６】具体的に、１ステップ２レベルの規模の例
で、従来例と本発明を比較する。従来例は既に図４に示
した。本発明を１ステップ２レベルとした例を図３に示
す。スイッチ５−１と５−２は比較的小さなゲート幅の
ＦＥＴで構成でき、増幅部６を含めても、数mmオーダの
ゲート幅を必要とする従来例に比べると、はるかに小さ
いゲート幅で実現でき、その他の素子数を加味しても、
チップ面積の小形化，低コスト化，歩留まりの向上とい
う点で本発明の効果は大きい。
で、従来例と本発明を比較する。従来例は既に図４に示
した。本発明を１ステップ２レベルとした例を図３に示
す。スイッチ５−１と５−２は比較的小さなゲート幅の
ＦＥＴで構成でき、増幅部６を含めても、数mmオーダの
ゲート幅を必要とする従来例に比べると、はるかに小さ
いゲート幅で実現でき、その他の素子数を加味しても、
チップ面積の小形化，低コスト化，歩留まりの向上とい
う点で本発明の効果は大きい。
【００１７】
【発明の効果】本発明によれば、入力を電力から電圧に
変換しながら分圧することで得られた複数の電圧レベル
を複数のスイッチによって切り替え、高入力インピーダ
ンスの電圧増幅器に入力する構成をとり、スイッチを通
過した信号を高入力インピーダンスで受けるようにした
ため、スイッチのオン抵抗を低抵抗化しなくて済む。そ
のため、スイッチを構成するＦＥＴは比較的小さなゲー
ト幅で実現できる。また、増幅部を構成するＦＥＴは本
来小さなゲート幅で実現できるので、チップ面積の増大
要因にはならない。このように、チップ面積を支配する
ゲート幅の大きなＦＥＴを用いないので、チップ面積の
小形化，低コスト化，歩留まりの向上が可能となる。ま
た、入力を受ける抵抗列を信号源インピーダンスに合わ
せて設定できることと、増幅部の負荷抵抗で出力抵抗を
設定できるために次段入力インピーダンスと容易に合わ
せられることから、入出力のインピーダンス整合が容易
に行えるという効果がある。
変換しながら分圧することで得られた複数の電圧レベル
を複数のスイッチによって切り替え、高入力インピーダ
ンスの電圧増幅器に入力する構成をとり、スイッチを通
過した信号を高入力インピーダンスで受けるようにした
ため、スイッチのオン抵抗を低抵抗化しなくて済む。そ
のため、スイッチを構成するＦＥＴは比較的小さなゲー
ト幅で実現できる。また、増幅部を構成するＦＥＴは本
来小さなゲート幅で実現できるので、チップ面積の増大
要因にはならない。このように、チップ面積を支配する
ゲート幅の大きなＦＥＴを用いないので、チップ面積の
小形化，低コスト化，歩留まりの向上が可能となる。ま
た、入力を受ける抵抗列を信号源インピーダンスに合わ
せて設定できることと、増幅部の負荷抵抗で出力抵抗を
設定できるために次段入力インピーダンスと容易に合わ
せられることから、入出力のインピーダンス整合が容易
に行えるという効果がある。
【図１】本発明の実施例によるステップ減衰器の回路
図。
図。
【図２】本発明の実施例の中の増幅部の回路図。
【図３】本発明の実施例によるステップ減衰器の回路
図。
図。
【図４】従来のステップ減衰器の回路図。
１…入力端子、２…出力端子、３…制御信号または制御
信号発生部、４…固定減衰量発生部、４−１〜４−ｎ…
抵抗、５…固定減衰量選択部、５−１〜５−ｎ…ＦＥＴ
スイッチ、６…増幅部。
信号発生部、４…固定減衰量発生部、４−１〜４−ｎ…
抵抗、５…固定減衰量選択部、５−１〜５−ｎ…ＦＥＴ
スイッチ、６…増幅部。
Claims (2)
- 【請求項１】外部制御信号により固定減衰量を切り替え
ることでステップ状に電力を減衰させるステップ減衰器
において、電力を電圧に変換し、かつ分圧して固定減衰
量に対応する複数の電圧レベルを発生する固定減衰量発
生部と、前記固定減衰量発生部で発生された前記各電圧
レベルから一つのレベルを選択する固定減衰量選択部
と、前記固定減衰量選択部の電圧出力を増幅し、電力に
変換する増幅部から構成されることを特徴とするステッ
プ減衰器。 - 【請求項２】外部制御信号により固定減衰量を切り替え
ることでステップ状に電力を減衰させるステップ減衰器
において、 複数の抵抗が直列接続された抵抗列で構成され、前記抵
抗列の一端が入力端子に、他端が接地端子に接続され、
前記抵抗列の抵抗値の総和が入力の信号源インピーダン
スと一致するように設定される固定減衰量発生部と、複
数のスイッチの一端を共通に接続し、各スイッチの他端
をそれぞれ前記抵抗列の各抵抗の接続点に接続して、外
部制御信号により一つのスイッチのみ導通させる固定減
衰量選択部と、出力抵抗により出力インピーダンスを任
意に設定できる電圧増幅回路とを含むことを特徴とする
ステップ減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20388993A JPH0758563A (ja) | 1993-08-18 | 1993-08-18 | ステップ減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20388993A JPH0758563A (ja) | 1993-08-18 | 1993-08-18 | ステップ減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758563A true JPH0758563A (ja) | 1995-03-03 |
Family
ID=16481402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20388993A Pending JPH0758563A (ja) | 1993-08-18 | 1993-08-18 | ステップ減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758563A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284972A (ja) * | 2000-03-29 | 2001-10-12 | Sanyo Electric Co Ltd | 高周波信号増幅装置、携帯電話機 |
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| JP2007243830A (ja) * | 2006-03-10 | 2007-09-20 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| US7599629B2 (en) * | 2003-06-06 | 2009-10-06 | Scientific-Atlanta, Inc. | Optical receiver having an open loop automatic gain control circuit |
| US7915946B2 (en) | 2006-05-23 | 2011-03-29 | Nec Corporation | Switch circuit for high frequency signals wherein distortion of the signals are suppressed |
| GB2486694A (en) * | 2010-12-22 | 2012-06-27 | Gigle Networks Iberia Sl | High dynamic range swiched amplification circuit with low noise capacitive attenuator |
| CN109714020A (zh) * | 2019-02-22 | 2019-05-03 | 南京国博电子有限公司 | 用于控制数控衰减器信号过冲的电路 |
-
1993
- 1993-08-18 JP JP20388993A patent/JPH0758563A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284972A (ja) * | 2000-03-29 | 2001-10-12 | Sanyo Electric Co Ltd | 高周波信号増幅装置、携帯電話機 |
| US7599629B2 (en) * | 2003-06-06 | 2009-10-06 | Scientific-Atlanta, Inc. | Optical receiver having an open loop automatic gain control circuit |
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| JP2007243830A (ja) * | 2006-03-10 | 2007-09-20 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| US7915946B2 (en) | 2006-05-23 | 2011-03-29 | Nec Corporation | Switch circuit for high frequency signals wherein distortion of the signals are suppressed |
| GB2486694A (en) * | 2010-12-22 | 2012-06-27 | Gigle Networks Iberia Sl | High dynamic range swiched amplification circuit with low noise capacitive attenuator |
| GB2486694B (en) * | 2010-12-22 | 2015-09-23 | Gigle Networks Iberia S L | Amplification circuit with large dynamic range |
| CN109714020A (zh) * | 2019-02-22 | 2019-05-03 | 南京国博电子有限公司 | 用于控制数控衰减器信号过冲的电路 |
| CN109714020B (zh) * | 2019-02-22 | 2024-04-05 | 南京国博电子股份有限公司 | 用于控制数控衰减器信号过冲的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448207A (en) | Attenuator circuit apparatus | |
| US8203388B2 (en) | Low noise amplifier | |
| US6737933B2 (en) | Circuit topology for attenuator and switch circuits | |
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| WO2001013513A1 (en) | Programmable low noise cmos differential voltage controlled logarithmic attenuator and method | |
| US6958652B2 (en) | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter | |
| JPH0730343A (ja) | 分布型増幅器及び双方向増幅器 | |
| JPH07321587A (ja) | 減衰装置 | |
| US6147558A (en) | Attenuating volume control | |
| EP1427103A2 (en) | CMOS differential voltage controlled logarithmic attenuator and method | |
| US7420405B2 (en) | Electronic isolator | |
| JPH11145777A (ja) | ステップアテネータ | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| JPH0758563A (ja) | ステップ減衰器 | |
| US6400933B1 (en) | Amplifier | |
| US6326842B1 (en) | Variable gain amplifying apparatus which can change a gain during an operation | |
| US6400222B1 (en) | Linearizer | |
| JPH1155059A (ja) | 可変減衰器 | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JPH07249954A (ja) | ステップ減衰器 | |
| US7123091B2 (en) | Darlington differential amplifier | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| JPH0779132A (ja) | 可変減衰器 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JP4669602B2 (ja) | 縦続接続型増幅器 |