JP4669602B2 - 縦続接続型増幅器 - Google Patents
縦続接続型増幅器 Download PDFInfo
- Publication number
- JP4669602B2 JP4669602B2 JP2000277724A JP2000277724A JP4669602B2 JP 4669602 B2 JP4669602 B2 JP 4669602B2 JP 2000277724 A JP2000277724 A JP 2000277724A JP 2000277724 A JP2000277724 A JP 2000277724A JP 4669602 B2 JP4669602 B2 JP 4669602B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- input
- stage
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、直流入力オフセット電圧又は電流が低く、高周波高出力特性に優れた縦続接続型増幅器に関する。
【0002】
【従来の技術】
従来、多種多様な回路構成の増幅器が知られている。例えば、オペアンプの後に利得が1の電圧バッファ回路を付加して出力電流を増加させることが知られている。その一例は、図15に示すような回路構成を有するものである(Burr Brown社、データーブック、1996/97、日本語版、1−540、図3から引用した)。この回路構成では、後段の電圧バッファ回路(緩衝増幅回路)の利得が1であるので、初段のアンプは、後段と同じだけの電圧スイングが必要であり、スルーレートを大きくしにくいので、高周波では歪みが大きくなる傾向がある。また、後段の電圧バッファ回路の利得を1より大きくすると、安定性が悪くなる欠点があった。
【0003】
あるいは、図16に示すような、必要な性能を得るためにいくつかのアンプを縦続接続(カスケード接続)する構成もよく知られている。この図16の構成は、後段からの帰還を掛けることができないので、後段のアンプによる歪みやドリフトを改善することができない。
【0004】
そのほか、小型で高直線性増幅器としては、特許第3037584号公報に記載されている自己調整形フィードフォワード増幅器がある。このタイプの増幅器は、すべての相互変調歪と雑音を自己調整によって補償する共通増幅器である。このフィードフォワード増幅器は、歪検出回路と歪除去回路とから構成され、補償対象増幅器である主増幅器を含む歪検出回路で入力信号以外の歪成分を検出し、検出された歪成分(誤差成分)を補助増幅器(誤差増幅器)を含む歪除去回路に入力して増幅した後、この増幅された歪成分を主増幅器で増幅した多周波増幅信号と逆相合成して歪を相殺するように構成されている。このような回路は、電力分配器、可変減衰器、可変位相器、主増幅器、電力合成器、可変減衰器、可変位相器、補助増幅器、制御回路など数多くの構成要素からなるので、構造が複雑であり、高性能を要求される部品が多い。
【0005】
【発明が解決しようとする課題】
本発明は、これらの従来技術の有する課題に鑑み、単純な回路構成を持ちながら、高周波高出力特性に優れた、低歪みかつ広帯域の増幅器を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、縦続接続されているN+1個の増幅回路(ここで、Nは1以上の整数である)と、前記縦続接続されている増幅回路の最終段増幅回路の出力から入力段増幅回路の入力への直列接続されたN+1個の抵抗を含んでなる帰還回路と、前記抵抗同士の接続点と前記増幅回路同士のN個の接続点の各々を結ぶN個の容量性素子とを含んでなる縦続接続型増幅器を提供する。このような構成により安定した負帰還を多段増幅器にかけることができ、複合増幅器につきものの周波数特性や位相の継ぎ目がほとんどないように設計することができる。
【0007】
ここで、上記帰還の抵抗の個数はN+1であってよい。上記帰還の各抵抗には並列にキャパシタを接続することができる。このキャパシタの容量を適切に選択することにより、入力段の増幅回路の入力容量やストレー容量の影響をキャンセルすることができる。また、本発明の縦続接続型増幅器は、非反転型または反転型のいずれも可能である。そして、入力段の増幅回路においてその出力と入力電圧が引加されるその入力端との間に接続されたキャパシタの容量を変更することにより、出力特性におけるオーバーシュートを調整することができる。
【0008】
また、ここで、「容量性素子」とは、キャパシタを意味するほか、キャパシタとそれに直列に接続した抵抗やその他の回路素子を含む回路をも意味するものである。帰還量をそれほど大きくとる必要がない場合には、キャパシタに直列に小抵抗を加えることができるので、そのような態様やそれに似た態様を含む意味で、ここでは容量性素子という。
【0009】
【発明の実施の形態】
図1に、本発明の増幅器の一実施形態を示す。この回路は、反転型と呼べるもので、入力電圧Vinが入力段増幅回路Ginの反転入力端子に入力されていることを特徴とする。そして、入力段増幅回路Ginの反転入力端子には、R0の入力抵抗器を介してVinが入力される。入力段増幅回路Ginの出力にN個(Nは1以上の整数)の増幅回路G1,G2,...,GNが縦続接続(カスケード接続)になっている。そして、GNの出力から抵抗回路網を通じて負帰還が入力段増幅回路Ginに加えられている。この抵抗回路網は、ここではN+1個の抵抗器(Rin,R1,R2,...,RN)を有している。キャパシタCT1,CT2,...,CTNが、抵抗回路網と縦続接続されている増幅回路との間に設けられており、各キャパシタの一端が増幅回路の間の接続部分につながれており、その他端が抵抗回路網に抵抗器を少なくとも1個挟んで接続している。換言すれば、各増幅回路のそれぞれに対応する抵抗器が少なくとも1個あって、直列に接続された抵抗器が、最終段増幅回路GNの出力から入力段増幅回路Ginの反転出力端子への負の帰還を構成しており、直列の2個の抵抗器の接続部分(例えば、R1とR2の接続部分)とそれに対応する2個の直列につながった増幅回路の接続部分(R1とR2に対応するG1とG2の接続部分)とをつなぐキャパシタ(CT2)が設けられている。
【0010】
増幅回路G1〜GNは、同相で、利得が1以上であれば特に限定されず、電圧帰還型、電流帰還型など種々の増幅回路を用いることができる。また、R0=0Ωとすると電流入力アンプ(I/Vコンバータ)となる。
【0011】
もう一つの実施形態として、図2に示す非反転型の増幅器がある。対応する構成素子とその基本的な回路構成は図1の反転型の増幅器と同じであるが、最終段増幅回路GNの出力からの帰還が入力段Ginの反転入力端子に接続されるものである。このときグランドと帰還との間に抵抗R0があり、入力電圧は入力段増幅回路Ginの非反転入力端子に入力される。
【0012】
増幅回路G1〜GNは、同相で、利得が1以上であれば特に限定されず、電圧帰還型、電流帰還型など種々の増幅回路を用いることができることは、反転型の場合と同様である。
【0013】
これらの本発明にかかる回路構成の利点としては、出力段からの負帰還があるので、直流オフセット電圧とドリフトは入力段の増幅回路によって決定される点が挙げられる。したがって、入力段の増幅回路についてのみこれらの特性の調整を行えばよく、2段目以降の増幅回路に由来するドリフトや直流オフセットはほぼ無視することができる。すなわち、2段目以降の増幅回路の直流オフセットを調整することが不要になる。また、後段の増幅回路のスルーレートが十分に高ければ、入力段の増幅回路のスルーレートは、出力端にて後段の増幅度倍に向上することとなる。
【0014】
さらに、入力段と出力段が別であるので、出力段の発熱によるサーマルテール(熱ドリフト)も発生しない。
【0015】
次に、本発明の縦続接続型増幅器の設計方法について説明する。以下の説明において、いくつかの基本的条件式を挙げて説明するが、考慮すべきパラメータは多く、これらの条件式は必ずしも最適設計と最適定数を一義的に決定するものではない。したがって、以下の説明は単なる例示であり、本発明を限定するものではないことを予めご理解いただきたい。
【0016】
まず、反転入力型縦続接続型増幅器が2段の増幅回路から構成されている場合の設計方法について説明する。
【0017】
図3に示す回路構成を考える。出力段出力から入力段入力への帰還を構成する抵抗回路網中の各抵抗Rin,R1には、それぞれに並列にキャパシタCin,C1が接続されている。これは、入力段増幅回路の入力キャパシタンスやその他のキャパシタンスをキャンセルするため、帰還抵抗網中の抵抗の帰還時定数を調節するためのものである。そして、入力段の入力には入力段増幅回路の入力キャパシタンスとストレーキャパシタンスとに対応するキャパシタンスC0がある。入力段増幅回路Ainと出力段増幅回路A1の遮断周波数がそれぞれfT0とfT1であり、図4に示すようにゲインが0dBになる周波数として定義される。
【0018】
設計する増幅器全体の利得をGとする。(反転増幅器であるのでG<−1である。)このような利得Gを二つの増幅回路AinとA1の縦続接続で実現するには、図5(A)にある回路構成をまず考える。この構成では、増幅回路Ainの利得Ginと増幅回路A1の利得G1の積がGになればよい。今、一例として、Ginが−1の場合(R0=R1)を考えると、G1=Gになる。この図5(A)の構成では、本発明の特徴である出力段から入力段への負帰還はかかっていない。
【0019】
それに対して、図5(B)の回路構成を考える。十分に低い周波数の領域では、CTのインピーダンスはR1のインピーダンスに比べて大きいので、CTを流れる電流は無視することができる。したがって、図5(B)の本発明にかかる回路構成の動作は、低周波域では等価的に図5(C)の回路と同じになる。このとき、(−1)×(Rin+R1)/R0=Gとなり、抵抗値を選ぶことにより、増幅器全体の利得Gが決定される。この状態では出力段から入力段への負帰還が有効で特性の改善が期待できる。適切な抵抗値を選択することにより、求められる利得Gを得ることができる。
【0020】
もし図5(C)の回路構成が採用されたとすると、各増幅回路の高周波特性に限界があるので、出力段から入力段へといった多段の負帰還ゆえに増幅器の安定性が脅かされ、また、オーバーシュートや発振といった不具合を生じやすい。ところが、図5(B)の本発明の回路構成では、高周波域での等価回路が図5(D)に示すとおりCTをショートしたような状態になるので、図5(A)の回路構成とほぼ同じ動作となり、多段の負帰還がないので全体を安定させやすくなる。
【0021】
このように本発明にかかる図5(B)の回路構成は、低周波域では図5(C)の回路構成と同じ動作をし、高周波域では図5(A)に示す回路構成と同様な動作をする。適当な抵抗値や増幅回路の利得を選択することにより、増幅器全体の利得Gを動作周波数に関わらず一定に保つことができ、図5(C)の等価回路の動作から、図5(A)の等価回路動作へとなめらかに移行させることができる。
【0022】
なお、帰還量をそれほど大きくとる必要がない場合には、キャパシタCTに直列に抵抗を付加することもできる。また、このような付加抵抗とそれに隣接する二つの帰還回路中の抵抗を含めて、3端子抵抗回路網と考えることもできる。したがって、本発明は、本明細書において説明され、または図面に示した回路構成のみならず、それに等価な回路網構成をも含むものであることに留意されたい。
【0023】
図3には周波数特性やパルス応答を改善する目的で素子を追加した例を示す。
次の4式が基本的な条件式となる。
(1) R0・C0=Rin・Cin=R1・C1
(2) R0=Rin
(3) fT0=G1・fT1 または G1=fT1/fT0
(4) R1=Rin・(G1−1)
【0024】
したがって、周波数特性を最も広くするために好ましい出力段のゲインG1は、fT0とfT1より決まる。もし、fT0>fT1/G1である場合には、CTを調整してもオーバーシュートが発生するが、入力段の出力と入力との間に付加的に設けることができるCF0を調整することによりオーバーシュートをキャンセルすることが可能である。
【0025】
fT0=100MHz、fT1=400MHz、G1=4(12dB)、R0=500Ω、C0=10pF、Rin=500Ω、Cin=10pF、R1=1.5kΩ、C1=3.3pFとしたときのSPICEによるシミュレーションの結果を図6と図7に示す。図6から分かるようにC T を変えても、パルス応答はほとんど変化しないが、図7から分かるようにセトリング特性は大幅に変化する。
【0026】
なお、この図3に示した回路と図15の従来技術の回路構成との相違は、帰還路に内部増幅回路と同数の抵抗をもつことにある。図5(A)から図5(C)に関する説明で明らかなように、本発明の回路構成は、低周波域における出力段から入力段への一括した帰還がある回路に等価な動作と、高周波域における独立した増幅回路の縦続接続に等価な動作をなめらかにつなぐものである。したがって、帰還路に必要数の抵抗(図3の例では2個)を配置することが大切である。
【0027】
なお、上記の例を拡張することにより、図8に示すような、任意の段数をもった反転増幅器を設計することができる。
【0028】
反転タイプの増幅器のSPICEシミュレーションの結果を、4段(N=3)で図9に示した回路素子の値を持つ場合について示す。第1段の利得が1、遮断周波数fTinが100MHzで、第2段(A1)から最終段(A3)の増幅回路の遮断周波数fT1,fT2,fT3がそれぞれ400MHzであるとすると、すると第2段から最終段の増幅回路の利得は4が適当であることがわかる。すると、総合利得Gは64となる。また、このとき、図10から看取されるように、遮断周波数は、−3dBで(36dBから3dB下がった33dBで)26.6MHzとなるので、利得帯域幅積は、26.6MHz×64=1.702GHzとなる。
そして、図11に示すように、パルス応答trはtr=12.5nsとなる。図17に示すように、もし終段から入力段への帰還がなく、入力段にのみ帰還をかけたとすると、遮断周波数は21.6MHzとなり、tr=15.5nsとなる。本発明の増幅器の方が動作が速いことがわかる。
【0029】
さらに、本発明による非反転型の増幅器の設計を考える。図12にその基本的な回路構成の例を示す。入力段にFET入力部をもつ増幅回路を採用すれば、入力インピーダンスを非常に大きなものとすることができて有利である。設計は、次のようにして行うことができる。すなわち、(1)高域での入力段利得は2とすると、R0=Rinとなる。(2)そして、入力部分における増幅回路などのキャパシタンスC0をキャンセルするため、抵抗回路網における帰還を増幅回路ごとの帰還であると考えて、各帰還時定数を等しくするようにする。Rin・Cin=R0・C0=R1・C1=...=RN・CNとなる。(3)所与の範囲で周波数特性をもっとも広くするためfTin=fT1/G1=...=fTN/GNとする。fTin>fTN/GNであるとき、応答出力のオーバーシュートをCFin〜CFNの調整で押さえることはできないが、CF0を追加することにより調整可能になる。(4)R1〜RNは、次の関係により、各段の利得A1〜ANを決めれば求められる。
R1=2・(G1−1)・Rin
R2=2・G1・(G2−1)・Rin
...
RN=2・G1・G2・...・(GN−1)・Rin
すると、
Rf=Rin+R1+R2+...+RN=Rin・G1・...・GN
【0030】
総合利得Gは、G=(Rf+R0)/R0=2・G1・G2・...・GNとなる。
以上の設計方法では、CT1〜CTNの値は決定されず、実験的に選定することができる。図6と図7に関連して上に説明したように、CT1などの値はオーバーシュートに関してはセンシティブであることは非反転型でも変わらない。
【0031】
本発明による非反転型の増幅器をN=1の場合について実際に作成してみて、その特性を計測した。図13に示すような回路構成となるが、入力段の増幅回路としてはBurr Brown製のOPA655を利得が2として用いた。また、出力段の増幅回路はTexas Instruments製のTHS−3001を終端抵抗を50Ωとして利得4で用いた。総合利得Gは8となる。図13(B)に計算のために単純化した等価回路構成を示す。V0=4Vppとした場合のこの回路のひずみ特性を図14に示す。信号源は松下製のVP7722Aを用いた。
【0032】
以上、本発明を例により説明したが、本発明は、本明細書において説明され、または添付の図面に示した回路構成に限定されるものではなく、それらに等価な回路構成をも含むものであることに留意されたい。また、当業者にとって明らかな改変、変更などは、特許請求の範囲に記載に基づく本発明の範囲に属するものである。
【0033】
【発明の効果】
以上説明したように、本発明の縦続接続型増幅器は、最終段から入力段への帰還を有し、単純な構成を有しつつも、より速い速度で動作する。
【図面の簡単な説明】
【図1】本発明の反転型の増幅器の基本的な構成を示す模式図である。
【図2】本発明の非反転型の増幅器の基本的な構成を示す模式図である。
【図3】本発明の反転型の2段の増幅器の実施形態を示す回路図である。
【図4】遮断周波数fTの定義を示すグラフである。
【図5】本発明にかかる回路構成(B)と、異なる周波数域においてそれに等価であると考えられる回路(A),(C),(D)を示す回路図である。
【図6】図3に示す回路について行ったシミュレーションによるパルス応答の結果を示すグラフである。
【図7】図3に示す回路について行ったシミュレーションによるセトリング特性の結果を示すグラフである。
【図8】本発明の反転型の増幅器のより段数の多い実施形態を示す回路図である。
【図9】本発明の反転型の増幅器であって4段の増幅回路を有するシミュレーション用の例の回路図を示す。
【図10】図8の例のシミュレーション結果の出力特性を周波数の関数として示すグラフである。
【図11】図8の例のシミュレーション結果のパルス特性とセトリング特性を時間の関数として示すグラフである。
【図12】本発明の非反転型の増幅器の実施形態を示す回路図である。
【図13】本発明の非反転型の増幅器の2段の実施例を示す回路図である。
【図14】図12の回路の歪み特性を周波数の関数として示すグラフである。
【図15】増幅回路を2段に接続した従来例を示す回路図である。
【図16】縦続接続型の従来例を示す回路図である。
【図17】図8の回路と対比するための従来例の模式的回路図である。
Claims (5)
- 縦続接続されているN+1個の増幅回路(ここで、Nは1以上の整数である)と、
前記縦続接続されている増幅回路の最終段の増幅回路の出力から入力段の増幅回路の入力への直列接続されたN+1個の抵抗を含んでなる帰還回路と、
前記抵抗同士の接続点と前記増幅回路同士のN個の接続点の各々を結ぶN個の容量性素子と
を含んでなる縦続接続型増幅器。 - 前記帰還回路の各抵抗に並列に容量性素子が接続されていることを特徴とする請求項1に記載の縦続接続型増幅器。
- 非反転型であることを特徴とする請求項1又は2に記載の縦続接続型増幅器。
- 反転型であることを特徴とする請求項1又は2に記載の縦続接続型増幅器。
- 前記入力段の増幅回路においてその出力と入力電圧が入力されるその入力端との間に容量性素子が接続されていることを特徴とする請求項1から4のいずれかに記載の縦続接続型増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277724A JP4669602B2 (ja) | 2000-09-13 | 2000-09-13 | 縦続接続型増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277724A JP4669602B2 (ja) | 2000-09-13 | 2000-09-13 | 縦続接続型増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094336A JP2002094336A (ja) | 2002-03-29 |
JP4669602B2 true JP4669602B2 (ja) | 2011-04-13 |
Family
ID=18763001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000277724A Expired - Lifetime JP4669602B2 (ja) | 2000-09-13 | 2000-09-13 | 縦続接続型増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4669602B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5030216B2 (ja) * | 2007-06-20 | 2012-09-19 | 日置電機株式会社 | 電流電圧変換回路 |
JP5272948B2 (ja) * | 2009-07-28 | 2013-08-28 | ソニー株式会社 | 増幅回路、半導体集積回路、無線伝送システム、通信装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638087A (en) * | 1993-01-11 | 1997-06-10 | Sanyo Electric Co., Ltd. | Dot matrix type liquid crystal display apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5250148A (en) * | 1975-10-21 | 1977-04-21 | Toshiba Corp | Negative feedback amplifier circuit |
JPS5266358A (en) * | 1975-11-28 | 1977-06-01 | Mitsubishi Electric Corp | Amplification circuit |
JPS6046847B2 (ja) * | 1977-05-18 | 1985-10-18 | 株式会社日立製作所 | 多段増幅回路 |
JPS56164605A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Multistage amplifying circuit |
JPS5847305A (ja) * | 1981-09-16 | 1983-03-19 | Toshiba Corp | 多段差動増幅回路 |
JPS60140907A (ja) * | 1983-12-28 | 1985-07-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JPH07114329B2 (ja) * | 1985-01-11 | 1995-12-06 | 松下電器産業株式会社 | 負帰還増幅回路 |
JPS62220007A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 広帯域増幅器 |
JPH0611091B2 (ja) * | 1987-06-25 | 1994-02-09 | シャープ株式会社 | 多段増幅器 |
JPH06326523A (ja) * | 1993-05-14 | 1994-11-25 | Pioneer Electron Corp | 多段負帰還増幅回路 |
-
2000
- 2000-09-13 JP JP2000277724A patent/JP4669602B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638087A (en) * | 1993-01-11 | 1997-06-10 | Sanyo Electric Co., Ltd. | Dot matrix type liquid crystal display apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2002094336A (ja) | 2002-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10122325B2 (en) | Distributed amplifier with improved stabilization | |
US7847630B2 (en) | Amplifier | |
US6049250A (en) | Dittributed feed back distributed amplifier | |
JP4206589B2 (ja) | 分布増幅器 | |
KR100427878B1 (ko) | 증폭회로 | |
JP2002353745A (ja) | 高周波増幅器および高周波多段増幅器 | |
EP1755215A9 (en) | Amplifier circuit improved in linearity and frequency band | |
US7119608B2 (en) | Forward-amplifying filter circuit | |
US20070046377A1 (en) | Power distribution and biasing in RF switch-mode power amplifiers | |
US5926069A (en) | Low noise amplifier | |
JP5543790B2 (ja) | 電子回路 | |
JP4669602B2 (ja) | 縦続接続型増幅器 | |
KR900008761B1 (ko) | 정확한 가변이득 제어 기능을 갖고 있는 캐스케이드식 내부 임피던스 종속 증폭기 | |
KR20240070517A (ko) | 광대역 선형화 기능을 갖는 평형 증폭기 | |
JP7405589B2 (ja) | 増幅装置 | |
JPH0758563A (ja) | ステップ減衰器 | |
JP2003168937A (ja) | 可変利得型差動増幅回路および乗算回路 | |
JP2002076784A (ja) | 歪補償回路 | |
US10447220B2 (en) | Variable gain amplifier | |
JP2000357927A (ja) | リニアライザ | |
JP5349119B2 (ja) | 高周波増幅器 | |
JP2003309435A (ja) | 高周波増幅装置 | |
JP2007243830A (ja) | 利得可変型増幅器 | |
JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4669602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |