JP4686487B2 - 可変インダクタを含む増幅器及びこの増幅器を備えた無線端末 - Google Patents

Description

この発明は、可変インダクタに係り、特に能動素子で構成される回路と相互に結合した複数のインダクタを用いてインダクタンスを変化させる可変インダクタに関する。

また、この発明は、インダクタを用いた発振器及び無線端末に係るとともに、増幅器及び無線端末の回路設計技術及び増幅器の利得可変方法の改良にも関する。

一般に、電子回路の特性を可変にするために、回路に含まれる能動素子の特性或いは受動素子の値を変化させている。能動素子に関しては、能動素子に与えられるバイアス電圧を変化させてその能動素子の特性を変化させることができる。また、受動素子に関しては、受動素子、例えば、ＭＯＳＦＥＴのオン抵抗を利用すれば可変抵抗素子を容易に実現でき、ＰＮ接合を利用すれば可変容量素子を容易に実現することができる。

受動素子としてのインダクタに関しては、一般的に良好な特性を維持しつつインダクタンスを可変とすることが困難であるとされている。能動素子を用いてインダクタを構成し、インダクタンスを可変にする方法が非特許文献１（ELECTRONICS LETTERS 2nd January, Vol 28, No.1, pp 78-80, 1992）に開示されている。しかし、インダクタに能動素子が用いられていることから、雑音や歪みの特性が悪いという問題がある。

そこで、インダクタを能動素子により構成せずに、インダクタンスを可変にする技術が種々提案されている。しかし、何れの提案も実用化には問題がある。例えば、特許文献１（特開平８−１６２３３１号公報）には、インダクタの途中にスイッチを挿入し、スイッチのオン・オフによりインダクタンスを変える手法が開示されている。この手法では、スイッチのオン抵抗により可変インダクタの性能が劣化してしまうというという問題がある。

特許文献２（特開２０００−２２３３１７公報）には、レーザビームにより物理的にインダクタの形状を変化させる方法が開示されている。この方法は、インダクタの製造後に物理的に調整する必要があるため、製造コストが高くなり、回路が動作している状況でインダクタンスを変化させることが困難であるという問題がある。

特許文献３（特開平７−３２０９４２号公報）には、複数のインダクタの相互結合を利用して可変インダクタを構成する技術が提案されている。この方法では相互結合係数を変化させるためにインダクタの形状を物理的に変化させている。従って、可変インダクタを構成する回路の小型化並びに低コスト化という点で問題点がある。

さらに、D.R.Pehlkeらは、特許文献４（米国特許第５，９９４，９８５号明細書）において、方向性結合器を用いて入力信号を２つに分離し、相互に結合した２つのインダクタに流れる信号の振幅と位相を制御してインダクタンスを変化させる技術を提案している。しかしながら、方向性結合器は、一般に集積化に適さないため、可変インダクタを集積回路により実現することが困難であるという問題がある。

可変インダクタを実現することでＬＣ共振回路（インダクタ：インダクタンスＬ，コンデンサ：容量Ｃ）を含む電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator)の発振周波数（ｆ）をも制御することができる。このＬＣ共振回路を含む電圧制御発振器の発振周波数（ｆ）は、一般的に、ｆ＝１／［２π（ＬＣ）1/2］で表われ、インダクタンスＬ或いは容量Ｃが制御されれば、発振周波数（ｆ）が制御される。しかしながら、従来のＬＣ共振回路では、上述したように可変インダクタを実現することが困難であることから、一般的に、容量Ｃを可変とし、例えば、PN接合ダイオードへの逆バイアス印加電圧を変化させて容量Ｃを可変とし、この容量を変えることで発振周波数を変化させている。

このような電圧制御発振器を集積回路として半導体基板上に作りこんだ場合、即ち、ＩＣ化した場合には、寄生容量、例えば、インダクタの寄生容量、ＭＯＳトランジスタのドレイン寄生容量及びＭＯＳトランジスタのゲート寄生容量等が生じ、このような寄生容量が生ずることは避けられず、これら寄生容量がＬＣ共振回路の可変容量Ｃの変動幅を小さくしてしまう問題がある。例えば、容量Ｃ変動分をΔＣとすると、設計上の変動率としてはΔＣ／Ｃを想定しているが、寄生容量分が分母に非変動部分として加算される。従って、実際には、ΔＣ／（Ｃ＋寄生容量）と変動率が小さくなってしまう問題がある。回路設計などに依存はするが、容量Ｃと寄生容量が同程度であると、変化率は、１／２程度にまで縮小されてしまう。

このような寄生容量の存在で可変容量ＣがＬＣ共振回路の容量値に占める比率が低くならざるを得ない。従って、可変容量Ｃの変化率に比較し、ＬＣ共振回路における容量値の変化は縮小されたものとなり、結果として発振周波数の可変範囲が狭くなってしまう。

しかしながら、今日、携帯電話，無線ＬＡＮ機器などで使用する周波数帯域は拡大し、また、複数周波数帯域をひとつの機器で対応する場合もあり、発振周波数の変化幅の拡大への要求は大きくなっている。このような観点からも、可変インダクタの実現が望まれている。

また、可変インダクタは、インダクタを備えた増幅器にも適用可能である。例えば、ディジェネレーション用のインダクタを備えた増幅器では、そのインダクタンスを小さくすると、増幅器の利得及び雑音特性は向上するものの歪特性は劣化する。逆に、インダクタンスを大きくすると歪特性は向上するが、利得及び雑音特性は劣化する。このようにトレードオフの関係にあることから増幅器設計の際には所望の特性となるようにインダクタンスの値が決定される。

高利得及び低雑音特性を維持して低歪特性を実現するためには電流量を多くして対応するのが一般的である。また、無線端末の受信機で用いられる増幅器では、受信信号の大きさによって増幅器に必要とされる特性が変化される。一般に受信信号が小さい場合は低雑音で増幅することが重視されるため、増幅器には利得と雑音特性が良好なことが要求される。これに対し受信信号が大きい場合には歪特性が良好なことが要求される。

従来のディジェネレーション用のインダクタを備えた増幅器においては、インダクタンスは固定であるので、この増幅器の特性を変化させる為に、供給電流量が制御されている。即ち、歪特性を良好にしたい場合には、供給電流量が多くなるように電流が制御される。しかしながら、増幅器の特性を変化する為に電流量が上げられることは、消費電力の増大となる問題点がある。

更に、非特許文献４には、可変利得増幅器の回路例が開示されている。この可変利得増幅器では、第１のトランジスタＱ１で構成される初段のエミッタ接地回路は常に動作され、利得切り替えは次段のベース接地回路を構成する第２〜第４のトランジスタＱ２〜Ｑ４を切り替えることによって実現されている。第１のトランジスタＱ１が動作しているため、利得を切り替えても入力インピーダンスに大きな変化はないが、常に一定の電流を消費し、歪み特性もほぼ一定となる。

しかし、非特許文献４に開示された従来の回路では、利得が低い場合にも大きな電流を消費し、歪み特性も利得が高い場合と同程度となってしまうという問題がある。基本的に高い利得と良好な歪み特性の増幅段を実現しようとすると、ある程度の消費電流が必要となるが、利得がそれほど高くない場合や信号を減衰させる場合は、それほど多くの電流を消費せずに歪み特性が良好な増幅段を実現することが可能である。しかし、複数の異なる増幅段を切り替えて用いる場合には入力インピーダンスが変化するという問題がある。
特開平８−１６２３３１号公報 特開２０００−２２３３１７公報 特開平７−３２０９４２号公報 米国特許第５，９９４，９８５号明細書 ELECTRONICS LETTERS 2nd January, Vol 28, No.1, pp 78-80, 1992 M.T.Murphy, "Applying the Series Feedback Technique to LNA Design," MICROWAVE JOURNAL, Nov., pp.143-152, 1989 J.C.Rudell, et al., "A 1.9GHz Wide-Band IF Double Conversion CMOS Integrated Receiver for Cordless Telephone Applications," ISSCC97, pp.304-305, 1997 Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications K.L.Fong, "Dual-Band High-Linearity Variable-Gain Low-Noise Amplifier for Wireless Applications," IEEE ISSCC99, pp224-225, 1999

上述したように、従来の技術による可変インダクタは、電気的特性に問題があり、小型化、低コスト化及び集積回路化が難しいという問題点がある。

携帯電話などの無線端末では、受信信号レベルに応じた増幅器特性の適応型の
特性変化への要求は強く、一方では低消費電力化は同様に強く要望されている。固定インダクタをディジェネレーション用に用いた増幅器では、歪特性を向上せしめるためには電流量をあげるしかなく、消費電力増大を招いてしまう。

非特許文献４に開示された従来の回路では、利得が低い場合にも大きな電流を消費し、歪み特性も利得が高い場合と同程度となってしまうという問題がある。基本的に高い利得と良好な歪み特性の増幅段を実現しようとすると、ある程度の消費電流が必要となるが、利得がそれほど高くない場合や信号を減衰させる場合は、それほど多くの電流を消費せずに歪み特性が良好な増幅段を実現することが可能である。しかし、複数の異なる増幅段を切り替えて用いる場合には入力インピーダンスが変化するという問題がある。

この発明は、上述したような事情に鑑みなされたものであって、その目的は、所望の利得が高い場合には、ある程度の消費電流を流して高い利得と良好な歪み特性を有する増幅段を動作させ、所望の利得が低い場合には、少ない消費電流で良好な歪み特性を有する増幅段を動作させ、増幅段を切り替えた際の入力インピーダンスの変化を小さくすることができる可変利得増幅器を提供するにある。

この発明によれば、
第１及び第２の電流の少なくとも一方を可変として第１及び第２の電流を供給する電流源と、
前記第１の電流が流れる第１のインダクタと、
前記第２の電流が流れ、前記第１のインダクタに磁気的に相互結合される第２のインダクタと、
を具備し、
第１の入力端子に入力される第１の入力信号に応答して前記電流源から第１及び第２のインダクタに前記第１及び第２の電流を分配供給し、この第１及び第２の電流の分配に従って定まる可変インダクタンスに応じて前記第１の入力端子に入力される第１の入力信号を増幅して第１の出力端子から出力させる可変利得増幅段であって、前記第１のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有する第１のトランジスタ及び前記第２のインダクタに接続されるソース及びドレイン並びに前記入力端子に接続されるゲートを有する第２のトランジスタから構成される可変利得増幅段と、
前記可変利得増幅段の前記第１の入力端子に接続される可変抵抗を含み、前記可変インダクタンスを切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
を具備することを特徴とする増幅器が提供される。
また、この発明によれば、
第１及び第２の電流の少なくとも一方を可変として第１及び第２の電流を供給する電流源と、
前記第１の電流が流れる第１のインダクタと、
前記第２の電流が流れ、前記第１のインダクタに磁気的に相互結合される第２のインダクタと、
を具備し、
第１の入力端子に入力される第１の入力信号に応答して前記電流源から第１及び第２のインダクタに前記第１及び第２の電流を分配供給し、この第１及び第２の電流の分配に従って定まる可変インダクタンスに応じて前記第１の入力端子に入力される第１の入力信号を増幅して第１の出力端子から出力させる可変利得増幅段であって、
第２の入力信号が入力される第２の入力端子と、
前記第１のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有し、前記第１の出力端子に接続される第１のトランジスタと、
前記第２のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有する第２のトランジスタと、
前記第１のインダクタに並列に接続される第３のインダクタと、
この第３のインダクタに接続されるソース及びドレイン並びに第２の入力端子に接続されるゲートを有する第３のトランジスタと、
前記第２のインダクタに並列に接続される第４のインダクタと、
この第４のインダクタに接続されるソース及びドレイン並びに前記第２の入力端子に接続されるゲートを有する第４のトランジスタと、
から構成される可変利得増幅段と、
前記可変利得増幅段の前記第１の入力端子に接続される可変抵抗を含み、前記可変インダクタンスを切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
を具備することを特徴とする増幅器が提供される。

本発明によれば、インダクタンス値の変更により増幅特性を制御することができる増幅器を得ることができる。

以下、図面を参照してこの発明の実施の形態に係る可変インダクタ及び可変インダクタをその回路中に組み込んだ発振器及びこの発振器を備えた無線端末並びに可変インダクタをその回路中に組み込んだ増幅器及びこの増幅器を備えた無線端末について詳細に説明する。

尚、以下の説明において、可変インダクタ回路の分配器に用いる能動素子であるトランジスタとしてＦＥＴを用いた例について説明するが、ＦＥＴに代えてバイポーラトランジスタを用いても可変インダクタ回路を実現することもできる。

＜可変インダクタ＞
（第１の実施形態）
初めに、この発明の基本的な実施形態に係る可変インダクタついて説明する。図１及び図２は、この発明の一実施形態に従う可変インダクタの回路構成を示している。信号入力端子１１に入力された入力信号（Input）は、能動素子を用いて構成された分配器１２によって、複数の信号経路１３ａ，１３ｂ，…，１３ｎに分配される。信号経路１３ａ，１３ｂ，…，１３ｎには、インダクタ１４ａ，１４ｂ，…１４ｎがそれぞれ挿入されている。インダクタ１４ａ，１４ｂ，…１４ｎは、例えばスパイラル状に形成された導線により作られ、互いに相互結合されるように近接して配置されている。

インダクタ１４ａ，１４ｂ，…１４ｎは、夫々入力された信号の大きさに依存した磁束を発生し、その磁束は、近接する他のインダクタにも作用して、その他のインダクタとの間で相互結合を生じる。従って、インダクタ１４ａ，１４ｂ，…１４ｎは、夫々それ自身で発生する磁束に起因する自己インダクタンスと、各々に相互結合している他のインダクタが発生する磁束によって定まる相互インダクタンスを有する。例えば、インダクタ１４ａのインダクタンス、即ち、インダクタ１４ａの両端の端子１５，１６（可変インダクタ端子と称する。）間のインダクタンスは、インダクタ１４ａの自己インダクタンスＬｓａ、及びインダクタ１４ａと他のインダクタ１４ｂ，…１４ｎとの間の相互インダクタンスＭａｂ，…，Ｍａｎによって決まる。ここで、相互に結合したインダクタの向き（電流及び巻き線方向の両者を考慮した向き）に依存して、相互結合しているインダクタは、そのインダクタから発生される磁束を互いに強め合う関係にも、互いに弱め合う関係にも設定できる。従って、可変インダクタ端子１５，１６間のインダクタンスＬａは、自己インダクタンスＬsaに対して大きくすることも、小さくすることもできる。

インダクタ１４ａ，１４ｂ，…１４ｎには、分配器１２から信号経路１３ａ，１３ｂ，…，１３ｎに分配される信号が供給される。ここで、分配器１２から夫々インダクタ１４ａ，１４ｂ，…１４ｎに分配される信号レベルの分配比を調整することによって、相互インダクタンスＭab，…，Ｍan、即ち、インダクタ１４ａ，１４ｂ，…１４ｎの相互結合による磁束の量を制御できる。従って、可変インダクタ端子１５，１６間のインダクタンスを所望の値に設定することができる。

分配器１２は、後述するようにトランジスタなどの能動素子により構成される。従って、方向性結合器を利用した従来の可変インダクタ回路とは、異なり、図１及び図２に示される分配器１２は、容易に集積回路化することができる。分配器１２は、図１に示される回路では、信号入力端子１１とインダクタ１４ａ，１４ｂ，…１４ｎの一端との間に接続されている。図２に示す回路では、分配器１２にインダクタ１４ａ，１４ｂ，…１４ｎの一端及び他端が接続されている。

次に、図１及び図２に示した可変インダクタのより具体的な幾つかの実施形態について説明する。

（第２の実施形態）
図３及び図４は、ソースが接地されたトランジスタ回路を分配器１２が含む実施形態に係る可変インダクタを示している。この実施形態に係る回路は、図１に示した基本回路構成の具体的回路例に相当している。信号入力端子１１からの入力信号は、ソースが接地されているＦＥＴ、例えば、ＭＯＳＦＥＴ（以下、単にトランジスタという）２１ａ，２１ｂにより増幅されて二つの信号経路に分配され、この信号経路に挿入されたインダクタ１４ａ，１４ｂに供給される。トランジスタ２１ａ，２１ｂのゲート端子は、信号入力端子１１に接続され、ソース端子は、インダクタ１４ａ，１４ｂの一端に接続され、ドレイン端子が可変インダクタの出力端子２２ａ、２２ｂに接続されている。この可変インダクタでは、ＭＯＳＦＥＴ２１ａ、２１ｂで増幅された信号電流が可変インダクタの出力端子２２ａ、２２ｂから出力される。

インダクタ１４ａ，１４ｂの他端は、電流源２３ａ，２３ｂの一端及びキャパシタ２４ａ，２４ｂの一端に接続されて交流成分（高周波成分）に対しては、接地される。電流源２３ａ，２３ｂの他端及びキャパシタ２４ａ，２４ｂの他端はグラウンドに接続される。インダクタ１４ａ，１４ｂを流れる電流のうち、直流成分は電流源２３ａ，２３ｂを流れ、交流成分（高周波成分）はキャパシタ２４ａ，２４ｂによってバイパスされる。

図３及び図４に示す可変インダクタにおいては、インダクタ１４ａ，１４ｂを表すシンボルの近くに付されている黒い点は、インダクタの巻き始めの位置を表し、この位置が同一のインダクタは、何れも巻線の向きが同一で発生する磁束が同位相であるとする。

図３に示すようにインダクタ１４ａ，１４ｂが同一の向きの場合には、インダクタ１４ａ，１４ｂは、磁束が互いに強め合う向きに発生される。従って、インダクタ１４ａ単体の自己インダクタンスをＬsa、インダクタ１４ｂ単体の自己インダクタンスをＬsbとし、インダクタ１４ａ，１４ｂ間の相互結合係数をｋabとすると、相互結合を考慮したインダクタ１４ａの実効的なインダクタンス、即ち、可変インダクタ端子１５，１６間のインダクタンスＬａは、下記式（１）で表される。

Ｌａ＝Ｌsa＋ｋab・Ｌsb （１）
インダクタ１４ａ，１４ｂ間の相互インダクタンスをＭabとすると、この式（１）は、式(２)で表される。

Ｌａ＝Ｌsa＋Ｍab （２）
一方、図４に示すようにインダクタ１４ａ，１４ｂが逆向きの場合には、インダクタ１４ａ，１４ｂは、互いに磁束を弱め合う関係に発生される。このインダクタンスＬａは、式(３)或いは（４）で表される。

Ｌａ＝Ｌsa−ｋab・Ｌsb （３）
或いは
Ｌａ＝Ｌsa−Ｍab （４）
ここで、相互結合係数ｋab、即ち、相互インダクタンスＭabは、インダクタ１４ａ，１４ｂの物理的な配置、トランジスタ２１ａ，２１ｂの大きさ、及び電流源２３ａ，２３ｂの電流値Ｉａ，Ｉｂ等によって定まる。従って、インダクタ１４ａ，１４ｂの物理的な配置を変化させなくとも、電流値Ｉａ，Ｉｂやトランジスタ２１ａ，２１ｂの大きさを調整することなどによって、インダクタンスＬａの値を可変とすることができる。

例えば、電流源２３ｂを外部からの制御信号によって電流値Ｉｂを制御できる可変電流源とし、この電流値Ｉｂを連続的に変化させれば、これに伴い相互インダクタンスＭabが変化される。これにより、可変インダクタ端子１５，１６間のインダクタンスＬａは、連続的に変化される。電流源２３ｂがオン／オフされると、インダクタンスＬａを（Ｌsa＋Ｍab）或いは（Ｌsa−Ｍab）と、Ｌsaとの間で２値的に切り替えることが可能となる。

図３及び図４に示す実施形態では、分配器１２にＦＥＴによるソース接地回路を用いたが、バイポーラトランジスタによるエミッタ接地回路を用いることもできる。エミッタ接地回路の場合、ＦＥＴのゲート端子、ドレイン端子及びソース端子をバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子にそれぞれ置き換えて考えればよい。また、図３及び図４に示す回路では、二つのインダクタを用いているが、３つ以上のインダクタを用いた回路にあっても本実施形態と同様の構成を適用できる。

更に、この実施形態の変形例として、分配各々のゲート端子又はベース端子が複数のインダクタの少なくとも一つのインダクタを介して信号入力端子１１に共通に接続された複数のトランジスタにより分配器１２が構成されても良い。本実施形態の他の変形例として、各々のゲート端子又はベース端子が信号入力端子１１に共通に接続され、そのドレイン端子又はコレクタ端子が夫々複数のインダクタの一端に接続された複数のトランジスタにより分配器１２が構成されても良い。

（第３の実施形態）
図５は、分配器１２にゲートが接地されたトランジスタ回路を用いたこの発明の第３の実施形態に係る可変インダクタを示している。信号入力端子１１には、少なくとも一つの第１のトランジスタ３１ａ，３１ｂ，…，３１ｎのソース端子及び複数の第２のトランジスタ３２ａ，３２ｂ，…，３２ｎのソース端子が接続されている。第１のトランジスタ３１ａ，３１ｂ，…，３１ｎのドレイン端子は第１のインダクタ１４ａの一端に接続され、ゲート端子は制御信号入力端子３３ａ，３３ｂ，…，３４ｎにそれぞれ接続されている。第２のトランジスタ３２ａ，３２ｂ，…，３２ｃのドレイン端子は、第２のインダクタ１４ｂの一端に共通に接続され、ゲート端子は、制御信号入力端子３４ａ，３４ｂ，…，３４ｎにそれぞれ接続される。

制御信号入力端子３３ａ，３３ｂ，…，３３ｃには、それぞれ制御信号φ３３ａ，φ３３ｂ，…，φ３３ｎが入力される。制御信号入力端子３４ａ，３４ｂ，…，３４ｃには、それぞれ制御信号φ３４ａ，φ３４ｂ，…，φ３４ｎが入力される。制御信号φ３３ａ，φ３３ｂ，…，φ３３ｎ及びφ３４ａ，φ３４ｂ，…，φ３４ｎを二値的に変化させると、インダクタ１４ａ，１４ｂへの信号レベルの分配比、即ち、インダクタ１４ａ，１４ｂを流れる電流の比が変化される。これによりインダクタ１４ａ，１４ｂ間の相互インダクタンスＭabが変化され、その結果、インダクタ１４ａの実効的なインダクタンスＬａ（端子１５，１６間のインダクタンス）を変えることができる。

インダクタ１４ａへの信号レベルの分配比は、トランジスタ３１ａ，３１ｂ，…，３１ｃのうち制御信号φ３３ａ，φ３３ｂ，…，φ３３ｎによりオン状態となるトランジスタの数によって決まる。同様に、インダクタ１４ｂへの信号レベルの分配比は、トランジスタ３２ａ，３２ｂ，…，３２ｃのうち制御信号φ３４ａ，φ３４ｂ，…，φ３４ｎによりオン状態となるトランジスタの数によって決まる。

尚、制御信号φ３３ａ，φ３３ｂ，…，φ３３ｎ及びφ３４ａ，φ３４ｂ，…，φ３４ｎをアナログ信号とし、３１ａ，３１ｂ，…，３１ｎ及びトランジスタ３２ａ，３２ｂ，…，３２ｃを流れる電流を連続的に変化させることによって、端子１５，１６間のインダクタンスＬａを連続的に変化させるようにしても良い。

図４では、インダクタ１４ａに複数の第１のトランジスタ３１ａ，３１ｂ，…，３１ｎを接続したが、インダクタンスの可変範囲が小さくてよい場合は、第１のトランジスタが１個でもよい。同様に、インダクタ１４ｂに複数の第２のトランジスタ３２ａ，３２ｂ，…，３２ｎを接続したが、インダクタンスの可変範囲が小さくてよい場合は、第２のトランジスタが１個でもよい。

この実施形態に係る可変インダクタにおいては、分配器１２にＦＥＴによるゲート接地回路を用いたが、バイポーラトランジスタによるベース接地回路を用いることもできる。ベース接地回路の場合、ＦＥＴのゲート端子、ドレイン端子及びソース端子をバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子にそれぞれ置き換えて考えれば良い。

さらに、本実施形態の変形例として分配器１２をソース端子又はエミッタ端子が少なくとも一つの第１のインダクタを介して信号入力端子１１に接続され、ゲート端子又はベース端子が制御信号入力端子に接続された少なくとも一つの第１のトランジスタと、ソース端子又はエミッタ端子が第１のインダクタを介して１１信号入力端子に接続され、ドレイン端子またはコレクタ端子が第１のインダクタと相互結合する少なくとも一つの第２のインダクタの一端に接続され、ゲート端子又はベース端子が制御信号入力端子に接続された少なくとも一つの第２のトランジスタにより構成としても良い。

（第４の実施形態）
図６には、分配器１２にソースフォロア回路を用いた本発明の第４の実施形態に係る可変インダクタが示されている。信号入力端子１１には、複数（図４の例では２個）のトランジスタ４１ａ，４１ｂのゲート端子が接続される。トランジスタ４１ａ，４１ｂのドレイン端子は、定電位点である電源Ｖｄｄに接続され、ソース端子は、インダクタ１４ａ，１４ｂの各々の一端にそれぞれ接続される。トランジスタ４１ａ，４１ｂのソース端子には、さらに電流源４３ａ，４３ｂが接続される。従って、トランジスタ４１ａ，４１ｂは、ソースフォロア回路として動作する。

ここで、第２の実施形態と同様に電流源４３ｂを外部からの制御信号により電流値Ｉｂを制御できる可変電流源として、この電流値Ｉｂが連続的に変化されれば、これに伴ってインダクタ１４ａ，１４ｂ間の相互インダクタンスＭabが変化され、端子１５，１６間のインダクタンスＬａは連続的に変化する。電流源４３ｂがオン／オフされると、インダクタンスＬａは、インダクタ１４ａの自己インダクタンスをＬsaとして、（Ｌsa＋Ｍab）或いは（Ｌsa−Ｍab）とＬsaとの間で２値的に切り替わる。

尚、本実施形態では分配器１２にＦＥＴによるエミッタフォロワ回路を用いているが、バイポーラトランジスタによるエミッタフォロワ回路を用いることもできることは、明らかである。

さらに、本実施形態の変形例として各々のゲート端子又はベース端子が夫々インダクタを介して信号入力端子１１に接続され、各々のドレイン端子又はコレクタ端子が定電位点に接続された複数のトランジスタにより分配器１２が構成されても良い。

（第５の実施形態）
図７は、分配器１２にカスコード接続回路を用いたこの発明の第５の実施形態に係る可変インダクタを示している。信号入力端子１１には、第１及び第２のトランジスタ５１，５２のゲート端子が接続される。トランジスタ５１，５２のソース端子は、電流源５３，５４にそれぞれ接続される。第１のトランジスタ５１のドレイン端子は、第３のトランジスタ５５のソース端子に接続され、第２のトランジスタ５２のドレイン端子は、複数（図５の例では２個）の第４のトランジスタ５６ａ，５６ｂのソース端子に共通に接続される。即ち、トランジスタ５１とトランジスタ５５は、カスコード接続され、トランジスタ５２とトランジスタ５６ａ，５６ｂは、カスコード接続される。

第３のトランジスタ５５及び第４のトランジスタ５６ａ，５６ｂのドレイン端子は、インダクタ１４ａ，１４ｂ，１４ｃの一端にそれぞれ接続される。第３のトランジスタ５５のゲート端子は、制御信号入力端子５８に接続され、第４のトランジスタ５６ａ，５６ｂのゲート端子は、制御信号入力端子５７ａ，５７ｂにそれぞれ接続される。インダクタ１４ａ，１４ｂ，１４ｃを表すシンボルの近傍に付された黒丸に示されるように、インダクタ１４ａに対して、インダクタ１４ｂは、互いに磁束を強め合う向きに、インダクタ１４ｃは互いに磁束を弱め合う向きにそれぞれ配置される。

今、制御信号入力端子５８に制御信号φを入力してトランジスタ５５がオンされた状態で、制御信号入力端子５７ａに制御信号φ＋が入力され、制御信号入力端子５７ｂに制御信号φ−が入力されることにより、インダクタ１４ｂに接続されたトランジスタ５６ａがオン、インダクタ１４ｃに接続されたトランジスタ５６ｂがオフされると、インダクタ１４ａの両端１５，１６間のインダクタンスＬａは、インダクタ１４ａの自己インダクタンスＬsaより大きくなる。これとは逆に、制御信号入力端子５７ａに制御信号φ−、制御信号入力端子５７ｂに制御信号φ＋がそれぞれ入力されて、トランジスタ５６ａがオフ、トランジスタ５６ｂがオンにされると、インダクタ１４ａの両端１５，１６間のインダクタンスＬａは、自己インダクタンスＬsaに比べて小さくなる。

このように分配器１２にカスコード接続回路を用いると、第２のトランジスタ５２に対してカスコード接続された第４のトランジスタ５６ａ，５６ｂのオン、オフによりインダクタ１４ｂ，１４ｃに対して選択的に信号が供給され、その結果、端子１５，１６間のインダクタンスＬａを増減させることができる。

尚、この実施形態では、分配器１２にＦＥＴによるカスコード接続回路を用いているが、バイポーラトランジスタによるカスコード接続回路を用いることもできることは、明らかである。

（第６の実施形態）
図８は、この発明の第５の実施形態に係る可変インダクタを示している。信号入力端子１１には、増幅器６０を構成するトランジスタ６１のゲート端子が接続される。トランジスタ６１のソース端子には、電流源６３及び交流（高周波）バイパス用のキャパシタ６４が接続される。トランジスタ６１のドレイン端子には、インダクタ１４ａの一端とバッファ回路６２の入力端子が接続され、バッファ回路６２の出力端子には、他のインダクタ１４ｂの一端が接続される。

バッファ回路６２は、例えばソース接地回路或いはソースフォロア回路など、集積回路上に形成できる回路によって構成され、その利得は可変となっている。バッファ回路６２の利得を変えると、これまでの実施形態と同様にインダクタ１４ａ，１４ｂへの信号レベルの分配比が変わるので、相互インダクタンスが変化されて可変インダクタ端子１５，１６間のインダクタンスを変化させることができる。

この実施形態においては、分配器１２にトランジスタ６１にＦＥＴを用いたが、バイポーラトランジスタを用いてもよいことは、これまでの実施形態と同様である。

（第７の実施形態）
これまで説明した実施形態では、分配器１２を全て単相回路構成とした場合について述べたが、分配器１２が差動回路で構成されても良い。この発明の第７の実施形態に係る可変インダクタとして、分配器１２を差動回路構成とした例が図９に示されている。図９に示される回路では、分配器１２にカスコード接続された差動増幅器が用いられている。

差動入力端子１１ａ，１１ｂに、差動対トランジスタ７１ａ，７１ｂのゲート端子と差動対トランジスタ７２ａ，７２ｂのゲート端子がそれぞれ接続されている。差動対トランジスタ７１ａ，７１ｂの共通ソース端子は、電流源７８に、差動対トランジスタ７２ａ，７２ｂのドレイン端子は、電流源７９にそれぞれ接続される。差動対トランジスタ７１ａ，７１ｂのドレイン端子は、トランジスタ７３ａ，７３ｂのソース端子にそれぞれ接続され、差動対トランジスタ７２ａ，７２ｂのドレイン端子は、トランジスタ７４ａ，７４ｂのソース端子及びトランジスタ７５ａ，７５ｂのソース端子にそれぞれ接続される。

トランジスタ７３ａ，７３ｂ，７４ａ，７４ｂ，７５ａ，７５ｂのゲート端子は、制御信号入力端子にそれぞれ接続される。トランジスタ７３ａ，７３ｂのドレイン端子は、差動出力端子２２ａ，２２ｂにそれぞれ接続されると共にインダクタ７６ａ，７６ｂの一端にそれぞれ接続される。トランジスタ７４ａとトランジスタ７５ｂのドレイン端子は、インダクタ７７ａの一端に共通に接続され、トランジスタ７４ｂとトランジスタ７５ａのドレイン端子は、インダクタ７７ｂの一端に共通に接続される。インダクタ７６ａ，７６ｂ，７７ａ，７７ｂの他端は、定電位点である電源Ｖｄｄに接続される。

差動入力端子１１ａ，１１ｂには、互いに逆相の信号Input＋，Input−が入力される。このように逆相の信号Input＋，Input−が入力されることと、インダクタ７６ａ，７７ａ間の相互インダクタンスＭ１２とインダクタ７６ｂ，７７ｂ間の相互コンダクタンスＭ１３の符号が反転することは、等価である。従って、制御信号φ＋及びφ−により、相互コンダクタンスＭ１２及びＭ１３に係わる相互結合を互いに磁束を打ち消し合う向きにも、磁束を強め合う向きにも制御することができ、これによってインダクタを変化させることが可能である。

さらに、図１０にはバイポーラトランジスタを用いた差動回路を用いて分配器を構成した例を示している。用いるトランジスタの違いはあるが、原理的には図９に示した回路と同様である。

以上説明したように、この発明の実施例に係る可変インダクタによれば、集積回路上に形成可能な分配器を用いて電磁的にインダクタを変化させることができる。しかも、このような可変インダクタは、電気的特性が良好であって、小型化、低コスト化が容易であり、集積回路化に適している。

＜可変インダクタを備えた発振器及びこの発振器を備えた無線端末＞
次に、上述したこの発明に係る可変インダクタが組み込まれた発振器及びこの発振器を備えた無線端末について説明する。

図１１は、この発明の実施例に係る発振器を概略的に示すブロック図である。

図１１に示す発振器は、インダクタＬ０を有するＬＣ共振回路を含むコア回路部（VCO core）１０２と、このインダクタＬ０と結合係数ｋ１をもって電磁的に結合するインダクタＬ１１を有し、このインダクタＬ１１に供給される電流を制御することが可能な発振周波数制御部１０４−１（Frequency Controller）を備えている。

この発振周波数制御部１０４−１には、制御信号Control_1が入力され、この制御信号Control_1に従ってインダクタＬ１１に流れる電流の振幅及び位相の少なくとも一方或いは両方が変更される。その結果、このインダクタＬ１１に結合しているコア回路部１０２のインダクタＬ０のインダクタンスが変化されて発振周波数が変化される。例えば、インダクタＬ０で発生する磁界と強め合う向きに磁界を発生する方向の電流がインダクタＬ１１に流れると、インダクタＬ０のインダクタンスの値は大きくなり、インダクタンスの値の−１／２乗に比例して発振周波数は、小さくなる。また、インダクタＬ０で発生する磁界を弱めあう方向の電流がインダクタＬ１１に流れると、インダクタＬ０のインダクタンスの値は小さくなり、結果として発振周波数は、大きくなる。インダクタＬ０及びインダクタＬ１１に流れる電流方向を同一にして電流振幅を制御すると、インダクタＬ０の増加分又は減少分を制御することが可能である。

一般的に容量Ｃを可変として得られる周波数の制御範囲は、Ｃmax／Ｃmin＝２程度である。これに対しインダクタンスを変える方式では、例えば、インダクタＬとインダクタＬ１１に流す電流が同じ値とし、ｋ＝約０．７と仮定すると、Ｌmin＝（１−ｋ）Ｌ，Ｌmax＝（１＋ｋ）Ｌとなり、Ｌmax／Ｌmin＝約６と大きな変動幅を実現することができる。

通常、可変容量で発振周波数を変化させる場合は、発振周波数の５〜１０％の範囲での変化しか得られないが、図１１に示すように可変インダクタを備える発振器では、発振周波数の５０％〜１００％の範囲にまで発振周波数を変化させることができる。

尚、このインダクタＬ１１は、１つに限らず、図１１に示すように、インダクタＬ１１のような複数のインダクタＬ１１〜Ｌ１ｎが設けられても良い。図１１に示す回路では、ｎ個の発振周波数制御部１０４−ｎが設けられ、夫々の発振周波数制御部のインダクタＬ１１〜Ｌ１ｎがＶＣＯ回路１０２のインダクタンスＬと結合係数（ｋ１〜ｋｎ）で電磁的に結合されている。

１つの発振周波数制御部１０４−１、即ち、コア回路部１０２のインダクタＬに電磁的に結合するのは唯１つのインダクタＬ１１である場合には、このインダクタＬ１１に流れる電流振幅若しくは位相が変えられることによって、インダクタＬ０のインダクタンスの値を変更することができる。

また、複数個のインダクタＬ１１〜Ｌ１ｎを備える回路では、ＶＣＯ回路１０２を種々の態様で制御することが可能である。例えば、インダクタＬ１１と同一の結合係数を有し、インダクタＬ１１に流れる電流と同一の電流がインダクタＬ１ｎに流されても、この電流がオン／オフされて電流が流されるインダクタＬ１ｎの数を変えてインダクタＬ０と電磁的に結合する活性化されたＬ１ｎを変化させても良い。

また、夫々結合係数ｋ１〜ｋｎが異なるインダクタＬ１１〜Ｌ１ｎが用意され、これらのインダクタＬ１１〜Ｌ１ｎが切り替えて使うことも可能である。さらに個々のインダクタＬ１１〜Ｌ１ｎに流れる電流が変化されてコア回路部１０２をより細く制御することができる。

図１２には、ＶＣＯコア回路１０２に相当する差動ＬＣ共振型の電圧制御発振回路１０６から発振信号（電圧信号）が発振周波数制御回路１０４に入力され、この発振信号が電圧−電流変換されてコア回路部１０２のインダクタＬ０１，Ｌ０２に結合するインダクタＬ１，Ｌ２に供給される回路例が示されている。

図１２に示される回路においては、電源電圧Ｖｄｄを有する電流源１０５に、インダクタＬ０１の一端が接続され、他端は、ＭＯＳトランジスタＴ１のドレイン及びダイオードからなる可変キャパシタＶＣ１に接続されている。このＭＯＳトランジスタＴ１のソースは、接地されている。

同様に、電源電圧Ｖｄｄを有する電流源１０５に、インダクタＬ０２の一端が接続され、他端はＭＯＳトランジスタＴ２のドレイン及びダイオードからなる可変キャパシタＶＣ２に接続されている。このＭＯＳトランジスタＴ２のソースは接地されている。

尚、ＭＯＳトランジスタＴ１のドレインとＭＯＳトランジスタＴ２のゲートが接続され、同様にＭＯＳトランジスタＴ２のドレインとＭＯＳトランジスタＴ１のゲートとが接続されている。

可変キャパシタＶＣ１，ＶＣ２には、容量制御電圧Ｖｃｔｒｌが供給され、可変キャパシタＶＣ１，ＶＣ２の容量が決まる。この可変キャパシタＶＣ１，ＶＣ２とインダクタＬ１，Ｌ２との並列接続（Ｌ１−ＶＣ１），（Ｌ２−ＶＣ２）によって共振周波数が定まる。

この図１２では、可変容量ＶＣ１，ＶＣ２が用いられているが、固定容量のキャパシタが用いられても良い。固定容量のキャパシタが用いられる場合には可変容量ＶＣ１，ＶＣ２に依存する周波数制御の変動分がなくなるだけで、その動作は変わらない。

この発振器１０６からは、ＭＯＳトランジスタＴ１のドレインからの出力１（Output_1）及びＭＯＳトランジスタＴ２のドレインからの出力２（Output_2）が出力される。

この出力信号の発振周波数を変えるために、出力１及び出力２（Output_1, Output_2）は、発振周波数制御回路１０４の電流―電圧変換回路（V-I Converter ）１０８に入力され、インダクタＬ０１と電磁的に結合係数ｋ１で結合するインダクタＬ１及びインダクタＬ０２と電磁的に結合係数ｋ２で結合するインダクタＬ２に流れる電流が制御される。

ここで、ｋ１＝０．７，ｋ２＝０．７，インダクタンスの値は、各インダクタ（Ｌ０１，Ｌ０２，Ｌ１，Ｌ２）ともＬで等しく、また、各々に同じ大きさの電流が流れていると仮定する。

電磁的に結合するインダクタ間の電流の向きが磁界を強め合う向きである場合には、インダクタＬ０１のインダクタンスの値は、Ｌ０から１．７Ｌ０に上昇する。

また、磁界を弱め合う向きに電流が流れると、インダクタＬ０１のインダクタンスの値は、０．３Ｌ０に減少する。

従って、発振周波数の低い方がｆＬｏ＝２ＧＨｚ付近であれば、発振周波数の高い方は、ｆＨｉ＝（０．３／１．７）−１／２・ｆＬｏとなり、４ＧＨｚ以上の発振周波数を得ることができることが分かる。

図１３は、図１２に示す電圧−電流変換回路１０８をカスコード接続のトランジスタで構成した具体例である。差動ＬＣ共振型の電圧制御発振回路１６は、図１２に示した回路構成と同一であり、図１３中で同一の番号を付与しているため説明を省略する。以下に周波数制御部１０４について説明する。

インダクタＬ１には、トランジスタＴ１２のドレインが接続され、トランジスタＴ１２のソースは、ゲートに出力１（Output_1）が入力されるトランジスタＴ１１のドレインに接続されている。トランジスタＴ１１のソースは、電流源１１０を介して接地される。また、トランジスタＴ１１のドレインには、インダクタＬ２にドレインが接続されたトランジスタＴ１３のソースが接続される。尚、トランジスタＴ１２のゲートには、制御信号φ＋が入力され、トランジスタＴ１３のゲートには、制御信号φ−が入力される。即ち、電流源を介してソースが接地され、出力１（Output_1）がゲートに供給されるトランジスタＴ１１とカスコード接続されるトランジスタＴ１２には、インダクタＬ１が接続され、制御信号φ＋がトランジスタＴ１２のゲートに供給される。また、トランジスタＴ１１とカスコード接続されるトランジスタＴ１３には、インダクタＬ２が接続され、制御信号φ−がトランジスタＴ１３のゲートに供給される。

同様に、インダクタＬ２には、トランジスタＴ１５のドレインが接続され、トランジスタＴ１５のソースは、ゲートに出力２（Output_2）が入力されるトランジスタＴ１４のドレインに接続されている。トランジスタＴ１４のソースは、電流源を介して接地される。また、トランジスタＴ１４のドレインには、インダクタＬ１にドレインが接続されたトランジスタＴ１６のソースが接続される。尚、トランジスタＴ１５のゲートには、制御信号φ＋が入力され、トランジスタＴ１６には、制御信号φ−が入力される。即ち、電流源を介してソースが接地され出力２（Output_2）がゲートに供給されるトランジスタＴ１４とカスコード接続されるＴ１５には、インダクタＬ２が接続され、制御信号φ＋がトランジスタＴ１５のゲートに供給される。またトランジスタＴ１４とカスコード接続されるトランジスタＴ１６には、インダクタＬ１が接続され、制御信号φ−がトランジスタＴ１６のゲートに供給される。

この制御信号φ＋，φ−を変化させることで、例えば、インダクタＬ１，Ｌ２に流れる電流の向きを反転させることができる。また、制御信号φ＋，φ−の電位を適当に設定することでインダクタＬ１，Ｌ２に流れる電流の振幅を変更することもできる。

このように制御信号φ＋，φ−を制御することでインダクタＬ１，Ｌ２に流れる電流を制御し、結果としてこのインダクタＬ１，Ｌ２に結合するインダクタＬ０１，Ｌ０２のインダクタンスの値を制御することが可能になる。例えば、インダクタＬ０１（Ｌ０２）に流れる電流とインダクタＬ１（Ｌ２）に流れる電流が同相のときには、インダクタＬ０１（Ｌ０２）のインダクタンスの値は、大きくなり、結果として、発振周波数は低くなる。また、インダクタＬ０１（Ｌ０２）に流れる電流とインダクタＬ１（Ｌ２）に流れる電流が逆相のときには、インダクタＬ０１（Ｌ０２）のインダクタンス値は、小さくなり、結果として、発振周波数は高くなる。

図１４には、複数の差動対が配置された実施例に係る発振器が示されている。

電源電圧Ｖｄｄを有する電流源に、インダクタＬ０１の一端が接続され、他端は、ＭＯＳトランジスタＴ１のドレイン及びキャパシタＣ１に接続されている。このＭＯＳトランジスタＴ１のソースは、電流源Ｉ０を介して接地されている。

同様に電源電圧Ｖｄｄを有する電流源に、インダクタＬ０２の一端が接続され、その他端は、ＭＯＳトランジスタＴ２のドレイン及びダイオードからなるキャパシタＣ２に接続されている。このトランジスタＴ２のソースは、電流源Ｉ０を介して接地されている。

トランジスタＴ１のドレインとトランジスタＴ２のゲートが接続され、同様にトランジスタＴ２のドレインとトランジスタＴ１のゲートとが接続されている。

図１４に示す回路では、キャパシタＣ１，Ｃ２のキャパシタンスが固定であるが、図１２と同様に可変キャパシタが用いられても良い。

図１４に示す回路では、発振周波数制御部が複数の差動対から構成されている。一端が電源電圧Ｖｄｄに接続されたインダクタＬ１ｎ、例えば、インダクタＬ１１は、ＶＣＯ回路１０６のインダクタＬ０１と結合係数ｋ１ｎ、例えば、結合係数ｋ１１で電磁的に結合され、他端がＭＯＳトランジスタＴ１ｎ、例えば、トランジスタＴ１１のドレインに接続されている。トランジスタＴ１ｎのドレインとインダクタＬ１ｎとの間には、キャパシタＣ１（ｎ）、例えば、キャパシタＣ１１が分岐されて接続されている。このトランジスタＴ１ｎのゲートには、ＶＣＯ回路の出力１（Output_1）が供給され、トランジスタＴ１ｎのソースは、可変電流源Ｉｎ、例えば、可変電流源Ｉ１を介して接地されている。

同様に、一端が電源電圧Ｖｄｄに接続されたインダクタＬ２ｎ、例えば、インダクタＬ２１は、ＶＣＯ回路のインダクタＬ０２と結合係数ｋ２ｎ、例えば、結合係数ｋ２１で電磁的に結合され、他端をＭＯＳトランジスタＴ２ｎ、例えば、ＭＯＳトランジスタＴ２１のドレインに接続されている。尚、トランジスタＴ２ｎのドレインとインダクタＬ１ｎとの間には、キャパシタＣ２ｎ、例えば、キャパシタＣ２１が分岐されて接続されている。

このトランジスタＴ２ｎのゲートには、ＶＣＯ回路１０６の出力２（Output_2）が供給され、トランジスタＴ２ｎのソースは、可変電流源Ｉｎを介して接地されている。

キャパシタＣ１ｎとキャパシタＣ２ｎ、例えば、キャパシタＣ１１とキャパシタＣ２１は、インダクタと接続されている他端が接続されている。

このような差動対が複数個用意され、個々の可変電流源Ｉ０〜Ｉｎの電流値を変化若しくはＯＮ／ＯＦＦせしめることでＶＣＯ回路１０６のインダクタＬ０１，Ｌ０２のインダクタンスを変化させ、発振周波数を制御することができる。

図１５には、可変位相器と可変利得増幅器を用いた実施例に係る発振器が示されている。

ＶＣＯ回路１０６は、図１２に示す回路構成と同一であり、同一番号を付与してその説明を省略する。尚、出力端子には、外部から見たインピーダンスの大きいバッファ回路１１２、１１４が接続されている。

この発振器からの出力信号（Output_1,Output_2）は、発振周波数制御回路１０４の可変位相回路１１６、１１８に入力される。発振回路の信号は、可変移相器１２０，１２２により適宜制御されてその移相がシフトされ、続いて可変利得増幅器１２４、１２６を介して電流が制御され、インダクタＬ０１と結合係数ｋ１で電磁的に結合しているインダクタＬ１に位相／電流振幅値が制御された電流が供給される。

同様に、インダクタＬ０２と結合係数ｋ２で結合されるインダクタＬ２に流れる電流も同様に制御される。

この移相及び電流値を適宜制御することでＶＣＯ回路１０６のインダクタＬ０１，Ｌ０２のインダクタンスを可変とすることができ、もって発振周波数を変更制御することができる。

上述した回路例では、差動タイプについて説明したが、単相でも同様に適用することができる。図１６を参照してコルピッツ発振回路に可変インダクタを適用した回路例を説明する。

電源電圧Ｖｄｄに一端が接続されたインダクタＬは、他端がＭＯＳトランジスタＴのドレインに接続され、トランジスタＴのソースは抵抗Ｒを介して接地されている。トランジスタＴのゲートは接地されている。インダクタＬ０とトランジスタＴとが接続点から分岐され、キャパシタＣ１，Ｃ２が直列に接続され、接地されている。キャパシタＣ１とキャパシタＣ２の接続点には、トランジスタＴ１のソースが接続されている。

インダクタＬ０とキャパシタＣ１との接続点からの出力は、周波数制御部１２８（Frequency Control）に入力され、電源電圧Ｖｄｄに接続され、インダクタＬ０と結合係数ｋで電磁的に結合しているインダクタＬ１に流れる電流を制御し、発振周波数を変更制御することが可能となる。

以上説明した実施態様では、ＭＯＳトランジスタを用いたものを説明したが、バイポーラトランジスタなどでも同様の機能を有する回路を実現できることは言うまでも無い。

また以上説明したインダクタ可変型の発振器を構成するインダクタ、即ち、ＬＣ共振回路側のインダクタＬ０と、電磁的に結合係数ｋで結合するインダクタＬ１は、各種の構成をもって実現することができる。例えば、図１７に示すように、インダクタＬを構成するスパイラル導体がインダクタＬ１を構成するスパイラル導体とが左右対称となるような配置で構成することができる。この場合は、図１７の中央部にて夫々の導体が交差するが、この交差部分が絶縁膜を介して導体が重なり合うように構成することで交差領域以外は１層の配線で実現することができる。

また図１８に示すようにインダクタＬ０１と電磁的に結合する複数のインダクタＬ１１・・・Ｌ１ｎを実現する際には、１ターンのＬ０１の内周側に同じく１ターンのＬ１１・・・Ｌ１ｎを配置する構成を採ることができる。

導体パターンは、同一平面上に配置する必要性はなく、例えば、図１９に示すように多層配線を利用して、Ｌ０１，Ｌ１１・・・Ｌ１ｎを積層することも可能である。図１９において、各インダクタＬ０１、Ｌ１１・・・Ｌ１ｎを構成するコイル導体間には絶縁層が存在することになるが、図１９においては、絶縁層は、図面を簡略化するために省略されている。

このように可変周波数範囲の広い発振器を用いることで、周波数帯域が異なる複数の通信システムに適合する無線端末を小型化することができる。即ち、従来の無線端末においては、各通信システムに対応した発振周波数を供給するために個々の発振周波数に対応した発振器を搭載する必要がある。しかしながら、この発明の実施の形態にかかる発振器では、可変周波数範囲がひろいので、１個の発振器で種々の発振周波数が用いられている通信システムに対応することができる。図２０には、異なる通信周波数、例えば、２ＧＨｚ，２．４ＧＨｚ，５ＧＨｚの通信周波数を利用する種々の通信システムをサポートする無線端末のブロックが示されている。個々の通信システムの信号は、アンテナ１３０−１，１３０−２，１３０−３、低雑音増幅器（Low Noise Amplifier)１３２−１，１３２−２，１３２−３、ミキサ（ＭＩＸ）１３４−１，１３４−２，１３４−３を経由して中間周波数処理部（ＩＦ）１３６−１，１３６−２，１３６−３に供給される。中間周波数処理部（ＩＦ）１３６−１，１３６−２，１３６−３からの出力は、ベースバンド処理部に供給される。尚、個々のミキサ（ＭＩＸ）１３４−１，１３４−２，１３４−３には、通信システムに対応した発振周波数の信号が供給される。この回路例では、発振器１３８から各々の無線システムに対して好適な周波数を持つローカル信号が供給される。発振周波数を供給する発振器１３８は、上述したこの発明の実施例に係る発振器が用いられる。インダクタンスを変更させることで得られた所望の周波数の信号がスイッチで切り替えられて各通信システムのミキサＭＩＸに供給される。

以上のように、この発明の実施の形態に係る無線端末によれば、複数の発振器を備えることなく、周波数帯域の異なる複数の通信システム，例えば、携帯電話（ＰＤＣ，Ｗ−ＣＤＭＡなど），Ｂｌｕｅｔｏｏｔｈ（登録商標），無線ＬＡＮ（２．４ＧＨｚ，５ＧＨｚ）等を１台の無線端末でサポートすることができる。この発明の実施例に係る発振器によれば、広い可変周波数範囲を実現でき、その結果、１つの発振器で複数の通信システムに対し発振周波数を供給することができる。

＜可変インダクタを備えた増幅器及びこの増幅器を有する無線端末＞
次に、この発明の実施形態に係る可変インダクタを備えた増幅器を説明する。

図２１は、本発明の一実施形態に係る増幅器を概略的に示すブロック図である。

図２１に示される増幅器は、インダクタＬａを含む増幅回路１４０と、このインダクタＬと結合係数ｋで電磁的に結合したインダクタＬｃを備えた制御部１４２とを備えている。

制御部１４２は、増幅回路１４０への入力信号Input_1を受け、インダクタＬｃに信号電流を供給する。増幅器の出力Output_1は、インダクタＬｃに供給される信号電流によって変化するインダクタＬａのインダクタンスの値に応じて特性が変化される。

図２１に示す回路では、１つのインダクタＬｃのみが示されているが、１つに限らず、複数のインダクタＬｃ−１〜Ｌｃ−ｎが設けられても良い。また、複数個のインダクタＬｃ−１〜Ｌｃ−ｎを備える場合には、各種の制御が実現できる。例えば、同一の結合係数を有し、流れる電流が同一のインダクタＬｃ−ｎを用意し、この電流をオン／オフすることで電流を流すＬｃ−１〜Ｌｃ−ｎの数を変えてインダクタＬと電磁的に結合する活性化されたＬｃ−ｎを変化させることでも対応が可能である。

また、結合係数ｋ１〜ｋｎが異なるインダクタＬｃ−１〜Ｌｃ−ｎを用意し、切り替えて使うことも可能である。さらに個々のインダクタＬｃ−１〜Ｌｃ−ｎに流れる電流を変化させより細かい制御を行うことも可能である。

ＯＮ／ＯＦＦ制御を含めた電流量の制御と同様に位相を変えるによっても、インダクタＬａのインダクタンスを見かけ上変更することができる。

またもっとも単純な制御は、インダクタＬｃが１個用意され、これに流れる電流がＯＮ／ＯＦＦの２値制御されるシステムでも良い。この制御システムにおいても、増幅特性可変の効果を十分に発揮することができる。

図２２を参照して差動増幅器の具体例を説明する。

図２２に示すように、ゲートに入力信号Input_1が入力されるＭＯＳトランジスタＭ１のソースは、ディジェネレーション用のインダクタＬ１を介して電流源Ｉ１に接続されている。この電流源Ｉ１の他端は、接地されている。また、ＭＯＳトランジスタＭ１のドレインにインダクタＬ３が接続され、インダクタＬ３の他端は、電源電位Ｖｄｄに接続されている。

差動対を構成するＭＯＳトランジスタＭ２のゲートには、入力信号Input_2が入力され、インダクタＬ１、ＭＯＳトランジスタＭ１及びインダクタＬ３の接続と同様に、ＭＯＳトランジスタＭ２のソースには、ディジェネレーション用のインダクタＬ２が接続され、ドレインには、インダクタＬ４が接続され、インダクタＬ２は、電流源Ｉ１に接続され、インダクタＬ４は、電源電位Ｖｄｄに接続されている。

このＭＯＳトランジスタＭ１、Ｍ２のドレインからそれぞれ出力信号Output_1、Output_2が出力される。制御部は、差動増幅器の入力信号Input_1、Input_2をそれぞれゲートに入力するＭＯＳトランジスタＭ３及びＭ４を備えている。ＭＯＳトランジスタＭ３のソースには、インダクタＬ１と結合係数ｋ１で結合されるインダクタＬ５が接続され、可変電流源Ｉ２を介して接地されている。同様に、ＭＯＳトランジスタＭ４のソースは、インダクタＬ２と結合係数ｋ２で結合されるインダクタＬ６を介して可変電流源Ｉ２に接続されている。ＭＯＳトランジスタＭ３，Ｍ４のドレインは、電源電位Ｖｄｄに接続されている。

この差動増幅器からの出力信号の特性、例えば、歪特性等を変えるには、可変電流源Ｉ２の電流値を変えることになる。可変電流源Ｉ２の電流変化を電流ＯＮ／ＯＦＦの２値と仮定する。可変電流源Ｉ２がＯＮの際には、互いに電磁的に結合したインダクタＬ１、Ｌ５の対及びインダクタＬ２、Ｌ６の対は、互いに磁界を弱め合う向きに構成されていると仮定する。このような回路では、可変電流源Ｉ２がＯＮの場合はディジェネレーション用のインダクタのインダクタンスは、小さく見えるため、高利得で低雑音を実現できる。即ち、高利得・低雑音モードとすることができる。また、可変電流源Ｉ２がＯＦＦの場合は、インダクタＬ１，Ｌ２で発生する磁界を打ち消す方向の磁界は、発生しないので、可変電流源Ｉ２がＯＮの場合に比べ、ディジェネレーション用のインダクタンスは大きく見えることになる。この場合は良好な歪特性を得ることができる。即ち、歪特性重視のモードとすることができる。

従って、差動増幅器を構成する際に、ディジェネレーション用のインダクタを比較的大きいインダクタンスを有するもので設計しておけば良いことになる。

上述の説明では可変電流源Ｉ２の電流値をＯｎ／ＯＦＦの２値で制御するとしているが、ステップ状若しくは連続変化させることで所望の増幅器の特性を得ることもできる。

図２３は、この発明の他の実施形態を概略的に示すブロック図である。

図２３に示される増幅器は、インダクタＬａを含む第１の増幅回路１５０と、このインダクタＬａと結合係数ｋで電磁的に結合されるインダクタＬｃを備えた第２の増幅器１５２とを備えている。

第２の増幅器１５２は、第１の増幅器１５０と同一の入力信号Ｉｎｐｕｔ１が入力され、第１の増幅器１５０の増幅器特性、例えば、歪特性等を制御する制御部の機能を果たすとともに、第２の増幅器１５２の出力は、第１の増幅器１５０の出力に加えられて出力信号Output_1として出力される。

上述の実施態様と同様に、制御部に相当する第２の増幅器１５２は、増幅回路１５０への入力信号Input_1を受け、インダクタＬｃへ信号電流を供給する。第１の増幅器１５０の出力Output_1は、インダクタＬＣへ供給される信号電流によって変化するインダクタＬのインダクタンス値に応じて特性が変化することになる。このとき第２の増幅器１５２の出力も出力Output_1に戻すことにより、入力信号Input_1に対する増幅率を大きくしている。
図２４には、図２３に示される差動増幅器の具体的な回路例を示されている。

ゲートに入力信号Input_1が入力されるＭＯＳトランジスタＭ１のソースは、ディジェネレーション用のインダクタＬ１を介して電流源Ｉ１に接続されている。電流源Ｉ１の他端は、接地されている。また、ＭＯＳトランジスタＭ１のドレインにインダクタＬ３が接続され、インダクタＬ３の他端は電源電位Ｖｄｄに接続されている。

差動対を構成するＭＯＳトランジスタＭ２のゲートには、入力信号Ｉｎｐｕｔ＿２が入力され、インダクタＬ１、トランジスタＭ１及びインダクタＬ３の接続と同様に、ＭＯＳトランジスタＭ２のソースには、ディジェネレーション用のインダクタＬ２が接続され、ドレインには、インダクタＬ４が接続され、インダクタＬ２は、電流源Ｉ１に接続され、インダクタＬ４は、電源電位Ｖｄｄに接続されている。

このＭＯＳトランジスタＭ１、Ｍ２のドレインからそれぞれ出力信号Output_1、Output_2が出力される。制御部に相当する第２の増幅器１５２は、差動増幅器の入力信号Input_1、Input_2をそれぞれゲートに入力するＭＯＳトランジスタＭ３及びＭＯＳトランジスタＭ４を備えている。

ＭＯＳトランジスタＭ３のソースには、インダクタＬ１と結合係数ｋ１で結合されるインダクタＬ５が接続され、可変電流源Ｉ２を介して接地されている。同様に、ＭＯＳトランジスタＭ４のソースは、インダクタＬ２と結合係数ｋ２で結合されるインダクタＬ６を介して可変電流源Ｉ２に接続されている。

ＭＯＳトランジスタＭ３のドレインは、ＭＯＳトランジスタＭ１のドレインに接続され、ＭＯＳトランジスタＭ３を介して流れる可変電流源Ｉ２からの電流が出力信号Output_1中に加えられている。同様にＭＯＳトランジスタＭ４のドレインは、ＭＯＳトランジスタＭ２のドレインに接続され、ＭＯＳトランジスタＭ４を介して流れる可変電流源Ｉ２からの電流が出力信号Output_2中に加えられている。

このような回路構成を採ることにより、制御部に流れる電流を増幅回路の出力として利用することができ、増幅器全体としての電流利用効率が上がることになる。

設計にもよるが、例えば、通常の増幅器に流れる電流を５ｍＡ程度とすると、低歪特性を実現するためには場合によっては、１０ｍＡ程度まで電流を流す必要が生じる。これに対し、図２４に示される回路では、高利得・低雑音を実現する際は、Ｉ１＝Ｉ２＝２．５ｍＡとなるように設定すると、通常の増幅器において５ｍＡ流した場合と同等の特性を得ることが期待できる。一方、低歪特性を実現する際は、電流源Ｉ２がオフにされて電流源Ｉ１に２．５ｍＡ流すだけでも大きなディジェネレーションのインダクタの効果で低歪特性を実現することができる。

上述の回路において増幅器の特性を可変とすることができるが、これに伴い増幅器の入力インピーダンスも変化する。一般に増幅器の入力インピーダンスが変化することは望ましくない。そこで増幅器の入力部に入力インピーダンス制御部を設けることが好ましい。

図２５を参照して、入力インピーダンス制御部として可変抵抗を備えた回路を説明する。

図２５に示す回路においては、入力端子Input_1と入力端子Input_2との間に可変抵抗Ｒｖが挿入されている。図２５に示される回路は、可変抵抗Ｒｖを除く他の回路構成が図２４と同一の構成を有している。

この可変抵抗Ｒｖは、図２６（ａ）に示すようにＦＥＴを用いて構成しても良く、図２６（ｂ）に示すように固定抵抗とスイッチとの組み合わせても良い。

図２５に示される回路においては、図２７に示すように増幅段の入力インピーダンスは、下記式（５）で表される。

Ｚｉｎ ＝ L ｇｍ／C＋ｊ（ωL−１／ωC） ．．．（５）
この式（５）において、バイアス電流が流れている場合は、式（５）の第１項で規定される実部が存在するが、バイアス電流をＯＦＦした場合は、ｇｍ＝０となるため、入力インピーダンスは実部を持たない。このためバイアス電流をＯＦＦした場合の入力インピーダンスを、バイアス電流を流した場合の入力インピーダンスに近づけるためには、インピーダンスの実部を補償する必要がある。このために前述の可変抵抗Ｒｖが用いられてインピーダンスの実部が補償される。

説明を簡略化するため可変抵抗Ｒｖの抵抗値を２値、即ち、オープン／ＯＮとする。図２５に示す回路において、インダクタＬ１とインダクタＬ５、インダクタＬ２とインダクタＬ６が互いに磁束を打ち消し合う向きに配置されていると仮定する。この仮定で、電流源Ｉ１と電流源Ｉ２が共にＯＮの場合、トータルのディジェネレーションのインダクタンスは、小さくなり高利得・低雑音で動作する。ここでは、可変抵抗Ｒｖはオープンの状態にあるとする。一方、電流源Ｉ１のみをＯＮにして電流源Ｉ２をＯＦＦにした場合、トータルのディジェネレーションのインダクタンスは、大きくなり、低歪で動作するが、トランジスタＭ３およびトランジスタＭ４にはバイアス電流が流れないため、インピーダンスの実部が消えてしまう。このインピーダンスの実部を補償するために可変抵抗Ｒｖの抵抗値をＯＮとして可変抵抗Ｒｖに適当な抵抗値を設定すると、高利得・低雑音モードで動作したときと近い入力インピーダンスとすることができる。

可変電流源Ｉ２による電流制御をステップ状、連続など２値以上で制御する場合には、可変抵抗Ｒｖの抵抗値もステップ状，連続変化などで制御しても良い。このような場合には、図２６（ａ）に示すようなＦＥＴを用いるタイプでゲートにかける電圧φを変化せしめれば良い。

図２５に示す回路において後段にゲート接地回路でも利得を可変とすることができるようにした回路構成が図２８に示されている。

図２４におけるＭＯＳトランジスタＭ１とインダクタＬ３との間にゲート接地されたＭＯＳトランジスタＭ１１ａ、Ｍ１１ｂを介在させ、トランジスタＭ１１ａは、ゲート信号φ２でＯＮ／ＯＦＦされ、トランジスタＭ１１ｂのゲートは、例えば電源に接続されて常にＯＮとされる。

このインダクタＬ３とＭＯＳトランジスタＭ１１ａを迂回してＭＯＳトランジスタＭ１のドレインが電源電位Ｖｄｄに接続されるようにＭＯＳトランジスタＭ１２が配置されている。このＭＯＳトランジスタＭ１２は、ゲート信号φ１で駆動される。

同様に、ＭＯＳトランジスタＭ２とインダクタＬ４との間にＭＯＳトランジスタＭ２１ａおよびＭ２１ｂを介在させ、トランジスタＭ２１はゲート信号φ２でＯＮ／ＯＦＦされ、トランジスタＭ２１ｂは常にＯＮとする。このインダクタＬ４とＭＯＳトランジスタＭ２１を迂回してＭＯＳトランジスタＭ２のドレインが電源電位Ｖｄｄに接続するようにＭＯＳトランジスタＭ２２が配置されている。このＭＯＳトランジスタＭ２２はゲート信号φ１で駆動される。

トランジスタＭ１１ａ、Ｍ１２及びトランジスタＭ２１、Ｍ２２は、同一サイズのＭＯＳトランジスタで構成し、トランジスタＭ１１ｂおよびトランジスタＭ２１ｂは、小さいサイズのＭＯＳトランジスタで構成したとする。ゲート信号φ１がＯＦＦされ、ゲート信号φ２がＯＮされると、出力には、トランジスタＭ１１ａ、トランジスタＭ１１ｂ、トランジスタＭ２１ａ、トランジスタＭ２１ｂを介して供給される信号が出力される。一方ゲート信号φ１がＯＮされ、ゲート信号φ２がＯＦＦされると、出力には、トランジスタＭ１１ｂ、トランジスタＭ２１ｂを介して供給される信号のみが出力され、他の信号は、トランジスタＭ１２、トランジスタＭ２２を介して捨てられてしまうため、利得が低くなる。この利得切り替え動作と、前述したディジェネレーションのインダクタを変化させる利得切り替えを併用することにより、さらに広い利得切り替え幅を実現することができる。

図２９には、入力インピーダンス調整用にインダクタンス可変回路を応用した回路例が示されている。

図２５に示した回路に示した可変抵抗Ｒｖに代えてトランジスタＭ１及びインダクタＬ１，トランジスタＭ２及びインダクタＬ２，トランジスタＭ３及びインダクタＬ５，トランジスタＭ４及びインダクタＬ６と同様の回路構成を有するインピーダンス調整用回路１６０が設けられている。即ち、ＭＯＳトランジスタＭ５のドレインは、電源電位Ｖｄｄに接続され、ソースは、インダクタＬ７を介して電流源Ｉ３に接続され、ゲートには、入力信号Input_1が供給されている。
また、ＭＯＳトランジスタＭ５と差動対をなすＭＯＳトランジスタＭ６のドレインは、電源電位Ｖｄｄに接続され、ソースはインダクタＬ８を介して電流源Ｉ３に接続され、ゲートには入力信号Input_2が供給されている。
このインダクタＬ７，Ｌ８のインダクタンスを制御する回路として、差動増幅器１６２の入力信号Input_1、Input2をそれぞれゲートに入力するＭＯＳトランジスタＭ７及びＭ８を備えている。ＭＯＳトランジスタＭ７のソースには、インダクタＬ７と結合係数ｋ３を有するインダクタＬ９が接続され、可変電流源Ｉ４を介して接地されている。同様にＭＯＳトランジスタＭ８のソースは、インダクタＬ８と結合係数ｋ４を有するインダクタＬ１０を介して可変電流源Ｉ４に接続されている。尚、ＭＯＳトランジスタＭ７，Ｍ８のドレインは、電源電位Ｖｄｄに接続されている。

説明を簡略化するために、インダクタＬ１〜Ｌ１０のインダクタンスは同じ値とし、結合係数ｋ１＝ｋ３＝ｋ２＝ｋ４とする。可変電流源Ｉ２，Ｉ４は。電流ＯＮ／ＯＦＦの２値で変化し、結合するインダクタは、相互に磁界を弱めあうように接続されているものとする。

可変電流源Ｉ２をＯＮとした場合は、ディジェネレーション用のインダクタＬ１及びＬ２のインダクタンスの値は小さく見え高利得・低雑音モードで動作する。このとき可変電流源Ｉ４をＯＦＦにしておくと、インピーダンス調整用回路は、擬似的に低歪モードで動作し、トータルの入力インピーダンスは、高利得・低雑音モードの回路と低歪モードの回路が並列に接続された値になる。

一方、可変電流源Ｉ２をＯＦＦとした場合は、ディジェネレーション用のインダクタＬ１及びＬ２のインダクタンスの値は大きく見え低歪モードで動作する。このとき可変電流源Ｉ４をＯＮにしておくと、インピーダンス調整用回路は、疑似的に高利得・低雑音モードで動作し、トータルの入力インピーダンスは。高利得・低雑音モードの回路と低歪モードの回路が並列に接続された値になり、動作モードを切り替えても変化しないこととなる。

更に、上述の実施態様では差動対の回路例を説明したが、単相の回路でも同様の効果を得ることができる。図３０は、単相の増幅回路に適用した実施態様を示す回路図である。

図３０に示すようにゲートに入力信号Input_1が入力されるＭＯＳトランジスタＭ１のソースは、ディジェネレーション用のインダクタＬを介して電流源Ｉ１に接続されている。電流源Ｉ１の他端は、接地されている。また、ＭＯＳトランジスタＭ１のドレインにインダクタＬ３が接続され、インダクタＬ３の他端は電源電位Ｖｄｄに接続されている。このＭＯＳトランジスタＭ１のドレインから出力信号Output_1が出力される。
制御部は、入力信号Input_1をゲートに入力するＭＯＳトランジスタＭ２を備えており、ＭＯＳトランジスタＭ２のソースには、インダクタＬと結合係数ｋを有するインダクタＬＣが接続され、可変電流源Ｉ２を介して接地されている。尚、ＭＯＳトランジスタＭ３のドレインはＭＯＳトランジスタＭ１のドレインに接続され、ＭＯＳトランジスタＭ２を介して流れる可変電流源Ｉ２からの電流は出力信号Output_1中に加えられる。

可変電流源Ｉ２の電源が、例えば、ＯＮ／ＯＦＦ制御されることで、ディジェネレーション用インダクタＬのインダクタンスの値を制御することができる。

以上説明したディジェネレーション用のインダクタと、結合係数ｋで電磁的に結合する制御用のインダクタ、例えば、図２１に示されるインダクタＬ１、Ｌ２等は各種の構成をもって実現することができる。例えば、図１７に示すように、ディジェネレーション用インダクタＬを構成するスパイラル導体と制御用インダクタＬＣを構成するスパイラル導体とが左右対称となるような配置で構成することができる。この場合は、図面中央部にて夫々の導体が交差することになり、この部分が絶縁膜を介して形成することで交差領域以外は１層の配線で実現することができる。インダクタは、図１７に示す構成に限らず電磁的に結合できる状態であればいかなる構成でも良く、図１８或いは図１９に示したような導体パターンで構成されても良い。

以上説明した本発明の実施態様の回路ではＭＯＳトランジスタを用いたが、他のトランジスタなどの能動素子を用いても良いことは言うまでもない。

この発明の実施例に係る増幅器は、携帯電話などの無線通信端末に利用することができる。図３１にその一例が示されている。図３１は、無線通信端末のブロック図を示している。

アンテナ（ＡＮＴ）からのＲＦ入力信号は、ＲＦ信号処理部（ＲＦ）に供給される。即ち、ＲＦ信号処理部（ＲＦ）において、スイッチ（Ｔ／Ｒ）を介してＲＦバンドパスフィルタ１（ＲＦ−ＢＰＦ１）、低雑音増幅器（ＬＮＡ）及びＲＦバンドパスフィルタ２（ＲＦ−ＢＰＦ２）に供給され、乗算器（ＤＣ）にてローカル信号（ＲＦ−ＶＣＯ）と乗算されて中間周波数信号に周波数変換される。この中間周波数信号は、中間周波数処理部（ＩＦ−Ｓｔａｇｅ）及びベースバンド信号処理部（ＢＢ−Ｓｔａｇｅ）に供給される。

低雑音増幅器（ＬＮＡ）には、ベースバンド信号処理部（ＢＢ−Ｓｔａｇｅ）内の受信電界強度判定部（ＲＳＳＩ）からゲイン制御信号（Ｇａｉｎ Ｃｏｎｔｒｏｌ）が供給されている。

送信される信号は、上述とは逆に処理される。即ち、ベースバンド信号処理部（ＢＢ−Ｓｔａｇｅ）及び中間周波数処理部（ＩＦ−Ｓｔａｇｅ）から供給された信号は、ＲＦ信号処理部（ＲＦ）にて処理される。ＲＦ信号処理部では、中間周波数信号が乗算器（ＵＣ）にてローカル信号（ＲＦ−ＶＣＯ）と乗算されて周波数変換され、この変換された信号がＲＦバンドパスフィルタ（ＢＰ−ＢＰＦ）を介してパワーアンプ（ＰＡ）に供給され、スイッチ（Ｔ／Ｒ）を介してアンテナ（ＡＮＴ）に供給される。

このような無線端末の低雑音増幅器（ＬＮＡ）に上述した増幅器が用いられる。

無線端末には、各種の規格・標準が存在するが、入力するＲＦ信号のレベルが小さい場合は、低雑音増幅器（ＬＮＡ）には、低雑音で信号を増幅する増幅器特性が要求される場合がある。このような場合には、ＬＮＡのディジェネレーション用のインダクタンス値を小さくなるように制御する。逆にＲＦ信号が十分大きい場合は、ＲＦ信号を歪ませないことが重要になるので、ＬＮＡのディジェネレーション用のインダクタンス値を大きくなるように制御することになる。

このような低雑音増幅器（ＬＮＡ）の特性制御は、例えば、ゲイン制御信号（Ｇａｉｎ Ｃｏｎｔｒｏｌ）を用いて行うことができる。尚、増幅器の特性制御はＲＳＳＩ以外の基準をもとに行っても良い。

このように無線端末のＲＦ処理部のＬＮＡに本発明の増幅特性可変の増幅器を用いることにより、消費電流を増加せしめることなく、適応的に所望のＬＮＡの増幅特性を実現することができる。

図２１〜図３１を参照して説明した増幅器においては、少なくとも一対のインダクタンスＬａ、Ｌｃ、Ｌ１，Ｌ５、Ｌ２，Ｌ６、Ｌ７，Ｌ９，Ｌ８，Ｌ１０は、
互いに結合係数ｋ１，ｋ２，ｋ３，ｋ４で互いに結合され、相互インダクタンスを有するものとして説明している。しかし、増幅器は、一対のインダクタンスは、互いに結合されず、相互インダクタンスを有しなくとも実現可能である。相互インダクタンスを用いる増幅器は、大きなディジェネレーションが実現でき、より少ない電流で、良好な歪特性が実現できる利点がある。これに対して、相互インダクタンスを有しないインダクタンスを備えた増幅器は、複雑な形状のインダクタを用いる必要がないため、設計が容易になる利点がある。

以下、図３２〜図３９を参照してこの発明の他の実施の形態に係る相互インダクタンスを有しないインダクタを備えた増幅器について詳細に説明する。

以下の説明では全てバイポーラトランジスタを用いた例について説明するが、ＦＥＴなど他の能動素子を用いて構成することも可能である。

図３２には、この発明の他の実施形態に係る増幅器の基本回路構成を示している。この図３２に示されるように複数の増幅段Ａ１〜Ａｎは、入力側Inputに対して並列に接続され、増幅段Ａ１〜Ａｎが選択的に動作されることによって、利得切り替え機能が実現される。ここで、増幅段Ａ１〜Ａｎは、その増幅特性が同一でも良く、或いは、増幅特性が異なってもよく、又は、同一及び異なる増幅特性のものが組み合わされても良い。利得が切り替えられると入力インピーダンスは、変化されるが、この入力インピーダンスＺｉｎの変化は、可変抵抗Ｒｘで補償される。即ち、いずれの増幅段Ａ１〜Ａｎが動作している場合も、増幅器全体の入力インピーダンスＺｉｎが大きく変化しないように、可変抵抗Ｒｘの値が適切な値に設定される。ここで、例えば、増幅段Ａ１は、ある程度の消費電流で、高利得かつ良好な歪み特性を有する増幅段とし、増幅段Ａ２は、少ない消費電流で低い利得と良好な歪み特性を有する増幅段とすると、高い利得が要求される場合は、増幅段Ａ１を動作させ、低い利得が要求される場合は増幅段Ａ２を動作させることにより、所望の利得および歪み特性を実現するとともに、消費電流を必要最小限に抑えることが出来る。可変抵抗Ｒｘを適切な値に設定することにより、増幅段Ａ１と増幅段Ａ２の動作を切り替えて利得を変化させた際の入力インピーダンスＺｉｎの変化を小さく抑えることが可能である。

図３３は、図３２の回路の可変抵抗Ｒｘを実現する第１の実施例に係る回路を示している。入力インピーダンスを調整する可変抵抗Ｒｘは、固定の抵抗Ｒ１、〜ＲｍとスイッチＳＷ１〜ＳＷｍを用いて実現される。スイッチＳＷ１〜ＳＷｍが適切に切り替えられることによって、固定抵抗Ｒ１〜Ｒｍが選択されて入力側の抵抗Ｒｘに所望の抵抗値が与えられる。

図３４は、図３２の回路の可変抵抗Ｒｘを実現する第２の実施例に係る回路を示している。入力インピーダンスを調整する可変抵抗Ｒｘは、ＦＥＴ１７２で構成してあり、ＦＥＴ１７２の制御ゲートＶｃｔｒｌに適切な制御電圧を印加することによって、所望の抵抗値を実現することができる。

図３５は、図３２の回路の可変抵抗Ｒｘを実現する第３の実施例に係る回路を示している。図３５に示す回路においては、２つのエミッタ接地された増幅段Ａ１およびＡ２が並列に接続され、入力インピーダンスを調整するためにＭＯＳＦＥＴが入力段に接続されている。増幅段Ａ１のディジェネレーションのインダクタＬ１は、高利得が実現出来るように小さいインダクタンスの値を有している。また、増幅段Ａ２のディジェネレーションのインダクタＬ２は、低利得と良好な歪み特性を実現するように大きいインダクタンスの値を有している。図３５に示される回路において、入力部のＭＯＳＦＥＴ１７２を除いた部分の入力インピーダンス（アドミタンス）をシミュレーションした結果が図３６に示されている。図３６は、回路定数や動作点を適切に設定して、増幅段Ａ１がＯＮ、且つ、増幅段Ａ２がＯＦＦにされて高利得を実現した第１の場合及び増幅段Ａ１がＯＦＦ、且つ、増幅段Ａ２がＯＮされて低利得を実現した第２の場合における反射係数をアドミタンス上に示したものである。図３６から明らかなように、適切な抵抗が並列に接続されること、即ち、入力部に接続したＭＯＳＦＥＴ１７２がＯＮされることにより、図３６に示した第１及び第２の場合のインピーダンスをほぼ同じにすることが可能である。高利得を実現する際の消費電流は、３ｍＡ程度で、低利得を実現する際の消費電流は、１．５ｍＡ程度となり、低利得時には消費電流も削減されている。低利得時は、消費電流は少なくなっているが、ディジェネレーションのインダクタＬ２の値が大きいため、良好な歪み特性を実現できる。

図３７は、図３２の回路の可変抵抗Ｒｘを実現する第４の実施例に係る回路を示している。図３７に示される回路では、２つの差動増幅段Ａ１、Ａ２が並列に接続され、入力インピーダンスを調整するためにＭＯＳＦＥＴ１７２が入力段に接続されている。ここで、高利得を実現する際は、増幅段Ａ１、Ａ２の両方がＯＮされる。２つの増幅器Ａ１、Ａ２が動作される場合には、ディジェネレーションのインダクタも小さく見えるため、高利得を実現することが出来る。また、低利得を実現する場合は、増幅段Ａ１のみがＯＮされ、増幅段Ａ２がＯＦＦされることにより、ディジェネレーションのインダクタは、インダクタＬ１のみが見えるようになるため、大きなディジェネレーションとなり、良好な歪み特性を実現することができる。

図３８は、図３３の回路の可変抵抗Ｒｘを実現する第５の実施例に係る回路を示している。図３８の回路においては、入力Input_1,Input_2の間に固定抵抗Ｒ１〜Ｒ３及びスイッチＳＷ１〜ＳＷｍの直列回路が並列に接続されている。この回路では、スイッチＳＷ１〜ＳＷｍを選択的にＯＮ-ＯＦＦすることによって入力側の抵抗Ｒｘを適切に設定することができる。即ち、スイッチＳＷ１〜ＳＷｍが適切に切り替えられることによって、固定抵抗Ｒ１〜Ｒｍが選択されて入力側の抵抗Ｒｘに所望の抵抗値が与えられる。

図３９は、図３２に示す増幅回路を無線機の低雑音増幅器に適用した回路例を示している。この図３９に示す無線端末の回路においては、アンテナ（ＡＮＴ）からのＲＦ入力信号は、ＲＦ信号処理部（ＲＦ）に入力され、このＲＦ信号処理部（ＲＦ）の図３２を参照して説明した低雑音増幅器（ＬＮＡ）に供給される。低雑音増幅器（ＬＮＡ）からの出力信号は、乗算器（ＤＣ）にてローカル信号（ＲＦ−ＶＣＯ）と乗算されて中間周波数信号に周波数変換される。この中間周波数信号は、バンドパスフィルタ（ＢＰＦ）を介して中間周波数処理部（ＩＦ−Ｓｔａｇｅ）の中間周波数アンプ（ＩＦ−ＡＭＰ）に供給される。中間周波数アンプ（ＩＦ−ＡＭＰ）からの出力は、直交復調器（ＱＤＥＭ）を介してベースバンド信号処理部（ＢＢ−Ｓｔａｇｅ）に供給されて処理される。

この無線端末の回路においては、図３２に示す増幅回路が低雑音増幅器に適用され、利得切り替えを実現するとともに入力インピーダンスを一定にしている。利得切り替え機能により、無線機のダイナミックレンジは広がり、低雑音増幅器の入力インピーダンスが変化しないため、単一の入力整合回路を用いて容易に５０Ωなど所望のインピーダンスに常に整合させることが可能である。また、無線機に用いる回路には、低消費電力であることが求められるが、本発明を適用した低雑音増幅器は、必要最小限の電流で動作させることが可能であるため、無線機の低消費電力化にもつながるものである。

尚、この発明は、上記実施形態そのままに限定されるものでなく、実施段階では、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。

また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

この発明の第１の実施形態に係る可変インダクタを概略的に示す回路図である。 図１に示される可変インダクタの変形例を概略的に示す回路図である。 この発明の第２の実施形態に係る可変インダクタを概略的に示す回路図である。 図３に示す可変インダクタの変形例を概略的に示す回路図である。 この発明の第３の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の第４の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の第５の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の第６の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の第７の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の第７の実施形態に係る可変インダクタを概略的に示す回路図である。 この発明の実施例に係る発振器を概略的に示すブロック図である。 この発明の他の実施例に係る発振器を概略的に示すブロック図である。 図１２に示す電圧−電流変換回路をカスコード接続のトランジスタで構成した回路を概略的に示すブロック図である。 複数の差動対が配置されたこの発明の更に他の実施例に係る発信器を概略的に示すブロック図である。 可変位相器と可変利得増幅器を用いたこの発明のまた更に他の実施例に係る発振器を概略的に示すブロック図である。 この発明のまた更に他の実施例に係るコルピッツ発振回路を概略的に示すブロック図である。 図１から図１６に示されたインダクタの回路パターンを概略的に示す平面図である。 図１から図１６に示されたインダクタの他の回路パターンを概略的に示す平面図である。 図１から図１６に示されたインダクタの他の回路パターンを概略的に示す平面図である。 図１から図１６に示された発振器を備える無線端末を概略的に示すブロック図である。 この発明の一実施形態に係る増幅器を概略的に示すブロック図である。 図２１に示された差動増幅器の具体的回路を示す回路図である。 この発明の他の実施形態に係る差動増幅器を示すブロック図である。 図２３に示される差動増幅器の具体的回路を示す回路図である。 図２３に示される差動増幅器の他の具体的回路を示す回路図である。 （ａ）及び（ｂ）は、図２３に示される可変抵抗の回路例を示す。 図２４及び図２５に示される増幅段の入力インピーダンスを示す等価回路図である。 図２５に示す回路の変形例に係る回路を示す回路図である。 図２３に示される差動増幅器の更に他の具体的回路を示す回路図である。 図２３に示される差動増幅器の変形例に係る回路を示す回路図である。 図２３から図３０を参照して説明した増幅器を組み込んだ無線端末を概略的に示すブロック図である。 この発明の他の実施形態に係る増幅器の基本回路構成を示すブロック図である。 図３２に示される可変抵抗を実現する回路を示すブロック図である。 図３２に示される可変抵抗を実現する他の回路を示すブロック図である。 図３２に示される可変抵抗を実現する更に他の回路を示すブロック図である。 図３５に示される回路において、入力部のＭＯＳＦＥＴを除いた部分の入力インピーダンスをシミュレーションした結果を示すグラフである。 図３２に示される可変抵抗を実現する更にまた他の回路を示すブロック図である。 図３３に示される可変抵抗を実現するより他の回路を示すブロック図である。 図３２に示す増幅回路を無線機の低雑音増幅器に適用した無線端末の回路例を示すブロック図である。

符号の説明

１１…信号入力端子
１２…分配器
１３ａ〜１３ｎ…信号経路
１４ａ〜１４ｃ，７６ａ，７６ｂ，７７ａ，７７ｂ…インダクタ
１５，１６…可変インダクタ端子
２１ａ，２１ｂ…ソース接地トランジスタ
２２…負荷回路
２３ａ，２３ｂ…電流源
２４ａ，２４ｂ…高周波バイパス用キャパシタ
３１ａ〜３１ｎ…第１のトランジスタ（ゲート接地トランジスタ）
３２ａ〜３２ｎ…第２のトランジスタ（ゲート接地トランジスタ）
３４ａ〜３４ｎ…制御信号入力端子
４１ａ，４１ｂ…ソースフォロア回路のトランジスタ
４３ａ，４３ｂ…電流源
５１…第１のトランジスタ
５２…第２のトランジスタ
５３、５４…電流源
５５…第３のトランジスタ（カスコードトランジスタ）
５６ａ，５６ｂ…第４のトランジスタ（カスコードトランジスタ）
５７ａ，５７ｂ…制御信号入力端子
６１…トランジスタ
６２…バッファ回路
６３…電流源
６４…高周波バイパス用キャパシタ
７１ａ，７１ｂ…第１の差動対トランジスタ
７２ａ，７２ｂ…第２の差動対トランジスタ
７３ａ，７３ｂ，７４ａ，７４ｂ，７５ａ，７５ｂ…カスコードトランジスタ
Ｌ０，Ｌ１１，Ｌ１ｎ，Ｌ０１，Ｌ０２，Ｌ１，Ｌ２，Ｌ２ｎ…インダクタ
ｋ，ｋ１，ｋｎ，ｋ１ｎ，ｋ２ｎ…結合係数
ＶＣ１，ＶＣ２…可変キャパシタ
Ｃ１，Ｃ２，Ｃ１１，Ｃ２１，Ｃ１ｎ，Ｃ２ｎ…キャパシタ
Ｌ，Ｌ１，Ｌ２…ディジェネレーション用インダクタ（第１のインダクタ）
Ｌ’，Ｌ５，Ｌ６…第２のインダクタ
１０２…コア回路部（VCO core）
１０４，１０４−１〜１０４−ｎ…発振周波数制御部
１０５…電流源
１０６…電圧制御発振回路
ＶＣ１，ＶＣ２…可変容量
Ｔ１、Ｔ２…ＭＯＳトランジスタ
Ｔ１１〜Ｔ１６…トランジスタ
Ｔ１１〜Ｔ１ｎ…トランジスタ
Ｔ２１〜Ｔ２ｎ…トランジスタ
Ｉ０〜Ｉｎ…可変電流源
１１６、１１８…可変位相回路
１２０，１２２…可変移相器
１３０−１，１３０−２，１３０−３…アンテナ
１３２−１，１３２−２，１３２−３…低雑音増幅器（Low Noise Amplifier)
１３４−１，１３４−２，１３４−３…ミキサ（ＭＩＸ）
１３６−１，１３６−２，１３６−３…中間周波数処理部（ＩＦ）
Ｍ１、Ｍ２、Ｍ１１ａ、Ｍ１１ｂ、Ｍ２１ａ、Ｍ２１ｂ、Ｍ２２…ＭＯＳトランジスタ

Claims (4)

1. 第１及び第２の電流の少なくとも一方を可変として第１及び第２の電流を供給する電流源と、
   前記第１の電流が流れる第１のインダクタと、
   前記第２の電流が流れ、前記第１のインダクタに磁気的に相互結合される第２のインダクタと、
   を具備し、
   第１の入力端子に入力される第１の入力信号に応答して前記電流源から第１及び第２のインダクタに前記第１及び第２の電流を分配供給し、この第１及び第２の電流の分配に従って定まる可変インダクタンスに応じて前記第１の入力端子に入力される第１の入力信号を増幅して第１の出力端子から出力させる可変利得増幅段であって、前記第１のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有する第１のトランジスタ及び前記第２のインダクタに接続されるソース及びドレイン並びに前記入力端子に接続されるゲートを有する第２のトランジスタから構成される可変利得増幅段と、
   前記可変利得増幅段の前記第１の入力端子に接続される可変抵抗を含み、前記可変インダクタンスを切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
   を具備することを特徴とする増幅器。
2. 第１及び第２の電流の少なくとも一方を可変として第１及び第２の電流を供給する電流源と、
   前記第１の電流が流れる第１のインダクタと、
   前記第２の電流が流れ、前記第１のインダクタに磁気的に相互結合される第２のインダクタと、
   を具備し、
   第１の入力端子に入力される第１の入力信号に応答して前記電流源から第１及び第２のインダクタに前記第１及び第２の電流を分配供給し、この第１及び第２の電流の分配に従って定まる可変インダクタンスに応じて前記第１の入力端子に入力される第１の入力信号を増幅して第１の出力端子から出力させる可変利得増幅段であって、
   第２の入力信号が入力される第２の入力端子と、
   前記第１のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有し、前記第１の出力端子に接続される第１のトランジスタと、
   前記第２のインダクタに接続されるソース及びドレイン並びに前記第１の入力端子に接続されるゲートを有する第２のトランジスタと、
   前記第１のインダクタに並列に接続される第３のインダクタと、
   この第３のインダクタに接続されるソース及びドレイン並びに第２の入力端子に接続されるゲートを有する第３のトランジスタと、
   前記第２のインダクタに並列に接続される第４のインダクタと、
   この第４のインダクタに接続されるソース及びドレイン並びに前記第２の入力端子に接続されるゲートを有する第４のトランジスタと、
   から構成される可変利得増幅段と、
   前記可変利得増幅段の前記第１の入力端子に接続される可変抵抗を含み、前記可変インダクタンスを切り替えた際に生じる入力インピーダンスの変化をこの可変抵抗の抵抗値を調整して補償する入力インピーダンス調整回路と、
   を具備することを特徴とする増幅器。
3. 前記可変抵抗が前記第１及び第２の入力端子に接続されることを特徴とする請求項２に記載の増幅器。
4. 無線通信装置のＲＦ部の低雑音増幅器として、請求項１又は請求項２に記載の増幅器を備えたことを特徴とする無線通信装置。

Images