CN116827275A - 低噪声放大器以及射频前端模组 - Google Patents

Abstract

本申请实施例提供一种低噪声放大器以及射频前端模组。低噪声放大器包括：第一信号输入端、第一信号输出端、接地端、逻辑控制单元、第一级放大电路、第二级放大电路、级间匹配电路、偏置电路和线性度调节单元；第一级放大电路和第二级放大电路用于对信号进行第一增益模式的放大；级间匹配电路连接在所述第一级放大电路和第二级放大电路之间；偏置电路用于输出工作电压；逻辑控制单元用于控制偏置电路输出的工作电压，以调节低噪声放大器的增益档位；线性度调节单元连接在级间匹配电路和接地端之间，用于调节所述低噪声放大器的不同增益档位的线性度。在保证高增益放大的同时，兼顾了功耗和线性度。

Description

低噪声放大器以及射频前端模组

技术领域

本申请涉及射频技术领域，特别是涉及一种低噪声放大器以及射频前端模组。

背景技术

低噪声放大器(LowNoiseAmplifier，LNA)作为射频接收机关键模块，其增益覆盖范围和线性度是影响其性能的关键指标。传统的低噪声放大器通常采用无源衰减结构实现低增益档位，但这种结构较为简单，线性度不足。通过提高放大管偏置电压的方法，也能够一定程度上改善其线性度。但这种方法会增加额外的功耗。

如何在提高LNA的增益范围的同时，改善相应增益档位的线性度，兼顾功耗，是本领域一直致力解决的重要技术问题。

发明内容

有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种低噪声放大器以及射频前端模组。

第一方面，本申请一实施例提供了一种低噪声放大器，包括：第一信号输入端、第一信号输出端、接地端、逻辑控制单元、第一级放大电路、第二级放大电路、级间匹配电路、偏置电路和线性度调节单元；所述第一信号输入端用于接收信号；所述第一信号输出端用于输出信号；

所述第一级放大电路和所述第二级放大电路依次连接在所述第一信号输入端和所述第一信号输出端之间；所述第一级放大电路和所述第二级放大电路用于对所述信号进行第一增益模式的放大；

所述级间匹配电路连接在所述第一级放大电路和第二级放大电路之间，所述级间匹配电路用于进行级间阻抗匹配；

所述偏置电路用于向所述第一级放大电路和所述第二级放大电路输出工作电压；

所述逻辑控制单元用于控制所述偏置电路输出的所述工作电压，以调节所述低噪声放大器的增益档位；

所述线性度调节单元连接在所述级间匹配电路和所述接地端之间；所述线性度调节单元用于调节所述低噪声放大器的不同增益档位的线性度。

结合本申请的第一方面，在一可选实施方式中，所述线性度调节单元包括第一电阻，所述第一电阻的一端连接在所述级间匹配电路和所述第二级放大电路之间，所述第一电阻的另一端连接所述接地端。

结合本申请的第一方面，在一可选实施方式中，所述线性度调节单元与所述逻辑控制单元连接，所述线性度调节单元用于在所述逻辑控制单元的控制下调节所述低噪声放大器的不同增益档位的线性度。

结合本申请的第一方面，在一可选实施方式中，所述线性度调节单元还包括第二电阻和第一晶体管；所述第二电阻连接在所述第一电阻和所述接地端之间；所述第一晶体管的源极和漏极分别连接所述第二电阻的两端，所述第一晶体管的栅极用于接收所述逻辑控制单元的导通控制信号。

结合本申请的第一方面，在一可选实施方式中，所述低噪声放大器还包括：第三放大电路，用于对所述信号进行第二增益模式的放大；所述第二增益模式的增益小于所述第一增益模式的增益。

结合本申请的第一方面，在一可选实施方式中，所述低噪声放大器还包括第一增益调节电路，用于在所述逻辑控制单元的控制下调节所述低噪声放大电路的增益档位；所述第一增益调节电路设置于所述第二级放大电路与所述第一信号输出端之间，和/或所述第三放大电路与所述第一信号输出端之间。

结合本申请的第一方面，在一可选实施方式中，所述第一增益调节电路包括至少两个增益调节单元，所述至少两个增益调节单元包括不同的增益档位；所述逻辑控制单元用于控制所述第一增益调节电路的工作状态，以调节所述低噪声放大器的增益档位。

结合本申请的第一方面，在一可选实施方式中，所述第一增益调节电路包括开关组件和至少一个衰减网络，所述开关组件用于在所述逻辑控制器的控制下控制所述至少一个衰减网络的工作状态，以调节所述第一增益调节电路的增益档位。

结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路还包括：第二增益调节电路，用于在所述逻辑控制单元的控制下调节所述第一级放大电路的阻抗值，以调节所述第一增益模式的增益档位。

结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路包括第一共源管和第一共栅管，所述第一共源管的漏极连接所述第一共栅管的源极，所述第一共源管的栅极连接所述第一信号输入端，所述第一共源管的源极通过所述第二增益调节电路接地。

第二方面，本申请实施例提供了一种射频前端模组，包括上述任意一方面所述的低噪声放大器。

本申请实施例所提供的低噪声放大器以及射频前端模组，通过在第一级放大电路的信号输出端连接线性度调节单元，将经过第一级放大的信号部分泄放至地，从而减小了传输至第二级放大电路的信号，有效提高了线性度；如此，解决了传统单纯通过提高偏置电压提升线性度造成的功耗增加的技术问题，在保证高增益放大的同时，兼顾了功耗和线性度。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请一实施例提供的低噪声放大器的示意图一；

图2为本申请一实施例提供的低噪声放大器的示意图二；

图3为本申请一实施例提供的低噪声放大器的示意图三；

图4为本申请一实施例提供的低噪声放大器的示意图四；

图5为本申请一实施例提供的低噪声放大器的示意图五；

图6为本申请一实施例提供的第一增益调节电路的示意图一；

图7a为本申请一实施例提供的第一增益调节电路的示意图二；

图7b为本申请一实施例提供的第一增益调节电路的示意图三；

图7c为本申请一实施例提供的第一增益调节电路的示意图四；

图8为本申请一实施例提供的第一增益调节电路的示意图五；

图9为本申请一实施例提供的低噪声放大器的示意图六；

图10a为本申请一实施例提供的第一偏置电路的示意图；

图10b为本申请一实施例提供的第二偏置电路的示意图；

图10c为本申请一实施例提供的第三偏置电路的示意图。

具体实施方式

为使本申请的技术方案和有益效果能够更加明显易懂，下面通过列举具体实施例的方式，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。当描述“第一”时，并不表示必然存在“第二”；而当讨论“第二”时，也并不表明本申请必然存在第一元件、部件、区、层或部分。在此使用时，单数形式的“一”、“一个”和“所述/该”也可能意图包括复数形式，除非上下文清楚指出另外的方式。“多个”的含义是两个以上，除非另有明确具体的限定。还应明白术语“包括”，当在该说明书中使用时，确定所述特征的存在，但不排除一个或更多其它的特征的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

可以理解，本申请上下文中“连接”表示被连接的一端与连接至的一端之间相互具有电信号或数据的传递，可理解为“电连接”、“通信连接”等。本申请上下文中“A与B直接连接”表示A和B之间不包括除导线以外的其他元器件。

首先，请参考图1和图3。本申请实施例提供一种增益可调低噪声放大器，包括：第一信号输入端01、第一信号输出端02、接地端03、逻辑控制单元30、第一级放大电路10、第二级放大电路20、级间匹配电路12和线性度调节单元70。第一信号输入端01用于输入信号。第一信号输出端02用于输出信号。输入信号可以为射频信号。可选的，第一信号输出端02与负载连接。

第一级放大电路10和第二级放大电路20依次连接在第一信号输入端01和第一信号输出端02之间，用于对信号进行第一增益模式的放大。通过采用两级放大电路，对信号依次进行两级放大，实现了对输入信号的高增益放大，提高了噪声可调空间。

级间匹配电路12连接在第一级放大电路10和第二级放大电路20之间，用于进行第一级放大电路10和第二级放大电路20的级间阻抗匹配。可选的，级间匹配电路12包括第一电容C12。

偏置电路50用于向第一级放大电路10和第二级放大电路20输出工作电压。偏置电路用于在逻辑控制单元30的控制下改变该工作电压，以调节低噪声放大器的增益档位。可选的，偏置电路包括第一偏置电路51和第二偏置电路52，分别用于向第一级放大电路10和第二级放大电路20输出工作电压。偏置电路50包括参考电流输入端、电压转换单元和工作电压输出端。电压转换单元包括至少一个电阻，通过参考电流输入端接收参考电流，将电流转换为工作电压后，经工作电压输出端输出。

逻辑控制单元30用于控制偏置电路50输出的工作电压，以调节低噪声放大器的增益档位。可选的，逻辑控制单元30采用MIPI数字控制器。采用两个寄存器各三位控制字控制电流源电路，可输出2路8种电流值，进而改变偏置电路的参考电流，改变偏置电路提供给第一级放大电路10和第二级放大电路20的工作电压，实现不同增益档位的调节。

线性度调节单元70连接在级间匹配电路12和接地端03之间，用于调节低噪声放大器的不同增益档位的线性度。可选的，线性度调节单元70包括第一电阻R71。线性度调节单元70能够将经第一级放大电路10放大的信号部分泄放至地，从而减小了传输至第二级放大电路20的信号，有效提高了线性度。

本申请实施例的工作过程如下：采用第一级放大电路10和第二级放大电路20依次对信号进行两级放大，对输入的信号进行高增益(第一增益模式)放大。通过逻辑控制单元30改变偏置电路的输出至第一级放大电路10和第二级放大电路20的工作电压，以实现不同增益档位的调节，在实现高增益放大的同时，提高了增益档位的调节范围。通过在第一级放大电路10的信号输出端连接线性度调节单元，将经过第一级放大的信号部分泄放至地，从而减小了传输至第二级放大电路的信号，有效提高了不同增益档位的线性度；如此，解决了传统单纯通过提高偏置电压提升线性度造成的功耗增加的技术问题，在保证高增益的同时，兼顾了功耗和线性度。本申请实施例能够实现3.3G～4.2GHz频率下(后仿结果)最高增益达到19dB以上，输入匹配输出匹配良好。在3.8GHz频率处，增益可达22.6dB。噪声在1.4dB以内，匹配良好。

参考图3，在一可选实施方式中，第一级放大电路10和第二级放大电路20采用共源共栅结构。第一级放大电路10包括第一共源管M11、第一共栅管M12和第二晶体管M13。第二级放大电路20包括第二共源管M21、第二共栅管M22和第三晶体管M23。M11的漏极连接M12的源极，M11的源极连接M13的漏极，M11的栅极连接第一信号输入端01以接收输入信号。M13的源极接地。M12的漏极连接电源VDD。M21的漏极连接M22的源极，M21的源极连接M23的漏极。M21的漏极连接第一信号输出端02。M23的源极接地。M22的漏极连接电源VDD。M21的栅极连接M12的漏极。M11的栅极、M12的栅极、M21的栅极和M22的栅极分别用于接收偏置电路50输出的工作电压。

M13的栅极和M23的栅极用于接收逻辑控制单元30的控制信号VA_buf。当VA_buf为高电平，高于M13和M23的导通电压时，M13和M23导通，第一级放大电路10和第二级放大电路20导通，开始工作。当VA_buf为低电平，低于M13和M23的导通电压时，或者未接收到导通控制信号时，M13和M23不导通，第一级放大电路10和第二级放大电路20不导通而不工作。可选的，M13的漏极通过第一电感L51连接M11的源极。L51为源极退化电感。

线性度调节单元70包括第一电阻R71，其一端连接在级间匹配电路C12和第二级放大电路的共源管M21之间，R71的另一端连接接地端03。信号经过第一级放大电路10放大后，部分泄放至地，从而减小了传输至第二级放大电路20的信号，通过降低增益，从而提高线性度。与通过减小放大管尺寸提高栅压或者通过增加功耗提高线性度的方式相比，提高线性度的效果明显很多。

参考图1和图4，在一可选实施方式中，线性度调节单元70与逻辑控制单元30连接，用于在逻辑控制单元30的控制下调节低噪声放大器的不同增益档位的线性度。线性度调节单元70还包括第二电阻R72和第一晶体管M71。R72连接在R71和接地端03之间。M71的源极和漏极分别连接R72的两端，M71的栅极用于接收所述逻辑控制单元的导通控制信号VA_buf1。当VA_buf1为高电平，高于M71的导通电压时，M71导通，信号经第一放大单元10放大后，其中一部分经线性度调节单元70中的R71泄放至地；另外一部分信号进入第二级放大电路20。当VA_buf1为低电平，低于M71的导通电压时，或者未接收到导通控制信号时，M71不导通，信号经第一放大单元10放大后，其中一部分经线性度调节单元70中相互串联的R71和R72泄放至地；另外一部分信号进入第二级放大电路20。通过调节线性度调节单元70的阻值，调节进入第二级放大电路20的信号大小，通过调节增益大小，从而提高线性度。

可选的，R71或R72的阻值为10KΩ～20KΩ。本申请实施例将线性度调节单元70设置在第二级放大电路20的输入端与接地端之间，与将其设置在第一级放大电路10的输出端和第二级放大电路20的输入端相比，不仅提高了线性度，而且能够降低对增益(S参数)以及噪声的影响。

以下实施例附图中示出的线性度调节单元70均以包括R1、R2和M71为例进行展示，可以理解的是，其中的线性度调节单元70还可以采用仅包括R1的实施例。

参考图2和图5，在一可选实施方式中，低噪声放大器还包括：第三放大电路90，用于对信号进行第二增益模式的放大。第二增益模式的增益小于第一增益模式的增益。第三放大电路90包括第三共源管M31、第三共栅管M32、第四晶体管M33、第五晶体管M34和第六晶体管M35。M31的漏极连接M32源极，M31的栅极连接M33的漏极，M31的源极连接M34的漏极；M33的源极连接第一信号输入端01；M34的源极接地；M32的漏极连接M35的源极；M35的漏极分别连接电源VDD和第一信号输出端02；M33的栅极、M34的栅极和M35的栅极用于接收所述逻辑控制单元的导通控制信号，以控制第三放大电路90导通与否。M31的栅极和M32的栅极分别用于接收偏置电压VG3D和VG3U。可选的，M13和M34的源极均通过第一电感L51接地。可选的，M33的漏极通过第七电容C31与M31的栅极连接。

当M33、M34和M35的栅极接收到的导通控制信号VA_buf_INV为高电平，高于M33、M34和M35的导通电压时，M33、M34和M35导通，第三放大电路90导通而开始工作。当M33、M34和M35的栅极接收到导通控制信号VA_buf_INV为低电平，低于M33、M34和M35的导通电压时，或者未接收到导通控制信号VA_buf_INV时，M33、M34和M35不导通，第三放大电路90不导通而处于非工作状态。可选的，VA_buf与VA_buf_INV的电平反向，当VA_buf为高电平时，VA_buf_INV为低电平，当VA_buf为低电平时，VA_buf_INV为高电平。如此，实现了第三放大电路90和第一级放大电路10及第二级放大电路20的择一导通。可选的，电源电压VDD为1～3V。可选的，电源电压VDD约为1.2V。

可选的，偏置电路50还包括第三偏置电路53，用于向第三放大电路90输出工作电压。逻辑控制单元30还用于控制第三偏置电路53输出的工作电压，以调节第三放大电路90的增益档位。

由于第三放大电路90采用一级放大结构，相对二级放大电路而言，一级放大结构的线性度要好很多，尤其偏置电流较低时，二级放大电路会出现增益扩增的情况。通过采用一级放大结构既保证了高增益模式档位的增益值又能改善低增益模式档位的线性度。

参考图2～图5，在一可选实施方式中，低噪声放大器还包括第一增益调节电路40，用于在逻辑控制单元的控制下调节低噪声放大电路的增益档位。第一增益调节电路40设置于第二级放大电路20与第一信号输出端02之间，和/或第三放大电路90与第一信号输出端02之间，用于对经两级放大或一级放大的信号进行衰减。逻辑控制单元30还用于控制第一增益调节电路40的工作状态，以调节低噪声放大器的增益档位。可分别针对第一增益模式和第二增益模式进行增益档位的调节。本申请的附图中第一增益调节电路40设置在第一放大电路10的信号输出端222和第一信号输出端02之间，以及第二放大电路20的信号输出端和第一信号输出端02之间，能够针对第一增益模式和第二增益模式进行增益档位的调节。还可将第三放大电路90的信号输出端直接连接第一信号输出端02，即将M35的漏极直接连接第一信号输出端02，此时，第一增益调节电路40仅针对第一增益模式进行增益档位的调节。可选的，第一增益调节电路40采用无源衰减器。第一增益调节电路40包括至少两个增益调节单元，不同增益调节单元具有不同的增益档位。可选的，不同增益调节单元的阻抗不同。第一增益调节电路40在逻辑控制单元30的控制下选择不同的增益调节单元对信号进行不同程度的衰减。

逻辑控制单元30用于控制第一增益调节电路40的工作状态，以选择第一增益调节电路40的增益档位。可选的，第一增益调节电路40包括至少两个增益调节单元，分别对应不同的增益档位。若第一增益调节电路40中第一增益调节单元41处于工作状态，采用第一增益调节单元41对信号进行衰减，若第二增益调节单元42处于工作状态，采用第二增益调节单元42对信号进行衰减，从而实现低噪声放大器的增益可调节。

可选的，增益调节单元的数量可以根据需要调整。图6示出了包括四个增益调节单元的实施例，包括第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44，分别通过控制信号S1、S2、S3和S4输入端接收逻辑控制单元30的控制信号，以控制第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44是否处于工作状态。第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44的增益档位不同。第一增益调节电路40的信号输入端401连接第二级放大电路20，信号输出端402连接第一信号输出端02。

在一可选实施方式中，第一增益调节电路40包括第一开关组件和至少一个衰减网络。第一开关组件用于在逻辑控制单元30的控制下控制衰减网络的工作状态，以选择所述第一增益调节电路40的增益模式/档位，从而实现不同增益档位的调节。可选的，衰减网络包括π型衰减网络或T型衰减网络。

图7a和图7b示出了第一增益调节电路包括第一开关组件和一个衰减网络的可能的实施例，其具有两个增益档位，通过控制第一开关组件的导通与否控制衰减网络是否工作，从而实现两个增益档位的选择。首先参考图7a，第一开关组件包括第十晶体管M41。M41构成第一增益调节单元。衰减网络采用T型衰减网络，包括第五电阻R41、第六电阻R42和第七电阻R43。R41和R42串联后，连接在第一增益调节电路40的信号输入端401和信号输出端402之间。R43的一端连接在R41和R42之间，R43的另一端接射频地GNDRFX。M41的源极连接第一增益调节电路40的信号输入端401，M41的漏极连接第一增益调节电路40的信号输出端402。R41、R42和R43构成第二增益调节单元。M41的栅极通过控制信号S1输入端接收逻辑控制单元30的导通控制信号。

参考图7b，衰减网络采用π型衰减网络，包括第八电阻R44、第九电阻R45和第十电阻R46。R45连接在R44的一端和R46的一端之间。R44的另一端和R46的另一端接射频地GNDRFX。M41的源极连接第一增益调节电路40的信号输入端401，M41的漏极连接第一增益调节电路40的信号输出端402。R44、R45和R46构成第二增益调节单元。M41的栅极通过控制信号S1输入端接收逻辑控制单元30的导通控制信号。

当M41接收到的导通控制信号电平大于M41的导通电压时，M41导通，信号从信号输入端401流经M41的源极和漏极，从信号输出端402输出。此时信号不衰减，为第一增益调节电路的第一增益档位，增益为零。当M41接收到的导通控制信号电平小于M41的导通电压时，M41不导通，信号从信号输入端401流经由R41、R42和R43构成的T型衰减网络和/或由R44、R45和第六电阻R46构成的π型衰减网络而被衰减，从信号输出端402输出。此时为第一增益调节电路的第二增益档位，信号被衰减。第二增益模式的增益档位可通过R41、R42和R43的阻值进行设置。

在另一种可能的实施方式中，第一开关组件包括第十晶体管M41、第十一体管M42和第十二晶体管M43，分别与上述衰减网络的三个电阻并联，用于控制衰减网络的工作状态。以图7a的T型衰减网络为例，参见图7c，M41的源极和漏极分别连接在R41的两端，M42的源极和漏极分别连接在R42的两端，M43的源极和漏极分别连接在R43的两端。M41、M42和M43的栅极用于分别接收控制信号S1、S2和S3。当S1、S2和S3电平为高电平，高于M41、M42和M43的导通电压时，衰减网络处于不工作，此时信号不衰减，为第一增益调节电路的第一增益档位/模式；当S1、S2和S3电平为低电平，低于M41、M42和M43的导通电压时，衰减网络工作，对信号进行衰减，为第一增益调节电路的第二增益档位/模式。对于衰减网络为π型衰减网络的情形，三个晶体管的连接方式与下文图8相同。

图8示出了第一增益调节电路包括两个衰减网络的一种可能的实施例，包括第一衰减网络和第二衰减网络，包括四个增益档位。第一衰减网络包括第五电阻R41、第六电阻R42和第七电阻R43。R41的一端和R43的一端之间连接R42。R41的另一端和R43的另一端接射频地GNDRFX。第二衰减网络包括第八电阻R44、第九电阻R45和第十电阻R46。R44的一端和R46的一端之间连接R45。R44的另一端和R46的另一端接射频地GNDRFX。R42和R45串联连接在第一增益调节电路40的信号输入端401和信号输出端402之间。

图8示出了第一衰减网络和第二衰减网络均采用π型衰减网络。可选的，第一衰减网络和第二衰减网络可均采用T型衰减网络；或者第一衰减网络采用T型衰减网络，第二衰减网络采用π型衰减网络；或者第一衰减网络采用π型衰减网络，第二衰减网络采用T型衰减网络。可选的，衰减网络的数量为三个以上，例如还包括第三衰减网络和/或第四衰减网络等等，根据需要进行选择。衰减网络的拓扑结构采用T型或π型均可。

第一开关组件包括第十晶体管M41、第十一晶体管M42、第十二晶体管M43、第十三晶体管M44、第十四晶体管M45、第十五晶体管M46和第十六晶体管M47。M41的源极通过信号输入端401连接第二级放大电路20的信号输出端；M41的漏极通过信号输出端402连接第一信号输出端02；M42的源极通过信号输入端401连接第二级放大电路的信号输出端；M42的漏极连接M45的源极；M45的漏极连接第一信号输出端02；R41连接在M42的源极和漏极之间。M43的漏极通过R42连接M42的源极，M43的源极接射频地GNDRFX。M44的漏极通过R43连接M42的漏极，M44的源极接射频地GNDRFX。R45连接在M45的源极和漏极之间。M46的漏极通过R44连接M45的源极，M46的源极接射频地GNDRFX；M47的漏极通过R46连接M45的漏极，M47的源极接射频地GNDRFX。M41的栅极、M42的栅极、M43的栅极、M44的栅极、M45的栅极、M46的栅极和M47的栅极分别用于接收逻辑控制单元30的导通控制信号。

M41的栅极用于接收逻辑控制单元30的导通控制信号S1。M42的栅极用于接收逻辑控制单元30的导通控制信号S2_INV。M43的栅极和M44的栅极用于接收逻辑控制单元30的导通控制信号S2。M45的栅极用于接收逻辑控制单元30的导通控制信号S3_INV。M46的栅极和M47的栅极用于接收逻辑控制单元30的导通控制信号S3。可选的，S2_INV与S2反相，当S2_INV为高电平时，S2为低电平；当S2_INV为低电平时，S2为高电平。S3_INV与S3相相，当S3_INV为高电平时，S3为低电平；当S3_INV为低电平时，S3为高电平。M41构成第一增益调节单元41。M42、M43、M44、R41、R42、R43构成第二增益调节单元42。M45、M46、M47、R44、R45、R46构成第三增益调节单元43。M42、M43、M44、M45、M46、M47、R41、R42、R43、R44、R45、R46构成第四增益调节单元44。

可选的，M41的栅极通过第十一电阻R411连接控制信号S1输入端。M42的栅极通过第十二电阻R421连接控制信号S2_INV输入端。M43的栅极通过第十三电阻R424连接控制信号S2输入端。M44的栅极通过第十四电阻R426连接控制信号S2输入端。M45的栅极通过第十五电阻R431连接控制信号S3_INV输入端。M46的栅极通过第十六电阻R434连接控制信号S3输入端。M47的栅极通过第十七电阻R435连接控制信号S3输入端。R411、R421、R424、R426、R431、R434和R435一方面可以防止M41、M42、M43、M44、M45、M46和M47由于充放电电流过大而烧坏；另一方面可以调节晶体管的充放电速度。栅极电阻的等效时间常数决定了晶体管开关的转换时间。当栅极电阻增大时，晶体管开关切换速度变慢。通过选择合适的栅极电阻值加快充放电速度。

第一增益调节电路40工作过程如下：第一增益档位下，S1为高电平，高于M41的导通电压，M41导通，第一增益调节单元41导通，信号从信号输入端401流入，经M41的源极和漏极后，从信号输出端402输出，第一增益调节电路40不对信号进行衰减，如此实现对信号的第一增益档处理。

第二增益档位下，S1为低电平、S2为高电平、S2_INV为低电平且S3为低电平，S3_INV为高电平第一增益调节单元41不导通，M42、M43、M44和M45导通，第二增益调节单元42处于工作状态，第三增益调节单元43不工作。信号从信号输入端401经M42的源极和漏极后，经由R41、R42和R43形成的衰减网络从信号输出端402输出。经第二增益调节单元42的衰减实现对信号的第二增益档处理。可选的，第二增益档的增益例如是-3dB。

第三增益档位下，S1为低电平、S2为低电平、S2_INV为高电平且S3为高电平，S3_INV为低电平，第一增益调节单元41不导通，M42、M45、M46和M47导通，第三增益调节单元43处于工作状态，第二增益调节单元42不工作。信号从信号输入端401经M42的源极和漏极后，经由R44、R45和R46形成的衰减网络从信号输出端402输出。经第三增益调节单元43的衰减实现对信号的第三增益档处理。第三增益档的增益与第二增益档的增益不同。可选的，第三增益档的增益例如是-6dB。

第四增益档位下，S1为低电平、S2为高电平、S3为高电平，S2_INV和S3_INV为低电平，第二增益调节单元42和第三增益调节单元43处于工作状态。信号从信号输入端401依次经R41、R42和R43形成的衰减网络，和R44、R45和R46形成的衰减网络，从信号输出端402输出。经第二增益调节单元42和第三增益调节单元43的衰减，实现对信号的第四增益档处理。可选的，第四增益的增益例如是-9dB。

如上所述，通过采用第一增益调节电路40实现了多个增益档的调节，在实现高增益放大的同时，扩大了增益可调节档位和调节范围。通过逻辑控制单元30直接调节增益挡位而无需改变偏置电路的参考电流，简单直接控制第一增益调节电路40来调节增益挡位，简化了增益挡位的调节，提高了增益挡位调节的灵活性。通过对第一增益调节电路40的控制可实现-3dB～-9dB的增益调节，例如-3dB、-6dB和-9dB的增益衰减。可选的，通过设置各个增益调节单元的衰减网络的阻抗，以设置各个增益调节单元或不同增益模式的增益值。可选的，通过调节第一开关组件的尺寸以减小第一增益调节电路40对第一级放大电路10和第二级放大电路20性能的影响。

参考图9，在一可选实施方式中，第一级放大电路10为至少两级增益可调放大电路，逻辑控制单元30还用于控制第一级放大电路10的增益档位。可选的，第一级放大电路10采用共源共栅结构，包括第一共源管M11和第一共栅管M12。第一级放大电路10还包括：第二增益调节电路11，用于在逻辑控制单元30的控制下调节第一级放大电路10的阻抗值，以调节第一增益模式的增益档位。M11的漏极连接M12的源极。M12的漏极连接电源VDD。M11的源极通过第二增益调节电路11接地。M11和M12的栅极分别用于接收偏置电路输出的工作电压VG1U和VG1D。M11的栅极还用于连接第一信号输入端01。

第二增益调节电路11包括电感组件和第二开关组件。电感组件包括第二退化电感L11、第三退化电感L12和第四电阻R11。M11的源极依次通过相互串联的L11、L12和R11后接地。第二开关组件包括第一晶体管M13和第九晶体管M14。L11的一端连接M11的源极，L11的另一端连接M13的漏极。M13的源极接地。L12的一端连接M13的漏极，L12的另一端通过R11接地。M14的漏极连接L12的另一端，M14的源极接地。M13的栅极和M14的栅极分别用于接收逻辑控制单元30的导通控制信号VA_buf2和VA_buf3。

可选的，第二级放大电路20采用共源共栅结构，包括第二共源管M21、第二共栅管M22和第二晶体管M23。M21的漏极连接M22的源极。M22的漏极连接电源VDD。M21的源极连接M23的漏极。M21的栅极连接M12的漏极。M23的源极接地。M21的栅极和M22的栅极分别用于接收偏置电路输出的工作电压VG2U和VG2D。M21的漏极还用于连接第一信号输出端02。M23的栅极用于接收逻辑控制单元30输出的导通控制信号VA_buf，以便控制第二级放大电路的导通与否。

第二增益调节电路11的工作过程如下：作为控制电位控制开关，当VA_buf、VA_buf2和VA_buf3都为高电平时，第一放大电路10和第二放大电路20导通，此时为第一放大电路10的最高增益档。第一级放大电路的退化电感为L11，电感组件的阻抗值由L11决定。当VA_buf2为低电平，VA_buf3为高电平，VA_buf为高电平时，M13不导通，M14导通，第一级放大电路的退化电感为L11和L12，电感组件的阻抗值由L11和L12决定，此时低噪声放大器的增益下降一档位。当VA_buf2为低电平，VA_buf3为低电平，VA_buf为高电平时，电感组件包括L1、L2和R11，电感组件的阻抗值由L11、L2和R1决定，此时低噪声放大器的增益再次下降一档位。当VA_buf、VA_buf2和VA_buf3都为低电平时，低噪声放大器关断。通过串联电阻R11，还可起到调节输入阻抗，从而调节增益档位的作用。

在一可选实施方式中，参考图10a，第一偏置电路51包括参考电流输入端Iref1、工作电压输出端、电压转换单元、第二十晶体管M511、第二十一晶体管M512、第二十二晶体管M513和第二十三晶体管M514。电压转换单元用于将通过参考电流输入端Iref1接收到的电流转换为工作电压后，输出至M11和M12。

可选的，MOS管M511和M512采用二极管连接方式，形成第一MOS二极管M511和第二MOS二极管M512。MOS二极管作用在于释放静电，提高电路的品质和可靠性。MOS管M513的漏极和源极相连以形成第一MOS电容M513。MOS管M514的漏极和源极相连以形成第二MOS电容M514。MOS电容起到滤波作用。电压转换单元包括至少一个电阻，输入电流流经电压转换单元后形成压降，从而将电流转换为工作电压。

如图4所示，第一偏置电路51的电压转换单元包括第二十电阻R511、第二十一电阻R512、第二十二电阻R513、第二十三电阻R514和第二十四电阻R515。M511的漏极和栅极相连后连接至参考电流输入端Iref1。M511的源极与M512的漏极和栅极连接。M511的栅极依次通过R511和R512连接至第二工作电压VG1U输出端。M512的源极连接模拟地GND1。M512的栅极依次通过R513、R514和R515连接至第一工作电压VG1D输出端。M513的栅极连接在R514和R515之间。M514的栅极连接第二工作电压VG1U输出端。M513和M514的漏极及源极均连接模拟地GND1。可选的，R511和R512采用一个电阻代替。R513和R514采用一个电阻代替。

可选的，第一偏置电路51和第二偏置电路52的结构相同。参考图10b，第二偏置电路52包括参考电流输入端Iref2、工作电压输出端、电压转换单元、第二十四晶体管M521、第二十五晶体管M522、第二十六晶体管M523和第二十七晶体管M524。电压转换单元用于将通过参考电流输入端Iref2接收到的电流转换为工作电压后，输出至M21和M22。

可选的，第二偏置电路52的电压转换单元包括第二十五电阻R521、第二十六电阻R522、第二十七电阻R523、第二十八电阻R524和第二十九电阻R525。其连接关系与第一偏置电路51中的相同。可选的，R521和R522采用一个电阻代替。R523和R524采用一个电阻代替。

可选的，第二偏置电路52和第一偏置电路51为同一个偏置电路，第一工作电压VG1D输出端与第三工作电压VG2D输出端相同，第二工作电压VG1U输出端与第四工作电压VG2U输出端相同。可选的，参考电流输入端Iref1和Iref2连接至逻辑控制单元30。

参考图10c，第三偏置电路53包括参考电流输入端Iref3、工作电压输出端、电压转换单元、第二十八晶体管M531、第二十九晶体管M532、第三十晶体管M533和第三十一晶体管M534。第三偏置电路53的电压转换单元用于将通过参考电流输入端Iref3接收到的电流转换为工作电压后，输出至第三放大电路90的共源管和共栅管。可选的，参考电流输入端Iref3连接至逻辑控制单元30。通过逻辑控制单元30控制电流电路向第三偏置电路53提供参考电流。

可选的，MOS管M531和M532采用二极管连接方式，形成第五MOS二极管M531和第六MOS二极管M532。MOS二极管作用在于释放静电，提高电路的品质和可靠性。MOS管M533的漏极和源极相连以形成第五MOS电容M533。MOS管M534的漏极和源极相连以形成第六MOS电容M534。MOS电容起到滤波作用。电压转换单元包括至少一个电阻，输入电流流经电压转换单元后形成压降，从而将电流转换为工作电压。

如图10c所示，第三偏置电路53的电压转换单元包括第三十电阻R531、第十二电阻R532、第十三电阻R533和第十四电阻R534。M531的漏极和栅极相连后连接至参考电流输入端Iref3。M531的源极与M532的漏极和栅极连接。M531的栅极依次通过R531和R532连接至第六工作电压VG3U输出端。M532的源极连接模拟地GND1。M532的栅极依次通过R533和R534连接至第五工作电压VG3U输出端。M533的栅极连接第五工作电压VG3U输出端。M534的栅极连接第六工作电压VG3U输出端。M533和M534的漏极及源极均连接模拟地GND1。可选的，R531和R532采用一个电阻代替。R533和R534采用一个电阻代替。

可以理解的是，第一偏置电路51、第二偏置电路52和第三偏置电路53工作电压输出端的数量与共源管和共栅管的数量匹配。以上实施例中，第一级放大电路10、第二级放大电路20和第三放大电路90均包括两个放大管——共源管和共栅管，因而每个偏置电路的工作电压输出端的数量亦为两个。

通过逻辑控制单元30控制电流电路提供的参考电流Iref1、Iref2、Iref3的大小，从而改变第一偏置电路、第二偏置电路和第三偏置电路所输出的工作电压，以调节低噪声放大器的档位。每个增益挡位均可调节。可选的，逻辑控制单元30采用MIPI数字控制器。采用3个寄存器各三位控制字控制电流电路，可提供3路8种电流值，进而改变偏置电路的参考电流，改变偏置电路提供给第一放大电路10和第二放大电路20的工作电压，以实现不同增益值的调节。可选的，参考电流为10～20mA，例如15.5mA。可选的，第一偏置电路11的参考电流为10mA，第二偏置电路12的参考电流为6mA，实现了高增益放大，以及提高噪声可调空间。可选的，R515和R525的阻值为10KΩ～30KΩ，例如20KΩ。

本申请实施例的增益档位的可能的调节方式包括：通过控制第一增益调节电路40的工作状态实现不同增益档位的调节；或者通过控制偏置电流的大小实现不同增益档位的调节。在另一种可能的方式中，通过控制偏置电压或参考电流，和第一增益调节电路40相结合的方式实现不同增益档位的调节。可选的，前三个增益档可直接通过第一增益调节电路40实现增益的递减，后几个低增益档通过减小偏置电流值搭配第一增益调节电路40进行调节。可调增益档位达6个以上。最低增益档偏置电路参考电流为1mA，增益为-7dB，匹配良好，输入三阶交调截取点(IIP3)达-7dBm。

还可以通过控制第二增益调节电路11实现不同增益档位的调节。或者通过控制第一增益调节电路40和第二增益调节电路11相结合的方式实现不同增益档位的调节。或者，将控制偏置电流的大小、控制第一增益调节电路40以及第二增益调节电路11相结合，进一步扩大了低噪声放大器的增益调节档位和调节范围。

参考图2～图5和图9，第一级放大电路10和第二级放大电路20之间设置有级间匹配电路12，用于实现第一级放大电路10和第二级放大电路20之间的阻抗匹配。级间匹配电路12包括第一电容C12，设置于M12的漏极与M21的栅极之间。级间匹配电路12和第二级放大电路20的信号输出端222之间设置有补偿电路24，用于调节增益可调低噪声放大器的输出匹配，以及高频增益。可选的，补偿电路24包括密勒补偿单元，其包括第二电容C24。可选的，密勒补偿单元还包括第三电阻R24，其与第二电容C24相互串联。

参考图2～图5和图9，在一可选实施方式中，第一级放大电路10和第一信号输入端01之间设置有输入匹配网络60，包括输入匹配调节电路61，用于有效调节低增益挡位的输入匹配。可选的，低增益挡位为除了最高增益档位外的其他增益档位。输入匹配调节电路61包括至少一个调节支路，用于根据增益档位调节相应的输入阻抗。调节支路的数量根据增益档位的高低进行设置。图9示出了包括两个调节支路的实施例，第一调节支路包括串联连接的第七晶体管M51和第三电容C51。M51的源极连接M11的栅极，M51的漏极通过第三电容C23连接M11的源极，M51的栅极用于接收逻辑控制单元30的导通控制信号。第二调节支路包括第八晶体管M52和第五电容C53。M52的源极连接M11的栅极，M52的漏极通过C52连接M11的源极，M52的栅极用于接收逻辑控制单元30的导通控制信号。可选的，输入匹配网络60还包括第三电感L52和第四电容C52。L52和C52依次串联在第一信号输入端01和M11的栅极之间。M51的源极连接在C52和M11的栅极之间。M52的源极连接在C52和M11的栅极之间。

在输入匹配网络60中引入两个逻辑控制位，M51和/或M52在逻辑控制单元30的控制下导通，M51和M52的栅极接收到高电平时，导通，将C51和/或C53接入M11的栅极和源极之间，M11栅极和源极之间的电容增大，实现了输入匹配的调节。可选的，在除最高增益档位的其他较低增益档位，控制输入匹配调节电路进行输入匹配调节。

可选的，L22放在片外(die外)，用于减小噪声。可选的，电感采用贴片电感。可选的，采用Q值较高的电感，例如3nH。可选的，电源电压VDD为1～3V。可选的，电源电压VDD约为1.2V。

参考图2～图5和图9，在一可选实施方式中，第二级放大电路20和第一信号输出端02之间设置有输出匹配网络80，包括第四电感L61、第五电感L62和第六电容C61。L61连接于M12漏极和电压VDD之间。L62连接于M22和电压VDD之间。C61连接于第二级放大电路20的信号输出端222与第一信号输出端02之间。

本申请实施例还提供了一种射频前端模组，包括上述任意一方面的增益可调低噪声放大器。可选的，该射频前端FEM芯片还可包括功率放大器(PA)、单刀双掷开关(SPDT)。可选的，该射频前端模组芯片采用Global Foundry SOI工艺实现。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种低噪声放大器，其特征在于，包括：第一信号输入端、第一信号输出端、接地端、逻辑控制单元、第一级放大电路、第二级放大电路、级间匹配电路、偏置电路和线性度调节单元；

所述第一信号输入端用于接收信号；所述第一信号输出端用于输出信号；

所述第一级放大电路和所述第二级放大电路依次连接在所述第一信号输入端和所述第一信号输出端之间；所述第一级放大电路和所述第二级放大电路用于对所述信号进行第一增益模式的放大；

所述级间匹配电路连接在所述第一级放大电路和第二级放大电路之间，所述级间匹配电路用于进行级间阻抗匹配；

所述偏置电路用于向所述第一级放大电路和所述第二级放大电路输出工作电压；

所述逻辑控制单元用于控制所述偏置电路输出的所述工作电压，以调节所述低噪声放大器的增益档位；

所述线性度调节单元连接在所述级间匹配电路和所述接地端之间；所述线性度调节单元用于调节所述低噪声放大器的不同增益档位的线性度。

2.根据权利要求1所述的低噪声放大器，其特征在于，所述线性度调节单元与所述逻辑控制单元连接，所述线性度调节单元用于在所述逻辑控制单元的控制下调节所述低噪声放大器的不同增益档位的线性度。

3.根据权利要求1或2所述的低噪声放大器，其特征在于，所述线性度调节单元包括第一电阻，所述第一电阻的一端连接在所述级间匹配电路和所述第二级放大电路之间，所述第一电阻的另一端连接所述接地端。

4.根据权利要求3所述的低噪声放大器，其特征在于，所述线性度调节单元还包括第二电阻和第一晶体管；所述第二电阻连接在所述第一电阻和所述接地端之间；所述第一晶体管的源极和漏极分别连接所述第二电阻的两端，所述第一晶体管的栅极用于接收所述逻辑控制单元的导通控制信号。

5.根据权利要求1或2所述的低噪声放大器，其特征在于，所述低噪声放大器还包括：第三放大电路，用于对所述信号进行第二增益模式的放大；所述第二增益模式的增益小于所述第一增益模式的增益。

6.根据权利要求1或2所述的低噪声放大器，其特征在于，所述低噪声放大器还包括第一增益调节电路，用于在所述逻辑控制单元的控制下调节所述低噪声放大电路的增益档位；所述第一增益调节电路设置于所述第二级放大电路与所述第一信号输出端之间，和/或所述第三放大电路与所述第一信号输出端之间。

7.根据权利要求6所述的低噪声放大器，其特征在于，所述第一增益调节电路包括至少两个增益调节单元，所述至少两个增益调节单元包括不同的增益档位；所述逻辑控制单元用于控制所述第一增益调节电路的工作状态，以调节所述低噪声放大器的增益档位。

8.根据权利要求6所述的低噪声放大器，其特征在于，所述第一增益调节电路包括开关组件和至少一个衰减网络，所述开关组件用于在所述逻辑控制器的控制下控制所述至少一个衰减网络的工作状态，以调节所述第一增益调节电路的增益档位。

9.根据权利要求1或2所述的低噪声放大器，其特征在于，所述第一级放大电路还包括：第二增益调节电路，用于在所述逻辑控制单元的控制下调节所述第一级放大电路的阻抗值，以调节所述第一增益模式的增益档位。

10.根据权利要求9所述的低噪声放大器，其特征在于，所述第一级放大电路包括第一共源管和第一共栅管，所述第一共源管的漏极连接所述第一共栅管的源极，所述第一共源管的栅极连接所述第一信号输入端，所述第一共源管的源极通过所述第二增益调节电路接地。

11.一种射频前端模组，包括权利要求1-10任意一项所述的低噪声放大器。