CN101662261B

CN101662261B - 一种高线性度折叠混频器

Info

Publication number: CN101662261B
Application number: CN2009101839198A
Authority: CN
Inventors: 吴建辉; 陈超; 赵文遐; 丁国华; 李红; 张萌
Original assignee: WUXI SI-POWER MICRO-ELECTRONICS Co Ltd; Southeast University
Current assignee: WUXI SI-POWER MICRO-ELECTRONICS Co Ltd; Southeast University
Priority date: 2009-08-12
Filing date: 2009-08-12
Publication date: 2012-08-22
Anticipated expiration: 2029-08-12
Also published as: CN101662261A

Abstract

本发明涉及一种高线性度折叠混频器，包括跨导级和混频核心电路，所述跨导级采用差分结构，由两个NMOS跨导单元和两个PMOS跨导单元组成。每个跨导单元由两个不同尺寸的晶体管并联而成，这两个晶体管处于不同的偏置电压下，其中一个MOS管偏置在饱和区作为跨导管使用，另一个MOS管偏置在亚阈值区作为辅助管使用。NMOS跨导单元和PMOS跨导单元一起构成单端的跨导放大级，两个单端跨导放大级构成整个差分跨导级。其优点是：在保持IM3产物不变的情况下可以提高6-7dB的增益，从而使IIP3提高6-7dB，在提高线性度的同时也提高了增益；可用于深亚微米工艺、高频通信集成电路中。

Description

一种高线性度折叠混频器

技术领域

本发明涉及一种高线性度折叠混频器，尤其是一种高线性度差分跨导级电路。

背景技术

无线接收机前端在本质上主要完成频率变换的功能，接收机模拟前端将接受到的射频信号转换为低频信号，这一频率转换功能就是由混频器完成的。混频器是衔接射频前端和基带的纽带，混频器之前是射频滤波器、低噪放等射频前端模块，后面是中频滤波器、可变增益放大器等模块。由于基带模块可以采用基于运放的反馈电路构建，因此线性度有很大的保障。整个数据链路的线性度主要由射频前端决定。而混频器位于射频前端最后一级，根据线性度级联原理，后级模块的线性度对整个级联系统的影响最大。因此混频器的线性度对整个接收机的影响最大。尽量提高混频器的线性度才可以保障整个接收机所需的线性度指标。

混频器的核心电路通常由一组交叉耦合的开关级构成，传统的混频器设计大多采用吉尔伯特单元，这种吉尔伯特混频器具有适中的增益、适中的线性度和较大的噪声系数(因为流过开关管的电流较大，增加了闪烁噪声)。由于其比较均衡的性能，近数十年来一直成为混频器设计的经典结构被广为使用。但是吉尔伯特单元因为从电源到地叠加了超过4层MOS管或电阻、很难应用于逐渐成为主流的深亚微米工艺，如0.18μm以下的集成电路工艺。为解决这种问题，设计人员开始倾向于使用折叠式混频器。如图1所示，折叠式混频器由跨导放大级和混频核心电路级联构成。将双平衡混频核心电路折叠到跨导级的一边。这样做的优点在于从电源到低叠加的MOS管数目不超过3个，解决了低电源电压对电路工作状态的限制。折叠式混频器的另一个优点是跨导级和开关级电流可以分开偏置，混频器的闪烁噪声和流过开关管的电流成正比。通过减小折叠式混频器开关级偏置电流可以起到减小混频器闪烁噪声的目的。

折叠式混频器的主要缺点在于其线性度通常不高，其主要原因在于折叠式混频器所采用的级联结构。混频核心电路结构一般是固定的，其IIP3的值通常在数个dBm左右，如果跨导级的线性度不高，最终会导致整个折叠混频器的线性度恶化。由于这个原因，折叠式混频器的线性度通常在0dBm或者以下。

以电流源为跨导级负载的折叠式混频器被广泛应用于不同用途商用芯片中，这种混频器不但面临着线性度不高的困难，同时要达到需要的增益往往需要过大的偏置电流，这主要是因为跨导管产生的放大电流有一部分被电流源负载吸收，进入混频器核心电路的电流被减小了。

发明内容

本发明的目的是克服现有技术中存在的不足，解决折叠式混频器增益效率不高和线性度偏低的缺点，提供一种高线性度折叠式混频器，可以应用于深亚微米工艺、高频通信集成电路中。

按照本发明提供的技术方案，一种高线性度折叠混频器，包括跨导级和混频核心电路，所述跨导级为高线性度跨导级电路，与所述混频核心电路级联；

所述高线性度跨导级电路包括，第一NMOS管和第二NMOS管，第五NMOS管和第六NMOS管，第三PMOS管和第四PMOS管，第七PMOS管和第八PMOS管分别构成双管跨导单元；每个双管跨导单元的两管的源端相连，两管的漏端也相连；

所述第一NMOS管、第二NMOS管、第五NMOS管、第六NMOS管的栅极与射频信号连接，第三PMOS管、第四PMOS管、第七PMOS管、第八PMOS管的栅极通过电容与射频信号连接；其中，第一NMOS管、第二NMOS管、第三PMOS管和第四PMOS管接射频信号正极，第五NMOS管、第六NMOS管、第七PMOS管和第八PMOS管接射频信号负极；第一NMOS管和第六NMOS管接第一偏置电压，第二NMOS管和第五NMOS管接第二偏置电压，第三PMOS管和第七PMOS管接第三偏置电压，第四PMOS管和第八PMOS管接第四偏置电压；通过调节双管跨导单元的两管工作在不同偏置电压可得到具有很小三阶非线性失真特性的跨导单元；所述混频核心电路包括开关级电路和负载级电路，开关级电路将跨导级电路产生的差分电流按本振频率切换方向，在负载级电路经滤除多余频谱成分形成最终混频输出。

所述开关级电路包括4个PMOS管，其中第九PMOS管、第十PMOS管的栅极分别接本振信号负极和本振信号正极，第九PMOS管、第十PMOS管的共源端接第三PMOS管、第四PMOS管的漏端；

第十一PMOS管、第十二PMOS管的栅极分别接本振信号正极和本振信号负极，第十一PMOS管、第十二PMOS管的共源端接第七PMOS管、第八PMOS管的漏端；第九PMOS管和第十一PMOS管共漏端，接混频器负载负极；第十PMOS管和第十二PMOS管共漏端，接混频器负载正极。

所述负载级电路包括：第十三NMOS管的源端接地，漏端接第一电阻的一端，第一电阻的另一端接第十三NMOS管的栅极；第十三NMOS管的漏端接第九PMOS管和第十一PMOS管的漏端；第十四NMOS管的源端接地，漏端接第二电阻的一端，第二电阻的另一端接第十四NMOS管的栅极；第十四NMOS管的漏端接第十PMOS管和第十二PMOS管的漏端；第五电容横跨在第十三NMOS管的漏端和第十四NMOS管的漏端之间，第十三NMOS管的漏端和第十四NMOS管的漏端分别接第六电容、第七电容的一端，第六电容、第七电容的另一端接地。

所述每个双管跨导单元内的两管采用不同的尺寸，偏置在不同的电压下；一个管子偏置在饱和区，作为主跨导管，另一个管子偏置在亚阈值区，作为辅助跨导管，用于抵消主跨导管的失真产物。

所述高线性度跨导级在高频信号下为CMOS结构，即NMOS管和PMOS管形成互补放大结构；所述双管跨导单元中的两管均作为跨导放大管使用，同时也作为对方的负载。

本发明的优点是：采用NMOS、PMOS双管跨导单元组成互补型跨导结构，在提高线性度的同时也提高了增益效率。

附图说明

图1为传统电流源负载折叠式混频器的电路原理图。

图2为本发明的高线性度折叠式混频器的电路原理图。

图3为双管跨导单元三阶跨导抵消的原理图。

图4为本发明的跨导级三阶跨导随偏置电压关系图。

图5为本发明的跨导级的IIP3与采用多栅线性化技术的跨导级IIP3对比图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

如图2所示，本发明所述混频器结构主要改进体现在跨导级上。采用双MOS管跨导单元在高频下构成互补型跨导级，这种互补型跨导级可以互相抵消非线性。NMOS跨导单元和PMOS跨导单元共用同一偏置电流，相对于传统的折叠式混频器在同样偏置电流条件下可以大幅提高增益并且显著提高线性度。

本发明包括跨导级和混频核心电路，所述跨导级为高线性度跨导级电路，与所述混频核心电路级联；所述高线性度跨导级电路包括，第一NMOS管M1和第二NMOS管M2，第五NMOS管M5和第六NMOS管M6，第三PMOS管M3和第四PMOS管M4，第七PMOS管M7和第八PMOS管M8分别构成双管跨导单元；每个双管跨导单元的两管的源端相连，两管的漏端也相连；所述第一NMOS管M1、第二NMOS管M2、第五NMOS管M5、第六NMOS管M6的栅极与射频信号连接，第三PMOS管M3、第四PMOS管M4、第七PMOS管M7、第八PMOS管M8的栅极通过电容与射频信号连接；第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4接射频信号正极，第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8接射频信号负极；第一NMOS管M1和第六NMOS管M6接第一偏置电压vbias1，第二NMOS管M2和第五NMOS管M5接第二偏置电压vbias2，第三PMOS管M3和第七PMOS管M7接第三偏置电压vbias3，第四PMOS管M4和第八PMOS管M8接第四偏置电压vbias4；通过调节双管跨导单元的两管工作在不同偏置电压可得到具有很小三阶非线性失真特性的跨导单元；所述高线性度跨导级在高频信号下为CMOS结构，即NMOS管和PMOS管形成互补放大结构。

所述混频核心电路包括开关级电路和负载级电路，开关级电路将跨导级电路产生的差分电流按本振频率切换方向，在负载级电路经滤除多余频谱成分形成最终混频输出。

所述开关级电路为一个典型的双平衡开关结构：包括4个PMOS管M9～M12，其中第九PMOS管M9、第十PMOS管M10的栅极分别接本振信号负极LO-和本振信号正极LO+，第九PMOS管M9、第十PMOS管M10的共源端接第三PMOS管M3、第四PMOS管M4的漏端；

第十一PMOS管M11、第十二PMOS管M12的栅极分别接本振信号正极LO+和本振信号负极LO-，第十一PMOS管M11、第十二PMOS管M12的共源端接第七PMOS管M7、第八PMOS管M8的漏端；第九PMOS管M9和第十一PMOS管M11共漏端，接混频器负载负极；第十PMOS管M10和第十二PMOS管M12共漏端，接混频器负载正极。

所述负载级电路包括：第十三NMOS管M13的源端接地，漏端接第一电阻R1的一端，第一电阻R1的另一端接第十三NMOS管M13的栅极；第十三NMOS管M13的漏端接第九PMOS管M9和第十一PMOS管M11的漏端；第十四NMOS管M14的源端接地，漏端接第二电阻R2的一端，第二电阻R2的另一端接第十四NMOS管M14的栅极；第十四NMOS管M14的漏端接第十PMOS管M10和第十二PMOS管M12的漏端；第五电容C5横跨在第十三NMOS管M13的漏端和第十四NMOS管M14的漏端之间，第十三NMOS管M13的漏端和第十四NMOS管M14的漏端分别接第六电容C6、第七电容C7的一端，第六电容C6、第七电容C7的另一端接地。第五电容C5、第六电容C6、第七电容C7起到滤除高频谐波的作用。

本发明采用了高线性度跨导级，整个跨导级由对称的正端和负端组成。在单端中，由一个NMOS双管跨导级和一个PMOS双管跨导单元组成互补型结构。每一个双管跨导单元由两个不同尺寸偏置在不同电压下的晶体管并联而成。通过调节两个管子的偏置电压和尺寸，可以在一个输入电压范围内实现电流对Vgs的三阶导数为零的效果，这样在这个范围内跨导单元的电流与Vgs呈二次项的关系。通过合理选择NMOS跨导单元和PMOS跨导单元的尺寸可以使得两个差分对的三阶跨导随输出电压的变化呈现出相互抵消的关系，从而达到很高的线性度。

组成高线性度跨导级的最小单元为双管跨导单元。每一个双管跨导单元由两个不同尺寸，偏置在不同电压下的晶体管并联而成。如图3所示的实线显示出了NMOS管在固定的Vds下电流对Vgs的三阶导数。其中横坐标为栅源电压Vgs，纵坐标为漏源电流Ids对栅源电压Vgs的三阶导数，即三阶跨导。

电路的有害非线性主要是由增益或者跨导的三阶系数所决定的，如果可以尽量减小电路的三阶系数，就可以达到提高电路线性度的目的。

从图3可以看出，在亚阈值区电流对Vgs三阶导数有个正的峰值，在饱和区gm有个负的峰值。如果采用不同尺寸的晶体管并联，使得管子的尺寸正好与正负峰值的大小呈正比，并且主管偏置在饱和区的负峰值处，辅助放大管偏置在亚阈值区的正峰值处，经过叠加后的电流对Vgs的三阶导数(以下称三阶跨导)如虚线所示，在0.6～0.7V的区间内其值很小近似为0。对于PMOS管也具有相似的特性，合理选择两个PMOS跨导管的尺寸和偏置电压可以在偏置电压附近得到很小的三阶跨导。将PMOS跨导单元和NMOS跨导单元接成互补型结构，其跨导随输入电压的变化呈现的关系如图4所示。横坐标为输入电压，纵坐标为对应的三阶跨导。在偏置电压处其三阶跨导为0，在输入电压幅度较小时三阶系数的值很低。并且输入电压为正时三阶系数呈负值，输入电压为负时三阶系数呈正值，且在一定的输入电压范围内呈正负对称的特性。差分跨导级输出三阶差分电流的表达式为：

I₃＝g_m31ΔV³-g_m32(-ΔV)³＝(g_m31+g_m32)ΔV³Δ

g_m31和g_m32分别为正端和负端的跨导，如图4所示，因为跨导级是差分信号输入，正端的小信号电压为正，负端的小信号电压为负，对应的正端跨导为正，负端跨导为负。并且正端和负端的跨导在一定的输入电压范围内正好抵消，从而使差分输出电压达到比较高的线性度。

NMOS管与PMOS管均作为跨导放大管使用，同时也作为对方的负载。M1～M4接射频信号正极，M5～M8接射频信号负极。在其中一个双管跨导单元中，例如第一NMOS管M1和第二NMOS管M2构成的跨导单元，第一NMOS管M1和第二NMOS管M2处于不同的偏置电压下，第一NMOS管M1偏置在饱和区的某个电压下，作为主跨导管使用，第二NMOS管M2偏置在某个亚阈值电压下，作为辅助跨导管使用。通过调节两管工作在不同偏置电压可以得到具有很小三阶非线性失真特性的跨导单元。

本发明在提高混频器增益和三阶输入交调点IIP3的同时，也提高了混频器的1dB压缩点。图5所示为传统的多栅线性化技术与本发明所提出的线性化技术在同样的偏置电流下的三阶输入交调点IIP3仿真结果。横坐标为三阶交调产物IM3的功率，纵坐标为基频信号功率。如图5所示的仿真结果中可以看出，相对于传统的多栅线性化跨导级，本发明的跨导级的IIP3为16.8dBm，比传统多栅线性化跨导级的9.9dBm提高了7dB，同时增益也提高了约7dB。

Claims

1.一种高线性度折叠混频器，包括跨导级和混频核心电路，其特征是：所述跨导级为高线性度跨导级电路，与所述混频核心电路级联；

所述高线性度跨导级电路包括，第一NMOS管(M1)和第二NMOS管(M2)、第五NMOS管(M5)和第六NMOS管(M6)、第三PMOS管(M3)和第四PMOS管(M4)、第七PMOS管(M7)和第八PMOS管(M8)分别构成双管跨导单元；每个双管跨导单元的两管的源端相连，两管的漏端也相连；所述每个双管跨导单元内的两管采用不同的尺寸，偏置在不同的电压下；一个管子偏置在饱和区，作为主跨导管，另一个管子偏置在亚阈值区，作为辅助跨导管，用于抵消主跨导管的失真产物；其中第一NMOS管(M1)、第二NMOS管(M2)、第五NMOS管(M5)、第六NMOS管(M6)的源端接地，第三PMOS管(M3)、第四PMOS管(M4)、第七PMOS管(M7)、第八PMOS管(M8)的源端接电源电压，并且第一NMOS管(M1)、第二NMOS管(M2)的漏端与第三PMOS管(M3)、第四PMOS管(M4)的漏端相连接，第五NMOS管(M5)、第六NMOS管(M6)的漏端与第七PMOS管(M7)、第八PMOS管(M8)的漏端相连接；

所述第一NMOS管(M1)、第二NMOS管(M2)、第五NMOS管(M5)、第六NMOS管(M6)的栅极与射频信号连接，第三PMOS管(M3)、第四PMOS管(M4)、第七PMOS管(M7)、第八PMOS管(M8)的栅极通过各自对应的电容与射频信号连接；其中，第一NMOS管(M1)、第二NMOS管(M2)、第三PMOS管(M3)、第四PMOS管(M4)的栅极是接射频信号正极，第五NMOS管(M5)、第六NMOS管(M6)、第七PMOS管(M7)、第八PMOS管(M8)的栅极是接射频信号负极；

第一NMOS管(M1)漏端和第六NMOS管(M6)漏端接第一偏置电压(vbias1)，第二NMOS管(M2)漏端和第五NMOS管(M5)漏端接第二偏置电压(vbias2)，第三PMOS管(M3)漏端和第七PMOS管(M7)漏端接第三偏置电压(vbias3)，第四PMOS管(M4)漏端和第八PMOS管(M8)漏端接第四偏置电压(vbias4)；通过调节双管跨导单元的两管工作在不同偏置电压可得到具有很小三阶非线性失真特性的跨导单元；

2.如权利要求1所述的一种高线性度折叠混频器，其特征是，所述开关级电路包括第九～第十二PMOS管(M9～M12)，其中第九PMOS管(M9)、第十PMOS管(M10)的栅极分别接本振信号负极(LO-)和本振信号正极(LO+)，第九PMOS管(M9)、第十PMOS管(M10)的共源端接第三PMOS管(M3)、第四PMOS管(M4)的漏端；

第十一PMOS管(M11)、第十二PMOS管(M12)的栅极分别接本振信号正极(LO+)和本振信号负极(LO-)，第十一PMOS管(M11)、第十二PMOS管(M12)的共源端接第七PMOS管(M7)、第八PMOS管(M8)的漏端；第九PMOS管(M9)和第十一PMOS管(M11)共漏端，接混频器负载负极；第十PMOS管(M10)和第十二PMOS管(M12)共漏端，接混频器负载正极。

3.如权利要求1所述的一种高线性度折叠混频器，其特征是，所述负载级电路包括：第十三NMOS管(M13)的源端接地，漏端接第一电阻(R1)的一端，第一电阻(R1)的另一端接第十三NMOS管(M13)的栅极；第十三NMOS管(M13)的漏端接第九PMOS管(M9)和第十一PMOS管(M11)的漏端；第十四NMOS管(M14)的源端接地，漏端接第二电阻(R2)的一端，第二电阻(R2)的另一端接第十四NMOS管(M14)的栅极；第十四NMOS管(M14)的漏端接第十PMOS管(M10)和第十二PMOS管(M12)的漏端；第五电容(C5)横跨在第十三NMOS管(M13)的漏端和第十四NMOS管(M14)的漏端之间，第十三NMOS管(M13)的漏端和第十四NMOS管(M14)的漏端分别接第六电容(C6)、第七电容(C7)的一端，第六电容(C6)、第七电容(C7)的另一端接地。

4.如权利要求1所述的一种高线性度折叠混频器，其特征是，所述高线性度跨导级电路在高频信号下为CMOS结构，即NMOS管和PMOS管形成互补放大结构；所述双管跨导单元中的两管均作为跨导放大管使用，同时也作为对方的负载。