CN101409533B - 跨导器 - Google Patents

Abstract

一种将输入电压转换为输出电流的跨导器，包括：由输入电压和驱动电流提供输出电流的初级跨导级；与该初级跨导级串联耦接以便由输入电压产生驱动电流的自适应跨导级；以及耦接为向初级跨导级提供初级偏置电压以及向自适应跨导级提供自适应偏置电压的偏置电路。

Description

跨导器

技术领域

本发明涉及一种模拟电路，特别是涉及跨导器。

背景技术

目前，对2GHz频率范围内的无线通讯用射频集成电路(Radio FrequencyIntegrated Circuit，RFIC)的关注已经迅猛地增长。RFIC的前端发射器及接收器中的模拟电路是提供从射频(Radio Frequency，RF)到中频(IntermediateFrequency，IF)或者从IF到RF的信号频率转换的混合器。该混合器通常包括将其输入电压信号转换成输出电流信号的跨导级(transconductancestage)以及将输出电流信号与本地振荡器(local oscillator，LO)信号混合的芯级(core stage)。

跨导级的失真是混频器设计中的考虑因素。增强跨导级的线性以便改进混频器的整体线性是所希望的。除了混频器，通讯系统中的其它模拟电路，例如低噪声放大器(Low Noise Amplifier，LNA)以及滤波器，皆涉及跨导级的设计。传统上，这些模拟电路的跨导级由将其输入电压信号转换成输出电流信号的差动对电路(differential pair circuit)来实现。藉由改进跨导级或跨导器的线性度，可以改进通讯系统中的混频器、低噪声放大器以及滤波器的线性特性。

图1显示了可以作为通讯系统的混频器、低噪声放大器或滤波器中的跨导器来操作的传统差动对电路100。该差动对电路100包括一对差动连接的金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管M1 102和M2 104。MOS晶体管102包括栅极端子106、漏极端子108以及源极端子110。MOS晶体管104包括栅极端子112、漏极端子114以及源极端子116。MOS晶体管M1 102的栅极端子106耦接到差动对电路100的第一输入端子120。MOS晶体管M2 104的栅极端子112耦接到差动对电路100的第二输入端子122。MOS晶体管M1 102的漏极端子108耦接到差动对电路100的第一输出端子124。MOS晶体管M2 104的漏极端子114耦接到差动 对电路100的第二输出端子126。MOS晶体管M1 102的源极端子110以及MOS晶体管M2 104的源极端子116连接在一起，以便由固定电流源130驱动。藉由在输入端子120和122施加差动电压信号，则可在输出端子124和126上输出差动电流信号。

在传统电路100中，MOS晶体管M1 102和M2 104可以具有相同的长度和宽度、相同的临界(threshold)电压以及相同的跨导参数。输入电压信号V_i ⁺132和V_i ^-134分别施加到输入端子120和122。输出电流信号I_o ⁺136和I_o ^-138分别提供在输出端子124和126上。将差动输入电压表示为等于V_i ⁺-V_i ^-的V_in，固定电流源表示为I_ss130，并且将MOS晶体管M1 102和M2 104的跨导参数表示为β，当各MOS晶体管M1 102和M2 104在饱和区域操作，则差动输出电流ΔI_D，其等于I_o ⁺-I_o ^-，可以表示为：

${\mathrm{\ΔI}}_D=\mathrm{\β}\·v_{\mathrm{in}}\·\sqrt{\frac{{2I}_{\mathrm{ss}}}{\mathrm{\β}}-{\left(v_{\mathrm{in}}\right)}^2},$ 公式(1)。

如同公式(1)中看到的，在差动输入电压V_in具有小振幅的范围内，近似提供了线性转换特性(linear transfer characteristic)，使得输出电流ΔI_D 随差动输入电压V_in而线性变化。然而，当差动输入电压V_in增加到过驱动电压(over-driven voltage)附近的水平时，该线性丧失。因此，该传统差动对电路100提供线性变换特性的输入电压范围相对比较窄。

图2显示了根据美国专利No.7,107,025的差动信号混频器200的示意方块图。混频器200包括输入段202、混合段204、备用(standby)电流源206和208，以及调谐部件210和212。输入段202在操作上耦接成接收输入电压信号214并根据输入段202的跨导属性而由此输入段202产生输出电流信号216。输入段202包括两个电流源218和220、电阻222以及两个输入晶体管224和226。输入晶体管224和226的栅极端子在操作上耦接为分别接收输入电压214的正分支(leg)以及输入电压214的负分支。电阻222操作上耦接在输入晶体管224和226的源极端子之间。

图3显示了根据美国专利No.6,542,019应用于使用双平衡单元(double-balanced cell)的混频电路的线性化跨导电路300。跨导电路300包括第一MOS晶体管M1 302和第二MOS晶体管M2 304以便产生第一平衡对。由于小的宽度-长度比，该第一平衡对呈现相对较大的线性输入范围。此外，跨导电路300包括第三MOS晶体管M3 306和第四MOS晶体管M4 308以便产生第二平衡对。MOS晶体管M3 306和M4 308的第二平衡对较MOS晶体管M1 302和M2 304的第一平衡对具有更大的宽度-长度比。这种配置意于实现改进的线性以及改进的噪声指数(noise figure)。

根据具体应用，除了线性，例如增益、噪声或者功率效率这样的参数也是重要的。然而，改进线性的设计会对其它参数产生不利的影响。

发明内容

根据本发明的一范例，提供了一种将输入电压转换成输出电流的跨导器，该跨导器包括：由该输入电压和驱动电流提供输出电流的初级跨导级；与初级跨导级串联耦接的自适应跨导级以便由该输入电压产生该驱动电流；以及耦接为向初级跨导级提供初级偏置(bias)电压并向自适应跨导级提供自适应偏置电压的偏置电路。其中所述初级跨导级包括：一第一晶体管，具有一第一栅极端子、一第一源极端子和一第一漏极端子；以及一第二晶体管，具有一第二栅极端子、一第二源极端子和一第二漏极端子；其中所述自适应跨导级包括：一第三晶体管，具有一第三栅极端子、一第三源极端子和一第三漏极端子；以及一第四晶体管，具有一第四栅极端子、一第四源极端子以及一第四漏极端子；以及其中所述第一源极端子和所述第二源极端子一起耦接到所述第三漏极端子和所述第四漏极端子。

再根据本发明的一范例，提供了一种将输入电压转换成输出电流的跨导器，该跨导器包括：由输入电压和驱动电流提供输出电流的初级跨导级；与初级跨导级串联耦接以便由该输入电压产生该驱动电流的自适应跨导级；耦接为向初级跨导级提供初级偏置电压并向自适应跨导级提供自适应偏置电压的偏置电路；以及耦接到初级跨导级和自适应跨导级的电流源。其中所述初级跨导级包括：一第一晶体管，具有一第一栅极端子、一第一源极端子和一第一漏极端子，所述第一栅极端子耦接到接收所述输入电压的第一输入端子；以及一第二晶体管，具有一第二栅极端子、一第二源极端子和一第二漏极端子，所述第二栅极端子耦接到接收所述输入电压的第二输入端子；其中所述自适应跨导级包括：一第三晶体管，具有一第三栅极端子、一第三源极端子和一第三漏极端子，所述第三栅极端子耦接到所述第一输入端子；以及一第四晶体管，具有一第四栅极端子、一第四源极端子以及一第四漏极端子，所述第四栅极端子耦接到所述第二输入端子；以及其中所述第一源极端子和所述第二源极端子一起耦接到所述第三漏极端子和所述第四漏极端子。

应当理解，前述一般性描述以及后续详细描述仅是示范性和解释性的，并且不是对本发明的限制。

为使本发明的上述和其它目的、特性和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

结合在说明书中并构成说明书一部分的附图显示了本发明的实施例，并与说明书一起用于解释本发明的原理。

图1显示了传统差动对电路。

图2显示了根据现有技术的差动信号混频器的示意方块图。

图3显示了应用于根据现有技术的混频器电路中的线性化跨导电路。

图4显示了根据示范性实施例的线性跨导器的示意方块图。

图5示意了显示图4所示的线性跨导器之输入电压范围的仿真结果。

图6显示了根据示范性实施例的线性跨导器的示意方块图。

图7显示了根据示范性实施例的线性跨导器的示意方块图。

图8显示了根据示范性实施例的线性跨导器的示意方块图。

图9显示了根据示范性实施例的线性跨导器的示意方块图。

图10A和图10B显示了根据示范性实施例的线性跨导器的示意方块图。

附图符号说明

400线性跨导器

402初级跨导级

404自适应跨导级

406偏置电路

430第一MOS晶体管M1

432第二MOS晶体管M2

434，436电容

440第三MOS晶体管M3

442第四MOS晶体管M4

444，446电容

474，476电阻

478，480电阻

482第一参考电压V1

486第二参考电压V2

600线性跨导器

602初级跨导级

604自适应跨导级

606偏置电路

700线性跨导器

702初级跨导级

704自适应跨导级

706偏置电路

800线性跨导器

802初级跨导级

804自适应跨导级

806偏置电路

900线性跨导器

902初级跨导级

904自适应跨导级

906偏置电路

1000线性跨导器

1002初级跨导级

1004自适应跨导级

1006偏置电路

具体实施方式

现在详细参照示范性实施例，在附图中显示了其实例。后续描述参照附图，其中除非以其它方式表示，不同图中的相同附图标记表示相同或相似的组件。与本发明一致的示范性实施例的后续描述中所阐述的实施方式不代表与本发明一致的所有实施方式。相反地，它们仅是与如所附权利要求中所陈述的本发明的相关方面一致的系统和方法的实例。

在本发明的一的实施例中，具有改进线性的跨导器包括具有第一差动对电路的初级跨导级以及具有第二差动对电路的自适应跨导级。线性跨导器的操作可以具有两个状态，分别对应于操作区域I和操作区域II。在操作区域I中，自适应跨导级提供二次谐波电流以便基本上消除初级跨导级中的三次谐波失真。结果，初级跨导级的非线性得到补偿，并且线性跨导器具有宽的输入电压范围。在操作区域II，在初级跨导级中出现完全切换(fullswitching)。初级跨导级作为串联晶体管(cascode transistor)来操作并且该自适应跨导级提供上述的输出电流。

同样在本发明的一的实施例中，施加在线性跨导器的第一分支和第二分支上的差动输入电压施加到初级跨导级和自适应跨导级。在初级跨导级上提供具有第一分支和第二分支的差动输出电流。差动输出电流在宽的动态范围内随差动输入电压而线性变化。

图4显示了根据示范性实施例的线性跨导器400的示意方块图。跨导器400包括初级跨导级402、自适应跨导级404以及偏置电路406。此外，跨导器400包括第一及第二输入端子408和410以及第一和第二输出端子 412和414。具有第一分支V_i ⁺418和第二分支V_i ^-420的差动输入电压V_in416施加到初级跨导级402和自适应跨导级404。具有第一分支I_o ⁺424和第二分支I_o ^-426的差动输出电流I_o422提供到初级跨导级402上。差动输出电流I_o422在宽的动态范围内随差动输入电压V_in 416而线性变化。

初级跨导级402包括第一MOS晶体管M1 430和第二MOS晶体管M2432。MOS晶体管M1 430和M2 432具有基本上相同的宽度-长度比以及基本上相同的跨导参数。第一MOS晶体管M1 430操作上耦接为经第一电容434接收差动输入电压V_in416的第一分支V_i ⁺418。第二MOS晶体管M2 432操作上耦接为经第二电容436接收差动输入电压V_in 416的第二分支V_i ^- 420。自适应跨导级404包括第三MOS晶体管M3 440和第四MOS晶体管M4 442。MOS晶体管M3 440和M4 442具有基本上相同的宽度-长度比以及基本上相同的跨导参数。第三MOS晶体管M3 440操作上耦接为经第三电容444接收差动输入电压V_in416的第一分支V_i ⁺418。第四MOS晶体管M4 442操作上耦接为经第四电容446接收差动输入电压V_in416的第二分支V_i ^-420。

第一MOS晶体管M1 430包括第一栅极端子450、第一漏极端子452以及第一源极端子454。第一栅极端子450经第一电容434耦接到第一输入端子408。第二MOS晶体管M2 432包括第二栅极端子456、第二漏极端子458以及第二源极端子460。第二栅极端子456经第二电容436耦接到第二输入端子410。

第三MOS晶体管M3 440包括第三栅极端子462、第三漏极端子464以及第三源极端子466。第三栅极端子462经第三电容444耦接到第一输入端子408。第四MOS晶体管M4 442包括第四栅极端子468、第四漏极端子470以及第四源极端子472。第四栅极端子468经第四电容446耦接到第二输入端子410。

初级跨导级402与自适应跨导级404串联耦接以便由来自该自适应跨导级404的电流所驱动。差动输出电流I_o 422由初级跨导级402提供。更具体地，初级跨导级402的第一源极端子454和第二源极端子460一起分别耦接到自适应跨导级404的第三漏极端子464和第四漏极端子470。差动输出电流I_o422的第一分支I_o ⁺424提供在第一输出端子412上，并且差动输出电流I_o422的第二分支I_o ^-426提供到第二输出端子414上。

偏置电路406包括两对电阻474和476以及478和480。电阻对474和476一起耦接到第一参考电压V₁482并向初级跨导级402提供初级偏置电压484。电阻对478和480一起耦接到第二参考电压V₂486并向自适应跨导级404提供自适应偏置电压488。

在本发明的一的实施例中，跨导器400的操作具有两个状态，分别对应于操作区域I和操作区域II。在操作区域I中，差动输出电流I_o 422由初级跨导级402提供。自适应跨导级404提供二次谐波电流以便基本上消除初级跨导级402内的三次谐波失真。结果，初级跨导级402的非线性得到了补偿，并且跨导器400具有宽的输入电压范围，这将在下文详细说明。

如公式(1)所示，当各MOS晶体管M1 430和M2 432分别在饱和区域操作时，由初级跨导级402从差动输入电压V_in416提供的差动输出电流I_o422可以表示为：

$I_o={\mathrm{\β}}_{\mathrm{1,2}}\·v_{\mathrm{in}}\·\sqrt{\frac{{2I}_{\mathrm{ss}}}{{\mathrm{\β}}_{\mathrm{1,2}}}-{\left(v_{\mathrm{in}}\right)}^2},$ 公式(2)。

MOS晶体管M1 430和M2 432具有基本上相同的宽度-长度比以及基本上相同的跨导参数β_1，2。初级跨导级402的驱动电流I_ss由自适应跨导级404提供并可以表示为：

$I_{\mathrm{ss}}=I_{D3}+I_{D4}={\mathrm{\β}}_{\mathrm{3,4}}\·\{{(V_{\mathrm{GS}3}+\frac{v_{\mathrm{in}}}{2}-V_{\mathrm{TH}})}^2+{(V_{\mathrm{GS}4}-\frac{v_{\mathrm{in}}}{2}-V_{\mathrm{TH}})}^2\}$

$={\mathrm{\β}}_{\mathrm{3,4}}\·\{2\·{(V_{\mathrm{GS}\mathrm{3,4}}-V_{\mathrm{TH}})}^2+2\·{\left(\frac{v_{\mathrm{in}}}{2}\right)}^2\},$ 公式(3)

其中I_D3和I_D4分别是第三MOS晶体管M3 440和第四MOS晶体管M4442的漏极电流；V_GS3和V_GS4分别是第三MOS晶体管M3 440和第四MOS晶体管M44 42的栅极-源极电压，并且等于V_GS3，4；V_TH表示临界电压值；并且V_in是差动输入电压416。

如果MOS晶体管M1 430和M2 432的跨导参数β_1，2等于MOS晶体管M3 440和M4 442的跨导参数β_3，4，或者MOS晶体管M1 430、M2 432、M3 440以及M4 442具有基本上相同的宽度-长度比，将公式(3)代入公式(2)得出：

$I_o={\mathrm{\β}}_{\mathrm{1,2}}\·v_{\mathrm{in}}\·\sqrt{\frac{2\·{\mathrm{\β}}_{\mathrm{3,4}}\·\{2\·{(V_{\mathrm{GS}\mathrm{3,4}}-V_{\mathrm{TH}})}^2+2\·{\left(\frac{v_{\mathrm{in}}}{2}\right)}^2\}}{{\mathrm{\β}}_{\mathrm{1,2}}}-{\left(v_{\mathrm{in}}\right)}^2}$

$=2\·{\mathrm{\β}}_{\mathrm{1,2}}\·(V_{\mathrm{GS}\mathrm{3,4}}-V_{\mathrm{TH}})\·v_{\mathrm{in}}.$ 公式(4)

如公式(4)所示，自适应跨导级404提供二次谐波电流以便基本上消除初级跨导级402中的三次谐波失真。因而，初级跨导级402的非线性得到了补偿。结果，差动输出电流I_o422在操作区域I的宽输入电压范围随着差动输入电压V_in416而线性变化，即， $v_{\mathrm{in}}\≤\sqrt{\frac{I_{\mathrm{ss}}}{{\mathrm{\β}}_{\mathrm{1,2}}}}.$

在操作区域II中，即， $v_{\mathrm{in}}>\sqrt{\frac{I_{\mathrm{ss}}}{{\mathrm{\β}}_{\mathrm{1,2}}}},$ MOS晶体管M1 430和M2 432中的一个携带全部的电流I_ss，使MOS晶体管中的另一个关闭。因而在初级跨导级402中出现了全(full)切换。初级跨导级402作为串联晶体管来操作并且该自适应跨导级404提供输出电流。

图5显示该跨导器400(图4)的输入电压范围502与传统差动对电路100(图1)的输入电压范围504相比得到了改善的模拟结果500。参照图5，跨导器400的输入电压范围502(590mV)比传统差动对电路100的输入电压范围504(70mV)宽八倍以上。跨导器400中的三次谐波失真506与传统差动对电路100的三次谐波失真508相比受到了很好的抑制。

在与本发明一致的实施例中，不同电路配置可以用于向线性跨导器的初级跨导级和自适应跨导级施加差动输入电压。图6示意了根据另一形式的示范性实施例的线性跨导器600的示意方块图。跨导器600包括初级跨导级602、自适应跨导级604以及偏置电路606。具有第一分支V_i ⁺610和第二分支V_i ^-612A的差动输入电压V_in608施加到初级跨导级602和自适应跨导级604。差动输出电流I_o614由初级跨导级602提供。差动输出电流I_o 614在宽的动态范围内随着差动输入电压V_in608而线性变化。

在跨导器600中，初级跨导级602、自适应跨导级604以及偏置电路606分别以先前参照图4中的初级跨导级402、自适应跨导级404和偏置电路406讨论的方式来操作。初级跨导级602包括第一MOS晶体管M1 616和第二MOS晶体管M2 618。第一MOS晶体管M1 616在操作上耦接为经第一电容620接收差动输入电压V_in608的第一分支V_i ⁺610。第二MOS晶体管M2 618操作上耦接为经第二电容622接收差动输入电压V_in608的第二分支V_i ^-612。自适应跨导级604包括第三MOS晶体管M3 624和第四MOS 晶体管M4 626。第三MOS晶体管M3 624操作上耦接为经第三电容628和第一电容620接收差动输入电压V_in608的第一分支V_i ⁺610。第四MOS晶体管M4 626操作上耦接为经第四电容630和第二电容622接收差动输入电压V_in608的第二分支V_i ^-612。

图7示意了根据另一示范性实施例的线性跨导器700的示意方块图。该跨导器700包括初级跨导级702、自适应跨导级704和偏置电路706。具有第一分支V_i ⁺710和第二分支V_i ^-712的差动输入电压V_in 708施加到初级跨导级702和自适应跨导级704。差动输出电流I_o714由初级跨导级702提供。差动输出电流I_o714在宽的动态范围内随着差动输入电压V_in 708而线性变化。

在跨导器700中，初级跨导级702、自适应跨导级704、偏置电路706分别以参照图4中的初级跨导级402、自适应跨导级404和偏置电路406所讨论的方式来操作。初级跨导级702包括第一MOS晶体管M1 716和第二MOS晶体管M2 718。第一MOS晶体管M1 716操作上耦接为经第一电容720和第二电容722接收差动输入电压V_in 708的第一分支V_i ⁺710。第二MOS晶体管M2 718操作上耦接为经第三电容724和第四电容726接收差动输入电压V_in708的第二分支V_i ^-712。该自适应跨导级704包括第三MOS晶体管M3 728和第四MOS晶体管M4 730。第三MOS晶体管M3 728操作上耦接为经第二电容722接收差动输入电压V_in708的第一分支V_i ⁺710。第四MOS晶体管M4 730操作上耦接为经第四电容726接收差动输入电压V_in 708的第二分支V_i ^-712。

图8示意了根据又一示范性实施例的线性跨导器800的示意方块图。该跨导器800包括初级跨导级802、自适应跨导级804以及偏置电路806。具有第一分支V_i ⁺810和第二分支V_i ^-812的差动输入电压V_in 808施加到初级跨导级802和自适应跨导级804。差动输出电流I_o 814由初级跨导级802提供。该输出电流I_o 814在宽的动态范围内随着差动输入电压V_in 808而线性变化。

在跨导器800中，初级跨导级802、自适应跨导级804、偏置电路806分别以先前参照图4中的初级跨导级402、自适应跨导级404和偏置电路406所讨论的方式来操作。初级跨导级802包括第一MOS晶体管M1 816和第二MOS晶体管M2 818。第一MOS晶体管M1 816操作上耦接为经第 一电容820、第二电容822和第三电容824接收差动输入电压V_in 808的第一分支V_i ⁺810，其中第一电容820与第二和第三电容822和824并联耦接，而第二和第三电容822和824串联。第二MOS晶体管M2 818操作上耦接为经第四电容826、第五电容828和第六电容830接收差动输入电压V_in808的第二分支V_i ^-812，其中第四电容826与第五和第六电容828和830并联耦接并且第五和第六电容828和830串联。自适应跨导级804包括第三MOS晶体管M3 832和第四MOS晶体管M4 834。第三MOS晶体管M3 832操作上耦接为经第一电容820、第二电容822和第三电容824接收差动输入电压V_in808的第一分支V_i ⁺810，其中第三电容824与第一和第二电容820和822并联耦接，并且第一和第二电容820和822串联。第四MOS晶体管M4 834操作上耦接为经第四电容826、第五电容828以及第六电容830接收差动输入电压V_in808的第二分支V_i ^-812，其中第六电容830与第四和第五电容826和828并联耦接，而第四和第五电容826和828串联。

图9示意了根据再一示范性实施例的线性跨导器900的示意方块图。该跨导器900包括初级跨导级902、自适应跨导级904以及偏置电路906。具有第一分支V_i ⁺910和第二分支V_i ^-912的差动输入电压V_in908施加到初级跨导级902和自适应跨导级904。差动输出电流I_o914由初级跨导级902提供。输出电流I_o914在宽的动态范围随着差动输入电压V_in908而线性变化。

在跨导器900中，初级跨导级902、自适应跨导级904以及偏置电路906分别以先前参照图4中的初级跨导级402、自适应跨导级404和偏置电路406所讨论的方式来操作。该初级跨导级902包括MOS晶体管M1 916和第二MOS晶体管M2 918。第一MOS晶体管M1 916操作上耦接为直接接收差动输入电压V_in908的第一分支V_i ⁺910。第二MOS晶体管M2 918操作上耦接为直接接收差动输入电压V_in908的第二分支V_i ^-912。自适应跨导级904包括第三MOS晶体管M3 920和第四MOS晶体管M4 922。第三MOS晶体管M3 920操作上耦接为经第一电容924接收差动输入电压V_in 908的第一分支V_i ⁺910。第四MOS晶体管M4 922操作上耦接为经第二电容926接收差动输入电压V_in908的第二分支V_i ^-912。

图10A和图10B示意了根据示范性实施例的线性跨导器1000。该跨导器1000包括初级跨导级1002、自适应跨导级1004、偏置电路1006以及电 流源1008(图10A)或1010(图10B)。初级跨导级1002、自适应跨导级1004和偏置电路1006分别以先前参照图4中的初级跨导级402、自适应跨导级404和偏置电路406所讨论的方式来操作。电流源1008或1010的一个端子耦接到初级跨导级1002和自适应跨导级1004，并进一步改进线性跨导器1000的输入电压范围。在一个示范性实施例中，如图10A中的方块1012所示，电流源1008包括一种在饱和区域操作的NMOS晶体管1014。电压V_B1施加到NMOS晶体管1014的栅极端子。在另一个实施例中，如图10B中的方块1016所示，电流源1010包括一种在饱和区域操作的PMOS晶体管1018。电压V_B2施加到PMOS晶体管1018的栅极端子。

应该注意到，各线性跨导器400、600、700、800、900和1000中的MOS晶体管M1-M4分别包括全部NMOS或全部PMOS晶体管。在图4和图6-图10的示范性实施例中，各线性跨导器400、600、700、800、900和1000中的MOS晶体管M1-M4包括NMOS晶体管。在另一形式的方案中，各线性跨导器400、600、700、800、900和1000中的MOS晶体管M1-M4包括PMOS晶体管。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明，本领域的技术人员在不脱离本发明技术方案范围的前提下可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作些许更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (18)

1.一种将一输入电压转换成一输出电流的跨导器，其特征在于所述跨导器包括：

一初级跨导级，由所述输入电压以及一驱动电流提供所述输出电流；

一自适应跨导级，与所述初级跨导级串联耦接以便由所述输入电压产生所述驱动电流；以及

一偏置电路，耦接为向所述初级跨导级提供一初级偏置电压并向所述自适应跨导级提供一自适应偏置电压；

其中所述初级跨导级包括：

一第一晶体管，具有一第一栅极端子、一第一源极端子和一第一漏极端子；以及

一第二晶体管，具有一第二栅极端子、一第二源极端子和一第二漏极端子；

其中所述自适应跨导级包括：

一第三晶体管，具有一第三栅极端子、一第三源极端子和一第三漏极端子；以及

一第四晶体管，具有一第四栅极端子、一第四源极端子以及一第四漏极端子；以及

其中所述第一源极端子和所述第二源极端子一起耦接到所述第三漏极端子和所述第四漏极端子。

2.如权利要求1所述的跨导器，其进一步包括用于接收所述输入电压的第一和第二输入端子，所述第一和第二输入端子耦接到所述初级跨导级和所述自适应跨导级，

其中所述第一晶体管，耦接到所述第一输入端子以便接收所述输入电压的一第一分支；以及

所述第二晶体管，耦接到所述第二输入端子以便接收所述输入电压的一第二分支。

3.如权利要求1所述的跨导器，其进一步包括耦接到所述初级跨导级的第一和第二输出端子，

其中所述第一晶体管，耦接到所述第一输出端子以便提供所述输出电流的一第一分支；以及

所述第二晶体管，耦接到所述第二输出端子以便提供所述输出电流的一第二分支。

4.如权利要求1所述的跨导器，其进一步包括用于接收所述输入电压的第一和第二输入端子，所述第一和第二输入端子耦接到所述初级跨导级和所述自适应跨导级，

其中所述第三晶体管，耦接到所述第一输入端子以便接收所述输入电压的一第一分支；以及

所述第四晶体管，耦接到所述第二输入端子以便接收所述输入电压的一第二分支。

5.如权利要求1所述的跨导器，其特征在于，所述偏置电路包括：

一第一对电阻，耦接到所述初级跨导级以便提供所述初级偏置电压；

一第二对电阻，耦接到所述自适应跨导级以便提供所述自适应偏置电压；

一第一节点，位于所述第一对电阻之间以便接收一第一参考电压；以及

一第二节点，位于所述第二对电阻之间以便接收一第二参考电压。

6.如权利要求1所述的跨导器，其进一步包括：

第一和第二输入端子；

其中所述第一栅极端子耦接到所述第一输入端子；

所述第二栅极端子耦接到所述第二输入端子；

所述第三栅极端子耦接到所述第一输入端子；以及

所述第四栅极端子耦接到所述第二输入端子。

7.如权利要求6所述的跨导器，其进一步包括：

第一和第二输出端子；

其中所述第一漏极端子耦接到所述第一输出端子，所述第二漏极端子耦接到所述第二输出端子。

8.如权利要求6所述的跨导器，其进一步包括：第一、第二、第三和第四电容，

其中所述第一和第二输入端子用于接收所述输入电压；

所述第一栅极端子经所述第一电容耦接到所述第一输入端子；

所述第二栅极端子经所述第二电容耦接到所述第二输入端子；

所述第三栅极端子经所述第三电容耦接到所述第一输入端子；以及

所述第四栅极端子经所述第四电容耦接到所述第二输入端子。

9.如权利要求6所述的跨导器，其进一步包括第一、第二、第三和第四电容，

其中所述第一和第二输入端子用于接收所述输入电压；

所述第一栅极端子经所述第一电容耦接到所述第一输入端子；

所述第二栅极端子经所述第二电容耦接到所述第二输入端子；

所述第三栅极端子经所述第三电容和所述第一电容耦接到所述第一输入端子；以及

所述第四栅极端子经所述第四电容和所述第二电容耦接到所述第二输入端子。

10.如权利要求6所述的跨导器，其进一步包括第一、第二、第三和第四电容，

其中所述第一和第二输入端子用于接收所述输入电压；

所述第一栅极端子经所述第一和第二电容耦接到所述第一输入端子；

所述第二栅极端子经所述第三和第四电容耦接到所述第二输入端子；

所述第三栅极端子经所述第二电容耦接到所述第一输入端子；以及

所述第四栅极端子经所述第四电容耦接到所述第二输入端子。

11.如权利要求6所述的跨导器，其进一步包括第一、第二、第三、第四、第五和第六电容，

其中所述第一和第二输入端子用于接收所述输入电压；

所述第一栅极端子经所述第一、第二和第三电容耦接到所述第一输入端子，其中所述第一电容与所述第二和第三电容并联耦接并且所述第二和第三电容串联；

所述第二栅极端子经所述第四、第五和第六电容耦接到所述第二输入端子，其中所述第四电容与所述第五和第六电容并联耦接，并且所述第五和第六电容串联；

所述第三栅极端子经所述第一、第二和第三电容耦接到所述第一输入端子，其中所述第三电容与所述第一和第二电容并联耦接，并且所述第一和第二电容串联；以及

所述第四栅极端子经所述第四、第五和第六电容耦接到所述第二输入端子，其中所述第六电容与所述第四和第五电容并联耦接，并且所述第四和第五电容串联。

12.如权利要求6所述的跨导器，其进一步包括第一和第二电容，

其中所述第一和第二输入端子用于接收所述输入电压；

所述第一栅极端子直接耦接到所述第一输入端子；

所述第二栅极端子直接耦接到所述第二输入端子；

所述第三栅极端子经所述第一电容耦接到所述第一输入端子；以及

所述第四栅极端子经所述第二电容耦接到所述第二输入端子。

13.如权利要求6所述的跨导器，其特征在于，所述第一、第二、三和第四晶体管是NMOS晶体管。

14.如权利要求6所述的跨导器，其特征在于，所述第一、第二、三和第四晶体管是PMOS晶体管。

15.如权利要求1所述的跨导器，其进一步包括一耦接到所述初级跨导级和所述自适应跨导级的电流源。

16.如权利要求15所述的跨导器，其特征在于，所述电流源包括一NMOS晶体管。

17.如权利要求15所述的跨导器，其特征在于，所述电流源包括一PMOS晶体管。

18.一种将一输入电压转换为一输出电流的跨导器，其特征在于所述跨导器包括：

一初级跨导级，由所述输入电压和一驱动电流提供所述输出电流；

一自适应跨导级，与所述初级跨导级串联耦接以便由所述输入电压产生所述驱动电流；

一偏置电路，耦接为向所述初级跨导级提供一初级偏置电压并向所述自适应跨导级提供一自适应偏置电压；以及

一电流源，耦接到所述初级跨导级和所述自适应跨导级；

其中所述初级跨导级包括：

一第一晶体管，具有一第一栅极端子、一第一源极端子和一第一漏极端子，所述第一栅极端子耦接到接收所述输入电压的第一输入端子；以及

一第二晶体管，具有一第二栅极端子、一第二源极端子和一第二漏极端子，所述第二栅极端子耦接到接收所述输入电压的第二输入端子；

其中所述自适应跨导级包括：

一第三晶体管，具有一第三栅极端子、一第三源极端子和一第三漏极端子，所述第三栅极端子耦接到所述第一输入端子；以及

一第四晶体管，具有一第四栅极端子、一第四源极端子以及一第四漏极端子，所述第四栅极端子耦接到所述第二输入端子；以及

其中所述第一源极端子和所述第二源极端子一起耦接到所述第三漏极端子和所述第四漏极端子。

Images