CN105356852A - 一种cmos上变频无源混频器 - Google Patents

Abstract

本发明公开了一种CMOS上变频无源混频器，应用于无线通信系统中的射频发射机上，其包括相互连接的开关管栅压自举电路和开关管电路，且开关管栅压自举电路和开关管电路连接后输出射频差分信号。其中，自举电路采样中频差分信号，对其进行处理后经过两个第一电阻为开关管电路的栅极提供偏置电压。与现有技术相比，由于本发明的CMOS上变频无源混频器包括自举电路，使得开关管电路的栅极电压具有自举功能，该栅极电压能够自动跟随输入的中频差分信号的幅度进行变化。当该开关管电路导通时，因为其过驱动电压几乎保持恒定，因此导通电阻相应保持恒定，从而减少了谐波失真，提高了开关管的线性。

Description

一种CMOS上变频无源混频器

技术领域

本发明涉及无线通信中的混频器技术领域，尤其涉及一种CMOS上变频无源混频器。

背景技术

混频器是无线通信系统的核心模块，其性能直接影响整个系统的性能。随着CMOS技术的不断发展，CMOS混频器逐渐替换了双极型混频器。而CMOS混频器按是否能够提供增益，分为有源和无源两种。其中，无源混频器结构射频前端的非线性很大程度上是由无源混频器决定的。无源混频器在时域中将中频信号与本振信号相乘，得到频率上的卷积。理想的开关模型中，开关打开和闭合是不存在非线性的。但是在实际应用中，作为开关的MOS管在打开和闭合状态分别工作在关断区和三极管区，其工作状态受到栅极电压，源极电压的影响。这时，中频信号幅度将会影响开关的占空比，同时带来额外的频率互调产物，导致线性恶化。在低电源电压工作时，本振信号幅度受限，上述非线性的影响将更加明显。为了降低开关的非线性，一般的方法是使用互补的CMOS开关，比如传输门。但是这种传输门结构无疑会增加本振信号的负载，导致本振通路的功耗加大。

为此，文献1(A45nmLow-powerSAW-lessWCDMATransmitterModulatorUsingDirectQuadratureVoltageModulationISSCC2009)中提出了一种应用WCDMA系统发射机的开关式CMOS无源混频器，使用NMOS管作为开关，本振信号采用25％占空比，实现了较高的线性、较低噪声以及低功耗。然而这种技术方案没有对混频器开关管栅极偏置作特别的设计，而是直接将25％占空比的本振信号直接耦合到开关管的栅极。对于不同幅度的输入信号，由于开关管的栅源电压不同，使得开关导通电阻也存在差异，这无疑将影响整个系统线性。

而在文献2(A127mWSAW-lessLTETransmitterwithLC-loadBootstrappedQuadratureVoltageModulatorin130nmRFCMOS)中提出了一种应用于LTE系统发射机的自举式无源混频器，文中使用NMOS作为混频器的开关管，开关管栅极的偏置电压是在中频输入电压的基础上叠加一个可编程的电压，以此改善混频器的线性，减小本振信号馈通。然而，该种无源混频器的开关管栅极往往被偏置在一个固定电压，而开关管源极电压是可变的中频信号，其幅度是随时间不断变化的，因此开关管的过驱动电压也是不断变化，其导通电阻也是随中频信号的幅度变化而变化，从而引起更多的频率互调产物，导致混频器的线性恶化。

发明内容

本发明所要解决的技术问题是：提供一种CMOS上变频无源混频器，以通过合理控制混频器开关管栅极的偏置电压来减少谐波失真、改善开关管的线性。

为解决上述技术问题，本发明采用的技术方案如下：

提供一种CMOS上变频无源混频器，应用于无线通信系统中的射频发射机上，其包括相互连接开关管栅压自举电路和开关管电路，且开关管栅压自举电路和开关管电路连接后输出射频频差分信号，开关管电路具有栅极。其中，该自举电路采样中频差分信号，对其进行处理后经过两个第一电阻为开关管电路的栅极提供偏置电压。

与现有技术相比，由于本发明的CMOS上变频无源混频器包括自举电路，其采样中频差分信号，对其进行一系列处理后经过两个第一电阻给开关管电路的栅极提供电压偏置，使得开关管电路的栅极电压等于输入的中频差分信号的共模电压加上一个可编程电压再加上中频信号电压，即使得开关管电路的栅极电压具有自举功能，该栅极电压能够自动跟随输入的中频差分信号的幅度进行变化。当该开关管电路导通时，因为其过驱动电压几乎保持恒定，因此导通电阻相应保持恒定，从而减少了谐波失真，提高了开关管的线性。

具体地，偏置电压等于中频差分信号的共模电压与一可编程电压之和再加上中频信号电压。

较佳地，可编程的电压电路采用两位控制字实现可编程。

较佳地，自举电路包括采样电路、可编程叠加电压电路、全差分放大器及四个第二电阻，采样电路采样中频差分信号的共模电压并将共模电压输出至可编程叠加电压电路，可编程叠加电压电路将共模电压叠加可编程电压后得到一输出电压，输出电压输入至差分放大器，中频差分信号的差分两端分别经过两第二电阻输入至全差分放大器，全差分放大器的输入端和输出端通过两第二电阻连接。

具体地，采样电路由两个阻值相同的第三电阻组成。

较佳地，全差分放大器为带共模反馈的全差分运算放大器。

具体地，四个第二电阻阻值相同。

具体地，该可编程叠加电压电路包括MOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MP1、MP2及开关Sw0、Sw1，共模电压输入MOS管MN1的栅极，MOS管MN1的漏极连接MOS管MP1的源极和MOS管MP2的栅极，MOS管MN1的源极连接MOS管MN2的源极和MOS管MN5的漏极，MOS管MN2的漏极连接MOS管MP2的源极、MOS管MN3的栅极及输出电压，MOS管MN2的栅极连接MOS管MN3的源极、MOS管MN6的漏极、MOS管MN7的漏极及MOS管MN8的漏极，MOS管MN3的漏极连接MOS管MP1的漏极、MOS管MP2的漏极、MOS管MN4的漏极及MOS管MN6的栅极，MOS管MN4的栅极和漏极连接，且MOS管MN4的源极连接MOS管MN5、MN6、MN7、MN8的源极后接地，所述MOS管MN6的漏极连接所述MOS管MN2的栅极、MOS管MN3的源极、MOS管MN7的漏极和MOS管MN8的漏极，开关Sw0的一端连接MOS管MN6的栅极和开关Sw1的一端，开关Sw0的另一端和开关Sw2的一端、MOS管MN8的源极连接后接地，开关Sw0的控制端接入控制信号ictrl0，开关Sw1的控制端接入控制信号ictrl1。

具体地，开关管电路包括四个MOS管M1、M2、M3、M4，MOS管M1的漏极连接MOS管M2的漏极后输出射频差分信号的正端；MOS管M3的漏极连接MOS管M4的漏极后输出射频差分信号的负端，MOS管M3的源极连接自举电路及MOS管M1的源极，MOS管M4的源极连接自举电路及MOS管M2的源极，MOS管M3的栅极连接MOS管M2的栅极，MOS管M4的栅极连接MOS管M1的栅极。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为本发明CMOS上变频无源混频器的电路图。

图2为本发明自举电路的具体实现电路图。

图3为本发明可编程叠加电压电路的具体实现电路图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。

为了更好地理解本发明，先对其原理进行如下说明。MOS器件用作开关有着优良的电特性，然而，MOS器件本身并不是一个理想的开关，在导通时存在导通电阻，其阻值与开关器件的几何尺寸、栅源电压及阈值电压等有关。同时，MOS晶体管的金属氧化层、栅源和栅漏等存在寄生电容，实际的MOS开关在导通时可等效为一个由寄生电容和电阻组成的RC网络。本发明基于如下基本原理：当NMOS开关的源漏电压较小时，开关的导通电阻R的表达式如下：

$R=\frac{1}{{\mathrm{\μ}}_n{C}_{OX}\frac{W}{L}\left(V_{gs}-V_{th}\right)}$

其中V_gs为NMOS的阈值电压，V_th为NMOS的阈值电压，C_OX是单位面积栅氧化层电容；μ_n是电子迁移率；W，L分别是NMOS的沟道宽度和沟道长度。从上面的公式可知，NMOS开关的导通电阻跟NMOS的过驱动电压成反比。

基于上述原理，本发明提供了一种CMOS上变频无源混频器，应用于无线通信系统中的射频发射机上。如图1所示，该无源混频器其包括相互连接基本电路和开关管电路，且基本电路和开关管电路连接后输出中频差分信号，开关管电路具有栅极。其中，该无源混频器还包括自举电路，该自举电路采样中频差分信号，对其进行处理后经过两个第一电阻为开关管电路的栅极提供偏置电压。需要说明的是，该自举电路在本实施例中称之为开关管栅极自举电路。

具体地，开关管电路包括四个MOS管M1、M2、M3、M4。M1的漏极连接M2的漏极后输出一射频差分信号的正端RFP，M1的源极连接M3的源极后连接中频差分信号IFN，该中频差分信号IFN输入自举电路的输入端Inp。M1的栅极连接M4的栅极，M2的栅极连接M3的栅极；M3、M4的漏极连接后输出射频差分信号的负端RFN。M2的源极和M4的源极连接后连接中频差分信号IFP，该中频差分信号IFP输入自举电路的输入端Inm。自举电路的一输出端Outp通过第一电阻R1连接M1、M4的栅极以为M1和M4的栅极提供电压偏置，一本振输入端LON通过一电容连接电阻R1的一端、M1、M4的栅极；自举电路的另一输出端Outm通过第一电阻R2连接M2、M3的栅极以为M2和M3的栅极提供电压偏置，另一本振输入端LOP通过一电容连接电阻R2的一端、M2、M3的栅极。

进一步地，请参考图2，本发明的自举电路包括采样电路、可编程叠加电压电路、全差分放大器及四个第二电阻。其中，采样电路由两个阻值相同的第三电阻R3组成；全差分放大器为带共模反馈的全差分运算放大器；四个第二电阻R4阻值相同。且，全差分运算放大器和四个第二电阻R4组成了一个单位增益差分信号缓冲器。中频差分信号的两差分端IFP、IFN分别经过两电阻R4输入全差分运算放大器，该全差分运算放大器上面的输入、输出端接有一电阻R4，其下面的输入、输出端同样接有一电阻R4。也就是说，该单位增益差分信号缓冲器的差分输入信号为中频差分信号的两差分端IFP、IFN，其输出信号为开关管电路的M1、M2、M3、M4提供电压偏置。此外，中频差分信号的两差分端IFP、IFN分别经过两电阻R3进入可编程叠加电压电路，之后输出至全差分运算放大器。实际上，在图2所示的电路中，两个相同阻值的电阻R3采样输入中频信号的共模电压VCM1，在此共模电压的基础上叠加一个可变电压Vdelta得到一输出电压VCM，然后输出给全差分运放的共模输入端，经过处理后得到偏置电压，并将该偏置电压提供给开关管电路的M1、M2、M3、M4；其中可变电压Vdelta采用两位控制字实现可编程。相比之前文献中提出的方法，本发明采用全差分运放实现自举功能，使得差分开关管栅极偏置电压具有更好的差分性；良好设计的单位增益差分信号缓冲器能够更好地跟随中频信号的变化。同时采用两位控制字实现偏置电压可编程，提高了电路的灵活性。

进一步地，请参考图3，该可编程叠加电压电路包括MOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MP1、MP2及开关Sw0、Sw1，共模电压VCM1输入MN1的栅极，MN1的漏极连接MP1的源极和MP2的栅极，MN1的源极连接MN2的源极和MN5的漏极，MN2的漏极连接MP2的源极、MN3的栅极及输出电压，MN2的栅极连接MN3的源极、MN6的漏极、MN7的漏极及MN8的漏极，MN3的漏极连接MP1的漏极、MP2的漏极、MN4的漏极及MN6的栅极，MN4的栅极和漏极连接，且MN4的源极连接MN5、MN6、MN7、MN8的源极后接地，MN6的漏极连接MN2的栅极、MN3的源极、MN7的漏极和MN8的漏极，开关Sw0的一端连接MN6的栅极和开关Sw1的一端，开关Sw0的另一端和开关Sw2的一端、MN8的源极连接后接地，开关Sw0的控制端接入控制信号ictrl0，开关Sw1的控制端接入控制信号ictrl1。

需要说明的是，在图3中，输入电压VCM1是采样到的中频差分信号的共模电压，输出电压VCM＝VCM1+VGS3，其中VGS3是MN3的栅源电压，这个电压与偏置电流I3的值成正比，I3电流越大，对应的VGS3也越大。I3由输入偏置电流Ibias、NMOS管MN4、MN6、MN7、MN8以及两位控制信号ictrl0和ictrl1来决定。其中开关sw0、sw1的输出端本别连接到MN7、MN8的栅极，两位控制信号ictrl1、ictrl0连接到开关sw0、sw1的控制端，用来实现对偏置电流I3的控制。

从以上描述可以看出，本发明的CMOS上变频无源混频器具有以下有益效果：

(1)开关管电路的栅电压具有自举功能，使得混频器开关的栅压能够自动跟随输入中频信号的幅度变化，当该开关管电路导通时，因为其过驱动电压几乎保持恒定，因此导通电阻相应保持恒定，从而减少了谐波失真，提高了开关管的线性；

(2)本发明中涉及的栅电压自举功能采用差分运算放大器实现，从而保证了差分开关管栅压偏置电压的差分性；

(3)采用两位控制信号实现了开关管栅电压的可编程，使得开关管栅电压跟随输入中频信号变化的同时，具有一定的灵活性。通过两位控制信号可以得到4组不同是栅电压。

以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (9)

1.一种CMOS上变频无源混频器，包括相互连接的开关管栅压自举电路和开关管电路，且所述开关管栅压自举电路和开关管电路连接后输出射频差分信号，所述开关管电路具有栅极，其特征在于：包括开关管栅压自举电路，所述自举电路采样所述中频差分信号，对所述中频差分信号进行处理后经过两个第一电阻为所述开关管电路的栅极提供偏置电压。

2.如权利要求1所述的CMOS上变频无源混频器，其特征在于：所述偏置电压等于所述中频差分信号的共模电压与一个可编程电压之和再加上中频差分信号电压。

3.如权利要求2所述的CMOS上变频无源混频器，其特征在于：所述可编程电压采用两位控制字实现可编程。

4.如权利要求2所述的CMOS上变频无源混频器，其特征在于：所述自举电路包括采样电路、可编程叠加电压电路、全差分放大器及四个第二电阻，所述采样电路采样所述中频差分信号的共模电压并将所述共模电压输出至所述可编程叠加电压电路，所述可编程叠加电压电路将所述共模电压叠加所述可编程电压后得到一输出电压，所述输出电压输入至所述差分放大器，所述中频差分信号的差分两端分别经过两所述第二电阻输入至所述全差分放大器，所述全差分放大器的输入端和输出端通过两所述第二电阻连接。

5.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述采样电路由两个阻值相同的第三电阻组成。

6.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述全差分放大器为带共模反馈的全差分运算放大器。

7.如权利要求4所述的CMOS上变频无源混频器，其特征在于：四个所述第二电阻阻值相同。

8.如权利要求4所述的CMOS上变频无源混频器，其特征在于：所述可编程叠加电压电路包括MOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MP1、MP2及开关Sw0、Sw1，所述共模电压输入所述MOS管MN1的栅极，所述MOS管MN1的漏极连接所述MOS管MP1的源极和所述MOS管MP2的栅极，所述MOS管MN1的源极连接所述MOS管MN2的源极和所述MOS管MN5的漏极，所述MOS管MN2的漏极连接所述MOS管MP2的源极、MOS管MN3的栅极及所述输出电压，所述MOS管MN2的栅极连接所述MOS管MN3的源极、MOS管MN6的漏极、MOS管MN7的漏极及MOS管MN8的漏极，所述MOS管MN3的漏极连接所述MOS管MP1的漏极、MOS管MP2的漏极、MOS管MN4的漏极及MOS管MN6的栅极，所述MOS管MN4的栅极和漏极连接，且所述MOS管MN4的源极连接所述MOS管MN5、MN6、MN7、MN8的源极后接地，所述MOS管MN6的漏极连接所述MOS管MN2的栅极、MOS管MN3的源极、MOS管MN7的漏极和MOS管MN8的漏极，所述开关Sw0的一端连接所述MOS管MN6的栅极和所述开关Sw1的一端，所述开关Sw0的另一端和所述开关Sw2的一端、MOS管MN8的源极连接后接地，所述开关Sw0的控制端接入控制信号ictrl0，所述开关Sw1的控制端接入控制信号ictrl1。

9.如权利要求8所述的CMOS上变频无源混频器，其特征在于：所述开关管电路包括四个MOS管M1、M2、M3、M4，所述MOS管M1的漏极连接所述MOS管M2的漏极后输出射频差分信号的正端；所述MOS管M3的漏极连接所述MOS管M4的漏极后输出射频差分信号的负端，所述MOS管M3的源极连接所述自举电路及所述MOS管M1的源极，所述MOS管M4的源极连接所述自举电路及所述MOS管M2的源极，所述MOS管M3的栅极连接所述MOS管M2的栅极，所述MOS管M4的栅极连接所述MOS管M1的栅极。