CN101309075A - 跨导器与混频电路 - Google Patents

跨导器与混频电路 Download PDF

Info

Publication number
CN101309075A
CN101309075A CNA2008100828191A CN200810082819A CN101309075A CN 101309075 A CN101309075 A CN 101309075A CN A2008100828191 A CNA2008100828191 A CN A2008100828191A CN 200810082819 A CN200810082819 A CN 200810082819A CN 101309075 A CN101309075 A CN 101309075A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor transistor
coupled
active device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100828191A
Other languages
English (en)
Other versions
CN101309075B (zh
Inventor
刘荣全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN101309075A publication Critical patent/CN101309075A/zh
Application granted granted Critical
Publication of CN101309075B publication Critical patent/CN101309075B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45326—Indexing scheme relating to differential amplifiers the AAC comprising one or more extra diodes, e.g. as level shifter, as diode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors

Abstract

本发明提供一种跨导器与混频电路。所述跨导器包括第一有源器件网络与第二有源器件网络，所述第一有源器件网络有第一节点与第二节点，且包括第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管具有栅极、耦接至第一节点的源极以及耦接至第二节点的漏极；第二有源器件网络具有分别耦接至第一有源器件网络的第一节点与第二节点的第一节点与第二节点，且包括第二金属氧化物半导体晶体管，第二金属氧化物半导体晶体管的栅极与源极分别耦接至第一金属氧化物半导体晶体管的栅极与源极，其中，第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管分别操作于饱和区与三极管区，使得金属氧化物半导体晶体管所产生的非线性度被抵消。

Description

跨导器与混频电路
技术领域
本发明是有关于跨导器(transconductor)以及混频电路，特别是有关于具有较高线性度的跨导器以及混频电路。
背景技术
使用金属氧化物半导体晶体管(MOS)的混频电路在高频应用中会受限于有限的供应电压(通常低于2伏特)以及大量的闪烁噪声(频率达数千万赫兹)，因此此类混频电路所需的增益与输出信号准位超出等效双极电路(equivalentbipolar circuits)所需的增益与输出信号准位。
图1为美国专利第6,636,115号所揭露的传统的双平衡混频器电路图。图1中的双平衡混频器(double balanced mixer circuit)包括了金属氧化物半导体场效应晶体管(MOSFET)的差分对(101-102与103-104)，金属氧化物半导体场效应晶体管差分对的漏极连接到输出端-I+与输出端-I-，金属氧化物半导体场效应晶体管对的栅极连接到第一输入端-II+与第一输入端-II-。图1的双平衡混频电路也包括了有源器件(active device)105、106、107与108。金属氧化物半导体场效应晶体管对101-102的源极连接到有源器件105与106的漏极，金属氧化物半导体场效应晶体管对103-104的源极连接到有源器件107与108的漏极。有源器件105、106、107与108的栅极通过侧偏压匹配电路(偏压网络-I、偏压网络-II、偏压网络-III与偏压网络-IV)分别地连接至第二输入端-I+与第二输入端-I-。有源器件105、106、107与108的源极通过阻抗单元(退化阻抗；degeneration impedance)以及偏压网络-V连接至接地端。
两个分离的偏压网络-I与偏压网络-II分别被提供至金属氧化物半导体场效应晶体管105与106，使得上述偏压网络栅极至源极的偏压差(Vgs)产生差异。由于有不同的栅极至源极的偏压差，金属氧化物半导体场效应晶体管105与106分别操作于饱和区(saturation region)以及亚阈值区(sub-thresholdregion)。然而，由于操作于亚阈值区的器件模型(device model)的准确度不足，因此增加了电路设计的困难度。此外，为了抵消非线性度(non-linearity)，也使得电路的操作被局限在很小的栅极至源极偏压范围内。
发明内容
如上所述，已知的现有技术由于操作于亚阈值区的器件模型(device model)的准确度不足，因此增加了电路设计的困难度。此外，为了抵消非线性度(non-linearity)，也使得电路的操作被局限在很小的栅极至源极偏压范围内。
依据本发明实施方式的一种跨导器包括第一有源器件网络与第二有源器件网络，第一有源器件网络具有第一节点与第二节点，且包括第一金属氧化物半导体晶体管，第一金属氧化物半导体晶体管有栅极、耦接至第一节点的源极以及耦接至第二节点的漏极；第二有源器件网络具有第一节点与第二节点，所述第一节点与第二节点分别耦接至第一有源器件网络的第一节点与第二节点，且包括耦接于第一节点与第二节点之间的第二金属氧化物半导体晶体管，第二金属氧化物半导体晶体管的栅极与源极分别耦接至第一金属氧化物半导体晶体管的栅极与源极，其中，第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管分别操作于饱和区与三极管区。
依据本发明实施方式的一种混频电路，包括跨导器、吉尔伯特单元混频核心以及一对电阻，跨导器包括第一有源器件网络与第二有源器件网络，第一有源器件网络具有第一节点与第二节点，且包括第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管具有栅极、耦接至第一节点的源极以及耦接至第二节点的漏极，第二有源器件网络有分别耦接至第一有源器件网络的第一节点与第二节点的第一节点与第二节点，且包括耦接于第一节点与第二节点之间的第二金属氧化物半导体晶体管，第二金属氧化物半导体晶体管的栅极与源极分别耦接至第一金属氧化物半导体晶体管的栅极与源极，其中，第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管分别操作于饱和区与三极管区，第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管的栅极接收第一差分输入信号，且第一有源器件网络与第二有源器件网络的第一节点耦接至第一供应电压，吉尔伯特单元混频核心接收第二差分输入信号，且有第三节点以及第四节点，所述第三节点耦接至第一有源器件网络与第二有源器件网络的上述第二节点，以及第四节点提供差分输出信号，上述电阻分别耦接于吉尔伯特单元混频核心的第四节点与第二供应电压之间。
本发明提供一种包括第一有源器件网络与第二有源器件网络的跨导器与混频电路，所述第一有源器件网络与第二有源器件网络内的金属氧化物半导体晶体管分别操作于三极管区与饱和区，可以使得金属氧化物半导体晶体管所产生的非线性度被抵消。因此，藉由本发明的技术方案，可以简化电路设计的复杂度，放宽电路的操作局限，以及达成高线性度。
附图说明
图1为美国专利第6,636,115号所揭露的传统的双平衡混频器的电路图。
图2A与图2B所示分别为依据本发明实施方式的双平衡混频电路的示意图与电路图。
图2C与图2D为图2B中的双平衡混频电路的压降产生器的实施方式。
图2E为图2B中的双平衡混频电路的简化电路图。
图3A为依照本发明另一实施方式的双平衡混频电路的电路图。
图3B为依照本发明又一实施方式的双平衡混频电路的电路图。
图3C为依照本发明再一实施方式的双平衡混频电路的电路图。
具体实施方式
为让本发明的目的、特征、和优点能更明显易懂，下文特举出较佳实施方式，并配合所附图式，作详细说明如下：
图2A与图2B所示分别为依据本发明实施方式的双平衡混频电路的示意图与电路图。图2B所示的混频电路200包括跨导器210、吉尔伯特(Gilbert)单元混频核心220以及一对电阻21与22。跨导器210包括第一有源器件网络230与第二有源器件网络240。第一有源器件网络230具有第一节点231与第二节点239，且包括第一金属氧化物半导体晶体管232，第一金属氧化物半导体晶体管232具有栅极、耦接至第一节点231的源极以及耦接至第二节点239的漏极。第二有源器件网络240具有第一节点241与第二节点249，分别耦接至第一有源器件网络230的第一节点231与第二节点239；且包括第二金属氧化物半导体晶体管244以及压降产生器248，第二金属氧化物半导体晶体管244的栅极与源极分别耦接至第一金属氧化物半导体晶体管232的栅极与源极，压降产生器248耦接于第二金属氧化物半导体晶体管244的漏极与第一有源器件网络230的第二节点239、第二有源器件网络240的第二节点249之间，并于其间产生电压降。较明确地说，压降产生器248为二极管式连接的(diode-connected)金属氧化物半导体晶体管242，其源极耦接至第二金属氧化物半导体晶体管244的漏极，且其栅极与漏极耦接至第二有源器件网络240的第二节点249。第一金属氧化物半导体晶体管232与第二金属氧化物半导体晶体管244的栅极接收第一差分输入信号RFIN+/RFIN-，且第一有源器件网络230与第二有源器件网络240的上述第一节点231与第一节点241耦接至第一供应电压(first supply voltage)。较明确地说，第一供应电压为接地GND。吉尔伯特单元混频核心220接收第二差分输入信号LO，且有第三节点251与第四节点259，第三节点251耦接至第一有源器件网络230的第二节点239与第二有源器件网络240的第二节点249，吉尔伯特单元混频核心220的第四节点259提供差分输出信号IF。电阻21与22分别耦接于吉尔伯特单元混频核心220的第四节点259与第二供应电压之间，且有一对电容分别与电阻21与22并联。较佳而言，第一供应电压与第二供应电压为同一电压，本实施方式中，第一供应电压与第二供应电压皆为接地GND。
图2B中，吉尔伯特单元混频核心220包括P型金属氧化物半导体场效应晶体管的差分对(221-222与223-224)。金属氧化物半导体场效应晶体管差分对的漏极耦接至吉尔伯特单元混频核心220的第四节点259，金属氧化物半导体场效应晶体管差分对的栅极接收第二差分输入信号LO，金属氧化物半导体场效应晶体管差分对221-222的源极耦接至吉尔伯特单元混频核心220的第三节点251，金属氧化物半导体场效应晶体管差分对223-224的源极也耦接至吉尔伯特单元混频核心220的第三节点251。此外，退化阻抗(degenerationimpedance)280耦接于第一供应电压与跨导器210之间，偏压网络(电流源)270耦接于第一供应电压与跨导器210之间，偏压网络(电阻261)260提供偏压电压VIBAS给第一金属氧化物半导体晶体管232与第二金属氧化物半导体晶体管244。由于压降产生器248的两端产生了压降，第一金属氧化物半导体晶体管232操作于饱和区，而第二金属氧化物半导体晶体管244操作于三极管区(triode region)。于是，第一金属氧化物半导体晶体管232与第二金属氧化物半导体晶体管244产生的非线性度可以被抵消。
图2C与图2D为图2B中的双平衡混频电路的压降产生器的实施方式。于图2C中，压降产生器248为电阻2483，电阻2483耦接于第二金属氧化物半导体晶体管244的漏极与第一有源器件网络230的第二节点239(见图2B)、第二有源器件网络240的第二节点249之间。图2D中，压降产生器为二极管，其阳极2481耦接至第一有源器件网络230的第二节点239(见图2B)与第二有源器件网络240的第二节点249，以及阴极2482耦接至第二金属氧化物半导体晶体管244的漏极。
图2E为图2B中的双平衡混频电路的简化电路图。图2E中，第一金属氧化物半导体晶体管232与第二金属氧化物半导体晶体管244的偏压电压是由同一偏压网络260所提供，且双平衡混频电路较传统的更为简单。
图3A为依照本发明另一实施方式的双平衡混频电路的电路图。图3A中的双平衡混频电路与图2B中的双平衡混频电路相似，且差异在于吉尔伯特单元混频核心220包括PNP双极型晶体管(BJT：Bipolar Junction Transistor)的差分对(225-226与227-228)。双极型晶体管差分对的集电极耦接至吉尔伯特单元混频核心220的第四节点259，双极型晶体管差分对的基极接收第二差分输入信号LO，双极型晶体管差分对225-226的发射极耦接至吉尔伯特单元混频核心220的第三节点251，双极型晶体管差分对227-228的发射极也耦接至吉尔伯特单元混频核心220的第三节点251。
图3B为依照本发明又一实施方式的双平衡混频电路的电路图。图3B中的双平衡混频电路与图2B中的双平衡混频电路相似，且差异在于吉尔伯特单元混频核心220包括N型金属氧化物半导体场效应晶体管的差分对(221’-222’与223’-224’)。此外，第一供应电压为接地GND，而第二供应电压为电源电位Vcc。
图3C为依照本发明再一实施方式的双平衡混频电路的电路图。图3C中的双平衡混频电路与图3A中的双平衡混频电路相似，且差异在于吉尔伯特单元混频核心220包括NPN双极型晶体管的差分对(225’-226’与227’-228’)。此外，第一供应电压为接地GND，而第二供应电压为电源电位Vcc。
本发明提供一种包括第一有源器件网络与第二有源器件网络的跨导器与混频电路，第一有源器件网络与第二有源器件网络内的金属氧化物半导体晶体管分别操作于三极管区与饱和区，使得金属氧化物半导体晶体管所产生的非线性度可以被抵消。
请注意，虽然本发明上述实施方式基于吉尔伯特单元混频核心220包含两个晶体管差分对描述说明，本领域技术人员可轻易理解吉尔伯特单元混频核心220包含一组或多组晶体管差分对的不同改变或修改均属于本发明的涵盖范围。

Claims (18)

1.一种跨导器，其特征在于，所述跨导器包括：
第一有源器件网络，具有第一节点与第二节点，且包括第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管具有栅极、耦接至所述第一节点的源极以及耦接至所述第二节点的漏极；
第二有源器件网络，具有第一节点与第二节点，所述第一节点与第二节点分别耦接至所述第一有源器件网络的第一节点与第二节点，且包括耦接于所述第一节点与第二节点之间的第二金属氧化物半导体晶体管，所述第二金属氧化物半导体晶体管的栅极与源极分别耦接至所述第一金属氧化物半导体晶体管的栅极与源极；
其中，所述第一金属氧化物半导体晶体管与所述第二金属氧化物半导体晶体管分别操作于饱和区与三极管区。
2.根据权利要求1所述的跨导器，其特征在于，所述第一金属氧化物半导体晶体管与所述第二金属氧化物半导体晶体管的偏压电压是由同一偏压网络所提供。
3.根据权利要求1所述的跨导器，其特征在于，所述跨导器还包括压降产生器，耦接于所述第二金属氧化物半导体晶体管的漏极与所述第一有源器件网络的第二节点、第二有源器件网络的第二节点之间，并于其间产生电压降。
4.根据权利要求3所述的跨导器，其特征在于，所述压降产生器包括二极管，所述二极管具有阳极以及阴极，所述阳极耦接至第一有源器件网络的第二节点与第二有源器件网络的第二节点，所述阴极耦接至所述第二金属氧化物半导体晶体管的漏极。
5.根据权利要求3所述的跨导器，其特征在于，所述压降产生器包括电阻，其耦接于所述第一有源器件网络的第二节点、所述第二有源器件网络的第二节点与所述第二金属氧化物半导体晶体管的漏极之间。
6.根据权利要求3所述的跨导器，其特征在于，所述压降产生器包括第三金属氧化物半导体晶体管，其漏极耦接至所述第一有源器件网络的第二节点与所述第二有源器件网络的第二节点，以及源极耦接至所述第二金属氧化物半导体晶体管的漏极。
7.一种混频电路，其特征在于，所述混频电路包括：
跨导器，包括：
第一有源器件网络，具有第一节点与第二节点，且包括第一金属氧化物半导体晶体管，所述第一金属氧化物半导体晶体管具有栅极、耦接至所述第一节点的源极以及耦接至所述第二节点的漏极；
第二有源器件网络，具有第一节点与第二节点，所述第一节点与第二节点分别耦接至所述第一有源器件网络的第一节点与第二节点，且包括耦接于所述第一节点与第二节点之间的第二金属氧化物半导体晶体管，所述第二金属氧化物半导体晶体管的栅极与源极分别耦接至所述第一金属氧化物半导体晶体管的栅极与源极；
其中，所述第一金属氧化物半导体晶体管与所述第二金属氧化物半导体晶体管分别操作于饱和区与三极管区，所述第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管的所述多个栅极接收第一差分输入信号，且所述第一有源器件网络与第二有源器件网络的所述多个第一节点耦接至第一供应电压；
吉尔伯特单元混频核心，接收第二差分输入信号，且具有多个第三节点以及多个第四节点，所述多个第三节点耦接至所述第一有源器件网络与第二有源器件网络的所述多个第二节点，以及所述多个第四节点提供差分输出信号；
一对电阻，分别耦接于所述吉尔伯特单元混频核心的所述多个第四节点与第二供应电压之间。
8.根据权利要求7所述的混频电路，其特征在于，所述混频电路还包括偏压网络，提供偏压电压给所述第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管。
9.根据权利要求7所述的混频电路，其特征在于，所述混频电路还包括压降产生器，耦接于所述第二金属氧化物半导体晶体管的漏极与第一有源器件网络的第二节点、第二有源器件网络的第二节点之间，并于其间产生电压降。
10.根据权利要求9所述的混频电路，其特征在于，所述压降产生器包括二极管，所述二极管具有阳极以及阴极，所述阳极耦接至第一有源器件网络的第二节点与第二有源器件网络的第二节点，所述阴极耦接至所述第二金属氧化物半导体晶体管的漏极。
11.根据权利要求9所述的混频电路，其特征在于，所述压降产生器包括电阻，其耦接于所述第一有源器件网络的第二节点、所述与第二有源器件网络的第二节点与所述第二金属氧化物半导体晶体管的漏极之间。
12.根据权利要求9所述的混频电路，其特征在于，所述压降产生器包括第三金属氧化物半导体晶体管，其漏极耦接至所述第一有源器件网络与所述第二有源器件网络的所述多个第二节点，以及源极耦接至所述第二金属氧化物半导体晶体管的漏极。
13.根据权利要求7所述的混频电路，其特征在于，所述第一供应电压与第二供应电压为相同电压。
14.根据权利要求7所述的混频电路，其特征在于，所述混频电路还包括偏压网络，耦接于所述第一供应电压与所述跨导器之间。
15.根据权利要求7所述的混频电路，其特征在于，所述混频电路还包括退化阻抗，耦接于所述第一供应电压与所述跨导器之间。
16.根据权利要求7所述的混频电路，其特征在于，所述混频电路还包括一对分别与所述多个电阻并联的电容。
17.根据权利要求7所述的混频电路，其特征在于，所述吉尔伯特单元混频核心包括一组或多组金属氧化物半导体晶体管的差分对。
18.根据权利要求7所述的混频电路，其特征在于，所述吉尔伯特单元混频核心包括一组或多组双极型晶体管的差分对。
CN2008100828191A 2007-05-14 2008-02-28 跨导器与混频电路 Expired - Fee Related CN101309075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/748,014 US20080284489A1 (en) 2007-05-14 2007-05-14 Transconductor and mixer with high linearity
US11/748,014 2007-05-14

Publications (2)

Publication Number Publication Date
CN101309075A true CN101309075A (zh) 2008-11-19
CN101309075B CN101309075B (zh) 2011-03-30

Family

ID=40026899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100828191A Expired - Fee Related CN101309075B (zh) 2007-05-14 2008-02-28 跨导器与混频电路

Country Status (3)

Country Link
US (1) US20080284489A1 (zh)
CN (1) CN101309075B (zh)
TW (1) TW200845564A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662261B (zh) * 2009-08-12 2012-08-22 东南大学 一种高线性度折叠混频器
CN101902201B (zh) * 2009-05-29 2012-11-14 联发科技股份有限公司 混频器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049861A (ja) * 2010-08-27 2012-03-08 Renesas Electronics Corp 出力回路
EP2879292B1 (en) 2013-11-28 2016-12-28 ams AG Amplifier arrangement
US11105891B2 (en) * 2018-12-13 2021-08-31 Semiconductor Components Industries, Llc Multi-input downconversion mixer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0679263B2 (ja) * 1987-05-15 1994-10-05 株式会社東芝 基準電位発生回路
US5264785A (en) * 1992-02-04 1993-11-23 Intel Corporation Voltage-controlled resistance element with superior dynamic range
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
JP3031313B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 半導体回路
US6345178B1 (en) * 2000-07-17 2002-02-05 Nokia Networks Oy Linear balanced RF mixer
TW484257B (en) * 2000-10-06 2002-04-21 Macronix Int Co Ltd Frequency mixer of communication system
WO2002045283A2 (en) * 2000-11-29 2002-06-06 Broadcom Corporation Integrated direct conversion satellite tuner
GB2379814B (en) * 2001-07-05 2003-10-29 Zarlink Semiconductor Ltd A mixer circuit arrangement and an image-reject mixer circuit arrangement
US6759887B2 (en) * 2001-07-12 2004-07-06 Mitsubishi Denki Kabushiki Kaisha Mixer circuit
US6639447B2 (en) * 2002-03-08 2003-10-28 Sirific Wireless Corporation High linearity Gilbert I Q dual mixer
US6563369B1 (en) * 2002-03-26 2003-05-13 Intel Corporation Active current mirror circuit
TW550779B (en) * 2002-07-01 2003-09-01 Macronix Int Co Ltd Substrate charging circuit for input/output electrostatic discharge protection and its protection method
US6977553B1 (en) * 2002-09-11 2005-12-20 Marvell International Ltd. Method and apparatus for an LNA with high linearity and improved gain control
US6983135B1 (en) * 2002-11-11 2006-01-03 Marvell International, Ltd. Mixer gain calibration method and apparatus
US6940350B2 (en) * 2002-12-24 2005-09-06 Electronics And Telecommunications Research Institute Amplifier and method for canceling nonlinearity in amplifier
ATE344984T1 (de) * 2003-06-10 2006-11-15 Koninkl Philips Electronics Nv Mischerschaltung, empfänger mit einer mischerschaltung, drahtlose kommunikationsvorrichtung mit einem empfänger, methode zur erzeugung eines ausgangssignals durch mischen eines eingangssignals mit einem oszillatorsignal
US7336931B2 (en) * 2003-07-07 2008-02-26 Interuniversitair Microelektronica Centrum (Imec) Electrical device comprising analog frequency conversion circuitry and method for deriving characteristics thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902201B (zh) * 2009-05-29 2012-11-14 联发科技股份有限公司 混频器
CN101662261B (zh) * 2009-08-12 2012-08-22 东南大学 一种高线性度折叠混频器

Also Published As

Publication number Publication date
CN101309075B (zh) 2011-03-30
TW200845564A (en) 2008-11-16
US20080284489A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
CN101309075B (zh) 跨导器与混频电路
JP4315299B2 (ja) 低電圧演算増幅器とその方法
US20130135047A1 (en) Current sense amplifier having bipolar common mode input range
CN105765859A (zh) 放大器装置
CN111130532A (zh) Igbt门极推挽驱动电路、方法及igbt驱动电路
CN113341212B (zh) 一种具有宽电压输入范围的差分电压检测电路
US6531920B1 (en) Differential amplifier circuit
JP2017163592A (ja) ギルバート乗算器回路およびギルバート乗算器回路を備えたカーボンナノチューブトランジスターミクサ
CN101453195A (zh) 使用接地电容增进共模回授稳定性的方法
RU2411636C1 (ru) Каскодный дифференциальный усилитель с малым напряжением смещения нуля
RU2419187C1 (ru) Каскодный дифференциальный усилитель с повышенной стабильностью нулевого уровня
CN204928752U (zh) 一种具有稳定线性和增益输出的上变频器电路
KR0158625B1 (ko) 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로
CN107017876B (zh) 高频程控容性阻抗电路及测量装置
RU2390912C2 (ru) Каскодный дифференциальный усилитель
US7230476B1 (en) Bipolar high impedance element
TWI600995B (zh) 電壓箝制電路
JPH03108756A (ja) 複合ｐｎｐトランジスタ
CN114389553B (zh) 放大器电路、芯片、家电设备
RU2284564C1 (ru) Источник опорного тока
CN113037236B (zh) 一种运算放大器
JP3684153B2 (ja) 半導体装置
CN101453197A (zh) 增益调整电路
CN111200407A (zh) 一种信号放大电路和有源偏置电路
Mohylová et al. Theory of electronic circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20160228