CN113114115B - 一种射频发射机及其数字化混频器 - Google Patents

一种射频发射机及其数字化混频器 Download PDF

Info

Publication number
CN113114115B
CN113114115B CN202110473814.7A CN202110473814A CN113114115B CN 113114115 B CN113114115 B CN 113114115B CN 202110473814 A CN202110473814 A CN 202110473814A CN 113114115 B CN113114115 B CN 113114115B
Authority
CN
China
Prior art keywords
mos tube
mixing
mos
core circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110473814.7A
Other languages
English (en)
Other versions
CN113114115A (zh
Inventor
冯海刚
郑辛发
幸新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen International Graduate School of Tsinghua University
Original Assignee
Shenzhen International Graduate School of Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen International Graduate School of Tsinghua University filed Critical Shenzhen International Graduate School of Tsinghua University
Priority to CN202110473814.7A priority Critical patent/CN113114115B/zh
Publication of CN113114115A publication Critical patent/CN113114115A/zh
Application granted granted Critical
Publication of CN113114115B publication Critical patent/CN113114115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明公开了一种数字化混频器，包括I核心电路、Q核心电路和两个负载，输入所述I核心电路的本振信号与输入所述Q核心电路的本振信号为正交信号，且所述I核心电路和所述Q核心电路分别包括一个混频模块，每个所述负载均与所述I核心电路和所述Q核心电路的两个所述混频模块的输出端电连接；所述混频模块包括N个二进制权重的混频单元，各个不同权重的所述混频单元分别由对应权重的二进制数字基带信号控制使能，且各个不同权重的所述混频单元在被使能时，分别向两个所述负载传输相对应权重的本振信号。本发明还公开了一种射频发射机，所述射频发射机的前端采用上述的数字化混频器。本发明能够降低射频发射机的功耗。

Description

一种射频发射机及其数字化混频器
技术领域
本发明涉及无线通信技术，尤其涉及一种射频发射机及其数字化混频器。
背景技术
传统的直接上变频多模多频发射机前端架构如图1所示，其一般包含有四个模块：用于将基带数字信号DATA_I、DATA_Q转换为低频模拟基带信号的数模转换器DAC、用于滤除DAC噪声等带内干扰信号的低通滤波器(LPF)、用于将低频基带信号上变频至对应高频信道的上变频混频器(Mixer)、以及用于放大信号功率的功率放大器(PA)。但是这种发射机往往存在功耗较大的缺陷，而如何降低射频发射机的功耗是本领域亟待解决的问题。
以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
为解决上述技术问题，本发明提出一种射频发射机及其数字化混频器，能够降低射频发射机的功耗。
为了达到上述目的，本发明采用以下技术方案：
本发明公开了一种数字化混频器，包括I核心电路、Q核心电路和两个负载，输入所述I核心电路的本振信号与输入所述Q核心电路的本振信号为正交信号，且所述I核心电路和所述Q核心电路分别包括一个混频模块，每个所述负载均与所述I核心电路和所述Q核心电路的所述混频模块的输出端电连接；所述混频模块分别包括N个二进制权重的混频单元，各个不同权重的所述混频单元分别由对应权重的二进制数字基带信号控制使能，且各个不同权重的所述混频单元在被使能时，分别向两个所述负载传输相对应权重的本振信号。
优选地，所述混频模块中的N个二进制权重的混频单元分为至少两个混频组件，控制每个所述混频组件使能的二进制数字基带信号分别通过译码电路转换为温度计编码。
优选地，当N为偶数时，所述混频模块中的N个二进制权重的混频单元分为两个分别包括N/2个所述混频单元的所述混频组件；当N为奇数时，所述混频模块中的N个二进制权重的混频单元分为一个包括(N-1)/2个所述混频单元的所述混频组件和一个包括(N+1)/2个所述混频单元的所述混频组件。
优选地，其中所述混频模块中的N个二进制权重的混频单元按照二进制位数从高到低来分为至少两个混频组件，且其中每个所述混频组件中分别以其中最小位数的所述混频单元为一个单元拆分为混频基础单元。
优选地，所述混频基础单元包括偏置源、第一MOS管组、第二MOS管组和第三MOS管组，其中所述第一MOS管组和所述第二MOS管组分别受到所述偏置源产生的第一偏置电压和第二偏置电压的偏置以形成一个尾电流源，所述第三MOS管组组成混频开关以接受所述本振信号的驱动。
优选地，所述混频基础单元包括偏置源、两个第一MOS管(M1A、M1B)、两个第二MOS管(M2A、M2B)和四个第三MOS管(M3A、M3B、M3C、M3D)，所述偏置源用于产生第一偏置电压(VBCS)和第二偏置电压(VBCAS)，
两个所述第一MOS管(M1A、M1B)的栅极均与所述偏置源的所述第一偏置电压(VBCS)的输出端连接，两个所述第一MOS管(M1A、M1B)的源极均接地，两个所述第一MOS管(M1A、M1B)的漏极分别连接两个所述第二MOS管(M2A、M2B)的源极；
两个所述第二MOS管(M2A、M2B)的栅极分别可选择地与所述偏置源的所述第二偏置电压(VBCAS)的输出端连接或者接地，第二MOS管(M2A)的漏极与两个第三MOS管(M3A、M3B)的源极连接，第二MOS管(M2B)的漏极与两个第三MOS管(M3C、M3D)的源极连接；
两个第三MOS管(M3A、M3D)的栅极连接第一本振信号，两个第三MOS管(M3B、M3C)的栅极连接与所述第一本振信号相差180°的第二本振信号，两个第三MOS管(M3A、M3C)的漏极连接两个所述负载中的一个，两个第三MOS管(M3B、M3D)的漏极连接两个所述负载中的另一个。
优选地，第二MOS管(M2A)与所述偏置源的所述第二偏置电压(VBCAS)的输出端之间设有第一开关，第二MOS管(M2A)与接地之间设有第二开关，第二MOS管(M2B)与所述偏置源的所述第二偏置电压(VBCAS)的输出端之间设有第三开关，第二MOS管(M2B)与接地之间设有第四开关，其中所述第二开关和所述第三开关同时由第一控制信号控制，所述第一开关和所述第四开关同时由与所述第一控制信号反向的第二控制信号控制。
优选地，所述第一控制信号和所述第二控制信号采用低交叉点的驱动信号进行控制。
优选地，2≤N≤12，且N为整数。
本发明还公开了一种射频发射机，所述射频发射机的前端采用上述的数字化混频器。
与现有技术相比，本发明的有益效果在于：本发明将传统发射机中的混频器进行了数字化处理，使得其可以同时实现DAC以及Mixer的功能，而且因为省去了独立的DAC，发射机功耗可以达到更低的水平。本发明通过将单个混频器拆分为多个尺寸呈二进制权重的传统吉尔伯特混频器单元实现数字化，并且使用基带数字信号代替模拟基带信号直接驱动多个二进制权重混频器实现DAC以及Mixer的功能。因为此时混频器单元中受数字基带信号控制的晶体管类似于电流舵DAC中的电流源开关，这种结构相当于通过让Mixer复用电流舵DAC中的电流，降低了功耗。
在进一步的方案中，本发明中的数字化Mixer采用了分段式结构。由于DAC以及Mixer的线性度直接影响发射机的总线性度指标，而本发明中的数字化Mixer同时实现了DAC以及Mixer的功能，为使得其线性度指标尽可能的高，在本发明中采用了分段式结构以提升数字化混频器的线性度。如果采用纯二进制结构进行数字化的话，数字化混频器的输出会出现较大的尖刺，在输出频谱中恶化谐波干扰。
在更进一步的方案中，本发明在驱动数字化混频器时采用了低交叉点电路作为驱动器，以保证每个混频器单元在使能时不会对共用的偏置电压产生影响，减小因为电路工作时偏置电压上的互扰导致的输出尖刺。
附图说明
图1是传统的直接上变频多模多频发射机前端架构；
图2是本发明优选实施例的数字化混频器结构示意图；
图3是本发明优选实施例的数字化混频器的分段式结构示意图；
图4是本发明优选实施例的单个混频单元的具体电路实现；
图5是图4中的开关的驱动信号示意图。
具体实施方式
为了使本发明实施例所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接既可以是用于固定作用也可以是用于电路连通作用。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
基于传统的射频发射机前端的架构，在低功耗发射机中通常PA的输出功率小于0dBm(<1mW)，所占据的功耗相对发射机整体功耗而言较低，因此功耗主要集中在DAC、LPF、Mixer中，降低这三部分的功耗，或者根据最低指标要求去除其中部分模块，可以进一步降低发射机的功耗。
如图2所示，本发明优选实施例公开的数字化混频器，包括I核心电路(I_Core)100、Q核心电路(Q_Core)200和两个负载300，其中的I核心电路100和Q核心电路200分别包括一个混频模块，负载可以是差分电阻或者是差分电感。具体地，输入I核心电路100和Q核心电路200的本振(LO)信号为正交信号，图中所示的LOIP、LOIN、LOQP、LOQN分别为四相正交(0°、180°、90°、270°)的本振信号；每个负载均与I核心电路100和Q核心电路200的混频模块的输出端电连接，RF_P和RF_N为混频之后的差分射频信号，IQ两路的差分混频模块产生的电流信号经过负载300转换为电压信号。
在本实施例中，每个核心电路中包含一个6位二进制权重的混频模块，类似于传统混频器中的双平衡结构，混频模块中各不同权重的混频单元受对应权重的二进制数字控制信号DATA<5:0>控制使能，其中，DATA_I<5:0>和DATA_Q<5:0>为两路正交的6bit数字基带信号。例如权重为32x的混频单元受DATA<5>控制，权重为1x的则受DATA<0>控制。不同权重的混频单元在被使能时，向负载电阻(或电感)贡献等权重幅度的LO信号，例如一个32x的单元被使能时，负载上LO信号的摆幅增量是单独一个1x单元被使能时的32倍。这样当整个数字化混频器工作时，其负载上的LO信号的包络即为模拟基带信号，此时已经实现了数字基带信号到模拟基带信号的转换并完成了上变频。数字化混频器不需要输入模拟基带信号，直接输入IQ数字基带信号(DATA_I、DATA_Q)以及四相正交的本振信号(LOIP、LOIN、LOQP、LOQN)即可。整个数字化混频器的结构为全差分的结构，可以有效降低二阶谐波失真，同时IQ两路的结构可以有效消除混频时的镜像分量。
如图3所示，为图2中A部分的详细结构图，也即为数字化混频器中一个6位二进制权重的混频模块的详细结构图，为了能够尽可能提升数字化混频的线性度，本实施例中在数字化混频器中采用了分段式的结构用于减少输出中的毛刺(glitch)。本实施例中将混频模块中的6个二进制权重的混频单元分成了高三位和低三位，并将其中高三位拆分成了7个8x权重的单元，将低三位拆分成了7个1x权重的单元。二进制编码的数字基带信号的高三位(DATA_I<5:3>)和低三位(DATA_I<2:0>)分别通过两个3-7译码电路10被转换为温度计编码(data_8x<7:1>和data_1x<7:1>)，并用于驱动分段后的7个8x权重的单元和7个1x权重的单元。通过分段式的结构可以有效地减少高位翻转时在输出产生的尖刺。
如图4所示，为图3中B部分或C部分的具体电路结构图，也即为单个1x或者8x权重的混频单元的具体电路结构图。混频单元包括所有单元共用的偏置源20、两个第一MOS管(M1A、M1B)、两个第二MOS管(M2A、M2B)和四个第三MOS管(M3A、M3B、M3C、M3D)，偏置源20的偏置电流为Iref，产生第一偏置电压(VBCS)和第二偏置电压(VBCAS)，两个第一MOS管(M1A、M1B)的栅极均与偏置源20的第一偏置电压(VBCS)的输出端连接，两个第一MOS管(M1A、M1B)的源极均接地，两个第一MOS管(M1A、M1B)的漏极分别连接两个第二MOS管(M2A、M2B)的源极，两个第二MOS管(M2A、M2B)的栅极均可选择地与偏置源20的第二偏置电压(VBCAS)的输出端连接或者接地，第二MOS管(M2A)的漏极与两个第三MOS管(M3A、M3B)的源极连接，第二MOS管(M2B)的漏极与两个第三MOS管(M3C、M3D)的源极连接；两个第三MOS管(M3A、M3D)的栅极连接LOIN，两个第三MOS管(M3B、M3C)的栅极连接与LOIN相差180°的LOIP，两个第三MOS管(M3A、M3C)的漏极连接两个负载中的一个，两个第三MOS管(M3B、M3D)的漏极连接两个负载中的另一个。具体地，第二MOS管(M2A)与偏置源20的第二偏置电压(VBCAS)的输出端之间设有第一开关，第二MOS管(M2A)与接地之间设有第二开关，第二MOS管(M2B)与偏置源20的第二偏置电压(VBCAS)的输出端之间设有第三开关，第二MOS管(M2B)与接地之间设有第四开关，其中第二开关和第三开关同时由第一控制信号data_1x控制，第一开关和第四开关同时由与第一控制信号data_1x反向的第二控制信号data_1x_b控制。而第一控制信号data_1x和第二控制信号data_1x_b采用低交叉点的驱动信号进行控制。
当M2A的栅极对地的开关关断且连接在VBCAS处的开关导通时，M1A和M2A分别受到VBCS和VBCAS的偏置，表现为一个尾电流源；或者当M2B的栅极对地的开关关断且连接在VBCAS处的开关导通时，M1B和M2B分别受到VBCS和VBCAS的偏置，表现为一个尾电流源，其电流大小在8x权重的单元中为8倍的Iref，在1x权重的单元中为1倍的Iref。M3A～M3D四个MOS管组成混频开关，直接受LO信号的驱动；当混频单元工作时，使能信号data_1x(或data_8x)及其反向信号data_1x_b(或data_8x_b)控制M1A和M2A组成的尾电流源或者M1B和M2B组成的尾电流源的开启和关断。当尾电流源开启时，流过混频开关(M3A～M3D)的电流被LO信号调制，并最终流过负载电阻(或电感)在输出节点RF_P和RF_N上产生相应幅度的LO信号。该电路结构中M1A、M1B、M2A、M2B的功能类似于电流舵DAC中的尾电流源以及转换开关，只是相比电流舵DAC，其负载电阻被替换为混频开关和负载电阻(或电感)，从功能上实现了对于DAC转换电流的复用，因此能够极大的降低功耗。此外，在本实施例中，所有的混频单元共用一个偏置，为避免当控制信号data_1x(或data_8x)及其反向信号data_1x_b(或data_8x_b)共同导通时间较长时使得偏置电压VBCAS出现骤降，进而导致其他共用偏置的混频单元在使能时出现尖刺，因此，如图5所示，开关的驱动采用了低交叉点的驱动信号，可以保证较短的同时导通时间，减小对共同偏置的影响，提升了数字化混频器的线性度。
上述优选实施例以6位的数字化混频器为例，在其他实施例中，上述数字化混频器还可以是不高于12位的其他N位数的数字化混频器，在位数N为奇数时，混频模块进行分段时，可以分为一个包括(N-1)/2个混频单元的混频组件和一个包括(N+1)/2个混频单元的混频组件。
通过将混频器进行数字化处理，并对数字化混频器采用了分段式结构，以及在驱动数字化混频器时采用低交叉点电路作为驱动器，这三种技术的结合起来可形成用于低功耗射频发射机前端的数字化混频器。本发明的另一实施例还公开了一种射频发射机，该射频发射机的前端采用上述数字化混频器。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (7)

1.一种数字化混频器，其特征在于，包括I核心电路、Q核心电路和两个负载，输入所述I核心电路的本振信号与输入所述Q核心电路的本振信号为正交信号，且所述I核心电路和所述Q核心电路分别包括一个混频模块，每个所述负载均与所述I核心电路和所述Q核心电路的所述混频模块的输出端电连接；所述混频模块包括N个二进制权重的混频单元以用于同时实现DAC以及Mixer的功能，各个不同权重的所述混频单元分别由对应权重的二进制数字基带信号控制使能，且各个不同权重的所述混频单元在被使能时，分别向两个所述负载传输相对应权重的本振信号；其中：
所述混频模块中的N个二进制权重的混频单元按照二进制位数从高到低来分为至少两个混频组件，且其中每个所述混频组件中分别以其中最小位数的所述混频单元为一个单元拆分为混频基础单元；
所述混频基础单元包括偏置源、MOS管M1A、MOS管M1B、MOS管M2A、MOS管M2B和MOS管M3A、MOS管M3B、MOS管M3C、MOS管M3D，所述偏置源用于产生第一偏置电压（VBCS）和第二偏置电压（VBCAS），MOS管M1A、MOS管M1B的栅极均与所述偏置源的所述第一偏置电压（VBCS）的输出端连接，MOS管M1A、MOS管M1B的源极均接地，MOS管M1A、MOS管M1B的漏极分别连接MOS管M2A、MOS管M2B的源极；MOS管M2A、MOS管M2B的栅极分别可选择地与所述偏置源的所述第二偏置电压（VBCAS）的输出端连接或者接地，MOS管M2A的漏极与MOS管M3A、MOS管M3B的源极连接，MOS管M2B的漏极与MOS管M3C、MOS管M3D的源极连接；MOS管M3A、MOS管M3D的栅极连接第一本振信号，MOS管M3B、M3C的栅极连接与所述第一本振信号相差180°的第二本振信号，MOS管M3A、MOS管M3C的漏极连接两个所述负载中的一个，MOS管M3B、MOS管M3D的漏极连接两个所述负载中的另一个；
MOS管M2A的栅极与所述偏置源的所述第二偏置电压（VBCAS）的输出端之间设有第一开关，MOS管M2A的栅极与接地之间设有第二开关，MOS管M2B的栅极与所述偏置源的所述第二偏置电压（VBCAS）的输出端之间设有第三开关，MOS管M2B的栅极与接地之间设有第四开关，其中所述第二开关和所述第三开关同时由第一控制信号控制，所述第一开关和所述第四开关同时由与所述第一控制信号反向的第二控制信号控制。
2.根据权利要求1所述的数字化混频器，其特征在于，控制每个所述混频组件使能的二进制数字基带信号分别通过译码电路转换为温度计编码。
3.根据权利要求2所述的数字化混频器，其特征在于，当N为偶数时，所述混频模块中的N个二进制权重的混频单元分为两个分别包括N/2个所述混频单元的所述混频组件；当N为奇数时，所述混频模块中的N个二进制权重的混频单元分为一个包括(N-1)/2个所述混频单元的所述混频组件和一个包括(N+1)/2个所述混频单元的所述混频组件。
4.根据权利要求1所述的数字化混频器，其特征在于，MOS管M1A、MOS管M1B和MOS管M2A、MOS管M2B分别受到所述偏置源产生的第一偏置电压和第二偏置电压的偏置以形成一个尾电流源，MOS管M3A、MOS管M3B、MOS管M3C、MOS管M3D组成混频开关以接受所述本振信号的驱动。
5.根据权利要求1所述的数字化混频器，其特征在于，所述第一控制信号和所述第二控制信号采用低交叉点的驱动信号进行控制。
6.根据权利要求1至5任一项所述的数字化混频器，其特征在于，2≤N≤12，且N为整数。
7.一种射频发射机，其特征在于，所述射频发射机的前端采用权利要求1至6任一项所述的数字化混频器。
CN202110473814.7A 2021-04-29 2021-04-29 一种射频发射机及其数字化混频器 Active CN113114115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110473814.7A CN113114115B (zh) 2021-04-29 2021-04-29 一种射频发射机及其数字化混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110473814.7A CN113114115B (zh) 2021-04-29 2021-04-29 一种射频发射机及其数字化混频器

Publications (2)

Publication Number Publication Date
CN113114115A CN113114115A (zh) 2021-07-13
CN113114115B true CN113114115B (zh) 2023-05-09

Family

ID=76720380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110473814.7A Active CN113114115B (zh) 2021-04-29 2021-04-29 一种射频发射机及其数字化混频器

Country Status (1)

Country Link
CN (1) CN113114115B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662261A (zh) * 2009-08-12 2010-03-03 东南大学 一种高线性度折叠混频器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778117B1 (en) * 2003-02-28 2004-08-17 Silicon Laboratories, Inc. Local oscillator and mixer for a radio frequency receiver and related method
US8432211B2 (en) * 2009-07-02 2013-04-30 Qualcomm Incorporated Mixer-transconductance interface
EP2302787B1 (en) * 2009-09-23 2012-09-05 Nxp B.V. Frequency conversion
KR101331441B1 (ko) * 2012-06-29 2013-11-21 포항공과대학교 산학협력단 다단 위상믹서 회로
CN104242823B (zh) * 2013-06-08 2017-10-10 锐迪科微电子科技（上海）有限公司 混频开关电路及混频器
CN108923797B (zh) * 2018-06-25 2019-10-15 东南大学 一种应用于lte mtc电力物联网的新型发射机

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662261A (zh) * 2009-08-12 2010-03-03 东南大学 一种高线性度折叠混频器

Also Published As

Publication number Publication date
CN113114115A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US10644656B2 (en) RF-DAC based phase modulator
CN101331678B (zh) 切换电路、调制器、解调器、以及混频单元及其操作方法
EP2383894B1 (en) Current switch cell and digital/analog converter
US20080309537A1 (en) Pseudo-differential class-ab digital-to-analog converter with code dependent dc current
US8451157B2 (en) Double balanced digital transmitter
US20110150125A1 (en) Digital rf converter, digital rf modulator and transmitter including the same
Al-Rubaye et al. ${W} $-Band Direct-Modulation> 20-Gb/s Transmit and Receive Building Blocks in 32-nm SOI CMOS
CN101057413A (zh) 使用数字至rf转换的rf发射机
JPWO2012176250A1 (ja) 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器
JP5395634B2 (ja) 直交変調器およびそれを内蔵する半導体集積回路
JP2014225888A (ja) ビルドイン負荷減衰器を備えた広帯域デジタルアナログ変換器
JP5161944B2 (ja) デジタル−アナログ変換器及び無線通信装置
CN113114115B (zh) 一种射频发射机及其数字化混频器
EP1685721B1 (en) Method and device for digital-to-RF conversion
JP6446192B2 (ja) 送信装置及び送信方法
US20110074518A1 (en) Quadrature amplitude modulator and quadrature amplitude modulation method
US8890736B2 (en) Signal mixing circuit and associated converter
US9584152B1 (en) Current steering digital to analog converter with dual current switch modules
US8818318B2 (en) Frequency up and down converter
US20130003881A1 (en) Radio Frequency Modulators
CN110120784B (zh) 混频器、接收机及无线通信设备
CN111900991B (zh) 适用于超高速dac的动态复位双边沿开关驱动电路及方法
US8659458B1 (en) Multiple return-to-zero current switching digital-to-analog converter for RF signal generation
KR101292667B1 (ko) 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기
JP2018137805A (ja) 送信装置及び送信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant