CN116470900A - 射频开关电路 - Google Patents

Abstract

本发明提供了一种射频开关电路，包括：N个串联堆叠的射频开关单元电路，其中N是大于1的整数，控制电路，其被配置为向射频开关单元电路提供控制电压，以使其处于不同的操作状态，其中，所述射频开关单元电路包括并联连接的第一开关支路、第二开关支路和第三开关支路，所述第一开关支路被配置为主要射频通路，所述第二开关支路被配置作为正向耐压补偿电路，以及所述第三开关支路被配置为反向耐压补偿电路。

Description

射频开关电路

技术领域

本发明涉及射频集成电路，更具体地，涉及一种射频开关电路。

背景技术

射频开关电路是一种用于无线通信系统中的电路，其可以在多个天线和单个射频接收器或发送器之间切换信号传输路径。射频开关电路通常由射频开关支路电路和开关控制电路组成。其中，射频开关支路电路可以将不同天线之间的输入和输出端口相互连接或隔离，从而控制信号流的路径。开关控制电路用于控制射频开关单元电路的工作状态，以便实现天线之间的无缝切换，从而优化无线通信系统的性能。根据应用场景不同，射频开关电路可以分为发射开关电路、接收开关电路、天线调谐开关电路等。

目前在移动终端中大量使用的射频开关电路芯片主要使用CMOS SOI(Silicon-On-Insulator)工艺，以下简称SOI射频开关电路。SOI射频开关电路是一种基于硅-绝缘体-硅(SOI)技术的射频开关电路，具有低插入损耗、高隔离度和快速开关速度等特点。SOI射频开关电路在天线孔径调谐中被广泛应用，可以实现对天线的多频段调谐和带宽增强。SOI射频开关电路在天线孔径调谐中的应用通常是在天线中加入可调谐元件，例如可调谐电容器或电感器，然后使用SOI射频开关电路控制这些元件的开关状态。通过改变可调谐元件的电容或电感值，可以实现对天线的多频段调谐和带宽增强。具体来说，SOI射频开关电路通常被用于实现单天线多频段调谐。在这种情况下，天线中会加入一个可调谐电容器或电感器，通过控制SOI射频开关电路的开关状态，可以改变可调谐元件的电容或电感值，从而实现对天线的多频段调谐。例如，在一个LTE三频段天线系统中，SOI射频开关电路可以控制三个可调谐元件，以实现对高中低三个频段的调谐和带宽增强。总之，SOI射频开关电路在天线孔径调谐中具有广泛的应用，可以实现对天线的多频段调谐和带宽增强。

现有技术中的射频天线调谐开关电路芯片通常采用CMOS SOI工艺来实现。开关的控制方式是使用正电压和负电压控制，即开关开启时，晶体管栅极施加正电压控制，开关关断时，晶体管栅极施加负电压控制。射频天线开关电路的主要指标包括插入损耗，隔离度，谐波，功率承受能力，耐压等指标。对于天线调谐开关来说，由于其连接的是天线端口，对耐压指标有着严格的要求，根据天线调谐开关连接天线的不同位置，耐压值有45V、60V和80V等不同等级，实际产品设计中，根据不同耐压值，会设计出不同型号的射频开关芯片。CMOSSOI工艺的单个晶体管击穿电压BV_fet,一般小于3.5V。为了能够承受最最大发射功率情况下的射频电压信号摆幅，CMOS SOI天线调谐开关电路一般采用多个晶体管串联堆叠的形式设计，如图1所示。图1是示出了N级堆叠的射频开关支路的电路示意图，射频开关电路的耐压值取决于关断状态分支的电压承受能力，通过增加关断状态开关支路的堆叠晶体管级数可以提升关断支路的功率承受能力，即耐压能力，一般N＝14堆叠级联可以耐压45V，N＝20堆叠级联可以耐压60V，N＝26堆叠级联可以耐压80V。

定义单个晶体管在关断状态下的击穿电压为VB_fet，理论上n个晶体管进行串联堆叠，总的击穿电压BV如下公式1所示：

BV＝n×VB_fet (1)

事实上，由于晶体管对地寄生电容的存在，开关支路在关断状态下的等效电路如图2所示。图2是示出了N级串联堆叠的射频开关支路在关断隔离状态下的等效电路的示意图。寄生电容的存在使得每个堆叠的晶体管分压是不均匀的，从信号输入端到GND端，每个晶体管的电压降逐渐递减，晶体管在信号输入端看到最大的电压降，这样会限制堆叠晶体管开关支路的总击穿电压，n个串联堆叠的晶体管总的击穿电压BV如下公式2所示：

其中，Cds为晶体管的源漏等效电容，Cgnd为晶体管的对地电容，并且α通过如下的公式3和4来确定：

图3是根据公式1和公式2的击穿电压BV与堆叠数目的曲线示意图。参考图3，当堆叠数目到达一定数目之后，开关支路击穿电压BV不再继续增加，而是处于饱和状态。

为了解决上述问题，通过对每一级晶体管Cds电容值进行补偿，使得每一级晶体管的等效Cds值相等，可以进一步提高开关支路的耐压值。上述设计保证每个晶体管的电压摆幅均匀。例如，当图1的D端连接天线信号端，S端接GND时，通过优化每一级晶体管的尺寸，使得从D端口到S端口，每一级晶体管的尺寸呈梯度递减，从而可以实现在关断状态下，从D端向S端看过去，每一级的晶体管电压摆幅VDS均匀。图4是示出了通过对晶体管Cds电容值进行补偿后，每一级晶体管的电压摆幅VDS的示意图。参考图4所示，经过补偿之后，每一级的晶体管电压摆幅VDS均匀。

根据上述方法，通过优化设计每一级晶体管的尺寸，可以获得较高耐压能力的射频开关电路。然而，上述技术方案的一个缺陷是只可以单方向进行Cds补偿，如果S端和D端交换方向，即，S端连接天线信号端，D端接地，那么每一级晶体管电压摆幅VDS将变得是非均匀的，靠近信号端的晶体管电压摆幅较大，靠近GND端的晶体管信号摆幅较小。图5是对晶体管Cds电容值进行反向补偿后，每一级晶体管的电压摆幅VDS的示意图。参考图5所示，每一级的晶体管电压摆幅VDS变得非均匀。这样设计的射频开关电路的击穿电压BV达到一定数值之后会导致区域饱和，即，出现如上公式2和图3所描述的情况。

上述射频开关电路的耐压补偿方案只能进行单方向补偿。事实上，天线调谐开关有多种应用场景。以单刀四掷SP4T开关举例，图6是示出了天线调谐开关电路的第一种应用场景的示意图。在第一种应用场景中，SP4T的天线ANT端口接天线，射频开关电路的耐压补偿设计是从D端到S端的方向进行补偿。图7是示出了天线调谐开关电路的第二种应用场景的示意图。在第二种应用场景中，SP4T的天线ANT端口接地，射频开关电路的耐压补偿设计是从S端到D端的方向进行补偿。由于补偿方向不同，一般会需要两种类型的芯片，分别称为SP4T和4XSPST。

发明内容

本发明提供了一种射频开关电路，可以实现对射频开关支路的双方向进行耐压补偿，在正向补偿和反向补偿两种应用场景中，射频开关电路的耐压值是相同的。应用发明方案的天线调谐开关电路既可以作为SP4T使用，也可以作为4XSPST使用，可实现单一产品适配到多种天线调谐应用的场景，从而进一步优化移动终端物料清单BOM列表和成本。

本发明的一方面提出了一种射频开关电路，包括：N个串联堆叠的射频开关单元电路，其中N是大于1的整数，控制电路，其被配置为向射频开关单元电路提供控制电压，以使其处于不同的操作状态，其中，所述射频开关单元电路包括并联连接的第一开关支路、第二开关支路和第三开关支路，所述第一开关支路被配置为主要射频通路，所述第二开关支路被配置作为正向耐压补偿电路，以及所述第三开关支路被配置为反向耐压补偿电路。

本发明的一方面提出了一种射频开关电路，其中，所述第一开关支路包括第一晶体管，所述第一晶体管被配置为其栅极连接到所述射频开关单元电路的第一控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述射频开关单元电路的第二输出端口。

本发明的一方面提出了一种射频开关电路，其中，所述第二开关支路包括第一补偿晶体管和第一开关晶体管，所述第一补偿晶体管被配置为其栅极连接到所述射频开关单元电路的第二控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述第一开关晶体管的漏极；所述第一开关晶体管被配置为其栅极连接到所述射频开关单元电路的第三控制端口，其源极连接到所述射频开关单元电路的第二输出端口。

本发明的一方面提出了一种射频开关电路，其中，所述第一补偿晶体管的尺寸被配置为大于所述第一开关晶体管的尺寸。

本发明的一方面提出了一种射频开关电路，其中，所述第三开关支路包括第二补偿晶体管和第二开关晶体管，所述第二补偿晶体管被配置为其栅极连接到所述射频开关单元电路的第四控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述第二开关晶体管的漏极；所述第二开关晶体管被配置为其栅极连接到所述射频开关单元电路的第五控制端口，其源极连接到所述射频开关单元电路的第二输出端口。

本发明的一方面提出了一种射频开关电路，其中，所述第二补偿晶体管的尺寸被配置为大于所述第二开关晶体管的尺寸。

本发明的一方面提出了一种射频开关电路，其中，所述控制电路被配置控制所述射频开关单元控制电路，以使其处于导通状态、第一隔离状态或者第二隔离状态。

本发明的一方面提出了一种射频开关电路，其中，在导通状态下，所述控制电路向第一开关支路的第一晶体管提供导通电压；向第二开关支路的第一补偿晶体管和第一开关晶体管提供导通电压；以及向第三开关支路的第二补偿晶体管和第二开关晶体管提供导通电压。

本发明的一方面提出了一种射频开关电路，其中，在第一隔离状态下，所述控制电路向第一开关支路的第一晶体管提供关断电压；向第二开关支路的第一补偿晶体管提供关断电压和向第一开关晶体管提供导通电压；以及向第三开关支路的第二补偿晶体管提供导通电压和向第二开关晶体管提供关断电压。

本发明的一方面提出了一种射频开关电路，其中，在第二隔离状态下，所述控制电路向第一开关支路的第一晶体管提供关断电压；向第二开关支路的第一补偿晶体管提供导通电压和向第一开关晶体管提供关断电压；以及向第三开关支路的第二补偿晶体管提供关断电压和向第二开关晶体管提供导通电压。

附图说明

图1是示出了N级堆叠的射频开关支路的电路示意图；

图2是示出了N级串联堆叠的射频开关支路在关断隔离状态下的等效电路的示意图；

图3是根据公式1和公式2的击穿电压BV与堆叠数目的曲线示意图；

图4是示出了通过对晶体管Cds电容值进行补偿后，每一级晶体管的电压摆幅VDS的示意图；

图5是对晶体管Cds电容值进行反向补偿后，每一级晶体管的电压摆幅VDS的示意图；

图6是示出了天线调谐开关电路的第一种应用场景的示意图；

图7是示出了天线调谐开关电路的第二种应用场景的示意图；

图8是示出了根据本发明实施例的射频开关电路的示意图；

图9是根据本发明实施例的使用CMOS SOI工艺设计的标准晶体管开关单元电路的示意图；

图10是示出了晶体管开关单元电路的导通状态的等效电路的示意图；

图11是示出了晶体管开关单元电路的关断状态的等效电路的示意图；

图12是示出了根据本发明实施例的射频开关单元电路在隔离状态1中的等效电路图的示意图；

图13是根据本发明实施例的射频开关电路的一种应用场景的示意图；

图14是示出了根据本发明实施例的2级堆叠的射频开关电路的正向耐压补偿的等效电路的示意图；

图15是示出了根据本发明实施例的2级堆叠的射频开关电路的反向耐压补偿的等效电路的示意图；

图16是示出了根据本发明实施例的射频开关电路的结构的示意图；以及

图17是示出了根据本发明实施例的射频开关系统的示意图。

具体实施方式

在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。

贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。

在本专利文件中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。

图8是示出了根据本发明实施例的射频开关电路的示意图。

参考图8，本发明提供了一种射频开关电路，射频开关电路由N级射频开关单元电路串联堆叠形成，其中N是大于1的整数。所述射频开关单元电路包括第一开关支路、第二开关支路和第三开关支路，上述三个开关支路并联连接。其中，所述第一开关支路由晶体管M1构成，晶体管M1的漏端连接端口P1，晶体管M1的源端连接端口P2，晶体管M1的栅极连接端口G1。所述第二开关支路由晶体管M2A、M2B构成，晶体管M2A的漏端连接端口P1，晶体管M2A的源端连接晶体管M2B的漏端，晶体管M2B的源端连接端口P2，晶体管M2A的栅极连接端口G2A，晶体管M2B的栅极连接端口G2B。所述第三开关支路由晶体管M3A、M3B构成，晶体管M3A的漏端连接端口P1，晶体管M3A的源端连接晶体管M3B的漏端，晶体管M3B的源端连接端口P2，晶体管M3A的栅极连接端口G3A，晶体管M3B的栅极连接端口G2B。第一开关支路是主要射频通路，晶体管M1的尺寸，根据实际应用场景确定。当正向被定义为从P1端到P2端时，射频信号从P1端看到，并且P2端接地。当反向被定义为从P2端到P1端时，射频信号从P2端看到，并且P1端接地。第二开关支路作为正向耐压补偿电路，即，从M1的漏端看到天线信号的射频摆幅，M2A为补偿晶体管，其尺寸相对于M1更小，晶体管M2B用作控制第二支路的开启和关断，其尺寸相对于M2A更小。第三开关支路作为反向耐压补偿电路，即，从M1的源端看到天线信号的射频摆幅，M3A为补偿晶体管，其尺寸相对于M1更小，晶体管M3B用作控制第三支路的开启和关断，其尺寸相对于M3A更小。通过将上述射频开关单元进行串联，形成N级堆叠结构，其中N是大于1的整数，如图16所示。图16是示出了根据本发明实施例的射频开关电路的结构的示意图。通过配置不同的栅极控制电压，上述射频开关电路可以实现对射频开关支路的双向耐压补偿，使得每一级堆叠的晶体管在正向应用和反向应用中电压摆幅均匀，提升射频开关电路的总击穿电压值。

图9是根据本发明实施例的使用CMOS SOI工艺设计的标准晶体管开关单元电路的示意图。

参考图9，晶体管开关单元电路包括：具有四端口NMOS晶体管，晶体管栅极(Gate)串联电阻器Rg，晶体管的源端和漏端(Drain Source)之间串联电阻器Rds，以及晶体管的体端(Body)串联电阻器Rb。所述晶体管开关单元电路具有4个端口，分别是G端、D端、B端以及S端。通过对G端和B端施加不同的控制电压，可以对晶体管开关单元的工作状态进行控制。当晶体管开关单元处于导通状态时，例如，可以向G端施加2.5V电压(导通电压)，并且向B端施加0V电压。晶体管开关单元导通状态下的简化等效电路如图10所示，其具有导通状态的电阻Ron，该电阻Ron等效于D端和S端之间的电阻之和的总电阻。应理解，晶体管开关单元导通状态的寄生电容和寄生电感与现有开关单元电路相关联，然而，由于导通状态的寄生电容和寄生电感相对较小，因此，其未在图10中表示出。当晶体管开关单元处于关断状态时，例如，可以向G端施加-2.5V电压(关断电压)，并且向B端施加-2.5V电压。晶体管开关单元关断状态下的简化等效电路如图11所示，其具有关断状态的电容Coff。应理解，晶体管开关单元关断状态的其他寄生电容和寄生电感与现有开关单元电路相关联，然而，由于关断状态的其他寄生电容和寄生电感相对较小，因此其未在图11中表示出。

表1示出了根据本发明实施例的射频开关单元电路的控制逻辑。参考表1，所述射频开关单元电路具有三种工作状态：导通状态，隔离状态1和隔离状态2。虽然在表1中示出了控制电压2.5V(导通电压)和-2.5V(关断电压)的示例，但是本领域技术人员应该理解，本发明不限于上述示例。根据不同的应用场景，可以采用其他的控制电压值，例如2v和-2V，对于控制电压的修改和调整同样落入本发明的保护范围之内。

在表1中，没有列出开关单元体端(Body)的控制电压，本领域技术人员应理解，体端的控制可以被配置为随栅极控制电压变化的，例如，当晶体管栅极控制电压是2.5V时，其体端的控制电压是0V；当晶体管栅极控制电压是-2.5V时，其体端的控制电压是-2.5V。根据本发明的实施例，可以通过额外的逻辑控制电路来实现表1中所定义的控制电压，本发明并不对此进行限定。

表1

参见表1，隔离状态1被定义为正向耐压补偿状态，即，从图8的晶体管M1的漏端(P1端口)看到天线信号的射频摆幅。根据表1定义的晶体管工作状态，在隔离状态1中，图8的射频开关单元电路的等效电路图如图12中的(a)所示。晶体管M1等效为电容C1，晶体管M2A等效为电容C2A，晶体管M2B等效为电阻R2B，晶体管M3A等效为电阻R3A，晶体管M3B等效为电容C3B。本领域技术人员应理解，隔离状态1的晶体管开关单元的其他寄生电容和寄生电感与现有开关单元电路相关联，然而，因为关断状态的其他寄生电容和寄生电感相对较小，其未在图12中表示出。根据串并联阻抗等效互换的原理，可以把C2A、R2B的串联连接关系，转换成C2A和R2B_P的并联连接关系。同理，可以把C3B、R3A的串联连接关系，转换成C3B和R3A_P的并联连接关系，如图12中的(b)所示。

以下，以65nmCMOS SOI工艺为例来进行说明，假设，M1的尺寸取值5mm，M2A的尺寸是2mm，M2B、M3A、M3B的尺寸都是100um，本领域技术人员应该理解，上述取值可以根据工艺而相应变化，本发明对比不进行限定。根据上述的限定，C1＝0.8pF、C2A＝0.33pF、C3B＝0.017pF、R2B＝5Ω以及R3A＝5Ω。在频率＝1GHz情况下，由C2A和R2B组成的串联RC网络的Q2值为96.6，由C3B和R3A组成的串联RC网络的Q3值为2000。由于Q值很高，远大于10。根据串并联阻抗等效互换的原理可以得出如下的公式5和公式6：

R2BP≈Q2²×R2B＝46kΩ (5)

R3AP≈Q2²×R2B＝20MΩ (6)

通过对图12的等效电路(b)的电容器和电阻器进行合并，其等效电路图如图12中的(c)所示，其中C4＝0.347pF，R4＝46KΩ，可见，在隔离状态1中，通过调整晶体管M2A可以对射频开关单元电路的等效电容和电阻值进行调整。

图13是根据本发明实施例的射频开关电路的一种应用场景的示意图。参考图13，假设，信号源具有50Ω负载，负载也是50Ω系统，并且射频信号在50Ω射频传输线系统进行信号传输。当所述射频开关单元电路处于隔离状态1时，由于射频系统是50Ω传输线系统，上述计算的电阻R4阻抗值远远大于50Ω，R4对于50Ω射频传输线系统是高阻，因此，其不会对传输信号产生影响。可以进一步可以去掉电阻R4，以简化等效电路结构。隔离状态1的射频开关单元电路的等效电路为电容器C1和C4并联。使用上述射频开关单元电路串联堆叠，以实现更高的耐压。

图14是示出了根据本发明实施例的2级堆叠的射频开关电路的正向耐压补偿的等效电路的示意图。本领域技术人员应该理解，图14以2级堆叠为例来进行说明，但是，本发明并不限于2级堆叠，其可以扩展为N级堆叠，其中N为大于1的自然数。

参考图14，每一级射频开关单元电路处于隔离状态1下，其包含两个电容器C1_x和C4_x，其中，x为级编号，C1_x是第一开关支路晶体管M1的关断等效电容器，C4_x是第二开关支路和第三开关支路在隔离状态1的等效电容器。通过仿真设计可以调整M2A_x的值，可以进一步调整C4_x的值，即，图14中的C4_1和C4_2的值，进一步实现两级堆叠的射频开关单元电路的正向均匀耐压补偿。

可以参考上述分析来对隔离状态2下的反耐压补偿状态进行分析。图15是示出了根据本发明实施例的2级堆叠的射频开关电路的反向耐压补偿的等效电路的示意图。本领域技术人员应该理解，图15以2级堆叠为例来进行说明，但是，本发明并不限于2级堆叠，其可以扩展为N级堆叠，其中N为大于1的自然数。

参考图15，假设以65nmCMOS SOI工艺为例来进行说明，M1的尺寸取值5mm，M3A的尺寸是2mm，M2A、M2B、M3B的尺寸都是100um。每一级射频开关单元电路处于隔离状态2下，其包含两个电容器C1_x和C5_x，其中，x为级编号，C1_x是第一开关支路晶体管M1的关断等效电容器，C5_x是第二开关支路和第三开关支路在隔离状态2的等效电容器。通过仿真设计可以调整M3A_x的值，可以进一步调整C5_x的值，即，图15中的C5_1和C5_2的值，进一步实现两级堆叠的射频开关单元电路的反向均匀耐压补偿。

C4_x和C5_x是具有不同电容值的电容器，每一级的电容值可以通过仿真设计优化晶体管M2A_x和M3A_x的值来实现。所述射频开关电路可以在隔离状态1中对正向耐压值进行补偿，可以在隔离状态2中对负向耐压值进行补偿。

可以通过额外的逻辑控制电路来实现上述发明涉及到的控制方式，例如，通过开关控制器来实现上述的控制方式，本发明对此不进行限定，并且在此不再赘述。

根据本发明的实施例，可以提供一种N级堆叠的射频开关电路。根据本发明实施例的射频开关电路可以对射频开关支路进行双向耐压补偿，并可以实现每一级的分压值均匀，从而提高射频开关电路的总击穿电压值。根据本发明实施例的射频开关电路可以应用到45V/60V/80V等耐压天线调谐开关产品中。

图17是示出了根据本发明实施例的射频开关系统的示意图。参考图17，所述射频开关系统包括开关控制器1701和射频开关电路1702。其中，射频开关电路1702包括上述N级射频开关单元电路串联堆叠形成，其中N是大于1的整数，并且其中，开关控制器1701被配置为向射频开关单元电路中的晶体管提供控制电压，以控制射频开关单元电路在导通状态、隔离状态1或者隔离状态2下工作。

尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。

本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。

Claims (10)

1.一种射频开关电路，包括：

N个串联堆叠的射频开关单元电路，其中N是大于1的整数，

控制电路，其被配置为向射频开关单元电路提供控制电压，以使其处于不同的操作状态，

其中，所述射频开关单元电路包括并联连接的第一开关支路、第二开关支路和第三开关支路，所述第一开关支路被配置为主要射频通路，所述第二开关支路被配置作为正向耐压补偿电路，以及所述第三开关支路被配置为反向耐压补偿电路。

2.根据权利要求1所述的射频开关电路，其中，所述第一开关支路包括第一晶体管，所述第一晶体管被配置为其栅极连接到所述射频开关单元电路的第一控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述射频开关单元电路的第二输出端口。

3.根据权利要求1所述的射频开关电路，其中，所述第二开关支路包括第一补偿晶体管和第一开关晶体管，

所述第一补偿晶体管被配置为其栅极连接到所述射频开关单元电路的第二控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述第一开关晶体管的漏极；

所述第一开关晶体管被配置为其栅极连接到所述射频开关单元电路的第三控制端口，其源极连接到所述射频开关单元电路的第二输出端口。

4.根据权利要求3所述的射频开关电路，其中，所述第一补偿晶体管的尺寸被配置为大于所述第一开关晶体管的尺寸。

5.根据权利要求1所述的射频开关电路，其中，所述第三开关支路包括第二补偿晶体管和第二开关晶体管，

所述第二补偿晶体管被配置为其栅极连接到所述射频开关单元电路的第四控制端口，其漏极连接到所述射频开关单元电路的第一输出端口，并且其源极连接到所述第二开关晶体管的漏极；

所述第二开关晶体管被配置为其栅极连接到所述射频开关单元电路的第五控制端口，其源极连接到所述射频开关单元电路的第二输出端口。

6.根据权利要求5所述的射频开关电路，其中，所述第二补偿晶体管的尺寸被配置为大于所述第二开关晶体管的尺寸。

7.根据权利要求1所述的射频开关电路，其中，所述控制电路被配置控制所述射频开关单元控制电路，以使其处于导通状态、第一隔离状态或者第二隔离状态。

8.根据权利要求7所述的射频开关电路，其中，在导通状态下，所述控制电路向第一开关支路的第一晶体管提供导通电压；向第二开关支路的第一补偿晶体管和第一开关晶体管提供导通电压；以及向第三开关支路的第二补偿晶体管和第二开关晶体管提供导通电压。

9.根据权利要求7所述的射频开关电路，其中，在第一隔离状态下，所述控制电路向第一开关支路的第一晶体管提供关断电压；向第二开关支路的第一补偿晶体管提供关断电压和向第一开关晶体管提供导通电压；以及向第三开关支路的第二补偿晶体管提供导通电压和向第二开关晶体管提供关断电压。

10.根据权利要求7所述的射频开关电路，其中，在第二隔离状态下，所述控制电路向第一开关支路的第一晶体管提供关断电压；向第二开关支路的第一补偿晶体管提供导通电压和向第一开关晶体管提供关断电压；以及向第三开关支路的第二补偿晶体管提供关断电压和向第二开关晶体管提供导通电压。