JP4170184B2 - 半導体回路装置 - Google Patents

半導体回路装置 Download PDF

Info

Publication number
JP4170184B2
JP4170184B2 JP2003321903A JP2003321903A JP4170184B2 JP 4170184 B2 JP4170184 B2 JP 4170184B2 JP 2003321903 A JP2003321903 A JP 2003321903A JP 2003321903 A JP2003321903 A JP 2003321903A JP 4170184 B2 JP4170184 B2 JP 4170184B2
Authority
JP
Japan
Prior art keywords
signal
terminal
frequency
signal path
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003321903A
Other languages
English (en)
Other versions
JP2005093545A (ja
Inventor
英司 安田
勝司 多良
賢一 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003321903A priority Critical patent/JP4170184B2/ja
Publication of JP2005093545A publication Critical patent/JP2005093545A/ja
Application granted granted Critical
Publication of JP4170184B2 publication Critical patent/JP4170184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体回路装置に関し、とりわけ半導体基板上に形成された２つの信号経路が、前記半導体基板に対し垂直方向から見て交差する場合に生じる寄生容量を軽減する技術に関する。
携帯電話等の移動通信端末では、通信時にＧＨｚ帯の電波を使用するが、その際アンテナの切替え回路や送受信切替え回路などに、高周波での周波数特性の優れたガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ（ＦＥＴ）をスイッチング素子として使用する。
図１０は、このようなスイッチング素子を用いた半導体回路装置８０を使用し、高周波スイッチ装置の１つである高周波用ＳＰＤＴ(Single-Pole Double-Throw)スイッチを構成した例を示す。高周波用ＳＰＤＴスイッチは、入力された高周波信号の出力経路を切り替えるものであり、入力側には、第１信号端子ＲＦ１が配置され、また出力側には、第２信号端子ＲＦ２と第３信号端子ＲＦ３とが配置されており、ＲＦ１から入力された高周波信号が、ＲＦ２、及びＲＦ３のいずれか一方に出力される（スイッチの入出力を逆にしても良い）。
ＲＦ１とＲＦ２との間には、高周波信号経路のスイッチングを行うスイッチ回路である第１電界効果トランジスタ段ＦＥＴ１が設けられており、またＲＦ１とＲＦ３との間には、同様のスイッチ回路である第２電界効果トランジスタ段ＦＥＴ２が設けられている（以下、電界効果トランジスタ段は、電界効果トランジスタをスイッチング素子として用いたスイッチ回路を意味するものとする）。これらは制御信号入力ＣＴＬ１、及びＣＴＬ２により双方の電界効果トランジスタ段がオン・オフ制御される事により、信号端子ＲＦ１は、ＲＦ２、及びＲＦ３のいずれか一方に電気的に接続される。
一方、オフ状態のＦＥＴは容量成分（コンデンサ）に等価であり、ＲＦ１-ＲＦ２間がオン状態、ＲＦ１-ＲＦ３間がオフ状態とすると、この場合の高周波スイッチ装置は、図１１に示す回路に等価となる。今の場合、ＲＦ１からの高周波信号がスイッチングＦＥＴ２のオフ時の等価的な容量成分Ｃ７を介してＲＦ３の側に漏れ出してくる。これをオン状態にあるＦＥＴ４（図１１では、等価な抵抗Ｒ１０に置き換えている）がアース（ＧＮＤ）に引き込む為、第２信号端子ＲＦ２と接地端子ＧＮＤとの間には、第３電界効果トランジスタ段ＦＥＴ３を、また同様に、第３信号端子ＲＦ３と接地端子ＧＮＤとの間には、第４電界効果トランジスタ段ＦＥＴ４をそれぞれ配置するシャント回路を形成し、双方の接点間のアイソレーション特性を良好に保っている。
なお、本明細書では、第１高周波端子ＲＦ１乃至第３高周波端子ＲＦ３のインダクタンス成分をそれぞれＬＴ１乃至ＬＴ３、またグランド端子ＧＮＤ１及びＧＮＤ２インダクタンス成分をそれぞれＬＧ１及びＬＧ２として、パッケージに備えられる端子（ピン）のインダクタンス成分をコイルとして等価回路図中に示す。
また近年、半導体回路装置において配線層が多層に積層されてなる多層配線基板が用いられ、スイッチング素子であるＦＥＴや信号経路などが多層配線構造の半導体チップ内に形成されるようになった。半導体回路装置内に導体で形成された信号経路は、半導体回路装置の外周部分に沿って形成されたボンディングパッドを通じてパッケージに設けられた所定の端子へ金、アルミニウム等のボンディングワイヤ（以下、ワイヤという）を用いて電気的に接続される。
上記の高周波用ＳＰＤＴスイッチのように、１乃至２個の制御端子で複数のＦＥＴのオン・オフを制御する場合や、３つ以上の入出力経路がある場合、内側に配置された信号経路上のスイッチの制御バイアス用配線を半導体回路装置の外周部分に配置されたボンディングパッドに接続する際、信号経路が異なる層にあって互いに交わらない場合でも、半導体回路装置の半導体基板に対して垂直方向から見た場合には交わる事になる。その場合、配線層同士の間隔である層間絶縁膜の厚さが非常に小さい為、上記のようにして経路が交わる部分における配線間に大きな寄生容量が発生する。
なお、以下では信号経路が異なる層にあって互いに交わらない場合でも、半導体回路装置の半導体基板に対して垂直方向から見た場合に交わる場合には、信号経路が「交差」すると言う。図１０で具体的に言えば、図中の配線交差部１０１乃至１０３が、信号経路が「交差」する部分にあたる。
信号経路の交差部分に生じる寄生容量は、前記交差部分の面積Ｓに比例し、上層配線と下層配線とが層間絶縁膜を介して交差する場合の寄生容量は、Ｃ＝ε・Ｓ／ｄ[Ｆ]（ｄは交差部分における信号経路間の距離、εは層間絶縁膜の誘電率）の程度である。上記寄生容量Ｃが一定の許容値を超える場合には、ある信号経路を流れる信号が他の信号経路から影響を受けるクロストークが発生し回路が誤動作する場合があり、また高周波スイッチ装置において高周波信号経路同士、又は制御バイアス用信号経路と高周波信号経路が互いに交差している場合には、上記寄生容量Ｃを介して、一方の信号経路に流れる高周波信号が他方の信号経路に漏れ出す事により高周波信号の伝送損失が発生し、高周波スイッチ装置としての通過特性を劣化させる。
上記のような信号経路の交差による寄生容量Ｃによる影響を避ける為の最も簡単な方法は、片方の信号経路を迂回させ交差を回避する事であるが、それ以外にも、信号経路が交差する部分（以下、配線交差部分という）における信号経路の幅を部分的に細くする方法が下記の特許文献１に、また予め半導体基板の表面に形成された信号経路上に、更に絶縁層、及び導電層を後から形成し、信号経路の配線交差部分において一方の配線が他方の配線を跨ぐ立体的な配線を形成する配線エアーブリッジ（空中配線）を用いることにより、当該配線交差部分における寄生容量を軽減する方法が、下記の特許文献２、及び３に開示されている。
実開平５−１２３９号公報 特開昭６３−２５０１５５号公報 特開平７−１３５２５１号公報
しかしながら、上記のような多層配線基板を使用した半導体回路装置を用いても、以下に示す問題が発生する。
上記信号経路の交差を避ける為、片方の信号経路を迂回させ交差を回避する方法では、信号経路を迂回する事による配線の引き回しが長くなることで、信号経路の電気抵抗が増大し、信号の伝送損失が生じる。また半導体チップの面積が増大し、半導体基板サイズの増加や製造コストの増加を招くと共に、信号経路設計時には、経路選択の自由度が大きく損なわれる。
更に半導体回路装置が上記高周波スイッチ装置である場合、高周波信号経路同士や制御バイアス用信号経路と高周波信号経路との交差を避ける為に高周波信号経路を迂回させた場合には、上記の問題点に加えて、更に高周波信号経路の寄生インダクタンスが増大する事により、高周波信号の伝送損失が更に増大し、回路の高周波特性の大幅な劣化を引き起こす。
他方、配線交差部分における信号経路の幅を部分的に細くする方法では、当該配線交差部分における電気抵抗が増大する事により、当該信号経路を流れる信号の伝送損失が増大する。更に、信号経路自身の機械的強度の低下、並びに当該配線交差部分における局所的な発熱の結果、当該信号経路の断線を招く原因ともなる。
また配線エアーブリッジを形成することにより一方の配線が他方の配線を跨ぐ方法では、半導体チップの表面に形成された信号経路に対して、立体的なブリッジである絶縁層、及び導電層を後から形成する為、表面に形成された信号経路しか迂回させる事ができない。更に配線エアーブリッジを後から形成する工程は複雑であり、部品点数の増加や信号経路形成における全工程数の増大を招く。
以上は、携帯電話等の移動通信端末において、高周波スイッチ装置として用いられる半導体回路装置について述べたものであるが、上記の問題は、移動通信端末に限らず、広く半導体回路装置一般に共通した問題であり、その解決が全ての分野で望まれている。
本発明は、上記問題点を解決するためになされたもので、半導体基板上に形成された異なる２つの信号経路が、前記半導体基板に対して垂直方向から見て交差する場合でも、双方の信号経路が交差する事により生じる寄生容量Ｃを大幅に軽減する事のできる半導体回路装置を提供する。
上記課題を解決するために、本発明に係る半導体回路装置は、半導体基板が封止された半導体回路装置であって、前記半導体基板上に、半導体プロセスを経て、信号線を含む回路が形成されており、前記信号線を跨いでボンディングワイヤが配されている。
本発明の半導体回路装置は、半導体基板が封止された半導体回路装置であって、前記半導体基板上に、半導体プロセスを経て、信号線を含む回路が形成されており、前記信号線を跨いでボンディングワイヤが配されている。
この構成によれば、半導体基板上に形成された第１の信号経路をボンディングワイヤが跨ぐことにより、前記第１の信号経路と前記ボンディングワイヤとが前記半導体基板に対して垂直方向から見て交差することにより生じる寄生容量Ｃを、前記ボンディングワイヤを用いずに、前記第１の信号経路と交差する第２の経路を半導体基板上に形成した場合に比べて、大幅に軽減する事ができる。
また、前記信号線に対する一側の前記半導体基板上には、一のボンディングパッドが形成され、他側の前記半導体基板上、もしくは前記半導体基板外方のパッケージ上には、他のボンディングパッド、もしくは端子が形成されており、前記ボンディングワイヤの一端は、前記一のボンディングパッドに接続され、他端は、前記他のボンディングパッド、もしくは前記端子に接続されていてもよい。
この構成によれば、半導体基板上に形成された第１の信号経路と、前記第１の信号経路に対し前記半導体基板上の一側に形成された一のボンディングパッド、及び前記半導体基板上の他側に形成された他のボンディングパッド又は前記半導体基板外方のパッケージ上に形成された端子、及び前記一のボンディングパッドと前記他のボンディングパッド又は前記端子とを接続することによって前記第１の信号経路を跨ぐボンディングワイヤで構成される第２の信号経路とが、前記半導体基板に対して垂直方向から見て交差する場合でも、双方が交差する事により生じる寄生容量Ｃを、双方の信号経路の長さを余り増加させることなく、大幅に軽減する事により、前記寄生容量Ｃにより生じる双方を流れる信号間のクロストークによる誤動作や、信号伝送損失を大幅に軽減する事ができ、更には信号経路設計時において、信号経路選択の自由度が増大する事により信号経路の長さを大幅に短縮する事を可能にし、前記半導体基板のサイズの縮小、並びに製造コストの低廉化を実現する事ができる。
また、前記半導体回路装置は、第１高周波信号と第２高周波信号とをそれぞれスイッチングする高周波スイッチ装置であり、前記第１高周波信号は、第１制御信号によりオン・オフ制御され、前記第２高周波信号は、第２制御信号によりオン・オフ制御され、前記信号線と前記ボンディングワイヤのうちのいずれか一方は、前記第１高周波信号、又は前記第２制御信号を伝送し、他方は、前記第２高周波信号、又は前記第１制御信号を伝送してもよい。
この構成によれば、高周波信号のスイッチングを行う際に、信号経路、及びボンディングワイヤの双方を流れる高周波信号間、又は高周波信号と制御信号との間のクロストークが減少する事により、高周波スイッチ装置として低挿入損失、高アイソレーション、及び誤動作防止による信頼性の向上といった、高周波スイッチ装置として良好な特性を有する半導体回路装置を作成する事ができる。
また、前記半導体回路装置は、さらに、前記第１高周波信号を伝送する第１高周波信号経路と、前記第２高周波信号を伝送する第２高周波信号経路と、前記第１制御信号を伝送する第１制御信号経路と第４制御信号経路と、前記第２制御信号を伝送する第２制御信号経路と第３制御信号経路と、前記第１高周波信号経路の両端が接続された第１信号端子と第２信号端子と、第１信号端子に一端が接続された、前記第２高周波信号経路の他端が接続された第３信号端子と、２つの接地端子と、前記第１高周波信号経路中に設けられ、第１制御信号経路が伝送する前記第１制御信号によりオン・オフ制御される第１スイッチ回路と、前記第２高周波信号経路中に設けられ、第２制御信号経路が伝送する前記第２制御信号によりオン・オフ制御される第２スイッチ回路と、第２信号端子と第１接地端子との間に設けられ、第３制御信号経路が伝送する前記第２制御信号によりオン・オフ制御される第３スイッチ回路と、第３信号端子と第２接地端子との間に設けられ、第４制御信号経路が伝送する前記第１制御信号によりオン・オフ制御される第４スイッチ回路とを備え、前記第１高周波信号経路と前記第４制御信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線であるか、又は、前記第２高周波信号経路と前記第３制御信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線であってもよい。
この構成によれば、前記半導体回路装置を用いて高周波スイッチ装置を構成し、配線交差部分によって生じる寄生容量による高周波信号経路と制御信号経路との間のクロストークを軽減すると共に、オン側とオフ側の信号経路間のアイソレーション特性が良好な１入力２出力のＳＰＤＴスイッチを作る事ができる。
また、前記半導体回路装置は、さらに、前記第２信号端子と前記第３スイッチ回路との間に接続された第１ボンディングワイヤと、前記第３信号端子と前記第４スイッチ回路との間に接続された第２ボンディングワイヤと、前記第２信号端子から前記第１接地端子を経由して接地に至る間に共振回路が設けられる場合に、前記第２信号端子と接地との間に設けられる第１共振回路と、前記第３信号端子から前記第２接地端子を経由して接地に至る間に共振回路が設けられる場合に、前記第３信号端子と接地との間に設けられる第２共振回路とを備え、前記第１共振回路は、前記第３スイッチ回路と接地との間に接続された第１容量素子を備え、前記第１ボンディングワイヤのインダクタンス成分と前記第１容量素子の容量成分とを調整する事により、前記第２高周波信号の周波数に対して直列共振し、前記第２共振回路は、前記第４スイッチ回路と接地との間に接続された第２容量素子を備え、前記第２ボンディングワイヤのインダクタンス成分と前記第２容量素子の容量成分とを調整する事により、前記第１高周波信号の周波数に対して直列共振してもよい。
この構成によれば、ボンディングパッド同士、又はボンディングパッドとパッケージの端子とを接続するワイヤのインダクタンス成分を活用し、その値を調整する事により、１入力２出力のＳＰＤＴスイッチにおけるオフ側の信号端子に接続されたシャント回路において、所定の周波数の高周波信号に対して直列共振するトラップ回路を形成し、前記ＳＰＤＴスイッチのオン側とオフ側との間のアイソレーション特性を向上させる事ができる。
また、前記半導体回路装置は、さらに、前記第３スイッチ回路と前記第１接地端子との間に接続された第３ボンディングワイヤと、前記第４スイッチ回路と前記第２接地端子との間に接続された第４ボンディングワイヤとを備え、前記第１共振回路は、さらに、前記第１ボンディングワイヤのインダクタンス成分と、前記第３ボンディングワイヤのインダクタンス成分と、前記第２信号端子のインダクタンス成分と、前記第１接地端子から接地に至る間の信号経路のインダクタンス成分と、前記第１容量素子の容量成分とが、前記第２高周波信号の周波数に対して直列共振するように、前記第１ボンディングワイヤのインダクタンス成分と前記第１容量素子の容量成分との値が選ばれ、前記第２共振回路は、さらに、前記第２ボンディングワイヤのインダクタンス成分と、前記第４ボンディングワイヤのインダクタンス成分と、前記第３信号端子のインダクタンス成分と、前記第２接地端子から接地に至る間の信号経路のインダクタンス成分と、前記第２容量素子の容量成分とが、前記第１高周波信号の周波数に対して直列共振するように、前記第２ボンディングワイヤのインダクタンス成分と前記第２容量素子の容量成分との値が選ばれてもよい。
この構成によれば、１入力２出力のＳＰＤＴスイッチにおいて、当該ＳＰＤＴスイッチのオン時に高周波信号が流れる経路のワイヤと、オフ時に漏洩する高周波信号をアースに引き込むシャント回路のワイヤとが別々である為、シャント回路において所定の周波数の高周波信号に対して直列共振させる為のワイヤのインダクタンス値を、オン時に高周波信号が流れる経路のワイヤのインダクタンス値とは独立に設定、及び調整を行う事ができ、前記シャント回路がアースに引き込む高周波信号の周波数選択の自由度を高める事ができる。
また、前記半導体回路装置は、さらに、前記第１高周波信号を伝送する第１高周波信号経路と第３高周波信号経路と、前記第２高周波信号を伝送する第２高周波信号経路と第４高周波信号経路と、前記第１高周波信号経路の両端が接続された第１信号端子と第３信号端子と、前記第２高周波信号経路の両端が接続された第２信号端子と第４信号端子と、前記第１高周波信号経路中に設けられた第１スイッチ回路と、前記第２高周波信号経路中に設けられた第４スイッチ回路と、前記第１信号端子と前記第４信号端子との間の前記第３高周波信号経路中に設けられた第２スイッチ回路と、前記第２信号端子と前記第３信号端子との間の前記第４高周波信号経路中に設けられた第３スイッチ回路とを備え、前記第１高周波信号経路と前記第２高周波信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線であるか、又は、前記第３高周波信号経路と前記第４高周波信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線であってもよい。
この構成によれば、前記半導体回路装置を用いて高周波スイッチ装置を構成し、配線交差部分によって生じる寄生容量による高周波信号経路間のクロストークを軽減し、双方の信号経路間のアイソレーション特性が良好な２入力２出力のＤＰＤＴスイッチを作る事ができる。
以下、本実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本実施の形態の半導体回路装置１を用いて構成される高周波スイッチ装置の回路構成を示す図である。回路図は図１０に示す従来の半導体回路装置を用いて構成される高周波スイッチ装置と同様であるが、本実施形態では、半導体基板１０に対して垂直方向から見た場合に、２本の信号経路が交差する場合、片方の信号経路を、前記半導体基板上に形成した第１導体によって実現し、他方の信号経路を、前記半導体基板上に形成した第２導体と、当該第２導体に接続され、前記第１導体を跨ぐワイヤによって実現する。
具体的には、第１信号端子ＲＦ１と第２信号端子ＲＦ２との間の第１高周波信号経路の開閉を行う第１電界効果トランジスタ段ＦＥＴ１、及び第２信号端子ＲＦ２と接地端子ＧＮＤ１との間に挿入されたアイソレーション特性を維持するための第３電界効果トランジスタ段ＦＥＴ３が、別々のボンディングパッド１４、１６から、第２信号端子ＲＦ２にそれぞれワイヤ２３、２４を介してワイヤボンディング接続されている。
また同様に、第１信号端子ＲＦ１と第３信号端子ＲＦ３との間の第２高周波信号経路の開閉を行う第２電界効果トランジスタ段ＦＥＴ２、及び第３信号端子ＲＦ３と接地端子ＧＮＤ２との間に挿入されたアイソレーション特性を維持するための第４電界効果トランジスタ段ＦＥＴ４が、別々のボンディングパッド１５、１９から、第３信号端子ＲＦ３にそれぞれワイヤ２８、２７を介してワイヤボンディング接続されている。
図２は、本実施の形態の半導体回路装置１の外観を示す図である。
本実施の形態の半導体回路装置１は、半導体基板１０と、それを内部に格納するパッケージ２とで構成され、前記半導体基板１０と前記パッケージ２とは、図中に示すボンディングパッドと前記パッケージ２に設けられた端子とが、ボンディングワイヤを介して各々結び付けられる事により相互に電気的に接続されてなり、制御信号に基づいて第１高周波信号と第２高周波信号とをスイッチングする高周波スイッチ装置を構成する。
図３は、本実施の形態の半導体回路装置１の等価回路を示す図である。前述したように、本明細書中の等価回路図においては、第１高周波端子ＲＦ１乃至第３高周波端子ＲＦ３のインダクタンス成分をＬＴ１乃至ＬＴ３、またグランド端子ＧＮＤ１及びＧＮＤ２インダクタンス成分をＬＧ１及びＬＧ２として、パッケージに備えられる端子（ピン）のインダクタンス成分をコイルとして図中に示す。
同図は、第１信号端子ＲＦ１と第２信号端子ＲＦ２の間が導通し、第１信号端子ＲＦ１と第３信号端子ＲＦ３の間が非導通である場合の等価的な回路を示しており、オフ状態の第２電界効果トランジスタ段ＦＥＴ２、及び第３電界効果トランジスタ段ＦＥＴ３を等価的なコンデンサＣ１、及びＣ２として、またオン状態の第１電界効果トランジスタ段ＦＥＴ１、及び第４電界効果トランジスタ段ＦＥＴ４を等価的な抵抗Ｒ５、及びＲ６に置き換えて表示している。
図中に表示しない制御信号ＣＴＬ１、及びＣＴＬ２により、第１電界効果トランジスタ段ＦＥＴ１、及び第２電界効果トランジスタ段ＦＥＴ２のいずれか一方の電界効果トランジスタ段がオンとなるように制御される事により、信号端子ＲＦ１は、ＲＦ２、及びＲＦ３のいずれか一方に電気的に接続される。また第２信号端子ＲＦ２と接地端子ＧＮＤとの間のシャントＦＥＴである第３電界効果トランジスタ段ＦＥＴ３と、第３信号端子ＲＦ３と接地端子ＧＮＤとの間のシャントＦＥＴである第４電界効果トランジスタ段ＦＥＴ４が、双方の接点間のアイソレーション特性を良好に保つ事は、背景技術で述べたのと同様である。
一方、本実施の形態の半導体回路装置では、図１０に示す従来の半導体回路装置８０を用いて構成される高周波スイッチ装置と比較して、図１０の配線交差部分１０１、１０２がボンディングパッドとワイヤを用いた配線に置き換えられている。この為、図１０の従来の半導体回路装置８０を用いて構成される高周波スイッチ装置における上記配線交差部分１０１、１０２による配線間の寄生容量による高周波信号の漏れが、大幅に軽減される。
また信号経路設計時においては、信号経路の引き回しが容易になると共に、信号経路の長さを短くすることができるので、配線間の寄生容量、寄生抵抗、並びに寄生インダクタンスを軽減する事ができ、高アイソレーション、低挿入損失という、高周波スイッチ装置として良好な特性を有する半導体回路装置を容易に設計する事ができる。
（使用例）
図４は、半導体回路装置１の使用例を示す図である。
本使用例の半導体回路装置は、パッケージ１のＧＮＤ１端子とアースとの間にコンデンサＣ３が、またＧＮＤ２端子とアースとの間にコンデンサＣ４が接続された高周波スイッチ装置を構成する。
前記コンデンサＣ３は、第２高周波端子ＲＦ２、ＲＦ２とＦＥＴ３とに接続されているワイヤ２４、及びＦＥＴ３とＧＮＤ１端子との間を結ぶワイヤ２５、及びパッケージのＧＮＤ１端子とアース間の信号経路に関して、前記ＲＦ２と等価なインダクタンス成分と、前記ワイヤ２４、及び２５のインダクタンス成分と、パッケージのＧＮＤ１端子とアース間の信号経路に等価なインダクタンス成分との和に対し、ＲＦ１とＲＦ３との間の第２高周波信号経路を流れる高周波信号の周波数ｆ2[Ｈｚ]において直列共振するように、その容量を調整する。
同様に、前記コンデンサＣ４は、第３高周波端子ＲＦ３、ＲＦ３とＦＥＴ４とに接続されているワイヤ２７、及びＦＥＴ４とＧＮＤ２端子との間を結ぶワイヤ２６、及びパッケージのＧＮＤ２端子とアース間の信号経路に関して、前記ＲＦ３と等価なインダクタンス成分と、前記ワイヤ２６、及び２７のインダクタンス成分と、パッケージのＧＮＤ２端子とアース間の信号経路に等価なインダクタンス成分との和に対し、ＲＦ１とＲＦ２との間の第１高周波信号経路を流れる高周波信号の周波数ｆ1 [Ｈｚ]において直列共振するように、その容量を調整する。
図５は、本使用例における半導体回路装置１の等価回路を示す図である。今、ＲＦ１-ＲＦ２間がオン状態、ＲＦ１-ＲＦ３間がオフ状態とすると、ＲＦ１からの高周波信号がスイッチングＦＥＴ２のオフ時の等価的な容量成分Ｃ５を介してＲＦ３に漏れ出してくる。実施の形態１では、これをオン状態にあるシャント回路がアース（ＧＮＤ）に引き込む為、第２信号端子ＲＦ２と接地端子ＧＮＤとの間には、スイッチ回路として第４電界効果トランジスタ段ＦＥＴ４を配置しているが、本使用例では更に、ワイヤ２７と等価なインダクタンスＬ１２、ワイヤ２６と等価なインダクタンスＬ１４、第３高周波端子ＲＦ３と等価なインダクタンス成分ＬＴ３、及び第２接地端子ＧＮＤ２とアース間の信号経路と等価なインダクタンス成分ＬＧ２とによる複素インピーダンスＺ１＝ｊω1 *（ＬＴ３＋Ｌ１２＋Ｌ１４＋ＬＧ２）[Ω]（ｊは虚数単位、ｆ1[Ｈｚ]は共振周波数、ω1＝２πｆ1[rad／s]）をキャンセルする為のコンデンサＣ４を、ＧＮＤ２端子とアースとの間に挿入する。このコンデンサＣ４の容量は、共振周波数ｆ1[Ｈｚ]に対応する角振動数をω1＝２πｆ1[rad／s]として、下記の式（１）で与えられる。
Ｃ４＝１／｛ω12*（ＬＴ３＋Ｌ１２＋Ｌ１４＋ＬＧ２）｝[Ｆ] ・・・（１）
コンデンサＣ４の容量を上式のように選ぶ事により、共振周波数ｆ1 [Ｈｚ]におけるワイヤ２６、２７、第３高周波端子ＲＦ３、第２接地端子ＧＮＤ２とアース間の信号経路、及びコンデンサＣ４の合成された複素インピーダンスの虚数部分は、ほぼ０[Ω]となり、ワイヤ２６、２７、第３高周波端子ＲＦ３、第２接地端子ＧＮＤ２とアース間の信号経路、及びコンデンサＣ４とは直列共振する。
また同様に、ＲＦ１-ＲＦ２間がオフ状態、ＲＦ１-ＲＦ３間がオン状態の場合も第２信号端子ＲＦ２と接地端子ＧＮＤとの間には、シャント回路を構成するスイッチ回路として、第３電界効果トランジスタ段ＦＥＴ３を配置しているが、更に、ワイヤ２４と等価なインダクタンスＬ１１、ワイヤ２５と等価なインダクタンスＬ１３、第２高周波端子ＲＦ２と等価なインダクタンス成分ＬＴ２、及び第１接地端子ＧＮＤ１とアース間の信号経路と等価なインダクタンス成分ＬＧ１とによる複素インピーダンスＺ２＝ｊω2 *（ＬＴ２＋Ｌ１１＋Ｌ１３＋ＬＧ１）[Ω]をキャンセルする為のコンデンサＣ３を、ＧＮＤ１端子とアースとの間に挿入する。このコンデンサＣ３の容量は、共振周波数ｆ2[Ｈｚ]に対応する角振動数をω2＝２πｆ2[rad／s]として、下記の式（２）で与えられる。
Ｃ３＝１／｛ω22*（ＬＴ２＋Ｌ１１＋Ｌ１３＋ＬＧ１）｝[Ｆ] ・・・（２）
コンデンサＣ３の容量を上式のように選ぶ事により、共振周波数ｆ2 [Ｈｚ]におけるワイヤ２４、２５、第２高周波端子ＲＦ２、第１接地端子ＧＮＤ１とアース間の信号経路、及びコンデンサＣ３の合成された複素インピーダンスの虚数部分は、ほぼ０[Ω]となり、ワイヤ２４、２５、第２高周波端子ＲＦ２、第１接地端子ＧＮＤ１とアース間の信号経路、及びコンデンサＣ３とは直列共振する。
この様に、オフ状態となっているスイッチング用の電界効果トランジスタ段から漏れ出した高周波信号をアースに引き込む為のシャント回路において、ボンディングワイヤ、及びＧＮＤ１、又はＧＮＤ２端子とアース間とのインダクタンス成分と、外付けの共振コンデンサの容量を、前記共振周波数において直列共振するように選ぶ事により、当該共振周波数に対するトラップを構成し、高周波スイッチ装置のオン側−オフ側間のアイソレーション特性を高める事ができる。
上記ボンディングワイヤのインダクタンス値は、半導体基板上に設けられるボンディングパッドの配置位置、並びにボンディングワイヤの長さや形状を調整する事により所定の値に調整する。一方、容量成分は、外付けの共振コンデンサＣ３、及びＣ４の容量を調整する。本実施例では、前記共振周波数の値をｆ1＝ｆ2＝１．５[ＧＨｚ]とし、ボンディングワイヤの合成インダクタンス成分をボンディングパッドの配置位置を調整する事により、ＬＴ３＋Ｌ１２＋Ｌ１４＋ＬＧ２＝ＬＴ２＋Ｌ１１＋Ｌ１３＋ＬＧ１＝３[ｎＨ]となるようにすると、直列共振する為の条件は、Ｃ３＝Ｃ４＝４ [ｐＦ]となり、外付けコンデンサＣ３、又はＣ４の容量を上記の値とする事により、前記共振周波数に対するトラップを形成する。
図６は、図１０に示す高周波スイッチ装置として構成された従来の半導体回路装置と、図１に示す高周波スイッチ装置として構成された本実施形態の半導体回路装置とを、ｆ1＝ｆ2＝１．５[ＧＨｚ]として共振周波数を設定した場合に、双方の半導体回路装置のアイソレーション特性を比較したグラフである。同図に示すように、本実施の形態の半導体回路装置では、共振周波数ｆ1＝ｆ2＝１．５[ＧＨｚ]において、高周波スイッチ装置としてのオン側−オフ側間のアイソレーションが、約１０ｄＢ改善される。
なお、図７は、実施の形態１の半導体回路装置の使用例の高周波スイッチ装置の変形例を示す図である。同図に示す様に、共振コンデンサＣ３、及びＣ４はパッケージの中に設けて半導体基板の回路と接続しても良いし、または半導体プロセスでＦＥＴなどと一緒に半導体チップ内に作り込んでも良い。
（実施の形態２）
図８は、第２実施形態の半導体回路装置３を示す図である。本実施の形態の半導体回路装置３は、高周波スイッチ装置の１つであるＤＰＤＴ(Dual-Pole Double-Throw)スイッチとして構成されている。ＤＰＤＴスイッチは、入力された２つの信号の出力経路を相互に切り替える役割をする。
具体的には、本実施の形態の半導体回路装置３は、第１信号端子ＲＦ１、第２信号端子ＲＦ２、第３信号端子ＲＦ３、及び第４信号端子ＲＦ４と、入出力の開閉を行う電界効果トランジスタ段ＦＥＴ５、ＦＥＴ６、ＦＥＴ７、ＦＥＴ８とを含んで半導体基板５１上に構成され、前記半導体基板５１に設けられたボンディングパッド５２、５３、５４、５５、５６を、それぞれワイヤ５７、５８、５９、６０、６１によりパッケージ（不図示）の所定の端子に電気的に接続する事により、ＤＰＤＴスイッチ装置として構成される。
本実施の形態の半導体回路装置３の動作について説明する。ＲＦ１とＲＦ３との間、及びＲＦ２とＲＦ４との間をオン状態にする場合、制御信号ＣＴＬ５、ＣＴＬ８に零、もしくは順方向バイアスを印加する事によりＦＥＴ５、ＦＥＴ８がオン状態となり、ＲＦ１とＲＦ３との間、及びＲＦ２とＲＦ４との間がそれぞれ導通状態となり、一方制御信号ＣＴＬ６、ＣＴＬ７に逆方向バイアスを印加することで、ＦＥＴ６、ＦＥＴ７がそれぞれ非導通状態となる。従ってＲＦ１とＲＦ４との間、及びＲＦ２とＲＦ３との間が非導通状態となり、ＲＦ１に入力された信号がＲＦ３に出力され、ＲＦ２に入力された信号がＲＦ４に出力される。同様にして、ＲＦ１とＲＦ４との間、ＲＦ２とＲＦ３との間が導通するように切り替えるには、各制御電圧を、上記の場合とは逆の形態で印加するようにする。すなわち、制御信号ＣＴＬ５、ＣＴＬ８に逆方向バイアス、制御信号ＣＴＬ６、ＣＴＬ７に零、もしくは順方向バイアスをそれぞれ印加する事により、ＲＦ１とＲＦ３の間、及びＲＦ２とＲＦ４の間が非導通状態となり、ＲＦ１に入力された信号がＲＦ４に出力され、ＲＦ２に入力された信号がＲＦ３に出力される。
本実施の形態の半導体回路装置３は、図８においてＲＦ１とＲＦ４との間の第３高周波信号経路の開閉を行うＦＥＴ６と、ＲＦ２とＲＦ４との間の第２高周波信号経路の開閉を行うＦＥＴ８とが、別々のボンディングパッド５５、５６から、ワイヤ６０、６１によりそれぞれ第４信号端子ＲＦ４に接続されている。この為、配線交差部１００による高周波スイッチ特性への悪影響が大幅に軽減される。更に、信号経路設計段階においては、信号経路の引き回しが容易になると共に、信号経路の長さを短くする事ができる為、信号経路が長くなる事による寄生抵抗、寄生インダクタンス、並びに寄生容量の影響を大幅に軽減する事ができ、低挿入損失、高アイソレーションといった、高周波スイッチ装置として良好な特性を有する半導体回路装置を容易に実現する事ができる。
（実施の形態３）
図９は、第３実施形態の半導体回路装置４を示す図である。
本実施の形態の半導体回路装置４が実施の形態２と異なるのは、実施の形態２の半導体回路装置３では、ＲＦ１とＲＦ４との間の第３高周波信号経路の開閉を行うＦＥＴ６と、ＲＦ２とＲＦ４との間の第２高周波信号経路の開閉を行うＦＥＴ８とが、別々のボンディングパッド５５、及び５６から、別々のワイヤ６０、６１により共通の第４信号端子ＲＦ４にそれぞれ接続されていたが、本実施例の場合には、図９に示すように、ＦＥＴ６からの信号経路が、ボンディングパッド５５からワイヤ７０を介して他のボンディングパッド５６に接続された後、前記他のボンディングパッド５６からワイヤ７１を介して第４信号端子ＲＦ４に接続されている点である。
この様に、ＦＥＴ６からの信号経路を、ボンディングパッド５５からワイヤ７０を介して第４信号端子ＲＦ４に直接接続するのではなく、一旦、他のボンディングパッド５６に接続する事の利点は、ボンディングパッド５５を基準にした場合、前記第４信号端子ＲＦ４に比べ、前記他のボンディングパッド５６の方が近い位置にある為、その分ワイヤボンディング接続しやすい点にある。
このように、信号経路の内側に設けたボンディングパッドから、パッケージの所定の端子に直接接続するのではなく、より近い位置にある他のボンディングパッドを経由して接続する場合、ワイヤボンディング配線の数は増えるが、ワイヤボンディングに使用する各ワイヤは短くする事が出来、この為ワイヤの変形による他の信号経路への接触や、各ワイヤのインダクタンス値のばらつきを抑える事ができる。
（まとめ）
以上のようにして、半導体基板の異なる層の間で、導体で形成された２本の信号経路が前記半導体基板に対し垂直方向から見て交差する場合には、ボンディングパッド、及びワイヤを用いて一方の信号経路が他方の信号経路を跨ぐ事により、双方の信号経路長を余り長くする事なく、従来の半導体回路装置における配線交差部で生じていた信号経路間の寄生容量によって生じる信号経路間のクロストークや高周波信号の伝送損失を大幅に軽減し、双方の信号経路間のアイソレーション特性を大幅に向上させた、高周波スイッチ装置として良好な特性を有する半導体回路装置を容易に作る事ができる。
（その他の変形例）
なお、本発明を上記の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１） 実施の形態では、半導体回路装置を高周波スイッチ装置として構成したが、半導体回路装置の構成は、高周波スイッチ装置に限定されない。半導体回路装置を、他の機能を有する装置として構成する場合も勿論、本発明に含まれる。
（２） 実施の形態１では、半導体回路装置が、高周波スイッチ装置として1入力2出力のＳＰＤＴスイッチを構成し、また実施の形態２、及び３では、２入力2出力のＤＰＤＴスイッチを構成するとしたが、半導体回路装置が構成する高周波スイッチ装置の入力端子、及び出力端子の数はこれに限定されない。半導体回路装置が、多入力多出力の高周波スイッチ装置を構成する場合も勿論、本発明に含まれる。
（３） 実施の形態では、各高周波信号経路に設けられたスイッチ回路である電界効果トランジスタ段が、１個のＦＥＴにより構成されるとしたが、電界効果トランジスタ段の構成は、これに限らない。電界効果トランジスタ段が直列、もしくは並列に繋がれた、複数のＦＥＴにより構成される場合も、本発明に含まれる。
（４） 実施の形態では、スイッチング素子としてＦＥＴを使用する構成としたが、スイッチング素子はＦＥＴに限定されない。スイッチング素子としてＦＥＴの代わりに、バイポーラトランジスタ等のスイッチング動作可能な半導体を使用し、もしくはトランジスタの一部をダイオード、もしくはその他の半導体で置き換える場合も本発明に含まれる。
（５） 実施の形態１の使用例では、ワイヤ及びパッケージの端子のインダクタンスと直列共振する共振コンデンサを、第２信号端子ＲＦ２側の第１共振回路と、第３信号端子ＲＦ３側の第２共振回路とで、別々にアースに接続する構成としたが、上記共振コンデンサを１個とし、前記第１共振回路と前記第２共振回路とで共通にアースに接続する場合も、本発明に含まれる。その場合には、ＲＦ１とＲＦ２との間の第１高周波信号経路を流れる第１高周波信号の周波数ｆ1[Ｈｚ]と、ＲＦ１とＲＦ３との間の第２高周波信号経路を流れる第２高周波信号の周波数ｆ2[Ｈｚ]との双方の周波数に対し、共通のコンデンサで直列共振するように、双方の共振回路のワイヤのインダクタンス値をそれぞれ調整する。
（６） 実施の形態１、及びその使用例では、接地端子をＧＮＤ１とＧＮＤ２の２個としたが、接地端子の数はこれに限定されない。接地端子の数が１個の場合、又は３個以上の場合も、本発明に含まれる。接地端子の数が１個の場合で、共振コンデンサをパッケージの外部に接続する場合は、上記共振コンデンサを１個とし、第２信号端子ＲＦ２側の第１共振回路と第３信号端子ＲＦ３側の第２共振回路とで共通にアースに接続する。
（７） 実施の形態１の使用例では、ワイヤ及びパッケージの端子のインダクタンスと直列共振する共振コンデンサを、パッケージの外部に接続する構成としたが、上記共振コンデンサをパッケージに内蔵するか、又は半導体プロセスでＦＥＴなどと一緒に半導体チップ内に作り込む場合も、本発明に含まれる。
（８） 実施の形態１、及びその使用例では、半導体基板上に半導体プロセスを経て形成され、スイッチ回路をオン・オフ制御するための制御信号を伝送するための信号線を、高周波信号を伝送するためのボンディングワイヤが跨ぐ構成としたが、双方の信号経路が跨ぐ、もしくは跨がれる関係は、これに限定されない。制御信号を伝送するためのボンディングワイヤが、半導体プロセスを経て前記半導体基板上に形成された高周波信号を伝送するための信号線を跨ぐ場合も、本発明に含まれる。
（９） 上記実施の形態、及び上記変形例をそれぞれ組み合わせて実施する場合も、本発明に含まれる。
本発明の半導体回路装置は、半導体回路を用いて構成される装置、中でも携帯電話機や携帯型無線情報端末において超短波帯から準マイクロ波帯での高周波信号の送受信を行う際の信号経路の切替を行う高周波スイッチ装置として使用できる。
本発明の半導体回路装置の第１の実施形態である、高周波スイッチ装置（ＳＰＤＴスイッチ）の回路構成を示す図である。 本発明の半導体回路装置の第１の実施形態である、高周波スイッチ装置の外観（パッケージ、及び半導体基板）を示す図である。 本発明の半導体回路装置の第１の実施形態である、高周波スイッチ装置（ＳＰＤＴスイッチ）の等価回路図である。 本発明の半導体回路装置の第１の実施形態の使用例である、高周波スイッチ装置（ＳＰＤＴスイッチ）の回路構成を示す図である。 本発明の半導体回路装置の第１の実施形態の使用例である、高周波スイッチ装置（ＳＰＤＴスイッチ）の等価回路図である。 本発明の半導体回路装置の第１の実施形態の使用例である高周波スイッチ装置（ＳＰＤＴスイッチ）と、従来の半導体回路装置を用いて構成した高周波スイッチ装置（ＳＰＤＴスイッチ）とにおけるアイソレーションの周波数特性を比較したグラフである。 本発明の半導体回路装置の第１の実施形態の使用例である高周波スイッチ装置（ＳＰＤＴスイッチ）の、変形例を示す図である。 本発明の半導体回路装置の第２の実施形態である、高周波スイッチ装置（ＤＰＤＴスイッチ）の回路構成を示す図である。 本発明の半導体回路装置の第３の実施形態である、高周波スイッチ装置（ＤＰＤＴスイッチ）の回路構成を示す図である。 従来の半導体回路装置を用いて高周波スイッチ装置（ＳＰＤＴスイッチ）を構成した場合を示す図である。 従来の半導体回路装置を用いて高周波スイッチ装置（ＳＰＤＴスイッチ）を構成した場合の等価回路図である。
符号の説明
ＲＦ１〜ＲＦ４ 高周波信号端子
ＣＴＬ１〜ＣＴＬ８ 制御信号
ＦＥＴ１〜ＦＥＴ８ 電界効果トランジスタ段
Ｒ１〜Ｒ１０ 抵抗
ＧＮＤ ＧＮＤ端子
ＧＮＤ１〜ＧＮＤ２ ＧＮＤ端子
Ｌ１〜Ｌ１９ コイル
ＬＴ１〜ＬＴ３ コイル
ＬＧ１〜ＬＧ２ コイル
Ｃ１〜Ｃ２ コンデンサ
Ｃ３〜Ｃ４ 共振コンデンサ
Ｃ５〜Ｃ８ コンデンサ
１ 半導体回路装置
２ パッケージ
３〜４ 半導体回路装置
１０ 半導体基板
１１〜１９ ボンディングパッド
２０〜２８ ワイヤ
２９〜３０ 共振コンデンサ
４０〜４１ 共振コンデンサ
５１ 半導体基板
５２〜５６ ボンディングパッド
５７〜６１ ワイヤ
７０〜７１ ワイヤ
８０ 半導体回路装置
８１ 半導体基板
８２〜８８ ボンディングパッド
８９〜９５ ワイヤ
１００〜１０３ 配線交差部

Claims (4)

  1. 半導体基板が封止された半導体回路装置であって、
    前記半導体基板上に、半導体プロセスを経て、信号線を含む回路が形成されており、前記信号線を跨いでボンディングワイヤが配され、
    第１高周波信号を伝送する第１高周波信号経路と、
    第２高周波信号を伝送する第２高周波信号経路と、
    第１制御信号を伝送する第１制御信号経路と第４制御信号経路と、
    第２制御信号を伝送する第２制御信号経路と第３制御信号経路と、
    前記第１高周波信号経路の両端が接続された第１信号端子と第２信号端子と、
    前記第１信号端子に一端が接続された、前記第２高周波信号経路の他端が接続された第３信号端子と、
    第１接地端子と、
    第２接地端子と、
    前記第１高周波信号経路中に設けられ、前記第１制御信号経路が伝送する前記第１制御信号によりオン・オフ制御される第１スイッチ回路と、
    前記第２高周波信号経路中に設けられ、前記第２制御信号経路が伝送する前記第２制御信号によりオン・オフ制御される第２スイッチ回路と、
    前記第２信号端子と前記第１接地端子との間に設けられ、前記第３制御信号経路が伝送する前記第２制御信号によりオン・オフ制御される第３スイッチ回路と、
    前記第３信号端子と前記第２接地端子との間に設けられ、前記第４制御信号経路が伝送する前記第１制御信号によりオン・オフ制御される第４スイッチ回路とを備え、
    前記第１高周波信号経路と前記第４制御信号経路のうちの一方は前記ボンディングワイヤであり、他方は前記信号線であるか、又は、
    前記第２高周波信号経路と前記第３制御信号経路のうちの一方は前記ボンディングワイヤであり、他方は前記信号線である
    ことを特徴とする半導体回路装置。
  2. 前記半導体回路装置は、さらに、
    前記第２信号端子と前記第３スイッチ回路との間に接続された第１ボンディングワイヤと、
    前記第３信号端子と前記第４スイッチ回路との間に接続された第２ボンディングワイヤと、
    前記第２信号端子から前記第１接地端子を経由して接地に至る間に共振回路が設けられる場合に、前記第２信号端子と接地との間に設けられる第１共振回路と、
    前記第３信号端子から前記第２接地端子を経由して接地に至る間に共振回路が設けられる場合に、前記第３信号端子と接地との間に設けられる第２共振回路とを備え、
    前記第１共振回路は、
    前記第３スイッチ回路と接地との間に接続された第１容量素子を備え、
    前記第１ボンディングワイヤのインダクタンス成分と前記第１容量素子の容量成分とを調整する事により、前記第２高周波信号の周波数に対して直列共振し、
    前記第２共振回路は、
    前記第４スイッチ回路と接地との間に接続された第２容量素子を備え、
    前記第２ボンディングワイヤのインダクタンス成分と前記第２容量素子の容量成分とを調整する事により、前記第１高周波信号の周波数に対して直列共振する
    ことを特徴とする請求項１に記載の半導体回路装置。
  3. 前記半導体回路装置は、さらに、
    前記第３スイッチ回路と前記第１接地端子との間に接続された第３ボンディングワイヤと、
    前記第４スイッチ回路と前記第２接地端子との間に接続された第４ボンディングワイヤとを備え、
    前記第１共振回路は、さらに、
    前記第１ボンディングワイヤのインダクタンス成分と、
    前記第３ボンディングワイヤのインダクタンス成分と、
    前記第２信号端子のインダクタンス成分と、
    前記第１接地端子から接地に至る間の信号経路のインダクタンス成分と、
    前記第１容量素子の容量成分とが、
    前記第２高周波信号の周波数に対して直列共振するように、前記第１ボンディングワイヤのインダクタンス成分と前記第１容量素子の容量成分との値が選ばれ、
    前記第２共振回路は、さらに、
    前記第２ボンディングワイヤのインダクタンス成分と、
    前記第４ボンディングワイヤのインダクタンス成分と、
    前記第３信号端子のインダクタンス成分と、
    前記第２接地端子から接地に至る間の信号経路のインダクタンス成分と、
    前記第２容量素子の容量成分とが、
    前記第１高周波信号の周波数に対して直列共振するように、前記第２ボンディングワイヤのインダクタンス成分と前記第２容量素子の容量成分との値が選ばれている
    ことを特徴とする請求項２に記載の半導体回路装置。
  4. 半導体基板が封止された半導体回路装置であって、
    前記半導体基板上に、半導体プロセスを経て、信号線を含む回路が形成されており、前記信号線を跨いでボンディングワイヤが配され、
    第１高周波信号を伝送する第１高周波信号経路と第３高周波信号経路と、
    第２高周波信号を伝送する第２高周波信号経路と第４高周波信号経路と、
    前記第１高周波信号経路の両端が接続された第１信号端子と第３信号端子と、
    前記第２高周波信号経路の両端が接続された第２信号端子と第４信号端子と、
    前記第１高周波信号経路中に設けられた第１スイッチ回路と、
    前記第２高周波信号経路中に設けられた第４スイッチ回路と、
    前記第１信号端子と前記第４信号端子との間の前記第３高周波信号経路中に設けられた第２スイッチ回路と、
    前記第２信号端子と前記第３信号端子との間の前記第４高周波信号経路中に設けられた第３スイッチ回路とを備え、
    前記第１高周波信号経路と前記第２高周波信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線であるか、又は、
    前記第３高周波信号経路と前記第４高周波信号経路のうちの一方は、前記ボンディングワイヤであり、他方は、前記信号線である
    ことを特徴とする半導体回路装置。
JP2003321903A 2003-09-12 2003-09-12 半導体回路装置 Expired - Fee Related JP4170184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003321903A JP4170184B2 (ja) 2003-09-12 2003-09-12 半導体回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003321903A JP4170184B2 (ja) 2003-09-12 2003-09-12 半導体回路装置

Publications (2)

Publication Number Publication Date
JP2005093545A JP2005093545A (ja) 2005-04-07
JP4170184B2 true JP4170184B2 (ja) 2008-10-22

Family

ID=34453438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321903A Expired - Fee Related JP4170184B2 (ja) 2003-09-12 2003-09-12 半導体回路装置

Country Status (1)

Country Link
JP (1) JP4170184B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013673B2 (en) 2009-09-01 2011-09-06 Panasonic Corporation Radio frequency power amplifier

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069562A (ja) * 2010-09-21 2012-04-05 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR101776364B1 (ko) * 2011-03-03 2017-09-07 스카이워크스 솔루션즈, 인코포레이티드 고rf 손실 도금의 영향을 감소시키는, 와이어 본드 패드에 관련된 장치 및 방법
JP2015012571A (ja) * 2013-07-02 2015-01-19 ラピスセミコンダクタ株式会社 発振器及び位相同期回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013673B2 (en) 2009-09-01 2011-09-06 Panasonic Corporation Radio frequency power amplifier

Also Published As

Publication number Publication date
JP2005093545A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US11631659B2 (en) High-frequency module and communication apparatus
US5554960A (en) Branching filter, branching filter module and radio commnication apparatus
JP3616343B2 (ja) 高周波スイッチ回路およびそれを用いた通信端末装置
KR100624554B1 (ko) 안테나 스위치 회로와 그것을 이용한 복합 고주파 부품 및이동체 통신기기
US20150318890A1 (en) High-frequency switch module
US7265604B2 (en) High-frequency switch circuit arrangement
WO2018123698A1 (ja) 高周波モジュールおよび通信装置
KR20050013159A (ko) 다층 기판을 갖는 전자 소자 및 그 제조 방법
JP4814089B2 (ja) 移相回路及び多ビット移相器
US5148062A (en) Simplified phase shifter circuit
JP6881406B2 (ja) 方向性結合器
US7423499B2 (en) High-frequency switching apparatus
TW200832802A (en) High-frequency switch circuit
US7541894B2 (en) Phase-shifting circuit and multibit phase shifter
US20220407211A1 (en) Directional coupler
KR20230070428A (ko) 고주파 모듈 및 통신 장치
US20120068785A1 (en) Semiconductor device
JP4170184B2 (ja) 半導体回路装置
JP4402310B2 (ja) 高周波用回路基板およびこれを用いた半導体装置
CN107592119B (zh) 射频开关电路和具有内置耦合器的设备
JP3630797B2 (ja) 半導体装置
JP2006157423A (ja) 高周波スイッチ回路
WO2019160140A1 (ja) 多層基板、フィルタ、マルチプレクサ、高周波フロントエンド回路及び通信装置
US11588217B2 (en) High-frequency module
KR100677793B1 (ko) 저 손실 기판 상의 플립 칩 및 마이크로전자기계 기술을 이용한 고 적응성 어셈블리

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees