TWI508261B - 半導體裝置和其製造方法 - Google Patents

Description

半導體裝置和其製造方法

本發明係關於一種半導體裝置及其製造方法。

在以藉由天線的無線通信進行資料收發的半導體裝置(也稱為非接觸信號處理裝置、半導體積體電路晶片、IC晶片)中，由於從外部的靜電放電(ESD)而發生的半導體裝置的破壞(靜電破壞)問題是在半導體裝置的製造階段、檢查階段、作為產品的使用階段等所有階段中導致可靠性或生產率的降低的重大問題，已經報告其對策(例如，參照專利文獻1)。

專利文獻1公開如下實例：在上述半導體裝置中將導電聚合體層使用於基板、黏結劑來防止靜電破壞。

(專利文獻1]日本專利申請公開第2007-241999號公報

上述半導體裝置的市場越大，對其形狀和需要的特性的要求越多。特別是，對形狀強烈地要求小型化、薄型化。同時，要求對上述靜電破壞的進一步高的耐受性、或者對外部壓力的強度的提高。此外，需要的是：提高上述可靠性；以及將本來的功能的無線通信的功能確保為與現有的半導體裝置同等以上。

鑒於上述課題，本發明的一個實施例的目的之一在於提供一種半導體裝置，該半導體裝置在不損傷無線通信的功能而實現小型化、薄型化的同時提高對靜電破壞的耐受性或者對外部壓力的強度。此外，本發明的一個實施例的目的之一在於在製程中也防止起因於靜電破壞的形狀和功能工作的不良而成品率高地製造半導體裝置。本發明的一個實施例的目的之一還在於成本低且生產率高地製造半導體裝置。

本發明的一個實施例的半導體裝置包括：半導體積體電路；與半導體積體電路電連接的天線；設置在天線上的第一絕緣層(也稱為絕緣體)；設置在第一絕緣層上的導電遮蔽體；以及夾持其上下的第二及第三絕緣層。第二及第三絕緣層在半導體裝置的端部貼緊，並且由第二及第三絕緣層覆蓋半導體積體電路、天線、第一絕緣層的周圍。本發明的一個實施例的半導體裝置是具有利用無線通信與外部裝置進行信號的收發的功能的非接觸信號處理裝置。因此，導電遮蔽體不妨礙應該藉由電連接到半導體積體電路的天線進行收發的電磁波，並且遮斷來自外部的靜電被施加到半導體裝置內部的半導體積體電路。

本發明的一個實施例的半導體裝置包括：半導體積體電路；與半導體積體電路電連接的天線；隔著第一絕緣體而與半導體積體電路重疊地設置的導電膜(也稱為導電遮蔽體)；夾持半導體積體電路、天線以及導電膜的覆蓋其上下及周圍地設置的第二絕緣體。

此時，第二絕緣體也可以具有在纖維體中浸滲樹脂的結構體。

導電膜包括金屬、金屬氧化物、半導體或者金屬氮化物。

作為金屬膜，例如使用膜厚度為5nm以上且100nm以下的鈦膜即可。作為金屬氧化物膜，例如使用膜厚度為5nm以上且100nm以下的包含氧化矽的銦錫氧化物膜即可。

此外，作為導電膜，也可以採用具有分散有由金屬、金屬氧化物、半導體或者金屬氮化物構成的島狀導電體的結構的結構體。

第一絕緣體及第二絕緣體中的至少一方的膜厚度較佳的為5μm以上且50μm以下。

因為導電遮蔽體擴散並放掉藉由靜電放電施加的靜電，或者防止電荷的局部性的存在(局部化)(防止在半導體裝置上產生局部性的電位差)，所以可以防止半導體積體電路的靜電破壞。導電遮蔽體以隔著絕緣體覆蓋半導體積體電路的上側或者下側的方式形成。導電遮蔽體優選與半導體積體電路電絕緣(處於浮動狀態)。

這種導電遮蔽體具有如下結構：使應該藉由電連接到由導電遮蔽體覆蓋的半導體積體電路的天線進行收發的電磁波的衰減成為最小並且遮斷靜電。由此，可以提供不損傷無線通信的功能而對靜電破壞具有耐受性的半導體裝置。

從上下夾持半導體積體電路地設置的絕緣體也用作對從外部施加到半導體裝置的物理力(也稱為外部壓力)的抗衝擊層、擴散該物理力的衝擊擴散層。藉由設置絕緣體，可以減輕對半導體裝置局部性地施加的力，所以可以防止外部壓力所引起的半導體裝置的破損、功能工作的不良等。

半導體裝置所具有的半導體積體電路也可以藉由如下步驟來形成，即在基板上製造，將其一面黏結到絕緣體，然後從基板剝離。在此情況下，將藉由從基板剝離半導體積體電路而產生在半導體積體電路及基板上的面稱為剝離面。

或者，半導體裝置所具有的半導體積體電路也可以在具有撓性的基板上直接形成。作為具有撓性的基板，可以舉出PET薄膜、PEN薄膜等薄膜樹脂基板等，但是當然不局限於這些。

此外，在本說明書中，轉置(也稱為轉載)是指將形成在某基板上的半導體積體電路從該基板剝離並移動到其他基板的情況。也就是，也可以說，將設置半導體積體電路的地方移動到其他基板。

絕緣體也可以利用黏結層與半導體積體電路黏結。在此情況下，在半導體積體電路和絕緣體之間具有黏結層。此外，也可以藉由利用加熱及加壓處理使絕緣體和半導體積體電路直接黏結。

作為導電遮蔽體，可以使用金屬、金屬氮化物、金屬氧化物等的膜以及它們的疊層。考慮到上述無線通信功能和靜電遮蔽能力的平衡，而導電遮蔽體的膜厚度較佳的為1μm以下。

導電遮蔽體例如由選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素；以這些元素為主要成分的合金材料；化合物材料；氮化物材料；氧化物材料等形成即可。

作為氮化物材料，可以使用氮化鉭、氮化鈦等。

作為氧化物材料，可以使用銦錫氧化物(ITO)、包含氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。此外，還可以使用包含氧化鋅(ZnO)的銦鋅氧化物(IZO)、包含鎵(Ga)的氧化鋅、氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物(ITO)等。

此外，也可以使用藉由對半導體添加雜質元素等而賦予導電性的半導體膜等。例如，可以使用摻雜了磷等的雜質元素的多晶矽膜等。

再者，作為導電遮蔽體，也可以使用導電高分子(也稱為導電聚合體)。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、它們中的兩種以上的共聚物等。

作為共軛導電高分子的具體例子，可以舉出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙烯基二氧基噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-異丁基苯胺)、聚(3-異丁基苯胺)、聚(2-苯胺磺酸)、聚(3-苯胺磺酸)等。

也可以使包括導電高分子的導電遮蔽體包含有機樹脂、摻雜劑(鹵素類、路易士酸、無機酸、有機酸、過渡金屬鹵化物、有機氰化合物、非離子性表面活性劑等)。

導電遮蔽體可以藉由濺射法、電漿CVD法、蒸鍍法等各種乾法或者塗布法、印刷法、液滴噴射法(噴墨法)等各種濕法來形成。

作為絕緣體，例如可以使用在纖維體中浸滲有機樹脂的結構體。

此外，作為絕緣體，也可以使用彈性模數低且破斷強度高的材料。

作為絕緣體的主要功能，要求如上所述的對從外部施加到半導體裝置的物理力(也稱為外部壓力)的抗衝擊性、擴散該物理力的衝擊擴散性，所以較佳的利用高強度材料來形成絕緣體。作為高強度材料的代表例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的高強度材料形成的絕緣體時，將局部推壓等負荷擴散到層的整體並吸收，從而可以防止半導體裝置的破損。

更具體而言，作為絕緣體，可以使用芳族聚醯胺樹脂、聚對苯二甲酸乙二醇酯(PET)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。

更佳的是，利用上述的在纖維體中浸滲有機樹脂的結構體夾持半導體積體電路，並且還利用上述的使用樹脂的絕緣體夾持半導體積體電路，即可。

另外，在本發明中，半導體裝置是指藉由利用半導體特性而能夠工作的裝置。作為本發明的一個實施例，可以製造具有包括半導體元件(電晶體、記憶元件、二極體等)的電路的裝置、具有處理器電路的晶片等半導體裝置。

藉由利用覆蓋半導體積體電路的導電遮蔽體，防止由於靜電放電而產生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由夾持半導體積體電路的絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。在天線一側選擇性地設置導電遮蔽體是因為如下緣故：由於天線由表面積大的導電體形成，因此特別容易發生靜電放電。藉由將導電遮蔽體設置在天線一側而不設置在半導體積體電路的下側，可以更有效地防止靜電放電。再者，與從兩側覆蓋半導體積體電路及天線地設置導電遮蔽體的情況相比，可以使對通信能力造成的影響最小。

參照附圖詳細說明本發明的實施例模式。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。從而，本發明不應該被解釋為僅限定在以下示出的實施例模式所記載的內容中。另外，在以下說明的本發明的結構中，在不同的附圖之間共同使用相同的附圖標記來表示相同部分或具有相同功能的部分，而省略其重複說明。

實施例模式1

在本實施例模式中，以從製造時的基板剝離並由具有撓性的絕緣體夾持的半導體積體電路為實例進行說明。注意，在本說明書中，將用來製造半導體積體電路的基板也稱為製造基板。從而，半導體積體電路隔著剝離層而形成在製造基板上。但是，如上所述，也包括如下情況：半導體積體電路不經過剝離製程等而直接形成在具有撓性的基板上。

圖1A和1B示出本實施例模式的半導體裝置。如圖1A所示，本發明的一個實施例的半導體裝置具有如下結構：在包括半導體積體電路100、電連接到半導體積體電路100的天線101、設置在天線101上的絕緣體102的結構體上設置有導電遮蔽體103，並且其外側由絕緣體104a和104b及絕緣體105a和105b夾持。雖然在圖1A和1B中，以絕緣體104a和絕緣體105a的疊層、絕緣體104b和絕緣體105b的疊層表示夾持外側的絕緣體，但是不局限於該結構，而可以採用單層或者三層以上的疊層。

絕緣體104a和104b以及絕緣體105a和105b分別設置在半導體積體電路100的上下，並且以覆蓋半導體積體電路100的側面的方式在端部彼此接觸地設置。為了形成這種結構，既可以如圖1A所示在將半導體積體電路100及天線101分割為晶片狀之後，利用絕緣體104a和104b以及絕緣體105a和105b覆蓋上下及側面地夾持而形成，又可以如圖1B所示在半導體積體電路100及天線101的上下分別形成絕緣體104a和104b以及絕緣體105a和105b，並且當分割為晶片狀時使用雷射等，利用分割時的熱來使絕緣體104a和104b以及絕緣體105a和105b在端部150熔融並熔接，來覆蓋側面。

在圖1A中，絕緣體104a和104b以及絕緣體105a和105b覆蓋半導體積體電路的上側、下側及側面地均勻形成，但是根據製程，既可以一次形成在整個表面上，又可以分別形成在表面上、背面上和側面上。

注意，雖然在圖1A和1B中，為了方便起見，由實線表示絕緣體104a和104b的接合面以及絕緣體105a和105b的接合面，但是在使用相同的材料的情況下，實際上並不一定存在明確的境界面。

本實施例模式的半導體裝置是具有利用無線通信與外部裝置進行信號的收發的功能的非接觸信號處理裝置。因此，導電遮蔽體103不妨礙包括在半導體裝置中的天線101應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路100的靜電。因為導電遮蔽體103擴散並放掉由於靜電放電而施加的靜電，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路100的靜電破壞。

此外，導電遮蔽體103只設置在半導體積體電路100及天線101的上側。由於天線101由表面積大的導電體形成，因此特別容易發生靜電放電。藉由將導電遮蔽體103設置在天線101一側，可以更有效地防止靜電放電。再者，藉由在半導體積體電路100的下側不設置導電遮蔽體103，可以使對收發造成的影響成為最小，並且如上所述可以在防止靜電破壞的同時確保良好的通信功能。

另外，本實施例模式所示的半導體裝置是利用來自外部的電磁波產生感應電動勢而進行工作(具有無線功能)的半導體裝置。由此，導電遮蔽體103需要藉由利用如下導電材料來形成：防止靜電所引起的半導體積體電路100的破壞並且透過電磁波。

一般已知，電磁波在物質中衰減。該衰減尤其在導電材料中很明顯。由此，在本實施例模式中，導電遮蔽體103只要具有為了容易使靜電擴散而足夠的膜厚度，即可。所以，較佳的將導電遮蔽體103的膜厚度設定得十分薄，以使電磁波的衰減成為最小。

根據用於通信的電磁波的頻率、所使用的導電材料的電阻率或磁導率來設定導電遮蔽體103的膜厚度，即可。

例如，在將電磁波的頻率設定為13.56MHz並作為導電遮蔽體103使用鈦(電阻率ρ：5.5×10^-7 (Ω‧m))的情況下，將膜厚度至少設定為100nm以下左右。據此，可以抑制起因於靜電放電的半導體裝置的破壞並可以良好地進行與外部的通信。

當然，用於導電遮蔽體103的材料不局限於鈦。例如，在使用其電阻率高於鈦的含有氧化矽的銦錫氧化物(也稱為ITSO)的情況下，將其膜厚度至少設定為700nm以下左右，即可。

此外，較佳的根據電阻率而決定導電遮蔽體的膜厚度的下限。例如，在用於導電遮蔽體的導電材料的電阻率高的情況下，優先將導電遮蔽體形成得厚，以使靜電有效地擴散。這是因為如下緣故：當使用電阻率高的導電材料並且將導電遮蔽體形成得極薄時，在產生靜電放電的情況下不能有效地擴散靜電，而半導體積體電路產生破壞。

從而，較佳的是，將導電遮蔽體的膜厚度設定得使其薄層電阻成為1.0×10⁷ Ω/□以下，較佳的為1.0×10⁴ Ω/□以下，更佳的為1.0×10² Ω/□以下，以有效地防止靜電所引起的半導體裝置的破壞。

注意，只要形成導電遮蔽體103的膜的薄層電阻在上述的範圍內，就從使電磁波透過的觀點來看，優選將其膜厚度設定得盡可能地薄。

注意，在作為導電材料而使用電阻率低的鈦等的情況下，即使在將其膜厚度設定得極薄時，也可以有效地擴散靜電並且降低電磁波的衰減，但是如果考慮到製程等，就較佳的將其膜厚度設定為5nm以上(更佳的為10nm以上)左右。

另一方面，在使用其電阻率較高的氧化矽和銦錫氧化物的化合物等的情況下，較佳的將其膜厚度至少設定為5nm以上，更佳的為5nm以上且100nm以下。

藉由形成如上述那樣的導電遮蔽體103，可以得到有效地抑制起因於靜電放電的半導體裝置的破環並且能夠良好地進行與外部的通信的半導體裝置。

接著，詳細說明可以應用於圖1A和1B所示的結構的材料等。

導電遮蔽體103具有使天線101應該收發的電磁波的衰減最小並且遮斷靜電的結構。由此，可以提供對於靜電破壞具有耐受性的可靠性高並且能夠進行利用藉由天線的無線通信的資料收發的半導體裝置。

作為導電遮蔽體103，可以使用金屬、金屬氮化物、金屬氧化物等的膜、以及這些膜的疊層。導電遮蔽體103例如由選自鈦、鉬、鎢、鋁、銅、銀、金、鎳、鉑、鈀、銥、銠、鉭、鎘、鋅、鐵、矽、鍺、鋯、鋇中的元素；以這些元素為主要成分的合金材料、化合物材料、氮化物材料、氧化物材料形成，即可。

作為氮化物材料，可以使用氮化鉭、氮化鈦等。

作為氧化物材料，可以使用銦錫氧化物(ITO)、包含氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。此外，還可以使用包含氧化鋅(ZnO)的銦鋅氧化物(IZO)、包含鎵(Ga)的氧化鋅、氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物等。

此外，也可以使用對半導體添加雜質元素等而賦予導電性的半導體膜等。例如，可以使用摻雜有磷等雜質元素的多晶矽膜等。

再者，作為導電遮蔽體103，還可以使用導電高分子(也稱為導電聚合體)。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如可以舉出聚苯胺及/或其衍生物、聚吡咯及/或其衍生物、聚噻吩及/或其衍生物、它們中的兩種以上的共聚物等。

作為共軛導電高分子的具體例子，可以舉出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羥基吡咯)、聚(3-甲基-4-羥基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙烯基二氧基噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-與丁基苯胺)、聚(3-異丁基苯胺)、聚(2-苯胺磺酸)、聚(3-苯胺磺酸)等。

也可以使由包括導電高分子的材料形成的導電遮蔽體103包含有機樹脂、摻雜劑(鹵素類、路易士酸、無機酸、有機酸、過渡金屬鹵化物、有機氰化合物、非離子性表面活性劑等)。

導電遮蔽體103可以藉由濺射法、電漿CVD法、蒸鍍法等各種乾法或者塗布法、印刷法、液滴噴射法(噴墨法)等各種濕法來形成。

作為夾持半導體積體電路100及天線101的絕緣體，可以使用在纖維體中浸滲有機樹脂的結構體。圖2A至2C示出使用在纖維體中浸滲有機樹脂的結構體作為絕緣體104a和104b的實例。圖2A和2B對應於圖1A和1B。

在圖2A和2B中，作為相當於上述的絕緣體104a和104b的絕緣體，使用在纖維體201a和201b中浸滲有機樹脂202a和202b的結構體。

圖2C示出在纖維體中浸滲有機樹脂的結構體的平面圖的一例。在圖2C所示的結構中，纖維體201由其之間有一定距離的經線和其之間有一定距離的緯線編織。這種藉由利用經線及緯線而編織的纖維體具有不存在經線及緯線的區域即空隙部。當使用這種纖維體201時，在空隙部中浸滲有機樹脂202的比例提高，而可以提高纖維體201和半導體積體電路100及天線101的緊密性。

此外，纖維體201也可以是經線及緯線的各密度高且空隙部的比例低的。在纖維體中浸滲有機樹脂的結構體也稱為預浸料(prepreg)。預浸料是抑制局部性的凹陷的部分並且具有撓性的結構體。具體地說，在對纖維體浸滲用有機溶劑稀釋的矩陣樹脂之後，進行乾燥來使有機溶劑揮發以使矩陣樹脂半固化，而形成預浸料。結構體的膜厚度較佳的為10μm以上且100μm以下，更佳的為10μm以上且30μm以下。藉由使用具有這樣的膜厚度的結構體，可以製造薄型並且可彎曲的半導體裝置。作為在纖維體中浸滲有機樹脂的結構體，可以使用彈性模數為13GPa以上且15GPa以下且破斷係數為140MPa左右的預浸料。

注意，雖然在圖2A和2B中，在纖維體中浸滲有機樹脂的結構體為單層，但是也可以採用由多層構成的疊層。在此情況下，既可以藉由層疊多個在單層的纖維體中浸滲有機樹脂的結構體來形成結構體，又可以使用在層疊的多個纖維體中浸滲有機樹脂的結構體。此外，當層疊多個在單層的纖維體中浸滲有機樹脂的結構體時，也可以在各結構體之間夾有其他層。

此外，作為有機樹脂202，可以使用熱固性樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或者氰酸鹽樹脂等。或者，作為有機樹脂202，可以使用熱塑性樹脂，諸如聚苯氧基樹脂(polyphenylene oxide)、聚醚醯亞胺樹脂或者氟樹脂等。此外，作為有機樹脂202，也可以使用多個上述熱塑性樹脂及上述熱固性樹脂。藉由使用上述有機樹脂，可以利用熱處理將纖維體固定到半導體積體電路。另外，有機樹脂202的玻璃轉變溫度越高，局部推壓所造成的破壞越少，所以是較佳的。

也可以將高導熱性填料分散在有機樹脂202或纖維體的絲束中。作為高導熱性填料，可以舉出氮化鋁、氮化硼、氮化矽、釩土等。此外，作為高導熱性填料，有銀、銅等的金屬粒子。藉由在有機樹脂或纖維絲束中含有高導熱性填料，可以容易將在半導體積體電路中產生的熱釋放到外面。因此，可以抑制半導體裝置中的蓄熱，並且可以降低半導體裝體的破壞。

纖維體201是使用有機化合物或無機化合物的高強度纖維的織布或無紡織布，並且以彼此部分地重疊的方式配置。高強度纖維具體地說是具有高拉伸彈性模數或高楊氏模量的纖維。作為高強度纖維的典型例子，可以舉出聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚酸胺類纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維，可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體201也可以由上述高強度纖維的一種形成。此外，纖維體201也可以由上述高強度纖維的多種形成。

此外，纖維體201由纖維(單紗)的束(以下稱為絲束)構成。雖然在圖2C中示出將由絲束構成的纖維體201使用於經線及緯線來編織的織布，但是也可以採用將多種纖維的絲束堆疊為隨機或將多種纖維的絲束堆疊在一個方向上而成的無紡織布。在織布的情況下，可以適當地使用平紋織物、斜紋織物、緞紋織物等。

絲束的截面可以為圓形或橢圓形。作為纖維絲束，也可以使用藉由高壓水流、以液體為介質的高頻振動、連續超聲波的振動、用滾筒的推壓等進行開纖加工的纖維絲束。經過開纖加工的纖維絲束的寬度變寬，可以減少在厚度方向上的單紗數目，並且絲束的截面成為橢圓形或平板狀。此外，藉由使用弱撚紗(loosely twisted yarn)作為纖維絲束，絲束容易扁平化，並且絲束的截面形狀成為橢圓形狀或平板形狀。如此，藉由使用截面為橢圓形或平板狀的絲束，可以將纖維體201形成得薄。由此，可以將結構體形成得薄，而可以製造薄型半導體裝置。

注意，在本實施例模式所示的附圖中，示出纖維體201、201a、201b作為由其截面為橢圓形的絲束平織的織布。

此外，為了提高對纖維絲束內部的有機樹脂的滲透率，也可以對纖維進行表面處理。例如，有用來使纖維表面活化的電暈放電處理、電漿放電處理等。此外，還有使用矽烷耦合劑、鈦酸鹽耦合劑的表面處理。

此外，作為絕緣體104a及104b，還可以使用彈性模數低且破斷強度高的材料。例如，可以使用具有橡膠彈性的彈性模數為5GPa以上且12GPa以下、破斷係數為300MPa以上的膜。

絕緣體104a及104b較佳的由高強度材料形成。作為高強度材料的典型例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺類樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。當設置由具有彈性的高強度材料形成的絕緣體104a及104b時，將局部推壓等負荷擴散到層的整體並吸收，從而可以防止半導體裝置的破損。

更具體而言，作為絕緣體104a及104b，可以使用芳族聚醯胺樹脂、聚萘二甲酸乙二醇酯(PEN)樹脂、聚醚碸(PES)樹脂、聚苯硫醚(PPS)樹脂、聚醯亞胺(PI)樹脂等。

當將半導體積體電路100及天線101黏結到絕緣體104a及104b時，也可以使用黏結層。黏結層只要能夠將絕緣體104a及104b與半導體積體電路100及天線101固定，即可。作為黏結層，可以使用熱固性樹脂、紫外線固性樹脂、丙烯酸樹脂類、氨酯樹脂類、環氧樹脂類、矽酮樹脂類等。將黏結層的膜厚度設定為3μm以上且15μm以下左右，即可。在利用加熱及加壓處理將半導體積體電路100及天線101黏結到絕緣體104a及104b的情況下，也可以不使用黏結層。

接著，參照圖3A至3D而說明本發明的一個實施例的半導體裝置的製造方法。

在作為製造基板的具有絕緣表面的基板310上隔著剝離層311而形成半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303(參照圖3A)。

作為製造基板的基板310，可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、表面形成有絕緣層的金屬基板等。此外，也可以使用具有可承受本實施例模式的處理溫度的耐熱性的塑膠基板。在半導體裝置的製程中，根據其製程，可以適當地選擇製造基板。

藉由利用濺射法、電漿CVD法、塗布法、印刷法等並且使用由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素或者以這些元素為主要成分的合金材料、以這些元素為主要成分的化合物材料構成的層的單層或疊層形成剝離層311。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任一種。注意，在此，塗布法包括旋塗法、液滴噴射法、分配器法。

在剝離層311是單層結構的情況下，較佳的形成鎢層、鉬層或含有鎢和鉬的混合物的層。或者，形成含有鎢的氧化物或氧氮化物的層、含有鉬的氧化物或氧氮化物的層、含有鎢和鉬的混合物的氧化物或氧氮化物的層。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。

在剝離層311是疊層結構的情況下，較佳的形成鎢層、鉬層或者含有鎢和鉬的混合物的層作為第一層，並且形成含有鎢、鉬或者鎢和鉬的混合物的氧化物、氮化物、氧氮化物或者氮氧化物的層作為第二層。

在作為剝離層311形成含有鎢的層和含有鎢的氧化物的層的疊層結構的情況下，也可以有效地利用如下現象：藉由形成含有鎢的層，並且在其上層形成由氧化物形成的絕緣層，來在鎢層和絕緣層的介面形成含有鎢的氧化物的層。此外，也可以對含有鎢的層的表面進行熱氧化處理、氧電漿處理、使用臭氧水等的氧化力強的溶液的處理等來形成含有鎢的氧化物的層。此外，也可以在氧、氮、一氧化二氮的單質、或者這些氣體和其他氣體的混合氣體氣氛下進行電漿處理、加熱處理。在形成含有鎢的氮化物的層、含有鎢的氧氮化物的層及含有鎢的氮氧化物的層時也是同樣的，而優選在形成含有鎢的層之後在其上層形成氮化矽層、氧氮化矽層、氮氧化矽層。

此外，雖然在上述製程中，與基板310接觸地形成剝離層311，但是也可以與基板310接觸地形成成為基底的絕緣層，並且與該絕緣層接觸地設置剝離層311。

在本實施例模式中，作為導電遮蔽體303，藉由濺射法形成膜厚度為10nm(大於0且1μm以下，較佳的為5nm以上且100nm以下)的鈦膜。

此後，在導電遮蔽體303上黏結第一絕緣體304b，並且以剝離層311為境界從基板310剝離半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303。此時，半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303設置在第一絕緣體304b一側(參照圖3B)。

在本實施例模式中，作為第一絕緣體304b使用在纖維體320b中浸滲有機樹脂321b的結構體。藉由對結構體進行加熱及壓合，使結構體的有機樹脂可塑化或固化。另外，在有機樹脂是可塑性有機樹脂的情況下，藉由此後進行冷卻到室溫，使可塑化了的有機樹脂固化。藉由加熱及壓合，有機樹脂以與半導體積體電路緊貼的方式均勻地擴大並固化。上述壓合結構體的製程在大氣壓下或減壓下進行。

注意，作為對其他基板的轉置製程，可以適當地使用如下方法等：在基板和半導體積體電路之間形成剝離層，並在剝離層和半導體積體電路之間設置金屬氧化膜，並且利用晶化使該金屬氧化膜脆弱化，以剝離該半導體積體電路；在耐熱性高的基板和半導體積體電路之間設置含有氫的非晶矽膜，並且利用雷射光束的照射或蝕刻去掉該非晶矽膜，以剝離該半導體積體電路；在基板和半導體積體電路之間形成剝離層，在剝離層和半導體積體電路之間設置金屬氧化膜，利用晶化使該金屬氧化膜脆弱化，藉由使用溶液或NF₃ 、BrF₃ 、ClF₃ 等氟化鹵素氣體的蝕刻去掉剝離層的一部分，然後在脆弱化了的金屬氧化膜中進行剝離；機械性地去掉或藉由使用溶液或NF₃ 、BrF₃ 、ClF₃ 等氟化鹵素氣體的蝕刻去掉形成有半導體積體電路的基板。此外，也可以使用如下方法：作為剝離層而使用含有氮、氣、氫等的膜(例如，含有氫的非晶矽膜、含有氫的合金膜、含有氧的合金膜等)，對剝離層照射雷射光束來將含有在剝離層內的氮、氧、氫作為氣體而釋放，以促進半導體積體電路和基板的剝離。

藉由組合上述剝離方法，可以更容易進行轉置製程。就是說，也可以進行雷射光束的照射、使用氣體或溶液等的對剝離層的蝕刻、利用鋒利的小刀及/或手術刀等的機械性的去掉，來使剝離層和半導體元件層成為容易剝離的狀態，然後利用物理力(機械等)進行剝離。

此外，也可以使液體介在剝離層和半導體積體電路的介面，並且從製造基板剝離半導體積體電路。

藉由對結構體進行加熱並將其壓合到半導體積體電路300的露出的剝離面來黏結第二絕緣體304a，將半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303夾持在第一絕緣體304b以及第二絕緣體304a之間(參照圖3C)。

第二絕緣體304a也與第一絕緣體304b同樣使用在纖維體320a中浸滲有機樹脂321a的結構體。

如上所述，也可以在第一絕緣體304b上及第二絕緣體304a下分別設置第三絕緣體305b、第四絕緣體305a(參照圖3D)。

雖然並不特別圖示，但是在以夾持排列在平面方向上的多個半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303的方式將第一絕緣體304b及第二絕緣體304a貼在一起後，分割半導體積體電路、天線、導電遮蔽體，以製造各個半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例模式中藉由照射雷射光束進行分割。

藉由照射雷射光束而進行分割，在分割面第一絕緣體304b和第二絕緣體304a、以及第三絕緣體305b和第四絕緣體305a熔融並彼此熔接。從而，半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303由第一絕緣體304b和第二絕緣體304a、以及第三絕緣體305b和第四絕緣體305a密封。如上所述，設置第三絕緣體305b及第四絕緣體305a的效果之一在於：在本製程中更良好地覆蓋半導體積體電路300的側面。只要可以利用第一絕緣體304b及第二絕緣體304a充分良好地覆蓋半導體積體電路300的側面，就並不特別局限於該結構。

藉由如此形成，半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303由第一絕緣體304b及第二絕緣體304a密封並保護。

藉由利用設置在半導體積體電路300及天線301上的導電遮蔽體303，防止由於靜電放電而產生的半導體積體電路300的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路300、天線301、絕緣體302以及導電遮蔽體303的一對絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良，而成品率好地製造半導體裝置。

實施例模式2

在本實施例模式中，參照圖4A至圖5B而詳細說明可靠性更高的半導體裝置以及成品率高的半導體裝置的製造方法。在本實施例模式中，將說明作為半導體裝置的一例的CMOS(互補金屬氧化物半導體)。

在作為製造基板的具有絕緣表面的基板400上隔著剝離層401而設置電晶體410和411、絕緣膜412、絕緣膜413、絕緣層414、絕緣膜415，以形成半導體積體電路450(參照圖4A)。

電晶體410是薄膜電晶體，包括源區或汲區424a和424b、與源區或汲區424a和424b相比為低濃度雜質區的雜質區423a和423b、通道形成區426、閘極絕緣層427、閘極電極層428、具有側壁結構的絕緣層429a和429b。源區或汲區424a和424b分別與用作源極電極層或汲極電極層的佈線層430a和430b接觸並電連接。在本實施例模式中，電晶體410是p通道型薄膜電晶體，在源區或汲區424a和424b、LDD(輕摻雜汲極)區的雜質區423a和423b中包含賦予p型的雜質元素(例如，硼(B)、鋁(Al)、鎵(Ga)等)。

電晶體411是薄膜電晶體，包括源區或汲區404a和404b、與源區或汲區404a和404b相比為低濃度雜質區的雜質區403a和403b、通道形成區406、閘極絕緣層407、閘極電極層408、具有側壁結構的絕緣層409a和409b。源區或汲區404a和404b分別與用作源極電極層或汲極電極層的佈線層420a和420b接觸並電連接。在本實施例模式中，電晶體411是n通道型薄膜電晶體，在源區或汲區404a和404b、LDD區的雜質區403a和403b中包含賦予n型的雜質元素(例如，磷(P)、砷(As)等)。

接著，在絕緣膜415上形成由導電膜構成的天線440，並且在天線440上形成絕緣體441。再者，在絕緣體441上形成導電遮蔽體480。在本實施例模式中，作為絕緣體441，使用無機絕緣膜的氮化矽膜。雖然未圖示，但是天線440與半導體積體電路450電連接。

接著，在導電遮蔽體480上形成絕緣體442b。作為絕緣體442b，也可以使用在纖維體443b中浸滲有機樹脂444b的結構體(參照圖4B)。

將導電遮蔽體480和絕緣體442b黏結在一起，以剝離層401為介面，從基板400剝離半導體積體電路450、天線440、絕緣體441以及導電遮蔽體480。由此，半導體積體電路450及天線440設置在絕緣體442b一側(參照圖5A)。

藉由對結構體進行加熱並將其壓合到半導體積體電路450的露出的剝離面來黏結在一起，將半導體積體電路450、天線440以及導電遮蔽體480夾持在絕緣體442b及絕緣體442a之間(參照圖5B)。

絕緣體442a也與絕緣體442b同樣使用在纖維體443a中浸滲有機樹脂444a的結構體，即可。

雖然並不特別圖示，但是以夾持由排列在平面方向上的多個半導體積體電路450、天線440、絕緣體441、導電遮蔽體480構成的半導體積體電路晶片的方式將絕緣體442b及絕緣體442a貼在一起，分割半導體積體電路、天線、導電遮蔽體，以製造各個半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例模式中藉由照射電射光束進行分割。

藉由照射雷射光束進行分割，在分割面絕緣體442b和絕緣體442a熔融並彼此熔接。從而，半導體積體電路晶片由絕緣體442b和絕緣體442a密封。

注意，如實施例模式1所述，為了更良好地覆蓋半導體積體電路晶片的側面，也可以在絕緣體442b和442a的外側還設置絕緣體。

藉由如此形成，半導體積體電路450由絕緣體442b和絕緣體442a密封。並且，導電遮蔽體480保護半導體積體電路450免受靜電放電。

導電遮蔽體480透過包括在半導體裝置中的天線440應該收發的電磁波並且遮斷從外部施加到半導體裝置內部的半導體積體電路450的靜電。因為導電遮蔽體480將由於靜電放電而施加的靜電擴散並放掉，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路450的靜電破壞。

此外，因為以夾持半導體積體電路的方式設置絕緣體及導電遮蔽體，所以在製程中也可以防止起因於外部壓力或靜電放電的半導體積體電路的破損或特性不良等負面影響。因此，可以成品率好地製造半導體裝置。

藉由將具有撓性的絕緣體用於本實施例模式的半導體裝置，可以得到具有撓性的半導體裝置。

作為形成電晶體410和411所具有的半導體層的材料，可以使用如下半導體等：藉由使用以矽烷或鍺烷為典型的半導體材料氣體並且利用氣相成長法或濺射法製造的非晶(以下也稱為“AS”)半導體；利用光能量或熱能量使該非晶半導體晶化的多晶半導體；微晶(也稱為半非晶或微晶。以下也稱為“SAS”)半導體。半導體層可以藉由濺射法、LPCVD法、或者電漿CVD法等形成。

微晶半導體膜當考慮到吉布斯自由能時屬於非晶和單晶之間的準穩定狀態。就是說，微晶半導體膜是具有在自由能上穩定的第三狀態的半導體，並且具有短程序列及晶格畸變。柱狀或者針狀結晶在相對於基板表面法線方向上成長。作為微晶半導體的典型例子的微晶矽的拉曼光譜移動到比呈現單晶矽的520cm^-1 低波數一側。就是說，在呈現單晶矽的520cm^-1 和呈現非晶矽的480cm^-1 之間有微晶矽的拉曼光譜的峰值。此外，為了終結懸空鍵，使半導體包含至少1原子%或其以上的氫或鹵素。此外，藉由使其包含氦、氬、氪和氙等的稀有氣體元素而進一步促進晶格畸變，可以得到穩定性提高並且優質的微晶半導體膜。

該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或者頻率為1GHz以上的微波電漿CVD裝置形成。典型地藉由利用氫稀釋SiH₄ 、Si₂ H₆ 、SiH₂ Cl₂ 、SiHCl₃ 、SiCl₄ 、SiF₄ 等氫化矽來形成。此外，除了氫之外，還利用選自氦、氬、氪和氙中的一種或多種稀有氣體對氫化矽進行稀釋，可以形成微晶半導體膜。將此時的相對於氫化矽的氫的流量比設定為5倍以上且200倍以下，較佳的設定為50倍以上且150倍以下，更佳的設定為100倍。

作為非晶半導體，可以典型地舉出氫化非晶矽，並且，作為結晶半導體，可以典型地舉出多晶矽等。多晶矽包括將以800℃以上的處理溫度形成的多晶矽用作主要材料而形成的所謂的高溫多晶矽、將以600℃以下的處理溫度形成的多晶矽用作主要材料而形成的所謂的低溫多晶矽、使用促進晶化的元素等使非晶矽晶化的多晶矽等。當然，如上所述，也可以使用微晶半導體或者在半導體層的一部分包括結晶相的半導體。

此外，作為半導體的材料，除了矽(Si)、鍺(Ge)等單質以外，還可以使用GaAs、InP、SiC、ZnSe、GaN、SiGe等化合物半導體。此外，還可以使用氧化物半導體的氧化鋅(ZnO)、氧化錫(SnO₂ )、氧化鎂鋅、氧化鎵、銦氧化物、以及由多個上述氧化物半導體構成的氧化物半導體等。例如，也可以使用由氧化鋅、銦氧化物和氧化鎵構成的氧化物半導體等，並且還可以使用對氧化鋅添加In、Ga等的材料。注意，在將氧化鋅使用於半導體層的情況下，較佳的作為閘極絕緣層而使用Y₂ O₃ 、Al₂ O₃ 、TiO₂ 以及它們的疊層等，並且較佳的作為閘極電極層、源極電極層、汲極電極層而使用ITO、Au、Ti等。

在將結晶半導體層使用於半導體層的情況下，作為該結晶半導體層的製造方法，使用各種方法(雷射晶化法、熱晶化法、使用鎳等促進晶化的元素的熱晶化法等)即可。此外，也可以對SAS的微晶半導體進行雷射照射來實現晶化，以提高結晶性。在不引入促進晶化的元素的情況下，在對非晶矽膜照射雷射光束之前，在氮氣氛下以500℃加熱一個小時，以將非晶矽膜所含有的氫釋放到其濃度成為1×10²⁰ atoms/cm³ 以下。這是因為如下緣故：當對含有多量氫的非晶矽膜照射雷射光束時，非晶矽膜破壞。

作為對非晶半導體層的金屬元素的引入方法，只要是可以使該金屬元素存在於非晶半導體層的表面或者其內部的方法，就沒有特別限制，而例如可以使用濺射法、CVD法、電漿處理法(也包括電漿CVD法)、吸附法、塗敷金屬鹽的溶液的方法。其中，使用溶液的方法是簡單的，並且從容易調整金屬元素的濃度的觀點而言，其很有用。此外，此時，為了改善非晶半導體層的表面的可濕性來使水溶液普及到非晶半導體層的整個表面，較佳的利用氧氣氛下的UV光的照射、熱氧化法、使用包含羥基的臭氧水或過氧化氫溶液進行的處理等，而形成氧化膜。

此外，也可以在使非晶半導體層晶化以形成結晶半導體層的結晶製程中，對非晶半導體層添加促進晶化的元素(也寫為催化元素、金屬元素)，利用熱處理(550℃至750℃，3分鐘至24小時)進行晶化。作為促進晶化的元素，可以使用選自鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)及金(Au)中的一種或多種。

為了從結晶半導體層去掉或減輕促進晶化的元素，與結晶半導體層接觸地形成包含雜質的半導體層，並且將它用作吸氣裝置。作為雜質元素，可以使用賦予n型的雜質元素、賦予p型的雜質元素、稀有氣體元素等，例如可以使用選自磷(P)、氮(N)、砷(As)、銻(Sb)、鉍(Bi)、硼(B)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中的一種或多種。在包含促進晶化的元素的結晶半導體層上形成包含稀有氣體元素的半導體層，進行熱處理(550℃至750℃，3分鐘至24小時)。包含在結晶半導體層中的促進晶化的元素移動到包含稀有氣體元素的半導體層中，而結晶半導體層中的促進晶化的元素被去掉或減輕。然後，去掉成為吸氣裝置的包含稀有氣體元素的半導體層。

當進行非晶半導體層的晶化時，既可以使用熱處理和雷射光束照射的組合，又可以分別進行熱處理和雷射光束照射多次。

此外，也可以藉由電漿法將結晶半導體層直接形成在基板上。此外，也可以藉由電漿法將結晶半導體層選擇性地形成在基板上。

閘極絕緣層407、427由氧化矽、或者氧化矽和氮化矽的疊層結構形成，既可。閘極絕緣層407、427既可以藉由電漿CVD法或減壓CVD法堆積絕緣膜來形成，又可以藉由利用電漿處理的固相氧化或固相氮化來形成。這是因為如下緣故：藉由利用電漿處理使單晶半導體層氧化或氮化來形成的閘極絕緣層是很緻密、絕緣耐壓性高且可靠性優越。例如，利用Ar將一氧化二氮(N₂ O)稀釋為1倍至3倍(流量比)，以10Pa至30Pa的壓力施加3kW至5kW的微波(2.45GHz)電力來使半導體層的表面氧化或氮化。藉由該處理，形成1nm至10nm(較佳的為2nm至6nm)的絕緣膜。再者，引入一氧化二氮(N₂ O)和矽烷(SiH₄ )，以10Pa至30Pa的壓力施加3kW至5kW的微波(2.45GHz)電力並利用氣相成長法來形成氧氮化矽膜，以形成閘極絕緣層。藉由組合固相反應和利用氣相成長法的反應，可以形成介面態密度低且絕緣耐壓性優越的閘極絕緣層。

此外，作為閘極絕緣層407和427，也可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等高介電常數材料。藉由將高介電常數材料使用於閘極絕緣層，可以減少閘極漏電流。

閘極電極層408和428可以藉由CVD法、濺射法、液滴噴射法等來形成。閘極電極層可以由選自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba中的元素、以這些元素為主要成分的合金材料或者化合物材料形成。此外，也可以使用以摻雜有磷等雜質元素的多晶矽膜為典型的半導體膜、AgPdCu合金。此外，可以採用單層結構或疊層結構，例如既可以採用由氮化鎢膜和鉬膜構成的兩層結構，又可以採用依次層疊有膜厚度為50nm的鎢膜、膜厚度為500nm的鋁和矽的合金(Al-Si)膜、膜厚度為30nm的氮化鈦膜而成的三層結構。此外，在採用三層結構的情況下，也可以使用氮化鎢而代替第一導電膜的鎢。也可以使用鋁和鈦的合金(Al-Ti)膜而代替第二導電膜的鋁和矽的合金(Al-Si)膜。也可以使用鈦膜而代替第三導電膜的氮化鈦膜。

作為閘極電極層408和428，也可以使用對於可見光具有透光性的材料。作為透光導電材料，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅等。此外，還可以使用包含氧化鋅(ZnO)的銦鋅氧化物(IZO)、氧化鋅(ZnO)、摻雜有鎵(Ga)的ZnO、氧化錫(SnO₂ )、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物等。

當在形成閘極電極層408和428的製程中需要利用蝕刻進行加工時，形成掩模並且利用乾蝕刻或者濕蝕刻進行加工，既可。在利用乾蝕刻進行的情況下，例如藉由利用ICP(電感耦合型電漿)蝕刻法並且適當地調整蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，可以將電極層蝕刻為錐形形狀。注意，作為蝕刻氣體，可以適當地使用以Cl₂ 、BCl₃ 、SiCl₄ 或者CCl₄ 等為典型的氯類氣體；以CF₄ 、SF₆ 或者NF₃ 等為典型的氟類氣體；或者O₂ 。

作為絕緣層409a、409b、429a、429b，在形成覆蓋閘極電極層、半導體層的絕緣層之後利用使用RIE(反應離子蝕刻)法的各向異性蝕刻加工該絕緣層，以自對準的方式形成具有側壁結構的絕緣層409a、409b、429a、429b，既可。在此，對絕緣層沒有特別的限制，而較佳的使用使TEOS(Tetra-Ethyl-Ortho-Silicate)或矽烷等與氧或一氧化二氮等起反應來形成的臺階覆蓋性好的氧化矽。絕緣層可以藉由熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD、濺射等方法來形成。

雖然在本實施例模式中，說明單閘結構作為電晶體的結構，但是也可以採用雙閘結構等多閘結構。在此情況下，既可以採用在半導體層的上方及下方設置閘極電極層的結構，又可以採用只在半導體層的一面(上方或下方)設置多個閘極電極層的結構。

此外，也可以採用在電晶體的源區及汲區上設置矽化物的結構。矽化物藉由在半導體層的源區及汲區上形成導電膜並利用加熱處理、GRTA法、LRTA法等使露出的源區及汲區中的半導體層中的矽和導電膜起反應來形成。也可以藉由雷射照射、利用燈的光輻射形成矽化物。作為形成矽化物的導電膜的材料，可以使用鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。

用作源極電極層或汲極電極層的佈線層420a、420b、430a、430b可以藉由在利用PVD法、CVD法、蒸鍍法等形成導電膜之後將其蝕刻為所希望的形狀來形成。此外，可以藉由印刷法、電鍍法等在所規定的地方選擇性地形成佈線層。還可以使用軟熔法、鑲嵌法。佈線層420a、420b、430a、430b藉由使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等金屬、Si、Ge等半導體、其合金、或者其氮化物作為材料來形成，即可。此外，也可以使用透光材料。

此外，在透光導電材料的情況下，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、包含氧化鋅(ZnO)的銦鋅氧化物(IZO)、氧化鋅(ZnO)、摻雜有鎵(Ga)的ZnO、氧化錫(SnO₂ )、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物等。

作為絕緣膜412、413、414、415，可以使用氧化矽、氮化矽、氧氮化矽、氧化鋁、氮化鋁、氧氮化鋁、其他無機絕緣材料。

藉由利用覆蓋半導體積體電路的導電遮蔽體，防止由於靜電放電而產生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用覆蓋半導體積體電路的絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

在本發明的一個實施例的半導體裝置中，作為半導體元件，不僅可以應用場效應電晶體，而且可以應用使用半導體層的記憶元件等。可以製造並提供滿足在很多用途上要求的功能的半導體裝置。

實施例模式3

在本實施例模式中，參照圖6A至圖8B而說明作為可靠性更高的半導體裝置以及其製造方法的具有記憶體的半導體裝置的一例。

本實施例模式的半導體裝置在記憶體中具有儲存單元陣列、以及驅動儲存單元陣列的驅動電路部。

在作為製造基板的基板600上形成剝離層601，並且在剝離層601上形成用作基底膜的絕緣膜602。

接著，在絕緣膜602上形成半導體膜。半導體膜以25nm至200nm(較佳的為30nm至150nm)的膜厚度利用方法(濺射法、LPCVD法、或者電漿CVD法等)形成，即可。

在本實施例模式中，在絕緣膜602上形成非晶半導體膜並且使非晶半導體膜雷射晶化，以形成結晶半導體膜的半導體膜。

對如此得到了的半導體膜選擇性地進行用來控制薄膜電晶體的臨界值電壓的微量的雜質元素(硼或磷)的摻雜。該雜質元素的摻雜也可以對晶化製程之前的非晶半導體膜進行。當在非晶半導體膜的狀態下摻雜雜質元素時，藉由利用此後的用來晶化的加熱處理，也可以進行雜質的活化。此外，也可以改善在摻雜時發生的缺陷等。

接著，利用掩模將半導體膜加工為所希望的形狀。在本實施例模式中，在去掉形成在半導體膜上的氧化膜之後，重新形成氧化膜。並且，製造光掩模並且藉由利用光微影法的加工處理，形成半導體層603、604、605、606。也可以在半導體層的端部設置傾斜角(錐形角)。

作為蝕刻加工，可以使用電漿蝕刻(乾蝕刻)或者濕蝕刻，但是當對大面積基板進行處理時，電漿蝕刻適合。作為蝕刻氣體，使用CF₄ 、NF₃ 、Cl₂ 、BCl₃ 等氟類或者氯類氣體，也可以適當地添加He、Ar等惰性氣體。此外，當應用大氣壓放電的蝕刻加工時，也可以進行局部性的放電加工，而沒必要在基板的整個面上形成掩模。

在半導體層605上形成絕緣膜610。絕緣膜610可以由氧化矽或氧化矽和氮化矽的疊層結構形成。絕緣膜610也可以藉由利用電漿CVD法或減壓CVD法堆積絕緣層來形成，但是較佳的藉由利用電漿處理的固相氧化或固相氮化來形成，即可。這是因為如下緣故：藉由利用電漿處理使半導體層(典型為矽層)氧化或氮化來形成的絕緣層是很緻密、絕緣耐性高且可靠性優越。因為絕緣膜610用作用來將電荷注入到電荷儲存層611的隧道絕緣層，所以其較佳的為如此結實。較佳的將該絕緣膜610的膜厚度形成為1nm至20nm、更佳的為3nm至6nm。

作為藉由電漿處理來形成的較佳的的絕緣膜610的一例，利用在氧氣氛下的電漿處理在半導體層上以3nm至6nm的膜厚度形成氧化矽層，然後在氮氣氛下對該氧化矽層的表面進行利用氮化電漿的處理，來形成氮電漿處理層。具體而言，首先，利用氧氣氛下的電漿處理，在半導體層上以3nm至6nm的膜厚度形成氧化矽層。然後，藉由接著進行氮氣氛下的電漿處理，在氧化矽層的表面或者表面附近設置氮濃度高的氮電漿處理層。注意，表面附近是指離氧化矽層的表面有大約0.5nm至1.5nm的深度的地方。例如，藉由在氮氣氛下進行電漿處理，得到如下結構：在離氧化矽層的表面有大約1nm的深度的地方以20原子至50原子的比例含有氮。

藉由利用電漿處理使半導體層的典型例子的矽層的表面氧化，可以形成介面歪斜少的緻密的氧化層。此外，當藉由利用電漿處理使該氧化層氮化，來將表層部的氧取代為氮來形成氮化層時，可以實現進一步的緻密化。由此，可以形成絕緣耐壓性高的絕緣層。

在任何情況下，也藉由使用上述那樣的利用電漿處理的固相氧化處理或者固相氮化處理，即使當使用耐熱溫度為700℃以下的玻璃基板，也可以得到與以950℃至1050℃形成的熱氧化膜同等的絕緣層。就是說，可以形成可靠性高的隧道絕緣層而作為非易失性記憶元件的隧道絕緣層。

在絕緣膜610上形成電荷儲存層611。該電荷儲存層611可以為單層或者由多個層構成的疊層。

電荷儲存層611可以由半導體材料或導電材料的層或者粒子形成，並且可以將其用作浮閘。作為半導體材料，有矽、矽鍺等。在使用矽的情況下，可以使用非晶矽、多晶矽。還可以使用摻雜磷的多晶矽。作為導電材料，可以使用選自鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素、以這些元素為主要成分的合金、組合這些元素的合金膜(典型為Mo-W合金膜、Mo-Ta合金膜)、或者賦予導電性的矽膜，即可。也可以在由這種材料構成的導電層下形成有氮化鉭、氮化鎢、氮化鈦、氮化鉬等氮化物；鎢矽化物、鈦矽化物、鉬矽化物等矽化物。再者，也可以採用上述半導體材料和半導體材料、導電材料和導電材料、半導體材料和導電材料的疊層結構。例如，也可以採用矽層及鍺層的疊層結構。

此外，也可以藉由利用具有絕緣性以及保持電荷的陷阱的層形成電荷儲存層611。作為這種材料的典型例子，有矽化合物、鍺化合物。作為矽化合物，有氮化矽、氧氮化矽、添加有氫的氧氮化矽等。作為鍺化合物，有氮化鍺、添加有氧的氮化鍺、添加有氮的氧化鍺、添加有氧及氫的氮化鍺、添加有氮及氫的氧化鍺等。

接著，形成覆蓋半導體層603、604、606的掩模。以掩模、電荷儲存層611為掩模添加賦予n型的雜質元素，以形成n型雜質區662a、n型雜質區662b。在本實施例模式中，使用賦予n型的雜質元素的磷(P)作為雜質元素。在此，對n型雜質區662a、n型雜質區662b以1×10¹⁷ /cm³ 至5×10¹⁸ /cm³ 左右的濃度添加賦予n型的雜質元素。去掉覆蓋半導體層603、604、606的掩模。

去掉半導體層606上的氧化膜，並且形成覆蓋半導體層605、半導體層606、絕緣膜610、電荷儲存層611的閘極絕緣層609。在儲存單元陣列中，當閘極絕緣層609的膜厚度厚時，可以提高薄膜電晶體及記憶元件的對於高電壓的耐性，而可以提高可靠性。

注意，雖然形成在半導體層605的上方的閘極絕緣層609在此後完成的記憶元件中用作控制絕緣層，但是在形成在半導體層606上的薄膜電晶體中其用作閘極絕緣層，所以在本說明書中稱為閘極絕緣層609。

去掉半導體層603和604上的氧化膜，並且形成覆蓋半導體層603、半導體層604的閘極絕緣層608(參照圖6A)。閘極絕緣層608可以藉由電漿CVD法、濺射法等來形成。較佳的將設置在驅動電路部中的薄膜電晶體的閘極絕緣層608的膜厚度設定為1nm以上且10nm以下，更佳的為5nm左右。當使閘極絕緣層608薄膜化時，有在驅動電路部中使電晶體以低電壓高速工作的效果。

閘極絕緣層608由氧化矽、或者氧化矽和氮化矽的疊層結構形成，既可。閘極絕緣層608既可以藉由電漿CVD法或減壓CVD法堆積絕緣膜來形成，又可以藉由利用電漿處理的固相氧化或固相氮化來形成。這是因為如下緣故藉由利用電漿處理使半導體層氧化或氮化來形成的閘極絕緣層很緻密、絕緣耐壓性高且可靠性優越。

此外，作為閘極絕緣層608，也可以使用高介電常數材料。藉由將高介電常數材料使用於閘極絕緣層608，可以減少閘極汲電流。作為高介電常數材料，可以使用二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等。此外，也可以藉由利用電漿處理的固相氧化來形成氧化矽層。

此外，作為膜厚度薄的氧化矽膜的形成方法，還有如下方法：利用GRTA法、LRTA法等使半導體區的表面氧化，並形成熱氧化膜。注意，為了以低成膜溫度形成閘極漏電流少的緻密的絕緣膜，使反應氣體包含氬等稀有氣體元素，並且將其混入到形成的絕緣膜中。

接著，在閘極絕緣層608和609上層疊形成用作閘極電極層的膜厚度為20nm至100nm的第一導電膜和膜厚度為100nm至400nm的第二導電膜。第一導電膜及第二導電膜可以藉由濺射法、蒸鍍法、CVD法等方法來形成。第一導電膜及第二導電膜可以藉由使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)中的元素或者以這些元素為主要成分的合金材料、或者化合物材料來形成。此外，作為第一導電膜及第二導電膜，也可以使用以摻雜有磷等雜質元素的多晶矽膜為典型的半導體膜、或者AgPdCu合金。此外，不局限於兩層結構，例如也可以採用依次層疊有作為第一導電膜的膜厚度為50nm的鎢膜、作為第二導電膜的膜厚度為500nm的鋁和矽的合金(Al-Si)膜、作為第三導電膜的膜厚度為30nm的氮化鈦膜而成的三層結構。此外，在採用三層結構的情況下，也可以使用氫化鎢而代替第一導電膜的鎢。此外，也可以使用鋁和鈦的合金膜(Al-Ti)而代替第二導電膜的鋁和矽的合金(Al-Si)膜。此外，也可以使用鈦膜而代替第三導電膜的氮化鈦膜。此外，也可以採用單層結構。在本實施例模式中，作為第一導電膜形成膜厚度為30nm的氮化鉭，並且作為第二導電膜形成膜厚度為370nm的鎢(W)。

對第一導電膜和第二導電膜進行蝕刻加工，以形成第一閘極電極層612、613、614；第二閘極電極層616、617、618；第一控制閘極電極層615；第二控制閘極電極層619(參照圖6B)。

雖然在本實施例模式中示出形成具有垂直側面的第一閘極電極層、第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)的實例，但是本發明不局限於此，而既可以形成具有錐形形狀的第一閘極電極層、第二閘極電極層(第一控制閘極電極層、第二控制閘極電極層)，又可以採用如下結構：只閘極電極層(第一控制閘極電極層、第二控制閘極電極層)中的一層具有錐形形狀，並且另一層具有藉由各向異性蝕刻而得到的垂直側面。錐形角度可以在層疊的閘極電極層之間不同或者相同。藉由具有錐形形狀，其上層層的膜的覆蓋性提高，並且缺陷減輕，所以可靠性提高。

有時，由於在形成閘極電極層(及控制閘極電極層)時的蝕刻製程，閘極絕緣層608和609稍微受到蝕刻，而膜厚度減少(所謂的膜減少)。

接著，形成覆蓋半導體層604、605、606的掩模621、663。以掩模621、663、第一閘極電極層612、第二閘極電極層616為掩模添加賦予p型的雜質元素620，以形成P型雜質區622a、p型雜質區622b。在本實施例模式中，使用硼(B)作為雜質元素。在此，對p型雜質區622a、p型雜質區622b以1×10²⁰ /cm³ 至5×10²¹ /cm³ 左右的濃度添加賦予p型的雜質元素。此外，在半導體層603中形成通道形成區623(參照圖6C)。

p型雜質區622a、p型雜質區622b是高濃度p型雜質區，用作源區、汲區。

接著，形成覆蓋半導體層603的掩模625。以掩模625、第一閘極電極層613、第二閘極電極層617、第一閘極電極層614、第二閘極電極層618、第一控制閘極電極層615以及第二控制閘極電極層619為掩模添加賦予n型的雜質元素624，以形成n型雜質區626a、626b、664a、664b、627a、627b、628a、628b。在本實施例模式中，使用磷(P)作為雜質元素。在此，對n型雜質區626a、626b、627a、627b、628a、628b以5×10¹⁹ /cm³ 至5×10²⁰ /cm³ 左右的濃度添加賦予n型的雜質元素。此外，在半導體層604中形成通道形成區629，在半導體層605中形成通道形成區630，並且在半導體層606中形成通道形成區631(參照圖6D)。

n型雜質區626a、626b、627a、627b、628a、628b是高濃度n型雜質區，用作源區、汲區。另一方面，n型雜質區664a、n型雜質區664b是低濃度雜質區，成為LDD區。

藉由利用O₂ 灰化處理、抗蝕劑剝離液來去掉掩模625，並且也去掉氧化膜。此後，也可以覆蓋閘極電極層的側面地形成絕緣膜，所謂的側壁。側壁可以藉由利用電漿CVD法或減壓CVD(LPCVD)法並且使用具有矽的絕緣膜來形成。

為了使雜質元素活化，也可以進行加熱處理、強光的照射、或者雷射光束的照射。可以在實現活化的同時恢復對於閘極絕緣層的電漿損傷、對於閘極絕緣層和半導體層的介面的電漿損傷。

接著，形成覆蓋閘極電極層、閘極絕緣層的層間絕緣層。在本實施例模式中，採用由絕緣膜667和絕緣膜668構成的疊層結構。作為絕緣膜667和絕緣膜668，既可以採用藉由濺射法或者電漿CVD法而成的氮化矽膜、氮氧化矽膜、氧氧化矽膜、氧化矽膜，又可以採用單層或者三層以上的疊層結構的其他包含矽的絕緣膜。

再者，在氮氣氛下以300℃至550℃進行1小時至12小時的熱處理，使半導體層氫化。較佳的以400℃至500℃進行。該製程是利用包含在層間絕緣層的絕緣膜667中的氫來終結半導體層的懸空鍵的製程。在本實施例模式中，以410度(℃)進行1小時的加熱處理。

作為絕緣膜667和絕緣膜668，還可以使用選自氮化鋁、氧氮化鋁、氮含量多於氧含量的氮氧化鋁、氧化鋁、類金剛石碳(DLC)、含氮碳膜(CN)、或者含有無機絕緣材料的其他物質中的材料。此外，還可以使用矽氧烷樹脂。注意，矽氧烷樹脂相當於包括Si-O-Si鍵的樹脂。

接著，利用由抗蝕劑構成的掩模而在絕緣膜667、絕緣膜668、閘極絕緣層608和609中形成到達半導體層的接觸孔(開口部)。蝕刻可以根據所使用的材料的選擇比而進行一次或多次。藉由蝕刻，去掉絕緣膜668、絕緣膜667、閘極絕緣層608和609，以形成到達源區或汲區的p型雜質區622a和622b、n型雜質區626a、626b、627a、627b、628a、628b的開口部。蝕刻可以是濕蝕刻或/及乾蝕刻。作為濕蝕刻的蝕刻劑，可以使用像包含氟化氫及氟化銨的混合溶液那樣的氫氟酸類溶液。作為蝕刻氣體，可以適當地使用以Cl₂ 、BCl₃ 、SiCl₄ 或者CCl₄ 等為典型的氯類氣體；以CF₄ 、SF₆ 或者NF₃ 等為典型的氟類氣體；或者O₂ 。或者，還可以對所使用的蝕刻氣體添加惰性氣體。作為所添加的惰性元素，可以使用選自He、Ne、Ar、Kr、Xe中的一種或多種元素。

覆蓋開口部地形成導電膜，並且對導電膜進行蝕刻，以形成分別電連接到各源區或汲區的一部分的源極電極層或汲極電極層的佈線層669a、佈線層669b、佈線層670a、佈線層670b、佈線層671a、佈線層671b、佈線層672a、佈線層672b。佈線層可以在藉由PVD法、CVD法、蒸鍍法等形成導電膜之後將其蝕刻為所希望的形狀來形成。此外，也可以藉由液滴噴射法、印刷法、電鍍法等在所規定的地方選擇性地形成導電層。還可以使用軟熔法、鑲嵌法。源極電極層或汲極電極層藉由使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等金屬、Si、Ge、其合金、或者其氮化物作為材料來形成。此外，還可以採用這些的疊層結構。在本實施例模式中，形成膜厚度為60nm的鈦(Ti)、膜厚度為40nm的氮化鈦、膜厚度為700nm的鋁(Al)、膜厚度為200nm的鈦(Ti)而得到疊層結構，並且將其加工為所希望的形狀。

藉由上述製程，可以製造半導體積體電路650，該半導體積體電路650在驅動電路部的中包括：具有p型雜質區的p通道型薄膜電晶體的薄膜電晶體673；具有n型雜質區的n通道型薄膜電晶體的薄膜電晶體674；具有n型雜質區作為儲存單元陣列的記憶元件675；具有n型雜質區的n通道型薄膜電晶體的薄膜電晶體676(參照圖6E)。

在本實施例模式中，在半導體積體電路650上形成絕緣層690(參照圖7A)。接著，在絕緣層690上形成用作天線的導電層680，並且在導電層680上形成用作保護層的絕緣體681。再者，在絕緣體681上形成導電遮蔽體682(參照圖7B)。

作為絕緣體683，使用在纖維體686中浸滲有機樹脂687的結構體。藉由加熱並壓合結構體，將半導體積體電路650、導電層680、絕緣體681以及導電遮蔽體682黏在一起，以剝離層601為介面，從基板600剝離半導體積體電路650、導電層680、絕緣體681以及導電遮蔽體682。由此，半導體積體電路650、導電層680、絕緣體681以及導電遮蔽體682設置在絕緣體683一側(參照圖7C)。

在半導體積體電路650的露出的剝離面上形成附著層689，並且由絕緣體683及685夾持半導體積體電路650、導電層680、絕緣體681以及導電遮蔽體682(參照圖8A)。

絕緣體685也與絕緣體683同樣使用在纖維體686中浸滲有機樹脂687的結構體。

雖然並不特別圖示，但是在以由夾持排列在平面方向上的多個半導體積體電路650、導電層680、絕緣體681以及導電遮蔽體682構成的半導體積體電路晶片的方式將絕緣體683及絕緣體685貼在一起後，分割半導體積體電路、天線、導電遮蔽體，以製造各個半導體積體電路晶片。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例模式中藉由照射雷射光束進行分割。

藉由照射雷射光束進行分割，在分割面絕緣體683和絕緣體685熔融並彼此熔接。從而，半導體積體電路晶片由絕緣體683和絕緣體685密封。

注意，如實施例模式1所示，為了更良好地覆蓋半導體積體電路晶片的側面，也可以在絕緣體683和685的外側還設置絕緣體801和802(參照圖8B)。

藉由如此形成，半導體積體電路650由絕緣體683和685、或者絕緣體683和685以及絕緣體801和802密封，並且設置在用作天線的導電層680的上側的導電遮蔽體682保護半導體積體電路650免受靜電放電。

導電遮蔽體682不妨礙包括在半導體裝置中的天線的導電層680應該收發的電磁波，並且遮斷從外部施加到半導體裝置內部的半導體積體電路650的靜電。因為導電遮蔽體682將由於靜電放電而施加的靜電擴散並放掉，或者防止電荷的局部性的存在(局部化)(防止發生局部性的電位差)，所以可以防止半導體積體電路650的靜電破壞。

此外，因為以夾持半導體積體電路的方式設置絕緣體，所以在製程中也可以防止外部壓力或靜電放電所引起的半導體積體電路的破損或特性不良等負面影響。因此，可以成品率好地製造半導體裝置。

藉由利用覆蓋半導體積體電路的導電遮蔽體，防止由於靜電放電而產生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而成品率好地製造半導體裝置。

藉由將具有撓性的絕緣體用於本實施例模式的半導體裝置，可以得到具有撓性的半導體裝置。

實施例模式4

在本實施例模式中，說明以賦予更高可靠性為目的的半導體裝置的實例。詳細地說，說明作為半導體裝置的一例的微處理器及具有運算功能並能夠以非接觸的方式進行資料收發的半導體裝置的一例。

作為半導體裝置的一例，圖9表示微處理器900的一例。該微處理器900是使用根據上述實施例模式的半導體裝置來製造的。該微處理器900包括運算電路901(運算邏輯單元；Arithmetic logic unit，也稱為ALU)、運算電路控制部902(ALU Controller)、指令解碼部903(Instruction Decoder)、中斷控制部904(Interrupt Controller)、時序控制部905(Timing Controller)、暫存器906(Register)、暫存器控制部907(Register Controller)、匯流排界面908(Bus I/F)、唯讀記憶體909、以及記憶體介面910(ROM I/F)。

藉由匯流排界面908輸入到微處理器900的指令輸入到指令解碼部903並被解碼之後輸入到運算電路控制部902、中斷控制部904、暫存器控制部907、以及時序控制部905。運算電路控制部902、中斷控制部904、暫存器控制部907、以及時序控制部905根據被解碼的指令進行各種控制。具體地說，運算電路控制部902產生用來控制運算電路901的工作的信號。此外，中斷控制部904在微處理器900中執行程式時，對來自外部的輸入輸出裝置或週邊電路的中斷要求根據其優先度或掩模狀態判斷而進行處理。暫存器控制部907產生暫存器906的位址，並且根據微處理器900的狀態進行暫存器906的讀出或寫入。時序控制部905產生控制運算電路901、運算電路控制部902、指令解碼部903、中斷控制部904及寄存器控制部907的工作時序的信號。例如，時序控制部905具備根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，並且將內部時鐘信號CLK2提供給上述各種電路。另外，圖9所示的微處理器900只不過是將其結構簡化來示出的一個實例，實際上可以根據其用途而具有多種多樣的結構。

接下來，參照圖10說明具有運算功能並能夠以非接觸的方式進行資料收發的半導體裝置的一例。圖10示出以無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為“RFCPU”)的一例。RFCPU1001包括類比電路部1002和數位電路部1003。類比電路部1002包括具有諧振電容的諧振電路1004、整流電路1005、恒壓電路1006、重置電路1007、振盪電路1008、解調電路1009、調制電路1010。數位電路部1003包括RF介面1011、控制暫存器1012、時鐘控制器1013、CPU介面1014、中央處理單元(CPU) 1015、隨機存取記憶體(RAM) 1016、以及唯讀記憶體(ROM) 1017。

下面說明具有這種結構的RFCPU1001的工作的一例。天線1018所接收的信號由於諧振電路1004產生感應電動勢。感應電動勢經過整流電路1005而充電到電容部1019中。該電容部1019較佳的由陶瓷電容器或雙電層電容器等的電容器形成。電容部1019不需要與RFCPU1001一體形成，而作為另外的部件安裝到構成RFCPU1001的具有絕緣表面的基板即可。

重置電路1007產生對數位電路部1003進行重置和初始化的信號。例如，作為重置信號產生相對於電源電壓的上升而延遲升高的信號。振盪電路1008根據由恒壓電路1006產生的控制信號而改變時鐘信號的頻率和占空比。由低通濾波器形成的解調電路1009例如將振幅調制(ASK)方式的接收信號的振幅的變動二值化。調制電路1010藉由使振幅調制(ASK)方式的發送信號的振幅變動來發送發送資料。調制電路1010藉由改變諧振電路1004的諧振點來改變通信信號的振幅。時鐘控制器1013產生根據電源電壓或中央處理單元(CPU)1015中的消耗電流的大小而改變時鐘信號的頻率和占空比的控制信號。電源管理電路1020監視電源電壓。

從天線1018輸入到RFCPU1001的信號被解調電路1009解調後，在RF介面1011中分解為控制指令、資料等。控制指令容納在控制暫存器1012中。控制指令包括儲存在唯讀記憶體(ROM)1017中的資料的讀出指令、向隨機存取記憶體(RAM)1016的資料的寫入指令、向中央處理單元(CPU)1015的運算指令等。中央處理單元(CPU)1015藉由CPU介面1014對唯讀記憶體(ROM)1017、隨機存取記憶體(RAM)1016、以及控制暫存器1012進行存取。CPU介面1014具有如下功能：根據中央處理單元(CPU)1015的要求，產生對唯讀記憶體(ROM)1017、隨機存取記憶體(RAM)1016、以及控制暫存器1012中的任一個的存取信號。

作為中央處理單元(CPU)1015的運算方式，可以採用將OS(作業系統)程式儲存在唯讀記憶體(ROM)1017中並且在啟動的同時讀出並執行程式的方式。此外，也可以採用由專用電路構成運算電路並且以硬體方式進行運算處理的方式。作為使用硬體和軟體的雙方的方式，可以應用如下方式：利用專用運算電路進行一部分的處理，並且中央處理單元(CPU)1015使用程式來進行其他部分的運算。

在本實施例模式的微處理器中，藉由覆蓋半導體積體電路的導電遮蔽體，防止由於靜電放電而發生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而可以成品率好地製造半導體裝置。

實施例模式5

在本實施例模式中，將說明上述實施例模式所示的半導體裝置的使用方式的一例。具體地說，參照附圖以下說明能夠以非接觸的方式進行資料輸入/輸出的半導體裝置的應用例子。能夠以非接觸的方式進行資料輸入/輸出的半導體裝置根據利用方式也稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

參照圖11A至11C說明本實施例模式所示的半導體裝置的頂面結構的一例。圖11A所示的半導體裝置包括設置有天線(也寫為一體型天線(integrated antenna))的半導體積體電路晶片1100和設置有天線1105(也寫為增益天線(booster antenna))的支撐基板1106。半導體積體電路晶片1100設置在形成於撐基板1106及天線1105上的絕緣層1104上。

在設置在半導體積體電路晶片1100內的半導體積體電路中設置構成儲存部或邏輯部的多個電晶體等的元件。根據本實施例模式的半導體裝置除了可以應用場效應電晶體以外，還可以應用利用半導體層的記憶元件等而作為半導體元件。因此，可以製造並提供滿足在很多用途上要求的功能的半導體裝置。

接著，說明半導體積體電路晶片1100和天線1105的結構及其配置。圖11B相當於圖11A所示的層疊有半導體積體電路晶片1100和形成在支撐基板1106上的天線1105的半導體裝置的立體圖。並且，圖11C相當於圖11B的虛線X-Y的截面圖。

圖11C所示的半導體積體電路1110、用作天線的導電層1111及導電遮蔽體1112由絕緣體1113和1114夾持，並且其側面也被覆蓋。雖然並不特別圖示，但是半導體積體電路1110和用作天線的導電層1111電連接，並且在用作天線的導電層1111和導電遮蔽體1112之間設置有絕緣體，以防止它們彼此直接接觸。在本實施例模式中，以夾持多個半導體積體電路1110、導電層1111以及導電遮蔽體1112的方式將絕緣體1113和1114黏在一起，然後根據各個半導體積體電路進行分割，以製造半導體積體電路晶片1100。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是藉由照射雷射光束進行分割，在分割面絕緣體1113和1114熔融並彼此熔接。從而，可以良好地覆蓋半導體積體電路1110的側面。

本發明的一個實施例的半導體裝置包括半導體積體電路1110、用作天線的導電層1111、絕緣體1113和1114之間(半導體積體電路一側、或者相反一側)的導電遮蔽體1112。導電遮蔽體1112透過包括在半導體裝置中的天線應該收發的電磁波，並且遮斷從外部施加到半導體裝置內部的半導體積體電路的靜電。

此外，在圖12A中，天線1105被佈置得圍繞半導體積體電路晶片1100的週邊。在除了相當於虛線所示的饋電點(power feeding point)1108的部分以外的區域中，天線1105佈置在沒有設置半導體積體電路晶片1100的區域中。然而，本發明不限於該結構，而如圖12B所示，也可以在除了相當於虛線所示的饋電點1108的部分以外的區域中，將天線1105佈置得至少部分地重疊於半導體積體電路1100。但是，藉由將天線1105佈置在沒有設置半導體積體電路晶片1100的區域中，可以降低產生在天線1105和半導體積體電路晶片1100之間的寄生電容。

在圖11A至11C中，天線1105可以主要在虛線所示的饋電點1107所圍繞的部分中與半導體積體電路晶片1100所具有的用作天線的導電層1111之間利用電磁感應而進行信號的授受或者電力的供應。此外，天線1105主要在虛線所示的饋電點1107以外的區域中與詢問器之間利用電波進行信號的授受或者電力的供應。在此情況下，在詢問器和半導體裝置之間用作載流子(載波)的電波的頻率較佳的為30MHz以上且5GHz以下左右，例如使用950MHz、2.45GHz等頻帶，即可。

此外，雖然在天線1105中虛線所示的饋電點1107是具有一個匝數的矩形環狀，但是在本發明中天線1105的形狀不局限於該結構。環狀部分不局限於矩形，而也可以採用具有曲線的形狀例如圓形。此外，匝數不局限於一個，而也可以為多個。

本發明的一個實施例的半導體裝置也可以應用電磁感應方式、電磁耦合方式、微波方式。在微波方式的情況下，根據所使用的電磁波的波長而適當地決定天線1105的形狀，即可。

例如，在應用微波方式(例如，UHF頻帶(860MHz頻帶至960MHz頻帶)、2.45GHz頻帶等)作為半導體裝置的信號傳輸方式的情況下，考慮到用於信號傳輸的電磁波的波長而適當地設定天線的長度或形狀等，即可。例如，可以將天線形成為線狀(例如，偶極天線)、平坦的形狀(例如，平板天線或者絲帶型形狀)等。此外，天線的形狀不局限於直線狀，而也可以考慮到電磁波的波長而採用曲線狀、蜿蜒形狀、或者組合這些的形狀。

應用本發明的半導體裝置藉由利用設置在半導體積體電路及天線上的導電遮蔽體，防止由於靜電放電而產生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也防止起因於外部壓力或靜電放電的形狀和特性的不良而可以成品率好地製造半導體裝置。因此，在製造如本實施例模式所示的能夠以非接觸的方式進行資料輸入/輸出的小型半導體裝置的情況下，很有效。因為本實施例模式的半導體裝置的對於外力的可靠性高，所以可以擴大可以使用半導體裝置的環境的條件，並且可以擴大半導體裝置的用途的範圍。

實施例模式6

在本實施例模式中，參照附圖而以下說明藉由利用上述本發明而形成的能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置的應用例。能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置根據利用方式而也被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

圖13A所示的半導體裝置1300具有以非接觸的方式進行資料收發的功能，並且包括高頻電路1302、電源電路1303、重置電路1304、時鐘產生電路1305、資料解調電路1306、資料調制電路1307、控制其他電路的控制電路1308、儲存電路1309、以及天線1301。高頻電路1302是接收來自天線1301的信號並且將從資料調制電路1307接收的信號從天線1301輸出的電路。電源電路1303是根據接收信號產生電源電位的電路。重置電路1304是產生重置信號的電路。時鐘產生電路1305是根據從天線1301輸入的接收信號而產生各種時鐘信號的電路。資料解調電路1306是解調接收信號並且將該信號輸出到控制電路1308的電路。資料調制電路1307是調制從控制電路1308接收的信號的電路。此外，作為控制電路1308，例如設置有取碼電路1311、判碼電路1312、CRC判定電路1313以及輸出單元電路1314等。另外，取碼電路1311是分別抽出傳送到控制電路1308的指令所包括的多個代碼的電路。判碼電路1312是比較被抽出的代碼與相當於參考值的代碼而判定指令內容的電路。CRC判定電路1313是根據被判定的代碼而檢測出是否存在發送錯誤等的電路。

接下來，對上述半導體裝置的工作的一例進行說明。首先，天線1301接收無線信號。無線信號經由高頻電路1302而傳送到電源電路1303，而產生高電源電位(以下，寫為VDD)。VDD提供給半導體裝置1300所具有的各電路。此外，經由高頻電路1302傳送到資料解調電路1306的信號被解調(以下，解調信號)。而且，經由高頻電路1302並且經過重置電路1304及時鐘產生電路1305的信號以及解調信號傳送到控制電路1308。取碼電路1311、判碼電路1312、以及CRC判定電路1313等分析傳送到控制電路1308的信號。然後，根據被分析的信號輸出儲存在儲存電路1309內的半導體裝置的資訊。被輸出的半導體裝置的資訊經過輸出單元電路1314而編碼化。再者，編碼化的半導體裝置1300的資訊經過資料調制電路1307，由天線1301作為無線信號發送。注意，在構成半導體裝置1300的多個電路中，低電源電位(以下，VSS)是共同的，可以將VSS川作GND。

如此，藉由將信號從通信裝置傳送到半導體裝置1300並且使用通信裝置接收從該半導體裝置1300傳送來的信號，可以讀出半導體裝置的資料。

此外，半導體裝置1300既可以是不安裝電源(電池)而利用電磁波將電源電壓供應給各電路的類型，又可以是安裝電源(電池)並利用電磁波和電源(電池)將電源電壓供應給各電路的類型。

接下來，將說明能夠以非接觸的方式進行資料的輸入/輸出的半導體裝置的使用方式的一例。在包括顯示部1351的可擕式終端的側面設置通信裝置1350，並且在產品1352的側面設置半導體裝置1353(圖13B)。當將通信裝置1350接近於產品1352所包括的半導體裝置1353時，有關商品的資訊諸如產品的原材料、原產地、各生產製程的檢查結果、流通過程的歷史、以及商品說明等被顯示在顯示部1351上。此外，當使用傳送帶搬運商品1362時，可以利用通信裝置1360和設置在商品1362上的半導體裝置1361，對該商品1362進行檢查(圖13C)。如此，藉由將半導體裝置利用於系統，可以容易取得資訊並且實現高功能化和高附加價值化。

如上所述，本發明的一個實施例的半導體裝置可靠性高，應用範圍極為廣泛。

實施例模式7

根據本發明，可以形成用作包括處理器電路的晶片(以下也稱為處理器晶片、無線晶片、無線處理器、無線記憶體、無線標籤)的半導體裝置。本發明的一個實施例的半導體裝置的用途很廣泛，只要是藉由以非接觸的方式明確物件物的歷史等的資訊而有助於生產及管理等的商品，就可以應用於任何商品。例如，可以將本發明的半導體裝置設置於紙幣、硬幣、有價證券類、證書類、無記名債券類、包裝容器類、書籍類、記錄媒體、身邊帶的東西、交通工具類、食品類、衣物、保健用品類、生活用品類、藥品類以及電子設備等而使用。對這些實例參照圖14A至14G進行說明。

紙幣和硬幣是在市場上流通的金錢，包括在特定地域中與貨幣同樣通用的金錢(兌換券)、紀念硬幣等。有價證券類是指支票、證券、期票等，並且可以設置包括處理器電路的晶片1401(參照圖14A)。證書類是指駕駛執照、居民卡等，並且可以設置包括處理器電路的晶片1402(參照圖14B)。身邊帶的東西是指包、眼鏡等，並且可以設置包括處理器電路的晶片1403(參照圖14C)。無記名債券類是指郵票、米票、各種禮品票等。包裝容器類是指盒飯等的包裝紙、塑膠瓶等，並且可以設置包括處理器電路的晶片1404(參照圖14D)。書籍類是指書籍、書本等，並且可以設置包括處理器電路的晶片1405(參照圖14E)。記錄媒體是指DVD軟體、錄影磁帶等，並且可以設置包括處理器電路的晶片1406(參照圖14F)。交通工具類是指自行車等的車輛、船舶等，並且可以設置包括處理器電路的晶片1407(參照圖14G)。食品類是指食料品、飲料等。衣物是指衣服，鞋等。保健用品類是指醫療器械、健康器械等。生活用品類是指傢俱、照明裝置等。藥品類是指醫藥、農藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視裝置(電視接收機、薄型電視接收機)、行動電話等。

作為這種半導體裝置的設置方式，可以採用貼在物品的表面上或者嵌入在物品中等的方法。例如，如果是書，就嵌入在紙中即可，而如果是由有機樹脂構成的包裝，就嵌入在該有機樹脂中即可。

如此，藉由將半導體裝置設置於包裝容器類、記錄媒體、身邊帶的東西、食品類、衣物、生活用品類、電子設備等，可以謀求實現檢查系統或租賃店的系統等的效率化。此外，藉由將半導體裝置設置於交通工具類，可以防止偽造或偷竊。此外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由將具有感測器的半導體裝置嵌入或安裝到家畜等生物中，不僅可以容易管理生年、性別或種類等，而且可以容易管理體溫等健康狀態。

另外，本實施例模式可以與上述實施例模式1至6、以及實施例模式8適當地組合來實施。

實施例模式8

在本實施例模式中，使用圖15A至15D說明本發明的一個實施例的半導體裝置的安裝實例。

本發明的一個實施例的半導體裝置如實施例模式7所示可以安裝到各種各樣的物品。在本實施例模式中，示出製造安裝到撓性基板(也稱為柔性基板)的撓性半導體裝置的實例。

圖15A至15C是將半導體積體電路晶片埋入撓性基板中的安裝實例。半導體積體電路晶片可以使用實施例模式1至6所示的半導體裝置。在此，將分割成各個的晶片狀的半導體積體電路稱為半導體積體電路晶片。圖15D示出半導體積體電路晶片1500的詳細結構。圖15D所示的半導體積體電路晶片使用實施例模式1，但是本實施例模式也可以應用於其他實施例模式，而不局限於該結構。

如圖15D所示，半導體積體電路1501、天線1502以及導電遮蔽體1503由絕緣體1504和1505夾持，並且其側面也被密封。雖然並不特別圖示，但是半導體積體電路1501和天線1502電連接，並且在天線1502和導電遮蔽體1503之間設置有絕緣體，以防止它們彼此直接接觸。在本實施例模式中，在以夾持排列在平面方向上的多個半導體積體電路1501、天線1502以及導電遮蔽體1503的方式將絕緣體1504及絕緣體1505貼在一起後，分割半導體積體電路、天線、導電遮蔽體，以製造各個半導體積體電路晶片1500。只要能夠物理性地進行分割，就對分割方法沒有特別的限制，但是在本實施例模式中藉由照射雷射光束進行分割。藉由分割，半導體積體電路1501由絕緣體1504和1505密封。

藉由利用設置在天線1502上的導電遮蔽體，防止由於靜電放電而產生的半導體積體電路的靜電破壞(電路的錯誤工作、半導體元件的損傷)。此外，藉由利用夾持半導體積體電路的一對絕緣體，可以提供在實現薄型化及小型化的同時具有對於外部壓力的耐受性的可靠性高的半導體裝置。此外，在製程中也可以防止起因於外部壓力或靜電放電的形狀和特性的不良而可以成品率好地製造半導體裝置。

圖15A示出撓性基板1511和撓性基板1512所夾持的半導體積體電路晶片1500，該半導體積體電路晶片1500佈置在設置於撓性基板1511中的凹部中。

佈置有半導體積體電路晶片1500的凹部既可以設置在一方撓性基板中，又可以設置在雙方撓性基板中。圖15B為在設置在撓性基板1511及撓性基板1512雙方的凹部中佈置半導體積體電路晶片1500的實例。

再者，也可以採用三層結構的撓性基板，並且在中央的撓性基板中設置用來佈置半導體積體電路晶片1500的開口。圖15C是在撓性基板1513中設置開口，在該開口中佈置半導體積體電路晶片1500，使用撓性基板1511和撓性基板1512夾持撓性基板1513及半導體積體電路晶片1500的實例。

在圖15A至15C中，還可以在撓性基板1511、撓性基板1512的外側層疊撓性基板。

作為撓性基板1511、1512、1513，可以使用將纖維(單紗)的束(以下稱為絲束)用於經線及緯線來編織的織布、或者將多種纖維的絲束堆疊為隨機或將多種纖維的絲束堆疊在一個方向上而成的無紡織布、紙等。此外，具體而言，可以使用：由PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚碸)、聚丙烯、聚丙烯硫醚、聚碳酸酯、聚醚醯亞胺、聚苯硫醚、聚苯醚、聚碸、聚鄰苯二甲醯胺等構成的基板；由聚丙烯、聚酯、乙烯、聚氟化乙烯、氯乙烯、聚醯胺等構成的基板；薄膜；由纖維材料構成的紙等。可以使用與黏結性合成樹脂薄膜(丙烯類合成樹脂、環氧類合成樹脂等)的疊層膜等。在基板或薄膜與被處理體黏在一起時，也可以使用附著層。根據基板或薄膜的種類而可以選擇條件並藉由加熱處理或加壓進行黏結。附著層相當於包含黏合劑諸如熱固性樹脂、紫外線固化樹脂、環氧樹脂類黏結劑、樹脂添加劑等的層。

如本實施例模式，若在安裝的撓性基板內設置凹部或開口並埋入地設置半導體積體電路晶片1500，則不形成由於設置半導體積體電路晶片1500而產生的凸部，因此，撓性基板表面平坦，而可以使膜厚度均勻。從而，即使在將半導體積體電路晶片安裝在撓性基板上時使用滾筒等進行用來貼合的加壓處理，也可以防止對半導體積體電路晶片施加局部壓力(壓力集聚)。由此，可以減輕在安裝製程中產生的半導體積體電路晶片的破損，所以半導體裝置的成品率提高。此外，在安裝之後也可以得到耐受外部壓力的可靠性高的半導體裝置。

此外，由於可以將表面形成得平坦且平滑，所以優越於保管性、在機械上的堆積性以及搬運性。再者，由於從外部不能視覺確認半導體積體電路晶片(在表面上不產生反映半導體積體電路晶片的形狀的凸部)，所以可以得到安全性高的半導體裝置。

雖然在上述實施例模式中示出在天線的上側隔著絕緣體而設置導電遮蔽體的實例，但是本發明不局限於此。例如，也可以在隔著半導體積體電路而與天線相反一側的面上隔著絕緣體而設置導電遮蔽體。

藉由在相對於半導體積體電路及天線的上側或下側設置導電遮蔽體，可以在防止由於靜電放電而發生的半導體積體電路的破壞的同時，由於具有不設置導電遮蔽體的一側，因此不發生電波的衰減，而可以良好地進行電波的收發。

實施例模式9

參照圖16而說明本電施例模式。作為導電遮蔽體，較佳的使用導電材料，以保護半導體積體電路免受靜電放電。然而，因為導電材料電磁波的衰減大，所以對通信距離給以影響。在本實施例模式中，示出用來在保護半導體積體電路免受靜電放電的同時將藉由天線進行收發的電磁波的衰減抑制為最小限度的島狀導電遮蔽體的實例。

圖16示出半導體積體電路1600、天線1602、絕緣體1601以及島狀導電遮蔽體1603a至1603h由絕緣體1604和1605以及絕緣體1606和1607夾持的狀態。作為絕緣體1604和1605，使用在纖維體中浸滲有機樹脂的結構體。絕緣體1604隔著黏結層1608而黏結到半導體積體電路1600。

當在半導體積體電路1600以及天線1602上隔著絕緣體1601而設置導電遮蔽體時，藉由使形成導電遮蔽體的導電材料的成膜壓力、條件等最適化，在絕緣體1601上將如附圖標記1603a至1603h所示的導電材料形成得散為島狀。島狀導電遮蔽體1603a至1603h分別是由導電材料形成的島狀導電體並且具有導電性，然而它們彼此不連接。

當如此將導電材料形成為島狀時，示出保護半導體積體電路1600免受靜電放電的良好特性，並且在整體上不成為膜的形狀，所以可以將經由天線而進行收發的電波的衰減抑制為最小限度。

100．．．半導體積體電路

101．．．天線

102．．．絕緣體

103．．．導電遮蔽體

104a．．．絕緣體

104b．．．絕緣體

105a．．．絕緣體

105b．．．絕緣體

150．．．端部

201a．．．纖維體

201b．．．纖維體

202a．．．有機樹脂

202b．．．有機樹脂

300．．．半導體積體電路

301．．．天線

302．．．絕緣體

303．．．導電遮蔽體

304a．．．絕緣體

304b．．．絕緣體

305a．．．絕緣體

305b．．．絕緣體

310．．．基板

311．．．剝離層

320a．．．纖維體

320b．．．纖維體

321a．．．有機樹脂

321b．．．有機樹脂

400．．．基板

401．．．剝離層

403a．．．雜質區

403b．．．雜質區

404a．．．源區或汲區

404b．．．源區或汲區

406．．．通道形成區

407．．．閘極絕緣層

408．．．閘極電極層

409a．．．絕緣層

409b．．．絕緣層

410．．．電晶體

411．．．電晶體

412．．．絕緣膜

413．．．絕緣膜

414．．．絕緣膜

415．．．絕緣膜

420a．．．佈線層

420b．．．佈線層

423a．．．雜質區

423b．．．雜質區

424a．．．源區或汲區

424b．．．源區或汲區

426．．．通道形成區

427．．．閘極絕緣層

428．．．閘極電極層

429a．．．絕緣層

429b．．．絕緣層

430a．．．佈線層

430b．．．佈線層

440．．．天線

441．．．絕緣體

442a．．．絕緣體

442b．．．絕緣體

443a．．．纖維體

443b．．．纖維體

444a．．．有機樹脂

444b．．．有機樹脂

450．．．半導體積體電路

480．．．導電遮蔽體

600．．．基板

601．．．剝離層

602．．．絕緣膜

603．．．半導體層

604．．．半導體層

605．．．半導體層

606．．．半導體層

608．．．閘極絕緣層

609．．．閘極絕緣層

610．．．絕緣膜

611．．．電荷儲存層

612．．．閘極電極層

613．．．閘極電極層

614．．．閘極電極層

615．．．控制閘極電極層

616．．．閘極電極層

617．．．閘極電極層

618．．．閘極電極層

619．．．控制閘極電極層

620．．．雜質元素

621．．．掩模

622a．．．p型雜質區

622b．．．p型雜質區

623．．．通道形成區

624．．．雜質元素

625．．．掩模

626a．．．n型雜質區

626b．．．n型雜質區

627a．．．n型雜質區

627b．．．n型雜質區

628a．．．n型雜質區

628b．．．n型雜質區

629．．．通道形成區

630．．．通道形成區

631．．．通道形成區

650．．．半導體積體電路

662a．．．n型雜質區

662b．．．n型雜質區

664a．．．n型雜質區

664b．．．n型雜質區

667．．．絕緣膜

668．．．絕緣膜

669a．．．佈線層

669b．．．佈線層

670a．．．佈線層

670b．．．佈線層

671a．．．佈線層

671b．．．佈線層

672a．．．佈線層

672b．．．佈線層

673．．．薄膜電晶體

674．．．薄膜電晶體

675．．．記憶元件

676．．．薄膜電晶體

680．．．導電層

681．．．絕緣體

682．．．導電遮蔽體

683．．．絕緣體

685．．．絕緣體

686．．．纖維體

687．．．有機樹脂

689．．．黏結層

690．．．絕緣層

801．．．絕緣體

900．．．微處理器

901．．．運算電路

902．．．運算電路控制部

903．．．指令解碼部

904．．．中斷控制部

905．．．時序控制部

906．．．暫存器

907．．．暫存器控制部

908．．．匯流排界面

909．．．唯讀記憶體(ROM)

910．．．記憶體介面

1001．．．RFCPU

1002．．．類比電路部

1003．．．數位電路部

1004．．．諧振電路

1005．．．整流電路

1006．．．恒壓電路

1007．．．重置電路

1008．．．振盪電路

1009．．．解調電路

1010．．．調制電路

1011．．．RF介面

1012．．．控制暫存器

1013．．．時鐘控制器

1014．．．CPU介面

1015．．．中央處理單元(CPU)

1016．．．隨機存取記憶體(RAM)

1017．．．唯讀記憶體(ROM)

1018．．．天線

1019．．．電容部

1020．．．電源管理電路

1100．．．半導體積體電路晶片

1104．．．絕緣層

1105．．．天線

1106．．．支撐基板

1107．．．饋電點

1108．．．饋電點

1110．．．半導體積體電路

1111．．．導電層

1112．．．導電遮蔽體

1113．．．絕緣體

1114．．．絕緣體

1300．．．半導體裝置

1301．．．天線

1302．．．高頻電路

1303．．．電源電路

1304．．．重置電路

1305．．．時鐘產生電路

1306．．．資料解調電路

1307．．．資料調制電路

1308．．．控制電路

1309．．．儲存電路

1311．．．取碼電路

1312．．．判碼電路

1313．．．CRC判定電路

1314．．．輸出單元電路

1350．．．通信裝置

1351．．．顯示部

1352．．．產品

1353．．．半導體裝置

1360．．．通信裝置

1361．．．半導體裝置

1362．．．商品

1401．．．晶片

1402．．．晶片

1403．．．晶片

1404．．．晶片

1405．．．晶片

1406．．．晶片

1407．．．晶片

1500．．．半導體積體電路晶片

1501．．．半導體積體電路

1502．．．天線

1503．．．導電遮蔽體

1504．．．絕緣體

1505．．．絕緣體

1511．．．撓性基板

1512．．．撓性基板

1513．．．撓性基板

1600．．．半導體積體電路

1601．．．絕緣體

1602．．．天線

1603a．．．島狀導電遮蔽體

1603b．．．島狀導電遮蔽體

1603c．．．島狀導電遮蔽體

1603d．．．島狀導電遮蔽體

1603e．．．島狀導電遮蔽體

1603f．．．島狀導電遮蔽體

1603g．．．島狀導電遮蔽體

1603h．．．島狀導電遮蔽體

1604．．．絕緣體

1605．．．絕緣體

1606．．．絕緣體

1607．．．絕緣體

1608．．．黏結層

在附圖中：

圖1A和1B是示出本發明的一個實施例的半導體裝置的圖；

圖2A至2C是示出本發明的一個實施例的半導體裝置的圖；

圖3A至3D是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖4A和4B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖5A和5B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖6A至6E是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖7A至7C是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖8A和8B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖9是示出本發明的一個實施例的半導體裝置的結構的圖；

圖10是示出本發明的一個實施例的半導體裝置的結構的圖；

圖11A至11C是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖12A和12B是說明本發明的一個實施例的半導體裝置的製造方法的圖；

圖13A至13C是說明本發明的一個實施例的半導體裝置的應用實例的圖；

圖14A至14G是說明本發明的一個實施例的半導體裝置的應用實例的圖；

圖15A至15D是說明本發明的一個實施例的半導體裝置的製造方法的圖；以及

圖16是說明本發明的一個實施例的半導體裝置的製造方法的圖。

100．．．半導體積體電路

101．．．天線

102．．．絕緣體

103．．．導電遮蔽體

104a．．．絕緣體

104b．．．絕緣體

105a．．．絕緣體

105b．．．絕緣體

Claims (14)

1. 一種半導體裝置，包含：一部分，包含：半導體積體電路；與該半導體積體電路電連接的天線；以及設置以重疊於該半導體積體電路的導電膜，而第一絕緣體設置在該導電膜和該半導體積體電路間；以及第二絕緣體，在該部分之外側設置以完全圍繞該部分。
2. 一種半導體裝置，包含：一部分，包含：半導體積體電路；與該半導體積體電路電連接的天線；以及設置以重疊於該半導體積體電路的導電膜，而第一絕緣體設置在該導電膜和該半導體積體電路間；第二絕緣體，在該部分之外側設置以完全圍繞該部分；以及第三絕緣體，其設置以使該第二絕緣體由該第三絕緣體所圍繞。
3. 一種半導體裝置，包含：一部分，包含：半導體積體電路；與該半導體積體電路電連接的天線；以及設置以重疊於該半導體積體電路的導電膜，而第一絕緣體設置在該導電膜和該半導體積體電路間； 第二絕緣體，在該部分之外側設置以完全圍繞該部分；以及第三絕緣體，其設置以使該第二絕緣體由該第三絕緣體所圍繞，其中，該第二絕緣體具有熔融並彼此熔接的區域。
4. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜包括金屬。
5. 如申請專利範圍第4項的半導體裝置，其中該金屬是厚度為大於或等於5nm且小於或等於100nm的鈦膜。
6. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜包括金屬氧化物。
7. 如申請專利範圍第6項的半導體裝置，其中該金屬氧化物是厚度為大於或等於5nm且小於或等於100nm的包含氧化矽的銦錫氧化物膜。
8. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜包括半導體或者金屬氮化物。
9. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜具有分散有由金屬、金屬氧化物、半導體或者金屬氮化物構成的島狀導電體的結構。
10. 如申請專利範圍第1至3中任一項之半導體裝置，其中該第一絕緣體及該第二絕緣體中的至少之一的厚度為大於或等於5μm且小於或等於50μm。
11. 如申請專利範圍第1至3中任一項之半導體裝置，其中該第二絕緣體具有大於或等於5GPa且小於或等於 15GPa的彈性模數。
12. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜與該半導體積體電路電絕緣。
13. 如申請專利範圍第1至3中任一項之半導體裝置，其中該導電膜作為導電遮蔽體。
14. 如申請專利範圍第1至3中任一項之半導體裝置，其中該第二絕緣體包括浸滲有樹脂的纖維體。