JP2010102698A

JP2010102698A - 半導体装置及びその作製方法

Info

Publication number: JP2010102698A
Application number: JP2009216124A
Authority: JP
Inventors: Yoshiaki Oikawa; 欣聡及川; Shingo Eguchi; 晋吾江口
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-09-25
Filing date: 2009-09-17
Publication date: 2010-05-06
Anticipated expiration: 2029-09-17
Also published as: WO2010035627A1; US20100072583A1; JP6140244B2; TWI508261B; JP2015084228A; US8102034B2; TW201027710A; JP5395591B2; US8803298B2; JP2014067423A; JP2016076226A; US20120119339A1; JP5829744B2

Abstract

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【解決手段】半導体集積回路の上側もしくは下側に設けられた導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止し、十分な通信能力を確保する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
【選択図】図１

Description

本発明は、半導体装置及びその作製方法に関する。

アンテナを介した無線通信によりデータの送受信を行う半導体装置（非接触信号処理装置、半導体集積回路チップ、ＩＣチップとも言う）においては、外部からの静電気放電（ＥｌｅｃｔｒｏｓｔａｔｉｃＤｉｓｃｈａｒｇｅ：ＥＳＤ）による半導体装置の破壊（静電気破壊）問題は、半導体装置の作製工程時より、検査、製品としての使用に至るまで信頼性や生産性の低下を招く重要な問題であり、その対策が報告されている（例えば、特許文献１参照）。

特許文献１には、上記半導体装置において、基板や接着剤に導電性ポリマー層を用いて静電気破壊を防止している例が開示されている。

特開２００７−２４１９９９号公報

上記半導体装置の市場が拡大するに伴い、その形状や必要とされる特性の要求は様々である。特に、形状への要求として小型化、薄型化は強く要求されているが、同時に、前述の静電気破壊に対するさらなる耐性、又は外的ストレスに対する強度の向上が求められている。また、これらの信頼性向上に並び、本来の機能である無線通信の機能は、従来と同等以上に確保されていることが重要である。

本発明の一態様は、前述した課題に鑑み、無線通信の機能を損ねることなく、小型化、薄型化を達成しながら、静電気破壊への耐性を向上し、又は外部ストレスに対する強度を向上した半導体装置を提供することを目的の一とする。また、作製工程においても、静電気破壊に起因する形状や機能動作の不良を防ぎ、歩留まりを良く半導体装置を作製することを目的の一とする。さらに低コストで生産性高く半導体装置を作製することを目的の一とする。

本発明の一態様である半導体装置は、半導体集積回路と、半導体集積回路と電気的に接続されたアンテナと、アンテナ上に設けられた第１の絶縁層（絶縁体ともいう）と、第１の絶縁層上に設けられた導電性遮蔽体とを有し、さらにその上下を挟持する第２及び第３の絶縁層を有している。第２及び第３の絶縁層は、半導体装置の端部において密着しており、第２及び第３の絶縁層によって、半導体集積回路、アンテナ、第１の絶縁層は周囲を覆われている。本発明の一態様である半導体装置は、無線通信により外部装置と信号の送受信を行う機能を有する、非接触信号処理装置である。よって、導電性遮蔽体は、半導体集積回路と電気的に接続されたアンテナを介して送受信すべき電磁波を妨げず、かつ外部からの静電気が半導体装置内部の半導体集積回路に印加されるのを遮断する。

本発明の一態様である半導体装置は、半導体集積回路と、半導体集積回路と電気的に接続されたアンテナと、半導体集積回路と第１の絶縁体を介して重畳して設けられた導電膜（導電性遮蔽体ともいう）と、半導体集積回路、アンテナ、及び導電膜を挟持し、上下及び周囲を覆うように設けられた第２の絶縁体とを有することを特徴としている。

このとき、第２の絶縁体は、繊維体に樹脂を含浸させた構造体を有していても良い。

導電膜は、金属、金属酸化物、半導体、又は金属窒化物を含むことを特徴としている。

金属膜は、例えば膜厚が５ｎｍ以上１００ｎｍ以下のチタン膜を用いればよい。金属酸化物膜は、例えば膜厚が５ｎｍ以上１００ｎｍ以下の酸化珪素を含むインジウム錫酸化物膜を用いれば良い。

また、導電膜として、金属、金属酸化物、半導体、又は金属窒化物でなる島状の導電体が点在した構成を有する構造体としても良い。

第１の絶縁体及び第２の絶縁体の少なくとも一方の厚さは、５μｍ以上５０μｍ以下であることが好ましい。

導電性遮蔽体は、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ（半導体装置上で局部的な電位差が発生しないようにする）ため、半導体集積回路の静電気破壊を防止することができる。導電性遮蔽体は、絶縁体を介して、半導体集積回路の上側もしくは下側を覆うように形成される。又は、導電性遮蔽体は、絶縁体を介して、半導体集積回路を覆うように形成される。導電性遮蔽体は半導体集積回路と電気的に絶縁されている（フローティング状態である）ことが好ましい。

このような導電性遮蔽体は、導電性遮蔽体に覆われる半導体集積回路と電気的に接続されたアンテナを介して送受信すべき電磁波の減衰を最小限とし、かつ静電気を遮断する構成とする。これによって、無線通信の機能を損ねることなく、静電気破壊に耐性を有する半導体装置を提供することができる。

半導体集積回路を上下から挟持するように設けられた絶縁体は、半導体装置に外部から与えられる物理的な力（外部ストレスとも言う）に対する耐衝撃層や、その力を拡散する衝撃拡散層としても機能する。絶縁体を設けることによって、半導体装置に局所的にかかる力を軽減することができるため、外部ストレスによる半導体装置の破損や機能動作の不良等を防止することができる。

半導体装置が有する半導体集積回路は、基板上で作製され、絶縁体に一面を接着したのち、基板より剥離されることによって形成されても良い。この場合、半導体集積回路を基板より剥離することによって半導体集積回路及び基板に生じる面を、剥離面という。

あるいは、半導体装置が有する半導体集積回路は、可撓性を有する基板上に直接形成されたものであっても良い。可撓性を有する基板としては、ＰＥＴフィルム、ＰＥＮフィルム等の薄膜樹脂基板等が挙げられるが、無論これらに限定されるものではない。

また、本明細書において、転置（転載ともいう）とはある基板に形成された半導体集積回路を、該基板より剥離し、他の基板に移しかえることをいう。つまり半導体集積回路を設ける場所を他の基板へ移動するとも言える。

絶縁体は接着層によって半導体集積回路と接着されていても良く、この場合、半導体集積回路と絶縁体との間に接着層を有する。また、絶縁体と半導体集積回路とを、加熱及び加圧処理によって直接接着しても良い。

導電性遮蔽体としては、金属、金属窒化物、金属酸化物等の膜、及びそれらの積層を用いることができる。導電性遮蔽体の膜厚は、前述の無線通信の機能と、静電気の遮蔽能力とのバランスを考慮すると、１μｍ以下が好ましい。

導電性遮蔽体は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は、これらの元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等で形成すれば良い。

窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。

酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ））、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ）なども用いても良い。

また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。

さらに、導電性遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。

共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

導電性高分子を含む導電性遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。

導電性遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。

絶縁体としては、例えば繊維体に有機樹脂が含浸された構造体を用いることができる。

また、絶縁体として、弾性率が低く、かつ破断強度が高い材料を用いても良い。

絶縁体の主な機能としては、前述のとおり半導体装置に外部から与えられる物理的な力（外部ストレスとも言う）に対する耐衝撃性や、その力を拡散する衝撃拡散性が求められるため、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される絶縁体を設けると局所的な押圧などの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。

より具体的には、絶縁体として、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。

より好ましくは、半導体集積回路を、前述の繊維体に有機樹脂が含浸された構造体で挟持し、さらに前述の樹脂を用いた絶縁体で挟持すると良い。

なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明の一態様として半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。

半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。導電性遮蔽体をアンテナ側に選択的に設ける理由としては、アンテナは表面積の大きい導電体で形成されているため、静電気放電が特に生じやすい。導電性遮蔽体を、半導体集積回路の下側でなく、アンテナ側に設けることによって、より効果的に静電気放電を防止することができる。さらに、半導体集積回路及びアンテナを両側から覆うように導電性遮蔽体を設ける構成に比べ、通信能力への影響を最小限とすることができる。

本発明の一形態である半導体装置を示す図。本発明の一形態である半導体装置を示す図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の構成を示す図。本発明の一形態である半導体装置の構成を示す図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の適用例を説明する図。本発明の一形態である半導体装置の適用例を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。本発明の一形態である半導体装置の作製方法を説明する図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態においては、半導体集積回路は作製時の基板より剥離され、可撓性を有する絶縁体に挟持されたものを例として説明する。なお、本明細書では半導体集積回路が作製される基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離層を介して形成される。ただし、半導体集積回路が、剥離工程等を経ることなく、直接可撓性を有する基板上に形成される場合も含まれることは前述の通りである。

図１（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１（Ａ）に示すとおり、本発明の一形態である半導体装置は、半導体集積回路１００、半導体集積回路１００と電気的に接続されたアンテナ１０１、アンテナ１０１上に設けられた絶縁体１０２を有する構造体の上に、導電性遮蔽体１０３が設けられた構造を有しており、さらにその外側を、絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂによって挟持されている。図１（Ａ）（Ｂ）では、外側を挟持する絶縁体として、絶縁体１０４ａ及び絶縁体１０５ａの積層、絶縁体１０４ｂ及び絶縁体１０５ｂの積層で示しているが、特にこの構成には限定されず、単層でも良いし、３層以上の積層としても良い。

絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂは、半導体集積回路１００の上下からそれぞれ設けられ、半導体集積回路１００の側面を覆うように、端部において互いが接して設けられる。このような構造を形成するには、図１（Ａ）に示すように、半導体集積回路１００及びアンテナ１０１をチップ状に分断した後、絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂで上下、及び側面を覆うように挟持して形成しても良いし、図１（Ｂ）に示すように、半導体集積回路１００及びアンテナ１０１の上下に、それぞれ絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂを形成しておき、チップ状に分断する際にレーザー等を用い、分断時の熱によって絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂを端部１５０において溶融、融着させることによって側面を覆っても良い。

図１（Ａ）においては、絶縁体１０４ａ、１０４ｂ、及び絶縁体１０５ａ、１０５ｂは半導体集積回路の上側、下側、側面を覆うように一様に形成されているが、工程によっては、一度に全面に形成しても良いし、上側、下側、側面に分けて形成しても良い。

なお、図１（Ａ）及び図１（Ｂ）において、便宜上、絶縁体１０４ａと１０４ｂの接合面、絶縁体１０５ａと１０５ｂの接合面を実線で示しているが、同じ材料を用いた場合は、実際に明確な境界面が存在するわけではない。

本実施の形態の半導体装置は、無線通信により外部装置と信号の送受信を行う機能を有する、非接触信号処理装置である。よって、導電性遮蔽体１０３は、半導体装置に含まれるアンテナ１０１が送受信すべき電磁波を妨げず、かつ外部からの静電気が半導体装置内部の半導体集積回路１００に印加されるのを遮断する。導電性遮蔽体１０３は静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。

また、導電性遮蔽体１０３は、半導体集積回路１００及びアンテナ１０１に対して上側のみに設けている。アンテナ１０１は表面積の大きい導電体で形成されているため、静電気放電が特に生じやすい。導電性遮蔽体１０３をアンテナ１０１側に設けることによって、より効果的に静電気放電を防止することができる。さらに、半導体集積回路１００の下側にあたる面は、導電性遮蔽体１０３を設けていないことにより、送受信への影響を最小限とし、前述のとおり静電気破壊を防ぎつつ、良好な通信機能を確保することができる。

また、本実施の形態で示す半導体装置は、外部からの電磁波により誘導起電力を発生させて動作を行う（無線機能を有する）ものである。このため、導電性遮蔽体１０３は、静電気による半導体集積回路１００の破壊を防ぐと共に、電磁波を透過させる導電材料を用いて形成する必要がある。

一般に、電磁波は物質中において減衰することが知られており、この減衰は、特に導電材料において顕著となる。このため、本実施の形態では、導電性遮蔽体１０３は、静電気が容易に拡散するのに必要十分な膜厚とすれば良いため、電磁波の減衰が最小限となるように導電性遮蔽体１０３の膜厚を十分に薄くすると良い。

導電性遮蔽体１０３の膜厚は、通信に利用される電磁波の周波数、用いる導電材料の抵抗率や透磁率に基づいて定めれば良い。

例えば、電磁波の周波数を１３．５６ＭＨｚとして、導電性遮蔽体１０３としてチタン（抵抗率ρ：５．５×１０^−７（Ω・ｍ））を用いる場合には、膜厚を少なくとも１００ｎｍ以下程度とする。これにより、静電気放電に起因する半導体装置の破壊を抑制するとともに、外部との通信を良好に行うことが可能となる。

もちろん、導電性遮蔽体１０３として用いる材料はチタンに限られない。例えば、チタンより抵抗率が高い酸化珪素を含むインジウム錫酸化物（ＩＴＳＯとも呼ぶ）を用いる場合には、膜厚が少なくとも７００ｎｍ以下程度の厚さとなるように形成すれば良い。

また、導電性遮蔽体の膜厚の下限は、抵抗率に基づいて決めることが好ましい。例えば、導電性遮蔽体として用いる導電材料の抵抗率が高い場合には、静電気を効果的に拡散させるために、導電性遮蔽体を厚く形成することが好ましい。抵抗率が高い導電材料を用いて導電性遮蔽体を薄くしすぎると、静電気放電が発生した場合に静電気を効果的に拡散できず、半導体集積回路が破壊されるおそれがあるためである。

したがって、静電気による半導体装置の破壊を効果的に防止するためには、導電性遮蔽体のシート抵抗が１．０×１０^７Ω／□以下、好ましくは１．０×１０^４Ω／□以下、より好ましくは１．０×１０^２Ω／□以下となるように膜厚を定めることが好ましい。

なお、導電性遮蔽体１０３を形成する膜のシート抵抗が上述の範囲となるのであれば、電磁波を透過させるという観点からは、その膜厚をできるだけ小さくすることが好ましい。

なお、導電材料として抵抗率が低いチタン等を用いる場合には、膜厚を薄く設けた場合であっても、静電気を効果的に拡散し且つ電磁波の減衰を少なくすることができるが、作製プロセス等を考慮すると、５ｎｍ以上（好ましくは１０ｎｍ以上）程度の厚さとすれば良い。

一方で、比較的抵抗率が高い酸化珪素とインジウム錫酸化物の化合物等を用いる場合には、少なくとも５ｎｍ以上の厚さとすることが好ましく、５ｎｍ以上１００ｎｍ以下とすることがより好ましい。

上述のような導電性遮蔽体１０３を形成することで、静電気放電に起因する半導体装置の破壊を効果的に抑制するとともに、外部との通信を良好に行うことができる半導体装置を得ることができる。

次に、図１で示した構成に適用可能な材料等について詳細に説明する。

導電性遮蔽体１０３は、アンテナ１０１が送受信すべき電磁波の減衰を最小限とし、かつ静電気を遮断する構成とする。これによって、静電気破壊に耐性を有する信頼性の高い、アンテナを介した無線通信によるデータ送受信可能な半導体装置を提供することができる。

導電性遮蔽体１０３として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用いることができる。例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又はこれらの元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すれば良い。

酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。

さらに、導電性遮蔽体１０３として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。

導電性高分子を含む材料で形成した導電性遮蔽体１０３には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。

導電性遮蔽体１０３は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。

半導体集積回路１００及びアンテナ１０１を挟持する絶縁体としては、繊維体に有機樹脂を含浸させた構造体を用いることができる。絶縁体１０４ａ、１０４ｂに繊維体に有機樹脂を含浸させた構造体を用いる例を図２（Ａ）乃至（Ｃ）に示す。図２（Ａ）（Ｂ）は図１（Ａ）（Ｂ）と対応している。

図２（Ａ）（Ｂ）において、先の絶縁体１０４ａ、１０４ｂに該当する絶縁体には、繊維体２０１ａ、２０１ｂに有機樹脂２０２ａ、２０２ｂを含浸させた構造体を用いている。

図２（Ｃ）に、繊維体に有機樹脂を含浸させた構造体の平面図の一例を示す。図２（Ｃ）に示す構成においては、繊維体２０１は、一定間隔を空けた経糸と、一定間隔を空けた緯糸とで織られている。このような経糸及び緯糸を用いて製織された繊維体には、経糸及び緯糸が存在しない領域、すなわち空隙部を有する。このような繊維体２０１は、空隙部に有機樹脂２０２が含浸される割合が高まり、繊維体２０１と半導体集積回路１００及びアンテナ１０１との密着性を高めることができる。

また繊維体２０１は、経糸及び緯糸の各々の密度が高く、空隙部の割合が低いものであっても良い。繊維体に有機樹脂を含浸させた構造体は、プリプレグとも呼ばれる。プリプレグは、局所的な凹みを抑え、かつ可撓性を有せしめた構造体である。具体的には繊維体にマトリックス樹脂を有機溶剤で希釈して含浸させた後、乾燥して有機溶剤を揮発させ、マトリックス樹脂を半硬化させたものである。構造体の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍ以下が好ましい。このような厚さの構造体を用いることで、薄型で湾曲させることが可能な半導体装置を作製することができる。繊維体に有機樹脂を含浸させた構造体としては、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａ程度のプリプレグを用いることができる。

なお、繊維体に有機樹脂を含浸させた構造体は、図２（Ａ）（Ｂ）では単層としているが、複数層を積層させても良い。この場合、単層の繊維体に有機樹脂を含浸させた構造体を複数積層させることで構造体を形成しても良いし、繊維体を複数積層したものに有機樹脂を含浸させた構造体を用いても良い。また、単層の繊維体に有機樹脂を含浸させた構造体を複数積層させる際には、各構造体間に別の層を挟むようにしても良い。

また、有機樹脂２０２として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、又はシアネート樹脂等の熱硬化性樹脂を用いることができる。或いは有機樹脂２０２として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、又はフッ素樹脂等の熱可塑性樹脂を用いることができる。また有機樹脂２０２として、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いても良い。上記有機樹脂を用いることで、熱処理により繊維体を半導体集積回路に固着することができる。なお、有機樹脂２０２はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。

有機樹脂２０２に、又は繊維体の糸束内に、高熱伝導性フィラーを分散させても良い。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙げられる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂又は繊維糸束内に含まれることにより半導体集積回路での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。

繊維体２０１は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布であり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率またはヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。なお、繊維体２０１は、一種類の上記高強度繊維で形成されても良い。また、複数の上記高強度繊維で形成されても良い。

また、繊維体２０１は、繊維（単糸）の束（以下、糸束と呼ぶ）で構成されている。図２（Ｃ）では、糸束で構成されている繊維体２０１を経糸及び緯糸に使って製織した織布を示しているが、複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布であっても良い。織布の場合、平織り、綾織り、しゅす織り等を適宜用いることができる。

糸束の断面は、円形でも楕円形でも良い。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いても良い。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体２０１を薄くすることが可能である。このため、構造体を薄くすることが可能であり、薄型の半導体装置を作製することができる。

なお、本実施の形態にて示す図面においては、繊維体２０１、２０１ａ、２０１ｂは、断面が楕円形の糸束で平織りした織布を例として示している。

また、繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。

また、絶縁体１０４ａ及び１０４ｂとして、弾性率が低く、かつ破断強度が高い材料を用いても良い。例えば、弾性率５ＧＰａ以上１２ＧＰａ以下、破断係数３００ＭＰａ以上のゴム弾性を有する膜を用いることができる。

絶縁体１０４ａ及び１０４ｂは、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される絶縁体１０４ａ及び１０４ｂを設けると、局所的な押圧などの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。

より具体的には、絶縁体１０４ａ及び１０４ｂとして、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。

半導体集積回路１００及びアンテナ１０１と、絶縁体１０４ａ及び１０４ｂとの接着は、接着層を用いても良い。接着層は絶縁体１０４ａ及び１０４ｂと半導体集積回路１００及びアンテナ１０１とを固着することができれば良く、熱硬化樹脂、紫外線硬化樹脂、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン樹脂系などを用いることができる。接着層は、膜厚３μｍ以上１５μｍ以下程度とすれば良い。半導体集積回路１００及びアンテナ１０１と、絶縁体１０４ａ及び１０４ｂを加熱及び加圧処理によって接着する場合は、接着層を用いなくても良い。

続いて、本発明の一形態である半導体装置の作製方法を図３（Ａ）乃至（Ｄ）を用いて説明する。

作製基板である絶縁表面を有する基板３１０上に剥離層３１１を介して半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３を形成する（図３（Ａ）参照）。

作製基板である基板３１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。半導体装置の作製工程において、その行う工程に合わせて作製基板を適宜選択することができる。

剥離層３１１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料からなる層を、単層又は積層で形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でも良い。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。

剥離層３１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

剥離層３１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

剥離層３１１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用しても良い。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成しても良い。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素の単体、あるいはこれらのガスとその他のガスとの混合気体雰囲気下で行っても良い。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成すると良い。

また、上記の工程によると、基板３１０に接するように剥離層３１１を形成しているが、基板３１０に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層３１１を設けても良い。

本実施の形態では、導電性遮蔽体３０３は、スパッタリング法により、膜厚１０ｎｍ（０より大きく１μｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下）のチタン膜を形成する。

その後、導電性遮蔽体３０３の上から、第１の絶縁体３０４ｂを接着し、剥離層３１１を境界として半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３を基板３１０より剥離する。このとき半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３は、第１の絶縁体３０４ｂ側に設けられる（図３（Ｂ）参照）。

本実施の形態では、第１の絶縁体３０４ｂとして繊維体３２０ｂに有機樹脂３２１ｂを含浸させた構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するように均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行う。

なお、他の基板への転置工程は、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該半導体集積回路を剥離する方法、耐熱性の高い基板と半導体集積回路の間に水素を含む非晶質珪素膜を設け、レーザー光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該半導体集積回路を剥離する方法、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、半導体集積回路が形成された基板を機械的に削除又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザー光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ半導体集積回路と基板との剥離を促進する方法を用いても良い。

上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レーザー光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と半導体素子層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行うこともできる。

また、剥離層と半導体集積回路との界面に液体を介在させつつ、作製基板から半導体集積回路を剥離しても良い。

半導体集積回路３００の露出している剥離面に構造体を加熱し圧着して第２の絶縁体３０４ａを接着し、半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３を第１の絶縁体３０４ｂ及び第２の絶縁体３０４ａに挟持する（図３（Ｃ）参照）。

第２の絶縁体３０４ａも第１の絶縁体３０４ｂと同様、繊維体３２０ａに有機樹脂３２１ａを含浸させた構造体を用いる。

前述のとおり、第１の絶縁体３０４ｂ及び第２の絶縁体３０４ａの上下には、それぞれ第３の絶縁体３０５ｂ、第４の絶縁体３０５ａを設けても良い（図３（Ｄ）参照）。

特に図示しないが、平面方向に配列された、複数の半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３を挟持して第１の絶縁体３０４ｂ、第２の絶縁体３０４ａを貼り合わせた後、半導体集積回路、アンテナ、導電性遮蔽体を分断し、個々の半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザー光を照射することによって分断する。

レーザー光を照射して分断することによって、分断面において第１の絶縁体３０４ｂと第２の絶縁体３０４ａ、及び第３の絶縁体３０５ｂと第４の絶縁体３０５ａが溶融し、互いに融着することで、半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３は第１の絶縁体３０４ｂと第２の絶縁体３０４ａ、及び第３の絶縁体３０５ｂと第４の絶縁体３０５ａによって封止される。前述したが、第３の絶縁体３０５ｂ及び第４の絶縁体３０５ａは、その効果の一つとして、本工程において半導体集積回路３００の側面をより良好に覆うために設けるものであり、第１の絶縁体３０４ｂ及び第２の絶縁体３０４ａによって十分良好に半導体集積回路３００の側面を覆うことができるのであれば、特にこの構造には限定しない。

このようにして形成することにより、半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３は、第１の絶縁体３０４ｂ第２の絶縁体３０４ａに封止され、保護される構造となる。

半導体集積回路３００及びアンテナ３０１上に設けられた導電性遮蔽体３０３により、半導体集積回路３００への静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路３００、アンテナ３０１、絶縁体３０２、及び導電性遮蔽体３０３を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

（実施の形態２）
本実施の一形態では、より信頼性の高い半導体装置、及び歩留まり良い半導体装置の作製方法を、図４及び図５を用いて詳細に説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（相補型金属酸化物半導体：ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。

作製基板である絶縁表面を有する基板４００上に剥離層４０１を介して、トランジスタ４１０、４１１、絶縁膜４１２、絶縁膜４１３、絶縁膜４１４、絶縁膜４１５が設けられ、半導体集積回路４５０が形成されている（図４（Ａ）参照）。

トランジスタ４１０は薄膜トランジスタであり、ソース領域又はドレイン領域４２４ａ、４２４ｂ、ソース領域又はドレイン領域４２４ａ、４２４ｂより低濃度不純物領域である不純物領域４２３ａ、４２３ｂ、チャネル形成領域４２６、ゲート絶縁層４２７、ゲート電極層４２８、サイドウォール構造の絶縁層４２９ａ、４２９ｂを含む。ソース領域又はドレイン領域４２４ａ、４２４ｂはソース電極層又はドレイン電極層として機能する配線層４３０ａ、４３０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ４１０はｐチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域４２４ａ、４２４ｂ、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域である不純物領域４２３ａ、４２３ｂにｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。

トランジスタ４１１は薄膜トランジスタであり、ソース領域又はドレイン領域４０４ａ、４０４ｂ、ソース領域又はドレイン領域４０４ａ、４０４ｂより低濃度不純物領域である不純物領域４０３ａ、４０３ｂ、チャネル形成領域４０６、ゲート絶縁層４０７、ゲート電極層４０８、サイドウォール構造の絶縁層４０９ａ、４０９ｂを含む。ソース領域又はドレイン領域４０４ａ、４０４ｂはソース電極層又はドレイン電極層として機能する配線層４２０ａ、４２０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ４１１はｎチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域４０４ａ、４０４ｂ、ＬＤＤ領域である不純物領域４０３ａ、４０３ｂにｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。

次に、絶縁膜４１５上に、導電膜でなるアンテナ４４０を形成し、アンテナ４４０上に絶縁体４４１を形成する。さらに、絶縁体４４１上に、導電性遮蔽体４８０を形成する。本実施の形態においては、絶縁体４４１としては無機絶縁膜である窒化珪素膜を用いる。図示していないが、アンテナ４４０は、半導体集積回路４５０と電気的に接続される。

続いて、導電性遮蔽体４８０上に、絶縁体４４２ｂを形成する。絶縁体４４２ｂとしては、繊維体４４３ｂに有機樹脂４４４ｂを含浸させた構造体を用いても良い（図４（Ｂ）参照）。

導電性遮蔽体４８０と絶縁体４４２ｂを接着し、剥離層４０１を界面として、半導体集積回路４５０、アンテナ４４０、絶縁体４４１、及び導電性遮蔽体４８０を基板４００より剥離する。よって半導体集積回路４５０及びアンテナ４４０は、絶縁体４４２ｂ側に設けられる（図５（Ａ）参照）。

半導体集積回路４５０の露出している剥離面に構造体を加熱し圧着して絶縁体４４２ａを接着し、半導体集積回路４５０、アンテナ４４０、及び導電性遮蔽体４８０を、絶縁体４４２ｂ及び絶縁体４４２ａに挟持する（図５（Ｂ）参照）。

絶縁体４４２ａも、絶縁体４４２ｂ同様、繊維体４４３ａに有機樹脂４４４ａを含浸させた構造体を用いれば良い。

特に図示しないが、平面方向に配列された複数の半導体集積回路４５０、アンテナ４４０、絶縁体４４１、導電性遮蔽体４８０でなる半導体集積回路チップを挟持して絶縁体４４２ｂ及び絶縁体４４２ａを貼り合わせ、半導体集積回路、アンテナ、導電性遮蔽体を分断して、個々の半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザー光を照射することによって分断する。

レーザー光を照射して分断することによって、分断面において絶縁体４４２ｂと絶縁体４４２ａが溶融し、互いに融着することで、半導体集積回路チップは絶縁体４４２ｂと絶縁体４４２ａによって封止される。

なお、実施の形態１で述べたとおり、半導体集積回路チップの側面をより良好に覆うために、絶縁体４４２ｂ、４４２ａの外側に、さらに絶縁体を設けても良い。

このようにして形成することにより、半導体集積回路４５０は、絶縁体４４２ｂと絶縁体４４２ａに封止され、かつ導電性遮蔽体４８０により静電気放電に対して保護される構造となる。

導電性遮蔽体４８０は、半導体装置に含まれるアンテナ４４０が送受信すべき電磁波を透過し、かつ外部からの静電気が半導体装置内部の半導体集積回路４５０に印加されるのを遮断する。導電性遮蔽体４８０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路４５０の静電気破壊を防ぐことができる。

また、半導体集積回路を挟持して絶縁体及び導電性遮蔽体を設けるため、作製工程においても、外部ストレスや静電気放電による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって歩留まり良く、半導体装置を作製することができる。

本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。

トランジスタ４１０、４１１が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。

微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。

この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などの水素化珪素を水素で希釈して形成することができる。また、水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で水素化珪素を希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。

また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができ、酸化亜鉛にＩｎやＧａなどを添加した材料を用いることもできる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ_２Ｏ_３、Ａｌ_２Ｏ_３、ＴｉＯ_２、それらの積層などを用いると良く、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザー照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると非晶質珪素膜が破壊されてしまうからである。

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。

また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。

結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。

非晶質半導体層の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせても良く、熱処理やレーザー光照射を単独で、複数回行っても良い。

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。

ゲート絶縁層４０７、４２７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層４０７、４２７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ_２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。

また、ゲート絶縁層４０７、４２７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。

ゲート電極層４０８、４２８は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又はこれらの元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良い。膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。

ゲート電極層４０８、４２８に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。

ゲート電極層４０８、４２８を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはウエットエッチングにより加工すれば良い。ドライエッチングで行う場合は、例えば、ＩＣＰ（ＩｎｄｕａｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

絶縁層４０９ａ、４０９ｂ、４２９ａ、４２９ｂは、ゲート電極層、半導体層を覆う絶縁層を形成した後、これをＲＩＥ（ＲｅａｃｔｉｖｅｉｏｎＥｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し自己整合的にサイドウォール構造の絶縁層４０９ａ、４０９ｂ、４２９ａ、４２９ｂを形成すれば良い。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。

本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でも良い。

また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザー照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。

ソース電極層又はドレイン電極層として機能する配線層４２０ａ、４２０ｂ、４３０ａ、４３０ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層４２０ａ、４２０ｂ、４３０ａ、４３０ｂの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。

また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。

絶縁膜４１２、４１３、４１４、４１５は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料を用いることができる。

半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を覆う絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

本発明の一形態である半導体装置は、半導体素子としては電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。

（実施の形態３）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図６乃至図８を用いて説明する。

本実施の形態の半導体装置はメモリにメモリセルアレイ及びメモリセルアレイを駆動する駆動回路部を有する。

作製基板である基板６００の上に剥離層６０１を形成し、剥離層６０１上に下地膜として機能する絶縁膜６０２を形成する。

次いで、絶縁膜６０２上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すれば良い。

本実施の形態では、絶縁膜６０２上に、非晶質半導体膜を形成し、非晶質半導体膜をレーザー結晶化させることによって結晶性半導体膜である半導体膜を形成する。

このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行っても良い。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。

次に半導体膜を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層６０３、６０４、６０５、６０６を形成する。半導体層の端部には傾斜角（テーパー角）を設けても良い。

エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。

半導体層６０５上に絶縁膜６１０を形成する。絶縁膜６１０は酸化シリコン若しくは酸化シリコンと窒化シリコンの積層構造で形成すれば良い。絶縁膜６１０は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁層を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。絶縁膜６１０は、電荷蓄積層６１１に電荷を注入するためのトンネル絶縁層として用いるので、このように丈夫であるものが好ましい。この絶縁膜６１０は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。

プラズマ処理により形成される好適な絶縁膜６１０の一例は、酸化雰囲気下のプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成し、その後窒素雰囲気下でその酸化珪素層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素雰囲気下でのプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化珪素層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化珪素層の表面から０．５ｎｍ〜１．５ｎｍ程度の深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面からほぼ１ｎｍの深さに窒素を２０〜５０原子％の割合で含有した構造となる。

半導体層の代表例としての珪素層の表面をプラズマ処理で酸化することで、界面に歪みの少ない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。

いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁層として信頼性の高いトンネル絶縁層を形成することができる。

電荷蓄積層６１１を絶縁膜６１０上に形成する。この電荷蓄積層６１１は、単層でも良いし、複数の層を積層して設けても良い。

電荷蓄積層６１１としては、半導体材料または導電性材料の層または粒子で形成し浮遊ゲートとすることができる。半導体材料としては、シリコン、シリコンゲルマニウム等がある。シリコンを用いる場合、アモルファスシリコンやポリシリコンを用いることができる。さらには、リンがドープされたポリシリコンを用いることができる。導電性材料としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、これらの元素を主成分とする合金、これらの元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）、あるいは導電性を付与した珪素膜で形成すれば良い。このような材料から成る導電層の下には窒化タンタル、窒化タングステン、窒化チタン、窒化モリブデンなどの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。更には、上記半導体材料同士、導電性材料同士、または半導体材料及び導電性材料の積層構造としても良い。例えば、シリコン層及びゲルマニウム層の積層構造としても良い。

また、電荷蓄積層６１１として、絶縁性であり、電荷を保持するトラップを有する層で形成することもできる。このような材料の代表例として、代表的にはシリコン化合物、ゲルマニウム化合物がある。シリコン化合物としては、窒化珪素、酸窒化珪素、水素が添加された酸窒化珪素等がある。ゲルマニウム化合物としては、窒化ゲルマニウム、酸素が添加された窒化ゲルマニウム、窒素が添加された酸化ゲルマニウム、酸素及び水素が添加された窒化ゲルマニウム、窒素及び水素が添加された酸化ゲルマニウム等のゲルマニウム化合物等がある。

次に半導体層６０３、６０４、６０６を覆うマスクを形成する。マスク、電荷蓄積層６１１をマスクとしてｎ型を付与する不純物元素を添加し、ｎ型不純物領域６６２ａ、ｎ型不純物領域６６２ｂを形成する。本実施の形態では、不純物元素としてｎ型を付与する不純物元素であるリン（Ｐ）を用いる。ここでは、ｎ型不純物領域６６２ａ、ｎ型不純物領域６６２ｂに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８／ｃｍ^３程度の濃度で含まれるように添加する。半導体層６０３、６０４、６０６を覆うマスクを除去する。

半導体層６０６上の酸化膜を除去し、半導体層６０５、半導体層６０６、絶縁膜６１０、電荷蓄積層６１１を覆うゲート絶縁層６０９を形成する。メモリセルアレイにおいてはゲート絶縁層６０９の膜厚が厚いと、薄膜トランジスタ及びメモリ素子の高電圧に対する耐性が高くすることができ、信頼性を高めることができる。

なお、半導体層６０５の上方に形成されたゲート絶縁層６０９は、後に完成するメモリ素子においてコントロール絶縁層として機能するが、半導体層６０６上に形成される薄膜トランジスタにおいてはゲート絶縁層として機能するために本明細書では、ゲート絶縁層６０９とよぶこととする。

半導体層６０３、６０４上の酸化膜を除去し、半導体層６０３、半導体層６０４を覆うゲート絶縁層６０８を形成する（図６（Ａ）参照。）。ゲート絶縁層６０８はプラズマＣＶＤ法またはスパッタ法などを用いて形成することができる。駆動回路部に設けられる薄膜トランジスタのゲート絶縁層６０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすれば良い。ゲート絶縁層６０８の薄膜化すると、駆動回路部においてトランジスタを低電圧で高速に動作させる効果がある。

ゲート絶縁層６０８は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層６０８は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。

また、ゲート絶縁層６０８として、高誘電率材料を用いても良い。ゲート絶縁層６０８に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成しても良い。

また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

次いで、ゲート絶縁層６０８、６０９上にゲート電極層として用いる膜厚２０ｎｍ〜１００ｎｍの第１の導電膜と、膜厚１００ｎｍ〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又はこれらの元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。また、単層構造であっても良い。本実施の形態では、第１の導電膜として窒化タンタルを膜厚３０ｎｍ形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。

第１の導電膜と第２の導電膜をエッチング加工して、第１のゲート電極層６１２、６１３、６１４、第２のゲート電極層６１６、６１７、６１８、第１の制御ゲート電極層６１５、及び第２の制御ゲート電極層６１９を形成する（図６（Ｂ）参照）。

本実施の形態では第１のゲート電極層、第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）を垂直な側面を有して形成する例を示すが、本発明はそれに限定されず、第１のゲート電極層及び第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）両方がテーパー形状を有していても良いし、どちらか一方のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していても良い。テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でも良い。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。

ゲート電極層（及び制御ゲート電極層）を形成する際のエッチング工程によって、ゲート絶縁層６０８、６０９は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。

次に、半導体層６０４、６０５、６０６を覆うマスク６２１、６６３を形成する。マスク６２１、６６３、第１のゲート電極層６１２、第２のゲート電極層６１６をマスクとしてｐ型を付与する不純物元素６２０を添加し、ｐ型不純物領域６２２ａ、ｐ型不純物領域６２２ｂを形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いる。ここでは、ｐ型不純物領域６２２ａ、ｐ型不純物領域６２２ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層６０３にチャネル形成領域６２３が形成される（図６（Ｃ）参照）。

ｐ型不純物領域６２２ａ、ｐ型不純物領域６２２ｂは高濃度ｐ型不純物領域であり、ソース領域、ドレイン領域として機能する。

次に半導体層６０３を覆うマスク６２５を形成する。マスク６２５、第１のゲート電極層６１３、第２のゲート電極層６１７、第１のゲート電極層６１４、第２のゲート電極層６１８、第１の制御ゲート電極層６１５、及び第２の制御ゲート電極層６１９をマスクとしてｎ型を付与する不純物元素６２４を添加し、ｎ型不純物領域６２６ａ、６２６ｂ、６６４ａ、６６４ｂ、６２７ａ、６２７ｂ、６２８ａ、６２８ｂを形成する。本実施の形態では、不純物元素としてリン（Ｐ）を用いる。ここでは、ｎ型不純物領域６２６ａ、６２６ｂ、６２７ａ、６２７ｂ、６２８ａ、６２８ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層６０４にチャネル形成領域６２９、半導体層６０５にチャネル形成領域６３０、及び半導体層６０６にチャネル形成領域６３１が形成される（図６（Ｄ）参照）。

ｎ型不純物領域６２６ａ、６２６ｂ、６２７ａ、６２７ｂ、６２８ａ、６２８ｂは高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、ｎ型不純物領域６６４ａ、ｎ型不純物領域６６４ｂは低濃度不純物領域であり、ＬＤＤ領域となる。

マスク６２５をＯ_２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成しても良い。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。

不純物元素を活性化するために加熱処理、強光の照射、又はレーザー光の照射を行っても良い。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜６６７と絶縁膜６６８との積層構造とする。絶縁膜６６７と絶縁膜６６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でも良く、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜６６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。

絶縁膜６６７、絶縁膜６６８としては他に窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）またはその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いても良い。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。

次いで、レジストからなるマスクを用いて絶縁膜６６７、絶縁膜６６８、ゲート絶縁層６０８、６０９に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜６６８、絶縁膜６６７、ゲート絶縁層６０８、６０９を除去し、ソース領域又はドレイン領域であるｐ型不純物領域６２２ａ、６２２ｂ、ｎ型不純物領域６２６ａ、６２６ｂ、６２７ａ、６２７ｂ、６２８ａ、６２８ｂに達する開口部を形成する。エッチングは、ウエットエッチングでもドライエッチングでも良く、両方用いても良い。ウエットエッチングのエッチャントは、フッ化水素及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いると良い。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加しても良い。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層である配線層６６９ａ、配線層６６９ｂ、配線層６７０ａ、配線層６７０ｂ、配線層６７１ａ、配線層６７１ｂ、配線層６７２ａ、配線層６７２ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタンを膜厚４０ｎｍ形成し、アルミニウム（Ａｌ）を膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。

以上の工程で駆動回路部として、ｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ６７３、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ６７４、メモリセルアレイとしてｎ型不純物領域を有するメモリ素子６７５、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ６７６を有する半導体集積回路６５０を作製することができる（図６（Ｅ）参照）。

本実施の形態では、半導体集積回路６５０上に絶縁層６９０を形成する（図７（Ａ）参照）。次に絶縁層６９０上にアンテナとして機能する導電層６８０を形成し、導電層６８０上に保護層として絶縁体６８１を形成する。さらに、絶縁体６８１上に、導電性遮蔽体６８２を形成する（図７（Ｂ）参照）。

絶縁体６８３として、繊維体６８６に有機樹脂６８７を含浸させた構造体を用いる。構造体を加熱し圧着して、半導体集積回路６５０、導電層６８０、絶縁体６８１、及び導電性遮蔽体６８２を接着し、剥離層６０１を界面として、半導体集積回路６５０、導電層６８０、絶縁体６８１、及び導電性遮蔽体６８２を基板６００より剥離する。よって半導体集積回路６５０、導電層６８０、絶縁体６８１、及び導電性遮蔽体６８２は、絶縁体６８３側に設けられる（図７（Ｃ）参照）。

半導体集積回路６５０の露出している剥離面に接着層６８９を形成し、半導体集積回路６５０、導電層６８０、絶縁体６８１、及び導電性遮蔽体６８２を、絶縁体６８３及び６８５で挟持する（図８（Ａ）参照）。

絶縁体６８５も絶縁体６８３と同様、繊維体６８６に有機樹脂６８７が含浸された構造体を用いる。

特に図示しないが、平面方向に配列された複数の半導体集積回路６５０、導電層６８０、絶縁体６８１、及び導電性遮蔽体６８２でなる半導体集積回路チップを挟持して絶縁体６８３及び絶縁体６８５を貼り合わせた後、半導体集積回路、アンテナ、導電性遮蔽体を分断して、個々の半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザー光を照射することによって分断する。

レーザー光を照射して分断することによって、分断面において絶縁体６８３と絶縁体６８５が溶融し、互いに融着することで、半導体集積回路チップは絶縁体６８３と絶縁体６８５によって封止される。

なお、実施の形態１で述べたとおり、半導体集積回路チップの側面をより良好に覆うために、絶縁体６８３、６８５の外側に、さらに絶縁体８０１、８０２を設けても良い（図８（Ｂ）参照）。

このようにして形成することにより、半導体集積回路６５０は、絶縁体６８３、６８５、又は絶縁体６８３、６８５及び絶縁体８０１、８０２によって封止され、かつアンテナとして機能する導電層６８０の上側に設けられた導電性遮蔽体６８２により、静電気放電に対して保護される構造となる。

導電性遮蔽体６８２は、半導体装置に含まれるアンテナである導電層６８０が送受信すべき電磁波を妨げず、かつ外部からの静電気が半導体装置内部の半導体集積回路６５０に印加されるのを遮断する。導電性遮蔽体６８２は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路６５０の静電気破壊を防ぐことができる。

また、半導体集積回路を挟持して絶縁体を設けるため、作製工程においても、外部ストレスや静電気放電による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって歩留まりよく半導体装置を作製することができる。

半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

（実施の形態４）
本実施の一形態では、より高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。

図９に半導体装置の一例として、マイクロプロセッサ９００の一例を示す。このマイクロプロセッサ９００は、上記実施の形態に係る半導体装置により製造されるものである。このマイクロプロセッサ９００は、演算回路９０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部９０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部９０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部９０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部９０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ９０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部９０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース９０８（ＢｕｓＩ／Ｆ）、読み出し専用メモリ９０９、及びメモリインターフェース９１０（ＲＯＭＩ／Ｆ）を有している。

バスインターフェース９０８を介してマイクロプロセッサ９００に入力された命令は、命令解析部９０３に入力され、デコードされた後、演算回路制御部９０２、割り込み制御部９０４、レジスタ制御部９０７、タイミング制御部９０５に入力される。演算回路制御部９０２、割り込み制御部９０４、レジスタ制御部９０７、タイミング制御部９０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部９０２は、演算回路９０１の動作を制御するための信号を生成する。また、割り込み制御部９０４は、マイクロプロセッサ９００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部９０７は、レジスタ９０６のアドレスを生成し、マイクロプロセッサ９００の状態に応じてレジスタ９０６の読み出しや書き込みを行う。タイミング制御部９０５は、演算回路９０１、演算回路制御部９０２、命令解析部９０３、割り込み制御部９０４、レジスタ制御部９０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図９に示すマイクロプロセッサ９００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１０を参照して説明する。図１０は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ１００１は、アナログ回路部１００２とデジタル回路部１００３を有している。アナログ回路部１００２として、共振容量を有する共振回路１００４、整流回路１００５、定電圧回路１００６、リセット回路１００７、発振回路１００８、復調回路１００９と、変調回路１０１０を有している。デジタル回路部１００３は、ＲＦインターフェース１０１１、制御レジスタ１０１２、クロックコントローラ１０１３、インターフェース１０１４、中央処理ユニット（ＣＰＵ）１０１５、ランダムアクセスメモリ（ＲＡＭ）１０１６、読み出し専用メモリ（ＲＯＭ）１０１７を有している。

このような構成のＲＦＣＰＵ１００１の動作の一例は以下の通りである。アンテナ１０１８が受信した信号は共振回路１００４により誘導起電力を生じる。誘導起電力は、整流回路１００５を経て容量部１０１９に充電される。この容量部１０１９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部１０１９はＲＦＣＰＵ１００１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ１００１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路１００７は、デジタル回路部１００３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路１００８は、定電圧回路１００６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１００９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１０１０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１０１０は、共振回路１００４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ１０１３は、電源電圧又は中央処理ユニット（ＣＰＵ）１０１５における消費電流の大きさに応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１０２０が行っている。

アンテナ１０１８からＲＦＣＰＵ１００１に入力された信号は復調回路１００９で復調された後、ＲＦインターフェース１０１１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ１０１２に格納される。制御コマンドには、読み出し専用メモリ（ＲＯＭ）１０１７に記憶されているデータの読み出し、ランダムアクセスメモリ（ＲＡＭ）１０１６へのデータの書き込み、中央処理ユニット（ＣＰＵ）１０１５への演算命令などが含まれている。中央処理ユニット（ＣＰＵ）１０１５は、インターフェース１０１４を介して読み出し専用メモリ（ＲＯＭ）１０１７、ランダムアクセスメモリ（ＲＡＭ）１０１６、制御レジスタ１０１２にアクセスする。インターフェース１０１４は、中央処理ユニット（ＣＰＵ）１０１５の要求により、読み出し専用メモリ（ＲＯＭ）１０１７、ランダムアクセスメモリ（ＲＡＭ）１０１６、制御レジスタ１０１２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット（ＣＰＵ）１０１５の演算方式は、読み出し専用メモリ（ＲＯＭ）１０１７にＯＳ（オペレーティングシステム）プログラムを記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット（ＣＰＵ）１０１５が実行する方式を適用することができる。

本実施の形態におけるマイクロプロセッサにおいても、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。

本実施の形態で示す半導体装置の上面構造の一例について、図１１（Ａ）〜（Ｃ）を参照して説明する。図１１（Ａ）に示す半導体装置は、アンテナ（一体型アンテナとも記す）が設けられた半導体集積回路チップ１１００と、アンテナ１１０５（ブースターアンテナとも記す）が設けられた支持基板１１０６とを含んでいる。半導体集積回路チップ１１００は、支持基板１１０６及びアンテナ１１０５上に形成された絶縁層１１０４上に設けられている。

半導体集積回路チップ１１００内に設けられる半導体集積回路には、メモリ部やロジック部を構成する複数のトランジスタ等の素子が設けられる。本実施の形態に係る半導体装置は、半導体素子として電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途にわたって要求される機能を満たす半導体装置を作成し、提供することができる。

次に、半導体集積回路チップ１１００とアンテナ１１０５の構造及びその配置について説明する。図１１（Ｂ）は、図１１（Ａ）に示した半導体集積回路チップ１１００と支持基板１１０６に形成されたアンテナ１１０５が積層された半導体装置の斜視図に相当する。そして、図１１（Ｃ）は、図１１（Ｂ）の破線Ｘ−Ｙにおける断面図に相当する。

図１１（Ｃ）に示す半導体集積回路１１１０、アンテナとして機能する導電層１１１１、及び導電性遮蔽体１１１２は、絶縁体１１１３、１１１４で挟持され、その側面も覆われている。特に図示していないが、半導体集積回路１１１０とアンテナとして機能する導電層１１１１とは電気的に接続され、アンテナとして機能する導電層１１１１と導電性遮蔽体１１１２の間には、互いが直接接しないように絶縁体が設けられている。本実施の形態では、複数の半導体集積回路１１１０、導電層１１１１、及び導電性遮蔽体１１１２を挟持して絶縁体１１１３、１１１４を貼り合わせた後、個々の半導体集積回路ごとに分断し、半導体集積回路チップ１１００を作製する。分断手段としては、物理的に分断することができれば特に限定しないが、レーザー光を照射して分断することにより、分断面において、絶縁体１１１３、１１１４が溶融し、互いに溶着することで、半導体集積回路１１１０の側面を良好に覆うことができる。

本発明の一形態である半導体装置は、半導体集積回路１１１０、及びアンテナとして機能する導電層１１１１と、絶縁体１１１３、１１１４の間（半導体集積回路側、もしくは反対側）に導電性遮蔽体１１１２を有する。導電性遮蔽体１１１２は、半導体装置に含まれるアンテナが送受信すべき電磁波を透過し、かつ外部からの静電気が半導体装置内部の半導体集積回路に印加されるのを遮断する。

また、図１２（Ａ）において、アンテナ１１０５は、半導体集積回路チップ１１００の周囲を取り囲むように配置されており、破線で示す給電点１１０８に相当する部分以外は、アンテナ１１０５は半導体集積回路チップ１１００とは異なる領域に配置されている。ただし、本発明はこの構成に限定されず、図１２（Ｂ）に示すように、破線で示す給電点１１０８に相当する部分以外において、アンテナ１１０５が半導体集積回路チップ１１００と少なくとも一部重なるように配置されていても良い。ただし、アンテナ１１０５が半導体集積回路チップ１１００と異なる領域に配置されることで、アンテナ１１０５と半導体集積回路チップ１１００との間に生ずる寄生容量を低減することができる。

図１１（Ａ）〜（Ｃ）において、アンテナ１１０５は、主に破線で示す給電点１１０７で囲まれた部分において、半導体集積回路チップ１１００が有するアンテナとして機能する導電層１１１１と、電磁誘導により信号の授受または電力の供給を行うことができる。またアンテナ１１０５は、主に破線で示す給電点１１０７以外の領域において、電波により質問器と信号の授受または電力の供給を行うことができる。質問器と半導体装置との間において、キャリア（搬送波）として用いられる電波の周波数は、この場合３０ＭＨｚ以上５ＧＨｚ以下程度が好ましく、例えば９５０ＭＨｚ、２．４５ＧＨｚなどの周波数帯を用いれば良い。

また、アンテナ１１０５は、破線で示す給電点１１０７が、巻き数１の矩形のループ形状となっているが、本発明においてはアンテナ１１０５の形状はこの構成に限定されない。ループ状の部分は矩形を有することに限定されず、曲線を有する形状、例えば円形を有していても良い。また巻き数は１に限定されず、複数であっても良い。

本発明の一形態である半導体装置は、電磁誘導方式、電磁結合方式、マイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナ１１０５の形状を適宜決めればよい。

例えば、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さや形状等を適宜設定すればよい。例えば、アンテナを線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナまたはリボン型の形状）等に形成することができる。また、アンテナの形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。

本発明を適用した半導体装置は、半導体集積回路及びアンテナの上に設けられた導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。よって、本実施の形態で示すような非接触でデータの入出力が可能で、且つ小型な半導体装置とした場合に有効である。本実施の形態の半導体装置は外力に対する信頼性が高いので、半導体装置が使用可能な環境の条件を広げ、延いては半導体装置の用途の幅を広げることが可能になる。

（実施の形態６）
本実施の形態では、上述した本発明を用いて形成された非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。

図１３（Ａ）に示す半導体装置１３００は、非接触でデータを交信する機能を有し、高周波回路１３０２、電源回路１３０３、リセット回路１３０４、クロック発生回路１３０５、データ復調回路１３０６、データ変調回路１３０７、他の回路の制御を行う制御回路１３０８、記憶回路１３０９およびアンテナ１３０１を有している。高周波回路１３０２はアンテナ１３０１より信号を受信して、データ変調回路１３０７より受信した信号をアンテナ１３０１から出力する回路であり、電源回路１３０３は受信信号から電源電位を生成する回路であり、リセット回路１３０４はリセット信号を生成する回路であり、クロック発生回路１３０５はアンテナ１３０１から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路１３０６は受信信号を復調して制御回路１３０８に出力する回路であり、データ変調回路１３０７は制御回路１３０８から受信した信号を変調する回路である。また、制御回路１３０８としては、例えばコード抽出回路１３１１、コード判定回路１３１２、ＣＲＣ判定回路１３１３および出力ユニット回路１３１４等が設けられている。なお、コード抽出回路１３１１は制御回路１３０８に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路１３１２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路１３１３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。

次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ１３０１により無線信号が受信される。無線信号は高周波回路１３０２を介して電源回路１３０３に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置１３００が有する各回路に供給される。また、高周波回路１３０２を介してデータ復調回路１３０６に送られた信号は復調される（以下、復調信号）。さらに、高周波回路１３０２を介してリセット回路１３０４およびクロック発生回路１３０５を通った信号及び復調信号は制御回路１３０８に送られる。制御回路１３０８に送られた信号は、コード抽出回路１３１１、コード判定回路１３１２およびＣＲＣ判定回路１３１３等によって解析される。そして、解析された信号にしたがって、記憶回路１３０９内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路１３１４を通って符号化される。さらに、符号化された半導体装置１３００の情報はデータ変調回路１３０７を通って、アンテナ１３０１により無線信号に載せて送信される。なお、半導体装置１３００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。

このように、通信装置から半導体装置１３００に信号を送り、当該半導体装置１３００から送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ることが可能となる。

また、半導体装置１３００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。

次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部１３５１を含む携帯端末の側面には、通信装置１３５０が設けられ、品物１３５２の側面には半導体装置１３５３が設けられる（図１３（Ｂ））。品物１３５２が含む半導体装置１３５３に通信装置１３５０をかざすと、表示部１３５１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品１３６２をベルトコンベアにより搬送する際に、通信装置１３６０と、商品１３６２に設けられた半導体装置１３６１を用いて、該商品１３６２の検品を行うことができる（図１３（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

以上の様に、本発明の一形態である半導体装置は信頼性が高く、適用範囲は極めて広い。

（実施の形態７）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の一形態である半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１４を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１４０１を設けることができる（図１４（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１４０２を設けることができる（図１４（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１４０３を設けることができる（図１４（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１４０４を設けることができる（図１４（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１４０５を設けることができる（図１４（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１４０６を設けることができる（図１４（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１４０７を設けることができる（図１４（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。

なお、本実施の形態は、上記実施の形態１乃至６、及び実施の形態８と適宜組み合わせて実施することが可能である。

（実施の形態８）
本実施の形態では、本発明の一形態である半導体装置の実装例を、図１５を用いて説明する。

本発明の一形態である半導体装置は、実施の形態７で示したように、様々は物品に実装することができる。本実施の形態では、可撓性基板（フレキシブル基板ともいう）に実装しフレキシブルな半導体装置を作製する例を示す。

図１５（Ａ）乃至（Ｃ）は、可撓性基板に半導体集積回路チップを埋め込むように実装した例である。半導体集積回路チップは実施の形態１乃至６で示した半導体装置を用いることができ、ここでは個々に分断しチップ状にしたものを半導体集積回路チップという。図１５（Ｄ）に半導体集積回路チップ１５００の詳細を示す。図１５（Ｄ）の半導体集積回路チップは実施の形態１を用いる例であるが、本実施の形態は他の実施の形態にも適用することができ、この構造に限定されない。

図１５（Ｄ）に示すように、半導体集積回路１５０１、アンテナ１５０２、及び導電性遮蔽体１５０３は、絶縁体１５０４、１５０５で挟持され、その側面も封止されている。特に図示していないが、半導体集積回路１５０１とアンテナ１５０２とは電気的に接続され、アンテナ１５０２と導電性遮蔽体１５０３の間には、互いが直接接しないように絶縁体が設けられている。本実施の形態では、平面方向に配列された複数の半導体集積回路１５０１、アンテナ１５０２、及び導電性遮蔽体１５０３を挟持して絶縁体１５０４、１５０５を貼り合わせた後、半導体集積回路、アンテナ、導電性遮蔽体を分断し、個々の半導体集積回路チップ１５００を作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザー光を照射することによって分断する。分断することによって、半導体集積回路１５０１は絶縁体１５０４、１５０５によって封止される。

アンテナ１５０２の上に設けられた導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら外部ストレスに対する耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

図１５（Ａ）は可撓性基板１５１１と、可撓性基板１５１２に挟持された半導体集積回路チップ１５００であり、半導体集積回路チップ１５００は可撓性基板１５１１に設けられた凹部に配置されている。

半導体集積回路チップ１５００が配置される凹部は片方の可撓性基板に設けられていてもよいし、両方に設けられていてもよい。図１５（Ｂ）は可撓性基板１５１１及び可撓性基板１５１２に両方に設けられた凹部に、半導体集積回路チップ１５００が配置される例である。

さらに、可撓性基板を３層構造とし、中央の可撓性基板に半導体集積回路チップ１５００を配置する開口を設けてもよい。図１５（Ｃ）は、可撓性基板１５１３に開口を設け、その開口に半導体集積回路チップ１５００を配置し、可撓性基板１５１１と可撓性基板１５１２とよって、可撓性基板１５１３及び半導体集積回路チップ１５００を挟み込むように挟持する例である。

図１５（Ａ）乃至（Ｃ）において、さらに可撓性基板１５１１、可撓性基板１５１２の外側に可撓性基板を積層してもよい。

可撓性基板１５１１、１５１２、１５１３としては、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布、紙などを用いることができる。また、具体的にはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、ポリアミド等からなる基板、フィルム、繊維質な材料からなる紙などを用いることができる。接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。基板やフィルムが被処理体と接着する際は、接着層を用いてもよい。基板やフィルムの種類によって条件を選択し、加熱処理や加圧により接着することができる。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。

本実施の形態のように、実装する可撓性基板内に凹部、又は開口を設けて半導体集積回路チップ１５００を埋め込むように配置すると、半導体集積回路チップ１５００を設けることによる凸部が形成されないため、可撓性基板表面は平坦であり、膜厚を均一にすることができる。従って可撓性基板に半導体集積回路チップを実装する際に貼り合わせのためにローラーなどによって加圧処理を行っても、半導体集積回路チップに局所的に圧力がかかる（圧力が集中する）ことを防止することができる。よって、実装工程において半導体集積回路チップの破損を軽減することができるため、半導体装置の歩留まりが向上する。また、実装後においても、外的ストレスに強い、信頼性の高い半導体装置とすることができる。

また平坦かつ平滑な表面とすることができるため、保管や機械上における積み重ね性、搬送性に優れる。さらに外部より半導体集積回路チップが視認されないため（表面に半導体集積回路チップの形状が反映する凸部が生じないため）、セキュリティ性の高い半導体装置とすることができる。

ところで、これまでに述べてきた実施の形態においては、導電性遮蔽体は、アンテナの上側に絶縁体を介して設ける例について示してきたが、本発明はこれに限定しない。例えば、半導体集積回路を挟んで反対側に該当する面に、絶縁体を介して導電性遮蔽体を設けても良い。

半導体集積回路、及びアンテナに対して、上側もしくは下側のいずれか一方に導電性遮蔽体を設けることで、静電気放電による半導体集積回路の破壊を防止すると共に、導電性遮蔽体が設けられていない側を有することで、電波の減衰が生ずることなく、良好に電波の送受信が可能となる。

（実施の形態９）
本実施の形態について、図１６を用いて説明する。導電性遮蔽体は、静電気放電から半導体集積回路を保護するため、導電性材料を用いるのが好ましい。しかしながら、導電性材料は電磁波の減衰が大きいため、通信距離へ影響を与えてしまう。本実施の形態では、静電気放電から半導体集積回路を保護しつつ、アンテナを介して送受信される電磁波の減衰を最小限に抑えるための島状導電性遮蔽体の例を示す。

図１６は、半導体集積回路１６００、アンテナ１６０２、絶縁体１６０１、及び島状導電性遮蔽体１６０３ａ乃至１６０３ｈが、絶縁体１６０４、１６０５及び絶縁体１６０６、１６０７に挟持された状態を示している。絶縁体１６０４、１６０５には、繊維体に有機樹脂を含浸させた構造体を用いている。絶縁体１６０４は接着層１６０８を介して半導体集積回路１６００に接着している。

半導体集積回路１６００、及びアンテナ１６０２上に、絶縁体１６０１を介して導電性遮蔽体を設ける際、導電性遮蔽体を形成する導電性材料の成膜圧力、条件等を最適化することにより、絶縁体１６０１上に島状導電性遮蔽体１６０３ａ乃至１６０３ｈで示すように、導電性材料を島状に散らばるように形成させる。島状導電性遮蔽体１６０３ａ〜１６０３ｈの各々は、導電性材料にて形成された島状の導電体であり、導電性を有するが、互いに接続していない形状となっている。

このようにして導電性材料を島状に形成すると、静電気放電から半導体集積回路１６００を保護するには良好な特性を示し、かつ全体としては膜の形状を成していないため、アンテナを介して送受信される電波の減衰を最小限に抑えることができる。

１００半導体集積回路
１０１アンテナ
１０２絶縁体
１０３導電性遮蔽体
１０４ａ絶縁体
１０４ｂ絶縁体
１０５ａ絶縁体
１０５ｂ絶縁体
１５０端部
２０１ａ繊維体
２０１ｂ繊維体
２０２ａ有機樹脂
２０２ｂ有機樹脂
３００半導体集積回路
３０１アンテナ
３０２絶縁体
３０３導電性遮蔽体
３０４ａ絶縁体
３０４ｂ絶縁体
３０５ａ絶縁体
３０５ｂ絶縁体
３１０基板
３１１剥離層
３２０ａ繊維体
３２０ｂ繊維体
３２１ａ有機樹脂
３２１ｂ有機樹脂
４００基板
４０１剥離層
４０３ａ不純物領域
４０３ｂ不純物領域
４０４ａソース領域又はドレイン領域
４０４ｂソース領域又はドレイン領域
４０６チャネル形成領域
４０７ゲート絶縁層
４０８ゲート電極層
４０９ａ絶縁層
４０９ｂ絶縁層
４１０トランジスタ
４１１トランジスタ
４１２絶縁膜
４１３絶縁膜
４１４絶縁膜
４１５絶縁膜
４２０ａ配線層
４２０ｂ配線層
４２３ａ不純物領域
４２３ｂ不純物領域
４２４ａソース領域又はドレイン領域
４２４ｂソース領域又はドレイン領域
４２６チャネル形成領域
４２７ゲート絶縁層
４２８ゲート電極層
４２９ａ絶縁層
４２９ｂ絶縁層
４３０ａ配線層
４３０ｂ配線層
４４０アンテナ
４４１絶縁体
４４２ａ絶縁体
４４２ｂ絶縁体
４４３ａ繊維体
４４３ｂ繊維体
４４４ａ有機樹脂
４４４ｂ有機樹脂
４５０半導体集積回路
４８０導電性遮蔽体
６００基板
６０１剥離層
６０２絶縁膜
６０３半導体層
６０４半導体層
６０５半導体層
６０６半導体層
６０８ゲート絶縁層
６０９ゲート絶縁層
６１０絶縁膜
６１１電荷蓄積層
６１２ゲート電極層
６１３ゲート電極層
６１４ゲート電極層
６１５制御ゲート電極層
６１６ゲート電極層
６１７ゲート電極層
６１８ゲート電極層
６１９制御ゲート電極層
６２０不純物元素
６２１マスク
６２２ａｐ型不純物領域
６２２ｂｐ型不純物領域
６２３チャネル形成領域
６２４不純物元素
６２５マスク
６２６ａｎ型不純物領域
６２６ｂｎ型不純物領域
６２７ａｎ型不純物領域
６２７ｂｎ型不純物領域
６２８ａｎ型不純物領域
６２８ｂｎ型不純物領域
６２９チャネル形成領域
６３０チャネル形成領域
６３１チャネル形成領域
６５０半導体集積回路
６６２ａｎ型不純物領域
６６２ｂｎ型不純物領域
６６４ａｎ型不純物領域
６６４ｂｎ型不純物領域
６６７絶縁膜
６６８絶縁膜
６６９ａ配線層
６６９ｂ配線層
６７０ａ配線層
６７０ｂ配線層
６７１ａ配線層
６７１ｂ配線層
６７２ａ配線層
６７２ｂ配線層
６７３薄膜トランジスタ
６７４薄膜トランジスタ
６７５メモリ素子
６７６薄膜トランジスタ
６８０導電層
６８１絶縁体
６８２導電性遮蔽体
６８３絶縁体
６８５絶縁体
６８６繊維体
６８７有機樹脂
６８９接着層
６９０絶縁層
８０１絶縁体
９００マイクロプロセッサ
９０１演算回路
９０２演算回路制御部
９０３命令解析部
９０４割り込み制御部
９０５タイミング制御部
９０６レジスタ
９０７レジスタ制御部
９０８バスインターフェース
９０９読み出し専用メモリ（ＲＯＭ）
９１０メモリインターフェース
１００１ＲＦＣＰＵ
１００２アナログ回路部
１００３デジタル回路部
１００４共振回路
１００５整流回路
１００６定電圧回路
１００７リセット回路
１００８発振回路
１００９復調回路
１０１０変調回路
１０１１ＲＦインターフェース
１０１２制御レジスタ
１０１３クロックコントローラ
１０１４ＣＰＵインターフェース
１０１５中央処理ユニット（ＣＰＵ）
１０１６ランダムアクセスメモリ（ＲＡＭ）
１０１７読み出し専用メモリ（ＲＯＭ）
１０１８アンテナ
１０１９容量部
１０２０電源管理回路
１１００半導体集積回路チップ
１１０４絶縁層
１１０５アンテナ
１１０６支持基板
１１０７給電点
１１０８給電点
１１１０半導体集積回路
１１１１導電層
１１１２導電性遮蔽体
１１１３絶縁体
１１１４絶縁体
１３００半導体装置
１３０１アンテナ
１３０２高周波回路
１３０３電源回路
１３０４リセット回路
１３０５クロック発生回路
１３０６データ復調回路
１３０７データ変調回路
１３０８制御回路
１３０９記憶回路
１３１１コード抽出回路
１３１２コード判定回路
１３１３ＣＲＣ判定回路
１３１４出力ユニット回路
１３５０通信装置
１３５１表示部
１３５２品物
１３５３半導体装置
１３６０通信装置
１３６１半導体装置
１３６２商品
１４０１チップ
１４０２チップ
１４０３チップ
１４０４チップ
１４０５チップ
１４０６チップ
１４０７チップ
１５００半導体集積回路チップ
１５０１半導体集積回路
１５０２アンテナ
１５０３導電性遮蔽体
１５０４絶縁体
１５０５絶縁体
１５１１可撓性基板
１５１２可撓性基板
１５１３可撓性基板
１６００半導体集積回路
１６０１絶縁体
１６０２アンテナ
１６０３ａ島状導電性遮蔽体
１６０３ｂ島状導電性遮蔽体
１６０３ｃ島状導電性遮蔽体
１６０３ｄ島状導電性遮蔽体
１６０３ｅ島状導電性遮蔽体
１６０３ｆ島状導電性遮蔽体
１６０３ｇ島状導電性遮蔽体
１６０３ｈ島状導電性遮蔽体
１６０４絶縁体
１６０５絶縁体
１６０６絶縁体
１６０７絶縁体
１６０８接着層

Claims

半導体集積回路と、
前記半導体集積回路と電気的に接続されたアンテナと、
前記半導体集積回路と第１の絶縁体を介して重畳して設けられた導電膜と、
前記半導体集積回路、前記アンテナ、及び前記導電膜を挟持し、上下及び周囲を覆うように設けられた第２の絶縁体とを有することを特徴とする半導体装置。
請求項１において、
前記第２の絶縁体は、繊維体に樹脂を含浸させた構造体を有することを特徴とする半導体装置。
請求項１又は請求項２において、
前記導電膜は、金属を含むことを特徴とする半導体装置。
請求項３において、
前記導電膜は、膜厚が５ｎｍ以上１００ｎｍ以下のチタン膜であることを特徴とする半導体装置。
請求項１又は請求項２において、
前記導電膜は、金属酸化物を含むこと特徴とする半導体装置。
請求項５において、
前記導電膜は、膜厚が５ｎｍ以上１００ｎｍ以下の酸化珪素を含むインジウム錫酸化物膜であることを特徴とする半導体装置。
請求項１又は請求項２において、
前記導電膜は、半導体、又は金属窒化物を含むこと特徴とする半導体装置。
請求項１乃至請求項７のいずれか一において、
前記導電膜は、金属、金属酸化物、半導体、又は金属窒化物でなる島状の導電体が点在した構成を有することを特徴とする半導体装置。
請求項１乃至８のいずれか一において、
前記第１の絶縁体及び前記第２の絶縁体の少なくとも一方の厚さは、５μｍ以上５０μｍ以下であることを特徴とする半導体装置。