JP2006019717A - ラミネート装置、ｉｃシート、巻物及びｉｃチップの作製方法 - Google Patents

ラミネート装置、ｉｃシート、巻物及びｉｃチップの作製方法 Download PDF

Info

Publication number
JP2006019717A
JP2006019717A JP2005162434A JP2005162434A JP2006019717A JP 2006019717 A JP2006019717 A JP 2006019717A JP 2005162434 A JP2005162434 A JP 2005162434A JP 2005162434 A JP2005162434 A JP 2005162434A JP 2006019717 A JP2006019717 A JP 2006019717A
Authority
JP
Japan
Prior art keywords
substrate
roller
thin film
integrated circuit
film integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005162434A
Other languages
English (en)
Other versions
JP2006019717A5 (ja
JP4579057B2 (ja
Inventor
Ryosuke Watanabe
了介 渡邊
Hidekazu Takahashi
秀和 高橋
Takuya Tsurume
卓也 鶴目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005162434A priority Critical patent/JP4579057B2/ja
Publication of JP2006019717A publication Critical patent/JP2006019717A/ja
Publication of JP2006019717A5 publication Critical patent/JP2006019717A5/ja
Application granted granted Critical
Publication of JP4579057B2 publication Critical patent/JP4579057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/40—Manufacture
    • B42D25/45—Associating two or more layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1712—Indefinite or running length work

Abstract

【課題】 薄膜集積回路の封止の際の製造効率の向上を課題とする。
【解決手段】 第１の基板が巻き付けられた第１のローラーと、第２の基板が巻き付けられた第２のローラーと、第３のローラーと、第４のローラーと、第５のローラーを有する。第１のローラーを回転させて、第１の基板を第３のローラーに供給する。また、第２のローラーを回転させて、第２の基板を第５のローラーに供給する。また、第３のローラーを回転させて、第３の基板上の少なくとも１つの薄膜集積回路の一方の面を第１の基板に接着させる。また、第４のローラーと第５のローラーを回転させて、薄膜集積回路の他方の面を第２の基板に接着させ、かつ、第４のローラーと第５のローラーの間を薄膜集積回路が通過する際に、第１の基板、第２の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第１の基板と第２の基板により薄膜集積回路を封止する。
【選択図】 図１

Description

本発明は、薄膜集積回路を封止するラミネート装置に関する。また本発明は、封止した複数の薄膜集積回路を含むＩＣシートに関する。また本発明は、封止した複数の薄膜集積回路が巻き取られた巻物に関する。また本発明は、薄膜集積回路を封止したＩＣチップの作製方法に関する。
近年、ガラス基板上に設けられた薄膜集積回路を用いたＩＣチップ（ＩＣタグ、ＩＤタグ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグともよばれる）の技術開発が進められている。このような技術では、ガラス基板上に設けられた薄膜集積回路は、完成後に支持基板であるガラス基板から分離する必要がある。そこで、支持基板上に設けられた薄膜集積回路を分離する技術として、例えば、薄膜集積回路と支持基板の間に珪素を含む剥離層を設けて、当該剥離層を、フッ化ハロゲンを含む気体を用いて除去することにより、薄膜集積回路を支持基板から分離する技術がある（特許文献１参照）。
特開平８−２５４６８６号公報
ガラス基板上には複数の薄膜集積回路が設けられており、剥離層を除去すると同時に、複数の薄膜集積回路を個々に分離する。しかしながら、分離した後の薄膜集積回路を個々に封止すると、製造効率が悪化してしまう。また、薄く軽いために非常に壊れやすい薄膜集積回路に、損傷や破壊が生じないように封止するのは非常に困難である。
そこで本発明は、薄膜集積回路の封止の際の製造効率の悪化を防止し、また、損傷や破壊を防止することを課題とする。
また、上述の通り、薄膜集積回路は非常に壊れやすく、封止後でも取り扱いに注意が必要であり、損傷や破壊が生じないように出荷することが非常に困難であった。
そこで本発明は、出荷の際の薄膜集積回路の損傷や破壊を防止し、その取り扱いを容易にすることを課題とする。
本発明は、基体の供給とＩＣチップの回収にはロールを用い、剥離処理と封止処理にローラーを用いるラミネート装置を提供する。ロールとローラーを回転させることにより、基板上に設けられた複数の薄膜集積回路の剥離、封止、回収を連続的に行うことができるため、製造効率を格段に向上させることができる。また、薄膜集積回路の封止は、互いに対向する一対のローラーを用いて行うため、容易かつ確実に行うことができる。
本発明のラミネート装置は、薄膜集積回路が複数設けられた基板を搬送する搬送手段と、第１の基体が巻き付けられた第１の供給用ロールと、薄膜集積回路の一方の面を第１の基体に接着させて、基板から薄膜集積回路を剥離する剥離用ローラーと、薄膜集積回路の他方の面に接着する第２の基体が巻き付けられた第２の供給用ロールと、薄膜集積回路を第１の基体と第２の基体により封止するラミネート手段と、封止された薄膜集積回路を巻き取る回収用ロールと、を有することを特徴とする。
本発明のラミネート装置は、第１の基体が巻き付けられた第１の供給用ロールと、基板上に複数設けられた薄膜集積回路の一方の面を第１の基体に接着させて、基板から薄膜集積回路を剥離する剥離用ローラーと、薄膜集積回路の他方の面に接着する第２の基体が巻き付けられた第２の供給用ロールと、薄膜集積回路を第１の基体と第２の基体により封止するラミネート手段と、封止された薄膜集積回路を巻き取る回収用ロールと、を有することを特徴とする。
本発明のラミネート装置は、薄膜集積回路が複数設けられた基板を搬送する搬送手段と、第１の基体が巻き付けられた第１の供給用ロールと、第２の基体が巻き付けられた第２の供給用ロールと、薄膜集積回路の一方の面を第１の基体に接着させて、基板から薄膜集積回路を剥離すると共に、薄膜集積回路を第１の基体と第２の基体により封止するラミネート手段と、封止された薄膜集積回路を巻き取る回収用ロールと、を有することを特徴とする。
本発明のラミネート装置は、一方の面に薄膜集積回路が複数設けられた基板と、第１の基体が巻き付けられた第１の供給用ロールと、基板の一方の面と第１の基体とが対向するように基板を固定し、なお且つ、基板と第１の基体とが接着するように基板を移動させる固定移動手段（基板制御手段ともいう）と、薄膜集積回路の一方の面を第１の基体に接着させて、基板の一方の面から薄膜集積回路を剥離する剥離手段と、薄膜集積回路の他方の面に接着する第２の基体が巻き付けられた第２の供給用ロールと、薄膜集積回路を第１の基体と第２の基体により封止するラミネート手段と、封止された薄膜集積回路を巻き取る回収用ロールと、を有することを特徴とする。
上記構成を有するラミネート装置において、ラミネート手段は、対向して設けられた第１のローラーと第２のローラーを有することを特徴とする。また、第１のローラーと第２のローラーの一方又は両方は加熱手段を有することを特徴とする。また、ラミネート手段は、対向して設けられた第１のローラーと第２のローラーの間に薄膜集積回路を通過させると共に、加圧処理と加熱処理の一方又は両方を行うことにより、薄膜集積回路を封止することを特徴とする。
また、第１の基体と第２の基体はラミネートフィルムであることを特徴とする。また、第１の基体の一方の面は接着面を有することを特徴とする。また、第２の基体の一方の面は接着面を有することを特徴とする。
また、本発明は、封止された薄膜集積回路をシート状にすることで、その取り扱いを容易にするＩＣシートを提供する。本発明のＩＣシートは、複数の薄膜集積回路の各々を表裏から封止した第１の基体と第２の基体とを有する。
また、本発明は、封止された薄膜集積回路を巻き取ることで、その取り扱いを容易にする巻物を提供する。本発明の巻物は、複数の薄膜集積回路の各々を表裏から封止した第１の基体と第２の基体とが巻き取られたものである。
上記構成を有するＩＣシート又は巻物において、複数の薄膜集積回路の各々は、複数の薄膜トランジスタと、アンテナとして機能する導電層を有することを特徴とする。また、複数の薄膜集積回路の各々は、規則的に配列することを特徴とする。また、第１の基体と第２の基体はラミネートフィルムであることを特徴とする。
本発明のＩＣチップの作製方法は、絶縁表面を有する基板上に剥離層を形成し、前記基板上に薄膜集積回路を複数形成し、前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、前記開口部にハロゲン化フッ素を含む気体又は液体を導入して、前記剥離層を除去し、前記薄膜集積回路の一方の面を第１の基体に接着させることにより、前記基板から前記薄膜集積回路を剥離し、前記薄膜集積回路の他方の面を第２の基体に接着させ、前記薄膜集積回路を前記第１の基体と前記第２の基体により封止することを特徴とする。
また、前記基板上に、前記薄膜集積回路として、複数の薄膜トランジスタと、アンテナとして機能する導電層を形成することを特徴とする。
基体が巻き付けられたロールや薄膜集積回路を巻き取るロール、剥離処理や封止処理にローラーを用いることを特徴とする本発明のラミネート装置は、基板上に設けられた複数の薄膜集積回路の剥離、封止、回収を連続的に行うことができるため、製造効率を向上させて、製造時間を短縮することができる。
また、ラミネート手段として、互いに対向する一対のローラーを用いて薄膜集積回路の封止を行う本発明のラミネート装置は、薄膜集積回路の封止を容易かつ確実に行うことができる。
また本発明のＩＣシートと巻物は、薄膜集積回路が既に封止した後であるために、取り扱いが容易であり、薄膜集積回路の破壊や損傷を防止することができる。また、大量の薄膜集積回路を容易に出荷することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本発明は、基体の供給とＩＣチップの回収にはロールを用い、剥離処理と封止処理にローラーを用いるラミネート装置を提供する。以下には、ラミネート装置の主な形態について図面を参照して説明する。
本発明のラミネート装置は、薄膜集積回路１３が複数設けられた基板１２を搬送する搬送手段１１と、第１の基体１８が巻き付けられた第１の供給用ロール１４と、基板１２から薄膜集積回路１３を剥離する剥離用ローラー１６と、第２の基体１９が巻き付けられた第２の供給用ロール１５と、薄膜集積回路１３を第１の基体１８と第２の基体１９により封止するラミネート手段（封止手段とよぶこともできる）１７と、封止された薄膜集積回路１３を巻き取る回収用ロール２０とを有する（図１参照）。
図１に示す装置では、第１の供給用ロール１４から、剥離用ローラー１６に向かって流れてきた第１の基体１８に、搬送手段１１により搬送される基板１２上の薄膜集積回路１３が接着し、基板１２から薄膜集積回路１３が剥離する。また、薄膜集積回路１３が接着した第１の基体１８はラミネート手段１７の方向に流れていく。また、第２の供給用ロール１５から、第２の基体１９がラミネート手段１７の方向に流れていく。ラミネート手段１７では、第２の基体１９に薄膜集積回路１３を接着させると共に、加圧処理と加熱処理の一方又は両方が行う。最後に、封止された薄膜集積回路１３は、回収用ロール２０の方向に流れてゆき、回収用ロール２０に巻き付いてゆく。
上記の動作から、本発明のラミネート装置は、剥離用ローラー１６、ラミネート手段１７が含むローラー２１、回収用ロール２０の順に第１の基体１８と第２の基体１９が流れるように設けられ、剥離用ローラー１６とローラー２１は同じ方向に回転する。また、第１の供給用ロール１４、剥離用ローラー１６の順に第１の基体１８が流れるように設けられ、第１の供給用ロール１４と剥離用ローラー１６は同じ方向に回転する。また、第２の供給用ロール１５、ラミネート手段１７が含むローラー２２の順に第２の基体１９が流れるように設けられ、第２の供給用ロール１５とローラー２２は同じ方向に回転する。
搬送手段１１は、薄膜集積回路１３が複数設けられた基板１２を搬送するものであり、例えば、ベルトコンベア、複数のローラー、ロボットアームに相当する。ロボットアームは、基板１２をそのまま搬送したり、基板１２が設けられたステージを搬送する。搬送手段１１は、第１の供給用ロール１４が回転する速度に合わせて、所定の速度で、基板１２を搬送する。
第１の供給用ロール１４には第１の基体１８が巻き付けられており、第２の供給用ロール１５には第２の基体１９が巻き付けられている。第１の供給用ロール１４は、所定の速度で回転することで、剥離用ローラー１６に向かって第１の基体１８を流し、また、第２の供給用ロール１５も、所定の速度で回転することで、ラミネート手段１７に向かって第２の基体１９を流す。第１の供給用ロール１４と第２の供給用ロール１５は、円柱状であり、また、樹脂材料や金属材料等からなる。
第１の基体１８と第２の基体１９は、ラミネートフィルムや繊維質な材料からなる紙などに相当する。ラミネートフィルムは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどの材料からなり、その表面は、エンボス加工などの加工処理が施されていてもよい。
また、第１の基体１８と第２の基体１９に相当するフィルムは、ポリエチレン、エチレンビニルアセテートなどの材料からなる。その表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。このコーティングにより、高温で高湿度の環境下においても防水性を保つことができる。
第１の基体１８と第２の基体１９の一方又は両方は、一方の面に接着面を有していてもよい。接着面は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤を用いた接着剤等の接着剤を塗布したものである。
また、第１の基体１８と第２の基体１９の一方又は両方は、透光性を有していてもよい。また、第１の基体１８と第２の基体１９の一方又は両方は、静電気をチャージすることで、封止する薄膜集積回路１３を保護するために、その表面を導電性材料によりコーティングしていてもよい。
また、第１の基体１８と第２の基体１９の一方又は両方は、保護膜として、炭素を主成分とする薄膜（ダイヤモンドライクカーボン膜）や、インジウム錫酸化物（ＩＴＯ）等の導電性材料によりコーティングされていてもよい。
剥離用ローラー１６は、薄膜集積回路１３の一方の面を、第１の基体１８の一方の面に接着させて、基板１２から薄膜集積回路１３を剥離するために設けられている。剥離用ローラー１６が回転すると、薄膜集積回路１３が第１の基体１８に接着し、基板１２から薄膜集積回路１３が剥離される。従って、剥離用ローラー１６は、薄膜集積回路１３が設けられた側の基板１２と対向するように設けられる。
なお、上記の構成によると、基板１２は搬送手段１１により移動し、剥離用ローラー１６は固定されているが、本発明は、これに制約されない。基板１２を固定して、剥離用ローラー１６を移動させることにより、基板１２から薄膜集積回路１３を剥離してもよい。また、剥離用ローラー１６は、円柱状であり、また、樹脂材料や金属材料等からなり、好ましくは、柔らかい材料からなる。
なお、柔らかい材料とは、伸縮性のある材料、弾性を有する材料に相当する。
ラミネート手段１７は、一方の面が第１の基体１８に接着した薄膜集積回路１３が流れてくると、当該薄膜集積回路１３の他方の面に第２の基体１９を接着させると共に、薄膜集積回路１３を第１の基体１８と第２の基体１９により封止する。
また、ラミネート手段１７は、互いに対向して設けられたローラー２１とローラー２２を有する。そして、第２の供給用ロール１５からローラー２２に向かって流れる第２の基体１９に、薄膜集積回路１３の他方の面を接着させると共に、ローラー２１とローラー２２の間を通過する際に、ローラー２１とローラー２２を用いて、加圧処理と加熱処理の一方又は両方を行う。上記の処理により、薄膜集積回路１３は、第１の基体１８と第２の基体１９により、封止される。
ラミネート手段１７を構成するローラー２１、２２の一方又は両方は、加熱手段を有する。加熱手段は、例えば、電熱線のヒータや、オイル等の温媒に相当する。
なお、ローラー２１、２２により、加熱処理が行われない場合、ローラー２１、２２は、加熱手段を有していなくてもよい。
また、ローラー２１とローラー２２は、剥離用ローラー１６と第２の供給用ロール１５の回転する速度に合わせて、所定の速度で回転する。また、ローラー２１とローラー２２は、円柱状であり、また、樹脂材料や金属材料等からなり、好ましくは、柔らかい材料からなる。
回収用ロール２０は、第１の基体１８と第２の基体１９により封止された薄膜集積回路１３を巻き取ることで回収するロールである。回収用ロール２０は、ローラー２１とローラー２２の回転する速度に合わせて、所定の速度で回転する。回収用ロール２０は、円柱状であり、また、樹脂材料や金属材料等からなり、好ましくは、柔らかい材料からなる。
このように、本発明の装置によると、第１の供給用ロール１４、第２の供給用ロール１５、剥離用ローラー１６、ローラー２１、２２及び回収用ロール２０が回転することで、基板１２上の複数の薄膜集積回路１３を連続的に剥離、封止、回収することができる。従って、本発明の装置は、量産性が高く、製造効率を向上させることができる。
次に、上記とは異なる形態のラミネート装置の構成について図２を用いて説明する。
本発明のラミネート装置は、薄膜集積回路１３が複数設けられた基板１２を搬送する搬送手段１１と、第１の基体１８が巻き付けられた第１の供給用ロール１４と、第２の基体１９が巻き付けられた第２の供給用ロール１５と、基板１２から薄膜集積回路１３を剥離すると共に、薄膜集積回路１３を第１の基体１８と第２の基体１９により封止するラミネート手段３７と、封止された薄膜集積回路１３を巻き取る回収用ロール２０とを有する（図２参照）。
この構成は、剥離用ローラー１６に対向するように設けられたローラー３２を有し、剥離用ローラー１６とローラー３２とでラミネート手段３７を構成する点を特徴とする。つまり、剥離用ローラー１６がラミネート手段３７を兼ねている点を特徴とする。ラミネート手段３７を構成する剥離用ローラー１６とローラー３２の一方又は両方は、加熱手段を有する。
図２に示す装置では、剥離用ローラー１６により薄膜集積回路１３の一方の面を第１の基体１８に接着させて、基板１２から薄膜集積回路１３を剥離すると共に、ローラー３２により薄膜集積回路１３の他方の面を第２の基体１９に接着させる。また、薄膜集積回路１３が剥離用ローラー１６とローラー３２の間を通過する際に、加圧処理と加熱処理の一方又は両方を行うことにより、薄膜集積回路１３を、第１の基体１８と第２の基体１９により封止する。
上記の動作から、本発明のラミネート装置は、剥離用ローラー１６、回収用ロール２０の順に第１の基体１８と第２の基体１９が流れるように設けられ、剥離用ローラー１６と回収用ロール２０は互いに異なる方向に回転する。また、ローラー３２、回収用ロール２０の順に第１の基体１８と第２の基体１９が流れるように設けられ、ローラー３２と回収用ロール２０は互いに同じ方向に回転する。また、第１の供給用ロール１４、剥離用ローラー１６の順に第１の基体１８が流れるように設けられ、第１の供給用ロール１４と剥離用ローラー１６は同じ方向に回転する。また、第２の供給用ロール１５、ラミネート手段１７の順に第２の基体１９が流れるように設けられ、第２の供給用ロール１５とラミネート手段１７が含むローラー３２は同じ方向に回転する。
このように、本発明の装置によると、第１の供給用ロール１４、第２の供給用ロール１５、剥離用ローラー１６、ローラー３２、回収用ロール２０が回転することで、基板１２上の複数の薄膜集積回路１３を連続的に剥離、封止、回収することができる。従って、本発明の装置は、量産性が高く、製造効率を向上させることができる。
次に、上記とは異なる形態のラミネート装置の構成について図３を用いて説明する。
本発明のラミネート装置は、基板１２を固定、移動する固定移動手段（基板制御手段ともいう）３３と、基板１２の一方の面から薄膜集積回路１３を剥離する剥離手段３６と、第１の基体１８が巻き付けられた第１の供給用ロール１４と、第２の基体１９が巻き付けられた第２の供給用ロール１５と、薄膜集積回路１３を第１の基体１８と第２の基体１９により封止するラミネート手段１７と、封止された薄膜集積回路１３を巻き取る回収用ロール２０とを有する（図３参照）。また、上記以外に、搬送手段３４、３５を有する。図３に示す構成は、図１に示す構成の上下を逆にし、固定移動手段３３と搬送手段３４、３５を新たに設けた構成となっている。
この装置では、第１の供給用ロール１４から、搬送手段３４に向かって流れてきた第１の基体１８に、固定移動手段３３により移動した基板１２上の薄膜集積回路１３が接着する。そして、搬送手段３４が含む剥離手段３６により、基板１２から薄膜集積回路１３が剥離する。また、薄膜集積回路１３が接着した第１の基体１８はラミネート手段１７の方向に流れていく。また、第２の供給用ロール１５から、第２の基体１９がラミネート手段１７の方向に流れており、ラミネート手段１７では、第２の基体１９に薄膜集積回路１３を接着すると共に、加圧処理と加熱処理の一方又は両方を行う。最後に、封止された薄膜集積回路１３は、回収用ロール２０の方向に流れてゆき、回収用ロール２０に巻き付いてゆく。
上記の動作から、本発明のラミネート装置は、剥離手段３６、ラミネート手段１７が含むローラー２１、回収用ロール２０の順に第１の基体１８が流れるように設けられ、剥離手段３６とローラー２１は同じ方向に回転する。また、第１の供給用ロール１４、搬送手段３４、ローラー２１の順に第１の基体１８が流れるように設けられる。また、第２の供給用ロール１５、ラミネート手段１７が含むローラー２２の順に第２の基体１９が流れるように設けられ、第２の供給用ロール１５とローラー２２は、同じ方向に回転する。
固定移動手段３３は、基板１２の薄膜集積回路１３が設けられた側の面（以下、基板の一方の面とよぶ）が第１の基体１８と対向するように基板１２を固定する役割と、基板１２の一方の面上の薄膜集積回路１３と第１の基体１８とを接着させるために基板１２を移動させる役割とを有する。基板１２の固定は、真空吸着などの方法を用いて行う。また、基板１２の移動は、固定移動手段３３が移動することにより行う。
なお、固定移動手段３３は、図示するように、基板１２を１枚ずつ処理するものを用いてもよいし、円柱体や、角柱体等の多面体からなるものを用いてもよい。円柱体や多面体のものを用いる場合は、その側面に基板１２を固定させ、円柱体又は多面体が回転することで、基板１２を移動させる。
搬送手段３４は、第１の基体１８と、薄膜集積回路１３が複数設けられた基板１２とを搬送する。搬送手段３４の一端に配置された剥離手段３６は、薄膜集積回路１３の一方の面を、第１の基体１８に接着させて、基板１２の一方の面から薄膜集積回路１３を剥離する。図示する構成では、剥離手段３６は、ローラーに相当する。搬送手段３５は、薄膜集積回路１３が剥離された基板１２を搬送する。
基板１２から薄膜集積回路１３が剥離されたら、第１の構成のラミネート装置と同様に、ラミネート手段１７により、薄膜集積回路１３の他方の面に、第２の基体１９を接着させると共に、薄膜集積回路１３を、第１の基体１８と第２の基体１９により封止する。続いて、回収用ロール２０により、封止された薄膜集積回路１３を回収する。
このように、本発明の装置によると、搬送手段３４、３５、第１の供給用ロール１４、第２の供給用ロール１５、ローラー２１、２２及び回収用ロール２０が回転することで、基板１２上の複数の薄膜集積回路１３を連続的に剥離、封止、回収することができる。従って、本発明の装置は、量産性が高く、製造効率を向上させることができる。
次に、ラミネート装置の全体的な構成について図４を用いて説明する。ここでは、図１の構成を含むラミネート装置の全体的な構成について説明する。
カセット２３は、基板供給用のカセットであり、薄膜集積回路１３が複数設けられた基板１２がセットされる。カセット２４は、基板回収用のカセットであり、基板１２が回収される。カセット２３とカセット２４の間には、搬送手段として、複数のローラー２５〜２７が設けられており、当該ローラー２５〜２７が回転することで、基板１２が搬送される。その後は、上述したように、薄膜集積回路１３の剥離と封止が行われ、続いて、封止された薄膜集積回路１３は、切断手段２８により切断される。切断手段２８は、ダイシング装置、スクライビング装置、レーザー照射装置（特にＣＯ2レーザー照射装置）等を用いたものである。上記の工程を経て、封止された薄膜集積回路１３が完成する。
なお、図１〜図４に示す上記の構成において、基板１２上に設けられる薄膜集積回路１３は、複数の素子からなる素子群とアンテナとして機能する導電層とを含む。しかしながら、本発明は、この構成に制約されない。
基板１２上に設けられる薄膜集積回路１３は、素子群のみを含んでいてもよい。そして、アンテナとして機能する導電層を第１の基体１８又は第２の基体１９に貼り付けておき、薄膜集積回路１３が第１の基体１８又は第２の基体１９に接着する際に、薄膜集積回路１３が含む複数の素子と導電層とを接続させるようにしてもよい。
（実施の形態２）
本発明のＩＣシート（ＩＣフィルム、シート体、フィルム体ともよぶ）の構成について説明する。本発明のＩＣシートは、複数の薄膜集積回路１３の各々を、表裏から封止した第１の基体１８と第２の基体１９とが、ロール状に巻き取られたものである（図１３のＩＣシートの断面図参照）。複数の薄膜集積回路１３の各々は、複数の素子とアンテナとして機能する導電層を有する。複数の薄膜集積回路１３の各々は規則的に配列する。
上記のように、一対の基体により封止された複数の薄膜集積回路１３が含むシート状のＩＣシートは出荷が容易であり、特に、大量の薄膜集積回路１３の出荷に有効である。また、複数の薄膜集積回路１３は、個々が分断された状態であれば取り扱いが困難であるものの、本発明が提供するＩＣシートは、シート状であるために、取り扱いが容易であり、薄膜集積回路１３の破壊や損傷を防止することができる。
（実施の形態３）
本発明の巻物（巻き取り物、巻体等ともよぶ）の構成について説明する。本発明の巻物は、基体が巻き取られたものであり、より具体的には、複数の薄膜集積回路１３の各々を、表裏から封止した第１の基体１８と第２の基体１９とが、ロール状に巻き取られたものである（図１２（Ａ）の巻物の断面図と図１２（Ｂ）の巻物の斜視図参照）。複数の薄膜集積回路１３の各々は、複数の素子とアンテナとして機能する導電層を有する。複数の薄膜集積回路１３の各々は規則的に配列する。
上記のように、一対の基体により封止された複数の薄膜集積回路１３が巻き取られた巻物は出荷が容易であり、特に、大量の薄膜集積回路１３の出荷に有効である。また、複数の薄膜集積回路１３は、個々が分断された状態であれば取り扱いが困難であるものの、本発明が提供する巻物は、巻き取られた状態であるために、取り扱いが容易であり、薄膜集積回路１３の破壊や損傷を防止することができる。
（実施の形態４）
本発明のＩＣチップの作製方法について、図面を参照して説明する。
まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０３を形成する（図５（Ａ）参照）。絶縁表面を有する基板１００とは、ガラス基板、石英基板、プラスチック基板、アクリル等の可撓性を有する合成樹脂からなる樹脂基板、金属基板、シリコン基板等に相当する。なお、シリコン基板を用いるときは、剥離層を設けなくてもよい。
剥離層１０１〜１０３は、珪素を含む層をスパッタリング法やプラズマＣＶＤ法などにより形成する。珪素を含む層とは、非晶質半導体層、非晶質状態と結晶状態とが混在したセミアモルファス半導体層、結晶性半導体層等に相当する。
また、剥離層１０１〜１０３は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ケイ素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。
剥離層１０１〜１０３は、基板１００上に選択的に形成する。このときの上面図を図８に示す。なお、図５に示す断面構造は、図８のＡ−Ｂの断面構造である。このような選択的な形成は、剥離層１０１〜１０３を除去後、当該剥離層１０１〜１０３の上層に設けられた複数の薄膜集積回路１１２、１１８、１１９が飛散しないようにするために行う処理である。
次に、剥離層１０１〜１０３上に、下地用の絶縁膜１０４を形成する。続いて、絶縁膜１０４上に素子群１０５を形成する。素子群１０５は、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等を１つ又は複数形成する。次に、素子群１０５を覆うように、絶縁膜１０８を形成し、当該絶縁膜１０８上に、絶縁膜１０９を形成する。続いて、絶縁膜１０９上に、アンテナとして機能する導電層１１０を形成する。続いて、導電層１１０上に、保護膜として機能する絶縁膜１１１を形成する。上記の工程を経て、素子群１０５と、導電層１１０とを含む薄膜集積回路１１２、１１８、１１９が完成する。
絶縁膜１０８、１０９、１１１は、有機材料又は無機材料により形成する。有機材料には、ポリイミド、アクリル、ポリアミド、エポキシ等を用いる。また、無機材料には、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の材料を用いる。
また、絶縁膜１０８、１０９、１１１は、シロキサンにより形成してもよい。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）、又は、置換基にフルオロ基、又は、置換基に少なくとも水素を含む有機基とフルオロ基を用いたものである。
なお、薄膜集積回路１１２、１１８、１１９の飛散を防止するための手法として、剥離層１０１〜１０３の選択的な形成という手法ではなく、絶縁膜１１１の膜厚を厚くする手法を採用してもよい。絶縁膜１１１の膜厚を通常よりも厚くすれば、当該絶縁膜１１１の重みにより、薄膜集積回路１１２、１１８、１１９の飛散を防止することができる。
次に、薄膜集積回路１１２、１１８、１１９の間に、剥離層１０１〜１０３が露出するように、開口部１１４〜１１７が形成される（図５（Ｂ）参照）。開口部１１４〜１１７は、マスクを利用したエッチングやダイシング等によって形成される。
続いて、剥離層１０１〜１０３を除去するエッチング剤を開口部１１４〜１１７に導入して、剥離層１０１〜１０３を徐々に後退させて、除去する（図６（Ａ）参照）。エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用する。例えばフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を使用する。
また、例えば、フッ化ハロゲンとして、三フッ化窒素（ＮＦ3）、三フッ化臭素（ＢｒＦ3）、フッ化水素（ＨＦ）を使用する。なお、フッ化水素は、剥離層として、珪素を含む層を形成した場合に使用する。
なお、上述したように、本工程では、剥離層１０１〜１０３を選択的に形成していたために、当該剥離層１０１〜１０３の除去後、絶縁膜１０４の一部は基板１００に密着した状態にある。従って、薄膜集積回路１１２、１１８、１１９の飛散を防止することができる。
次に、薄膜集積回路１１２、１１８、１１９の一方の面を第１の基体１２１に接着させる。そうすると、基板１００から、薄膜集積回路１１２、１１８、１１９が剥離される。
上記の工程では、基板１００上に絶縁膜１０４の一部が残存しているが、本発明は、この場合に制約されない。基板１００と絶縁膜１０４との密着性が弱い場合、上記工程を経ると、基板１００上から絶縁膜１０４が完全に剥離されることがある。
次に、薄膜集積回路１１２、１１８、１１９の他方の面を、第２の基体１２２に接着させると共に、薄膜集積回路１１２、１１８、１１９を、第１の基体１２１と第２の基体１２２により封止する（図６（Ｂ）参照）。そうすると、薄膜集積回路１１２、１１８、１１９は、第１の基体１２１と第２の基体１２２により封止された状態となる。
次に、薄膜集積回路１１２、１１８、１１９の間の、第１の基体１２１と第２の基体１２２を、ダイシング、スクライビング又はレーザカット法により切断する。そうすると、封止されたＩＣチップが完成する（図７（Ａ）、（Ｂ）参照）。
上記の工程を経て完成した封止されたＩＣチップは、５ｍｍ四方（２５ｍｍ2）以下、好ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）とする。
なお、シリコン基板を用いない場合の本発明のＩＣチップは絶縁基板上に形成された薄膜集積回路を用いるため、円形のシリコン基板から形成されたチップと比較して、母体基板形状に制約がない。そのため、ＩＣチップの生産性を高め、大量生産を行うことができる。その結果、ＩＣチップのコストを削減することができる。また、本発明のＩＣチップは、シリコン基板からなるチップと異なり、０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚の半導体膜を能動領域として用いるため、非常に薄型となる。その結果、物品へ実装しても、薄膜集積回路の存在が認識しづらく、改ざん防止につながる。また本発明のＩＣチップは、シリコン基板からなるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行うことができる。さらにシリコン基板を有さない薄膜集積回路は、透光性を有する。その結果、様々な物品に応用することができ、例えば、物品の印字面に実装しても、デザイン性を損ねることがない。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
本発明のラミネート装置により製造されるＩＣチップは、複数の素子と、アンテナとして機能する導電層とを有する。複数の素子とは、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等に相当する。
ＩＣチップ２１０は、非接触でデータを交信する機能を有し、様々な回路を構成する。例えば、電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３、制御回路２１４（例えば、ＣＰＵやＭＰＵなどに相当）、インターフェイス回路２１５、メモリ２１６、データバス２１７、アンテナ（アンテナコイルともよぶ）２１８等を有する（図９参照）。
電源回路２１１は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種電源を生成する回路である。クロック発生回路２１２は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種クロックを生成する回路である。データ復調／変調回路２１３は、リーダライタ２１９と交信するデータを復調／変調する機能を有する。制御回路２１４は、例えば、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やマイクロプロセッサ（ＭＰＵ、Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）等に相当し、他の回路を制御する機能を有する。アンテナ２１８は、電磁波の送受信を行う機能を有する。リーダライタ２１９は、薄膜集積回路との交信、制御及びそのデータに関する処理を制御する。
なお、薄膜集積回路が構成する回路は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい。
本発明のラミネート装置により製造されるＩＣチップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）、包装用容器類（包装紙やボトル等、図１０（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１０（Ｃ）参照）、乗物類（自転車等、図１０（Ｄ）参照）、身の回り品（鞄や眼鏡等、図１０（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に、ＩＣチップ２１０を設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ又はテレビ受像機とも呼ぶ）及び携帯電話等を指す。
なお、ＩＣチップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定する。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＩＣチップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＩＣチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類にＩＣチップを設けることにより、偽造や盗難を防止することができる。
また、ＩＣチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、品物２９７の側面にＩＣチップ２９６を設ける場合が挙げられる（図１１（Ａ）参照）。この場合、リーダライタ２９５にＩＣチップ２９６をかざすと、表示部２９４に品物２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１１（Ｂ）参照）。この場合、ＩＣチップ２９６を用いて、品物２９７の検品を簡単に行うことができる。
本発明のラミネート装置（貼り合わせ装置とよんでもよい）は、ロールとローラーを必須の構成要素とする。上記の説明では、基体が巻き付けられたもの又は基体が巻き付くものをロールとよび、単に回転する役目を担うものをローラーとよんでいる。しかしながら、ロールとは、一般的に、表面の磨かれた円筒状の鋳造品等に相当する。また、ローラーとは、一般的に、主として円筒形のころがるものであり、例えばロールに相当する。つまり、ロールとローラーは同じ円筒状のものである。従って、上記の説明では、使用する目的に応じて、ロールとローラーを区別して用いているが、実際は、ロールとローラーは同じ円筒状のものである。
本発明のラミネート装置は、第１の基板（第１の基体１８に相当）が巻き付けられた第１のローラー（第１の供給用ロール１４に相当）と、第２の基板（第２の基体１９に相当）が巻き付けられた第２のローラー（第２の供給用ロール１５に相当）と、第３のローラー（剥離用ローラー１６に相当）と、第４のローラー（ローラー２１に相当）と、第５のローラー（ローラー２２に相当）を有する（図１参照）。第４のローラーと第５のローラーは、対向するように配置されている。また、上記構成に加えて、少なくとも１つの薄膜集積回路が設けられた第３の基板（基板１２に相当）を搬送する搬送手段（搬送手段１１に相当）を有していてもよい。搬送手段と第３のローラーは、対向するように配置されている。また、上記構成に加えて、第６のローラー（回収用ロール２０に相当）を有していてもよい。
上記構成のラミネート装置において、第１のローラーを回転させて、第１の基板を第３のローラーに供給する。また、第２のローラーを回転させて、第２の基板を第５のローラーに供給する。また、第３のローラーを回転させて、第３の基板上の少なくとも１つの薄膜集積回路の一方の面を第１の基板に接着させる。つまり、薄膜集積回路の一方の面（第１の面と呼んでもよい）と第１の基板を重ねて貼り合わせる。また、第４のローラーと第５のローラーを回転させて、薄膜集積回路の他方の面（第２の面と呼んでもよい、第２の面は第１の面に対向する面）を第２の基板に接着させる。つまり、薄膜集積回路の他方の面と第２の基板を重ねて貼り合わせる。また、第４のローラーと第５のローラーを回転させて、第４のローラーと第５のローラーの間を薄膜集積回路が通過する際に、第１の基板、第２の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第１の基板と第２の基板により薄膜集積回路を封止する。なお、上記の動作において、搬送手段により、第３の基板を搬送する動作を有していてもよい。また、第６のローラーを回転させて、第１の基板と第２の基板により封止された薄膜集積回路を巻き取る動作を有してもよい。
本発明のラミネート装置は、第１の基板（第１の基体１８に相当）が巻き付けられた第１のローラー（第１の供給用ロール１４に相当）と、第２の基板（第２の基体１９に相当）が巻き付けられた第２のローラー（第２の供給用ロール１５に相当）と、第３のローラー（剥離用ローラー１６に相当）と、第４のローラー（ローラー３２に相当）を有する（図２参照）。第３のローラーと第４のローラーは、対向するように配置されている。また、上記構成に加えて、少なくとも１つの薄膜集積回路が複数設けられた第３の基板（基板１２に相当）を搬送する搬送手段（搬送手段１１に相当）を有していてもよい。搬送手段１１と、第３のローラー及び第４のローラーは、対向するように配置されている。また、上記構成に加えて、第５のローラー（回収用ロール２０に相当）を有していてもよい。
上記構成のラミネート装置において、第１のローラーを回転させて、第１の基板を第３のローラーに供給する。また、第２のローラーを回転させて、第２の基板を第４のローラーに供給する。また、第３のローラーと第４のローラーを回転させて、第３の基板上の少なくとも１つの薄膜集積回路の一方の面を第１の基板に接着させ、かつ、薄膜集積回路の他方の面を第２の基板に接着させ、なおかつ、第３のローラーと第４のローラーの間を薄膜集積回路が通過する際に、第１の基板、第２の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第１の基板と第２の基板により薄膜集積回路を封止する。また、上記の動作において、搬送手段により、第３の基板を搬送する動作を有していてもよい。また、第５のローラーを回転させて、第１の基板と第２の基板により封止された薄膜集積回路を巻き取る動作を有してもよい。
本発明のラミネート装置は、第１の基板（第１の基体１８に相当）が巻き付けられた第１のローラー（第１の供給用ロール１４に相当）と、第２の基板（第２の基体１９に相当）が巻き付けられた第２のローラー（第２の供給用ロール１５に相当）と、第３のローラー（ローラー２１に相当）と、第４のローラー（ローラー２２に相当）を有する。また、上記構成に加えて、第５のローラー（回収用ロール２０に相当）を有していてもよい。また、上記構成に加えて、一方の面に少なくとも１つの薄膜集積回路が複数設けられた第３の基板（基板１２に相当）の固定と第３の基板の移動を行う基板制御手段（固定移動手段３３に相当）を有していてもよい。また、上記構成に加えて、第３の基板を搬送する搬送手段（搬送手段３４に相当）を有していてもよい。また、搬送手段は、第６のローラー（剥離手段３６に相当）を有していてもよい。第３のローラーと第４のローラーは、対向するように配置されている。
上記構成のラミネート装置において、第１のローラーを回転させて、第１の基板を搬送手段に供給する。また、第２のローラーを回転させて、第２の基板を第４のローラーに供給する。また、基板制御手段により、第３の基板は、第３の基板の一方の面と第１の基板の一方の面が対向するように固定され、なおかつ、第３の基板上の薄膜集積回路の一方の面が第２の基板に接着するように移動される。搬送手段により第３の基板を搬送すると共に、搬送手段が含む第６のローラーを回転させて、第３の基板の一方の面から薄膜集積回路を剥離し、なおかつ、薄膜集積回路の一方の面が接着された第１の基板を第３のローラーに供給する。また、第３のローラーと第４のローラーを回転させて、薄膜集積回路の他方の面を第２の基板に接着させ、なおかつ、第３のローラーと第４のローラーの間を薄膜集積回路が通過する際に、第１の基板、第２の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第１の基板と第２の基板により薄膜集積回路を封止する。また、上記の動作に加えて、第５のローラーを回転させて、第１の基板と第２の基板により封止された薄膜集積回路を巻き取る動作を有していてもよい。
本発明のＩＣチップの作製方法は、絶縁表面を有する第１の基板上に剥離層を形成する工程と、剥離層上に少なくとも１つの薄膜集積回路を形成する工程と、薄膜集積回路の境界に開口部を形成して剥離層を露出させる工程と、開口部にエッチング剤を導入して、剥離層を除去する工程とを有する。
上記工程の後、第１のローラー（剥離用ローラー１６に相当）を回転させて、第１の基板（基板１２に相当）上の少なくとも１つの薄膜集積回路の一方の面を第２の基板（第１の基体１８に相当）に接着させる工程と、第２のローラー（ローラー２１に相当）と第３のローラー（ローラー２２に相当）を回転させて、薄膜集積回路の他方の面を第２の基板に接着させ、かつ、第２のローラーと第３のローラーの間を薄膜集積回路が通過する際に、第２の基板、第３の基板（第２の基体１９に相当）及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第２の基板と第３の基板により薄膜集積回路を封止する工程とを有する（図１参照）。なお、上記工程において、搬送手段により第１の基板を搬送する工程を有していてもよい。また、上記工程に加えて、第４のローラー（回収用ロール２０に相当）を回転させて、第２の基板と第３の基板により封止された薄膜集積回路を巻き取る工程とを有していてもよい。
又は、上記の工程の後、第１のローラー（剥離用ローラー１６に相当）と第２のローラー（ローラー３２に相当）を回転させて、第１の基板（基板１２に相当）上の少なくとも１つの薄膜集積回路の一方の面を第２の基板（第１の基体１８に相当）に接着させ、かつ、薄膜集積回路の他方の面を第３の基板（第２の基体１９に相当）に接着させ、なおかつ、第１のローラーと第２のローラーの間を薄膜集積回路が通過する際に、第２の基板、第３の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第２の基板と第３の基板により薄膜集積回路を封止する工程を有する。なお、上記の工程において、搬送手段により第１の基板を搬送する工程を有していてもよい。また、上記の工程に加えて、第４のローラー（回収用ロール２０に相当）を回転させて、第２の基板と第３の基板により封止された薄膜集積回路を巻き取る工程とを有していてもよい。
又は、上記の工程の後、基板制御手段（固定移動手段３３に相当）により、、第１の基板（基板１２に相当）の一方の面と第２の基板（第１の基体１８に相当）の一方の面が対向するように固定され、なおかつ、第１の基板上の薄膜集積回路の一方の面が第２の基板に接着するように移動される工程と、搬送手段（搬送手段３４に相当）により第１の基板を搬送すると共に、搬送手段が含む第１のローラー（剥離手段３６に相当）を回転させて、第１の基板の一方の面から薄膜集積回路を剥離し、なおかつ、薄膜集積回路の一方の面が接着された第２の基板を第２のローラー（ローラー２１に相当）に供給する工程と、第２のローラーと第３のローラー（ローラー２２に相当）を回転させて、薄膜集積回路の他方の面を第３の基板（第２の基体１９に相当）に接着させ、なおかつ、第２のローラーと第３のローラーの間を薄膜集積回路が通過する際に、第２の基板、第３の基板及び薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、第２の基板と第３の基板により薄膜集積回路を封止する工程とを有する。また、第５のローラー（回収用ロール２０に相当）を回転させて、第２の基板と第３の基板により封止された薄膜集積回路を巻き取る工程とを有していてもよい。
また上記のＩＣチップの作製方法において、薄膜集積回路として、複数のトランジスタを形成する工程を有していてもよい。また、薄膜集積回路として、複数のトランジスタとアンテナとして機能する導電層を形成する工程を有していてもよい。
本発明のラミネート装置を説明する図。 本発明のラミネート装置を説明する図。 本発明のラミネート装置を説明する図。 本発明のラミネート装置を説明する図。 ＩＣチップの作製方法を説明する図。 ＩＣチップの作製方法を説明する図。 ＩＣチップの作製方法を説明する図。 ＩＣチップの作製方法を説明する図。 ＩＣチップを説明する図。 ＩＣチップの使用形態について説明する図。 ＩＣチップの使用形態について説明する図。 本発明の巻物を説明する図。 本発明のＩＣシートを説明する図。
符号の説明
１１ 搬送手段
１２ 基板
１３ 薄膜集積回路
１４ 第１の供給用ロール
１５ 第２の供給用ロール
１６ 剥離用ローラー
１７ ラミネート手段
１８ 第１の基体
１９ 第２の基体
２０ 回収用ロール
２１ ローラー
２２ ローラー
２３ カセット
２４ カセット
２５ ローラー
２６ ローラー
２７ ローラー
２８ 切断手段
３２ ローラー
３３ 固定移動手段
３４ 搬送手段
３５ 搬送手段
３６ 剥離手段
３７ ラミネート手段

Claims (29)

  1. 第１の基板が巻き付けられた第１のローラーと、
    第２の基板が巻き付けられた第２のローラーと、
    第３のローラーと、
    第４のローラーと、
    第５のローラーを有し、
    前記第４のローラーと前記第５のローラーは、対向するように配置され、
    前記第１のローラーを回転させて、前記第１の基板を前記第３のローラーに供給し、
    前記第２のローラーを回転させて、前記第２の基板を前記第５のローラーに供給し、
    前記第３のローラーを回転させて、第３の基板上の少なくとも１つの薄膜集積回路の一方の面を前記第１の基板に接着させ、
    前記第４のローラーと前記第５のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、かつ、前記第４のローラーと前記第５のローラーの間を前記薄膜集積回路が通過する際に、前記第１の基板、前記第２の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第１の基板と前記第２の基板により前記薄膜集積回路を封止することを特徴とするラミネート装置。
  2. 第１の基板が巻き付けられた第１のローラーと、
    第２の基板が巻き付けられた第２のローラーと、
    第３のローラーと、
    第４のローラーと、
    第５のローラーと、
    第６のローラーと、
    少なくとも１つの薄膜集積回路が設けられた第３の基板を搬送する搬送手段を有し、
    前記第３のローラーと前記搬送手段は、対向するように配置され、
    前記第４のローラーと前記第５のローラーは、対向するように配置され、
    前記第１のローラーを回転させて、前記第１の基板を前記第３のローラーに供給し、
    前記第２のローラーを回転させて、前記第２の基板を前記第５のローラーに供給し、
    前記搬送手段により前記第３の基板を搬送すると共に、前記第３のローラーを回転させて、前記第３の基板上の少なくとも１つの前記薄膜集積回路の一方の面を前記第１の基板に接着させ、
    前記第４のローラーと前記第５のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、かつ、前記第４のローラーと前記第５のローラーの間を前記薄膜集積回路が通過する際に、前記第１の基板、前記第２の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第１の基板と前記第２の基板により前記薄膜集積回路を封止し、
    前記第６のローラーを回転させて、前記第１の基板と前記第２の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするラミネート装置。
  3. 第１の基板が巻き付けられた第１のローラーと、
    第２の基板が巻き付けられた第２のローラーと、
    第３のローラーと、
    第４のローラーを有し、
    前記第３のローラーと前記第４のローラーは、対向するように配置され、
    前記第１のローラーを回転させて、前記第１の基板を前記第３のローラーに供給し、
    前記第２のローラーを回転させて、前記第２の基板を前記第４のローラーに供給し、
    前記第３のローラーと前記第４のローラーを回転させて、第３の基板上の少なくとも１つの薄膜集積回路の一方の面を前記第１の基板に接着させ、かつ、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、なおかつ、前記第３のローラーと前記第４のローラーの間を前記薄膜集積回路が通過する際に、前記第１の基板、前記第２の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第１の基板と前記第２の基板により前記薄膜集積回路を封止することを特徴とするラミネート装置。
  4. 第１の基板が巻き付けられた第１のローラーと、
    第２の基板が巻き付けられた第２のローラーと、
    第３のローラーと、
    第４のローラーと、
    第５のローラーと、
    少なくとも１つの薄膜集積回路が複数設けられた第３の基板を搬送する搬送手段を有し、
    前記第３のローラーと前記第４のローラーは、対向するように配置され、
    前記第３のローラー及び前記第４のローラーと、前記搬送手段は、対向するように配置され、
    前記第１のローラーを回転させて、前記第１の基板を前記第３のローラーに供給し、
    前記第２のローラーを回転させて、前記第２の基板を前記第４のローラーに供給し、
    前記搬送手段により前記第３の基板を搬送すると共に、前記第３のローラーを回転させて、前記第３の基板上の前記薄膜集積回路の一方の面を前記第１の基板に接着させ、
    前記第３のローラーと前記第４のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、かつ、前記第３のローラーと前記第４のローラーの間を前記薄膜集積回路が通過する際に、前記第１の基板、前記第２の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第１の基板と前記第２の基板により前記薄膜集積回路を封止し、
    前記第５のローラーを回転させて、前記第１の基板と前記第２の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするラミネート装置。
  5. 第１の基板が巻き付けられた第１のローラーと、
    第２の基板が巻き付けられた第２のローラーと、
    第３のローラーと、
    第４のローラーと、
    第５のローラーと、
    一方の面に少なくとも１つの薄膜集積回路が複数設けられた第３の基板の固定と前記第３の基板の移動を行う基板制御手段と、
    前記第３の基板を搬送する搬送手段とを有し、
    前記第３のローラーと前記第４のローラーは、対向するように配置され、
    前記第１のローラーを回転させて、前記第１の基板を前記搬送手段に供給し、
    前記第２のローラーを回転させて、前記第２の基板を前記第４のローラーに供給し、
    前記基板制御手段により、前記第３の基板は、前記第３の基板の一方の面と前記第１の基板の一方の面が対向するように固定され、なおかつ、前記第３の基板上の前記薄膜集積回路の一方の面が前記第２の基板に接着するように移動され、
    前記搬送手段により前記第３の基板を搬送すると共に、前記搬送手段が含む第６のローラーを回転させて、前記第３の基板の一方の面から前記薄膜集積回路を剥離し、なおかつ、前記薄膜集積回路の一方の面が接着された前記第１の基板を前記第３のローラーに供給し、
    前記第３のローラーと前記第４のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、なおかつ、前記第３のローラーと前記第４のローラーの間を前記薄膜集積回路が通過する際に、前記第１の基板、前記第２の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第１の基板と前記第２の基板により前記薄膜集積回路を封止し、
    前記第５のローラーを回転させて、前記第１の基板と前記第２の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするラミネート装置。
  6. 第１の基板上の少なくとも１つの薄膜集積回路の一方の面が接着される第２の基板が巻き付けられた第１のローラーと、
    前記第１の基板上の少なくとも１つの薄膜集積回路の一方の面を前記第２の基板に接着させて、前記第１の基板から前記薄膜集積回路を剥離する第２のローラーと、
    前記薄膜集積回路の他方の面に接着される第３の基板が巻き付けられた第３のローラーと、
    加圧処理と加熱処理の一方又は両方を行うことにより、前記薄膜集積回路を前記第２の基板と前記第３の基板により封止する第４のローラー及び第５のローラーを有し、
    前記第４のローラーと前記第５のローラーは、対向するように配置されていることを特徴とするラミネート装置。
  7. 第１の基板上の少なくとも１つの薄膜集積回路の一方の面が接着される第２の基板が巻き付けられた第１のローラーと、
    前記第１の基板上の少なくとも１つの薄膜集積回路の一方の面を前記第２の基板に接着させて、前記第１の基板から前記薄膜集積回路を剥離する第２のローラーと、
    前記薄膜集積回路の他方の面に接着する第３の基板が巻き付けられた第３のローラーと、
    加圧処理と加熱処理の一方又は両方を行うことにより、前記薄膜集積回路を前記第２の基板と前記第３の基板により封止する第４のローラー及び第５のローラーと、
    前記第１の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取る第６のローラーと、
    前記第２の基板を搬送する搬送手段を有し、
    前記第２のローラーと前記搬送手段は、対向するように配置され、
    前記第４のローラーと前記第５のローラーは、対向するように配置されていることを特徴とするラミネート装置。
  8. 第１の基板上の少なくとも１つの薄膜集積回路の一方の面が接着される第２の基板が巻き付けられた第１のローラーと、
    前記薄膜集積回路の他方の面が接着される第３の基板が巻き付けられた第２のローラーと、
    加圧処理と加熱処理の一方又は両方を行うことにより、前記薄膜集積回路を前記第２の基板と前記第３の基板により封止する第３のローラー及び第４のローラーとを有し、
    前記第３のローラーと前記第４のローラーは、対向するように配置されていることを特徴とするラミネート装置。
  9. 第１の基板上の少なくとも１つの薄膜集積回路の一方の面が接着される第２の基板が巻き付けられた第１のローラーと、
    前記薄膜集積回路の他方の面が接着される第３の基板が巻き付けられた第２のローラーと、
    加圧処理と加熱処理の一方又は両方を行うことにより、前記薄膜集積回路を前記第２の基板と前記第３の基板により封止する第３のローラー及び第４のローラーと、
    前記第２の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取る第５のローラーと、
    前記第１の基板を搬送する搬送手段を有し、
    前記第３のローラー及び前記第４のローラーと、前記搬送手段は、対向するように配置され、
    前記第３のローラーと前記第４のローラーは、対向するように配置されていることを特徴とするラミネート装置。
  10. 第１の基板上の少なくとも１つの薄膜集積回路の一方の面が接着される第２の基板が巻き付けられた第１のローラーと、
    前記薄膜集積回路の他方の面が接着される第３の基板が巻き付けられた第２のローラーと、
    加圧処理と加熱処理の一方又は両方を行うことにより、前記薄膜集積回路を前記第２の基板と前記第３の基板により封止する第３のローラー及び第４のローラーと、
    前記第２の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取る第５のローラーと、
    前記第１の基板の固定と前記第１の基板の移動を行う基板制御手段と、
    前記第１の基板を搬送する搬送手段を有し、
    前記第３のローラーと前記第４のローラーは、対向するように配置されていることを特徴とするラミネート装置。
  11. 請求項２、請求項４、請求項５、請求項７、請求項９又は請求項１０のいずれか一項において、
    前記搬送手段は、ベルトコンベア、複数のローラー又はロボットアームであることを特徴とするラミネート装置。
  12. 請求項１、請求項２、請求項６又は請求項７のいずれか一項において、
    前記第４のローラーと前記第５のローラーの一方又は両方は加熱手段を有し、
    前記加熱手段は、電熱線のヒータ又はオイルであることを特徴とするラミネート装置。
  13. 請求項３、請求項４、請求項５、請求項８、請求項９又は請求項１０のいずれか一項において、
    前記第３のローラーと前記第４のローラーの一方又は両方は加熱手段を有し、
    前記加熱手段は、電熱線のヒータ又はオイルであることを特徴とするラミネート装置。
  14. 請求項１乃至請求項５のいずれか一項において、
    前記第１の基板と前記第２の基板の各々は、フィルムであることを特徴とするラミネート装置。
  15. 請求項１乃至請求項５のいずれか一項において、
    前記第１の基板と前記第２の基板の一方又は両方は、接着面を有することを特徴とするラミネート装置。
  16. 請求項６乃至請求項１０のいずれか一項において、
    前記第２の基板と前記第３の基板の各々は、フィルムであることを特徴とするラミネート装置。
  17. 請求項６乃至請求項１０のいずれか一項において、
    前記第２の基板と前記第３の基板の一方又は両方は、接着面を有することを特徴とするラミネート装置。
  18. 複数の薄膜集積回路の各々を表裏から封止した第１の基板と第２の基板とを有し、
    前記複数の薄膜集積回路の各々は、複数の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とするＩＣシート。
  19. 請求項１８において、前記複数の薄膜集積回路の各々は、規則的に配列されていることを特徴とするＩＣシート。
  20. 請求項１８において、前記第１の基板と前記第２の基板の各々は、フィルムであることを特徴とするＩＣシート。
  21. 複数の薄膜集積回路の各々を表裏から封止した第１の基板と第２の基板とが巻き取られており、
    前記複数の薄膜集積回路の各々は、複数の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする巻物。
  22. 請求項２１において、前記複数の薄膜集積回路の各々は、規則的に配列されていることを特徴とする巻物。
  23. 請求項２１において、前記第１の基板と前記第２の基板の各々は、フィルムであることを特徴とする巻物。
  24. 絶縁表面を有する第１の基板上に剥離層を形成し、
    前記剥離層上に少なくとも１つの薄膜集積回路を形成し、
    前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    第１のローラーを回転させて、前記第１の基板上の少なくとも１つの薄膜集積回路の一方の面を第２の基板に接着させ、
    第２のローラーと第３のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、かつ、前記第２のローラーと前記第３のローラーの間を前記薄膜集積回路が通過する際に、前記第２の基板、第３の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第２の基板と前記第３の基板により前記薄膜集積回路を封止することを特徴とするＩＣチップの作製方法。
  25. 絶縁表面を有する第１の基板上に剥離層を形成し、
    前記剥離層上に少なくとも１つの薄膜集積回路を形成し、
    前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    搬送手段により前記第１の基板を搬送すると共に、第１のローラーを回転させて、前記第１の基板上の少なくとも１つの前記薄膜集積回路の一方の面を第２の基板に接着させ、
    第２のローラーと第３のローラーを回転させて、前記薄膜集積回路の他方の面を前記第２の基板に接着させ、かつ、前記第２のローラーと前記第３のローラーの間を前記薄膜集積回路が通過する際に、前記第２の基板、第３の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第２の基板と前記第３の基板により前記薄膜集積回路を封止し、
    第４のローラーを回転させて、前記第２の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするＩＣチップの作製方法。
  26. 絶縁表面を有する第１の基板上に剥離層を形成し、
    前記剥離層上に少なくとも１つの薄膜集積回路を形成し、
    前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    第１のローラーと第２のローラーを回転させて、第１の基板上の少なくとも１つの薄膜集積回路の一方の面を第２の基板に接着させ、かつ、前記薄膜集積回路の他方の面を第３の基板に接着させ、なおかつ、前記第１のローラーと前記第２のローラーの間を前記薄膜集積回路が通過する際に、前記第２の基板、前記第３の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第２の基板と前記第３の基板により前記薄膜集積回路を封止することを特徴とするＩＣチップの作製方法。
  27. 絶縁表面を有する第１の基板上に剥離層を形成し、
    前記剥離層上に少なくとも１つの薄膜集積回路を形成し、
    前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    搬送手段により前記第１の基板を搬送すると共に、第１のローラーを回転させて、前記第１の基板上の前記薄膜集積回路の一方の面を第２の基板に接着させ、
    第２のローラーと第３のローラーを回転させて、前記薄膜集積回路の他方の面を第３の基板に接着させ、かつ、第２のローラーと第３のローラーの間を前記薄膜集積回路が通過する際に、前記第２の基板、前記第３の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第２の基板と前記第３の基板により前記薄膜集積回路を封止し、
    第４のローラーを回転させて、前記第２の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするＩＣチップの作製方法。
  28. 絶縁表面を有する第１の基板上に剥離層を形成し、
    前記剥離層上に少なくとも１つの薄膜集積回路を形成し、
    前記薄膜集積回路の境界に開口部を形成して、前記剥離層を露出させ、
    前記開口部にエッチング剤を導入して、前記剥離層を除去し、
    基板制御手段により、前記第１の基板は、前記第１の基板の一方の面と第２の基板の一方の面が対向するように固定され、なおかつ、前記第１の基板上の前記薄膜集積回路の一方の面が前記第２の基板に接着するように移動され、
    搬送手段により前記第１の基板を搬送すると共に、前記搬送手段が含む第１のローラーを回転させて、前記第１の基板の一方の面から前記薄膜集積回路を剥離し、なおかつ、前記薄膜集積回路の一方の面が接着された前記第２の基板を第２のローラーに供給し、
    前記第２のローラーと第３のローラーを回転させて、前記薄膜集積回路の他方の面を第３の基板に接着させ、なおかつ、前記第２のローラーと前記第３のローラーの間を前記薄膜集積回路が通過する際に、前記第２の基板、前記第３の基板及び前記薄膜集積回路に加圧処理と加熱処理の一方又は両方を行って、前記第２の基板と前記第３の基板により前記薄膜集積回路を封止し、
    第４のローラーを回転させて、前記第２の基板と前記第３の基板により封止された前記薄膜集積回路を巻き取ることを特徴とするＩＣチップの作製方法。
  29. 請求項２４乃至請求項２８のいずれか一項において、
    前記薄膜集積回路として、複数の薄膜トランジスタと、アンテナとして機能する導電層を形成することを特徴とするＩＣチップの作製方法。
JP2005162434A 2004-06-02 2005-06-02 Ｉｃチップの作製方法 Expired - Fee Related JP4579057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005162434A JP4579057B2 (ja) 2004-06-02 2005-06-02 Ｉｃチップの作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004165104 2004-06-02
JP2005162434A JP4579057B2 (ja) 2004-06-02 2005-06-02 Ｉｃチップの作製方法

Publications (3)

Publication Number Publication Date
JP2006019717A true JP2006019717A (ja) 2006-01-19
JP2006019717A5 JP2006019717A5 (ja) 2008-05-15
JP4579057B2 JP4579057B2 (ja) 2010-11-10

Family

ID=35463135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162434A Expired - Fee Related JP4579057B2 (ja) 2004-06-02 2005-06-02 Ｉｃチップの作製方法

Country Status (6)

Country Link
US (3) US8123896B2 (ja)
EP (1) EP1774595A4 (ja)
JP (1) JP4579057B2 (ja)
KR (5) KR101187403B1 (ja)
CN (3) CN101527270B (ja)
WO (1) WO2005119781A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212302A (ja) * 2006-02-09 2007-08-23 Semiconductor Energy Lab Co Ltd 温度センサ素子、温度センサ、半導体装置および表示装置
JP2008004893A (ja) * 2006-06-26 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2008021286A (ja) * 2006-06-12 2008-01-31 Brother Ind Ltd タグテープ、タグテープロール、タグテープロール製造装置
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
JP2010003296A (ja) * 2008-05-23 2010-01-07 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010003295A (ja) * 2008-05-23 2010-01-07 Semiconductor Energy Lab Co Ltd 半導体装置
US7667310B2 (en) 2006-06-26 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010102698A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011186590A (ja) * 2010-03-05 2011-09-22 Dainippon Printing Co Ltd 非接触ｉｃカード、非接触ｉｃカードの製造方法
WO2013066025A1 (ko) * 2011-11-01 2013-05-10 현대다이모스(주) 연질 슬라브재와 피복의 부착장치 및 피복 지그
JP2013229023A (ja) * 2008-06-06 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014078725A (ja) * 2006-03-15 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461411C (zh) * 2004-01-30 2009-02-11 株式会社半导体能源研究所 半导体器件
KR101219748B1 (ko) * 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
WO2005119781A1 (en) * 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US20150287660A1 (en) 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) * 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7776656B2 (en) 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007020805A1 (en) 2005-08-12 2007-02-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101346241B1 (ko) 2005-11-29 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나 및 그의 제작방법, 안테나를 가지는 반도체장치 및그의 제작방법, 및 무선통신 시스템
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070183184A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
TWI379409B (en) * 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101563138B1 (ko) 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100947350B1 (ko) * 2008-08-26 2010-03-15 (주)상아프론테크 엘씨디 기판 적재 카세트용 바아
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8361840B2 (en) * 2008-09-24 2013-01-29 Eastman Kodak Company Thermal barrier layer for integrated circuit manufacture
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
KR101020087B1 (ko) * 2009-09-23 2011-03-09 한국철강 주식회사 광기전력 장치의 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US10541160B2 (en) 2009-12-29 2020-01-21 Nikon Corporation Substrate case and substrate accommodation apparatus
JP5616119B2 (ja) * 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
DE102011112964A1 (de) * 2011-09-15 2013-03-21 Evonik Industries Ag PV-PSA-Laminat durch PSA-Lamination auf einen Release-Film
WO2013191026A1 (ja) * 2012-06-22 2013-12-27 株式会社シンク・ラボラトリー プリント回路基板及びその製造装置並びに製造方法
US20140087198A1 (en) * 2012-09-26 2014-03-27 Web Industries, Inc. Prepreg tape slitting method and apparatus
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9981457B2 (en) 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
DE112014007325B3 (de) 2013-12-02 2021-04-29 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren
TWI732735B (zh) 2013-12-03 2021-07-11 日商半導體能源研究所股份有限公司 剝離裝置以及疊層體製造裝置
US10315399B2 (en) * 2013-12-31 2019-06-11 Entrotech, Inc. Methods for application of polymeric film and related assemblies
JP2016021560A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 剥離装置
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
JP6815096B2 (ja) 2015-05-27 2021-01-20 株式会社半導体エネルギー研究所 剥離装置
WO2017017553A1 (en) 2015-07-30 2017-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
CN106469772B (zh) * 2015-08-18 2018-01-05 江苏诚睿达光电有限公司 一种基于滚压式的热塑性树脂光转换体贴合封装led的工艺方法
CN106469768B (zh) * 2015-08-18 2018-02-02 江苏诚睿达光电有限公司 一种异形有机硅树脂光转换体贴合封装led的装备系统
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6312270B2 (ja) * 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
EP3479401A4 (en) 2016-07-01 2020-03-04 INTEL Corporation SEMICONDUCTOR HOUSING WITH ANTENNAS
KR102389537B1 (ko) 2016-07-29 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102028027B1 (ko) * 2017-03-14 2019-10-04 (주)잉크테크 반도체 칩의 전자파 차폐막 형성 장치 및 방법
CN109748090A (zh) * 2017-11-02 2019-05-14 何崇文 贴拆板机台及其加工方法
KR102154811B1 (ko) * 2018-10-29 2020-09-11 한국기계연구원 필름 전사 방법
AR118939A1 (es) * 2020-05-15 2021-11-10 Marisa Rosana Lattanzi Máquina combinada para elaborar separadores laminares de productos que se contienen en cajas y cajones
KR102288594B1 (ko) * 2021-02-26 2021-08-11 주식회사 이송이엠씨 박막 fmcl 제조 장치 및 박막 fmcl 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2003324142A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524679B1 (fr) 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
DE3325578C2 (de) * 1983-07-15 1985-11-14 Held, Kurt, 7218 Trossingen Doppelbandpresse zur kontinuierlichen Herstellung von Laminaten
US4743334A (en) 1986-02-19 1988-05-10 D&K Custom Machine Design, Inc. Double sided laminating machine
JPH0219271A (ja) * 1988-07-06 1990-01-23 Toshiba Corp 半導体装置用テーピング部品
US4897662A (en) 1988-12-09 1990-01-30 Dallas Semiconductor Corporation Integrated circuit with wireless freshness seal
US5203941A (en) 1989-10-19 1993-04-20 Avery Dennison Corporation Process for manufacturing plastic siding panels with outdoor weatherable embossed surfaces
DE69108062T2 (de) 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5274602A (en) * 1991-10-22 1993-12-28 Florida Atlantic University Large capacity solid-state memory
JPH0621443Y2 (ja) 1991-11-21 1994-06-08 株式会社ニッショー 減圧採血管
JPH0774282B2 (ja) 1992-01-29 1995-08-09 ゼネラル・エレクトリック・カンパニイ アクリルコ―トしたポリカ―ボネ―ト物品の製造方法
US5461338A (en) 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5807772A (en) 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP2974552B2 (ja) 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07134572A (ja) 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3175894B2 (ja) 1994-03-25 2001-06-11 株式会社半導体エネルギー研究所 プラズマ処理装置及びプラズマ処理方法
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3698749B2 (ja) 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5705022A (en) * 1995-06-08 1998-01-06 International Business Machines Corporation Continuous lamination of electronic structures
EP1286386A1 (en) 1995-08-04 2003-02-26 Seiko Epson Corporation Thin film transistor fabrication method
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5814834A (en) 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP3516424B2 (ja) 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3424891B2 (ja) 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100506099B1 (ko) 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
US6010923A (en) 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3552500B2 (ja) 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
KR100442166B1 (ko) 1997-11-13 2004-07-30 세이코 엡슨 가부시키가이샤 반도체 집적 회로, 동작 상태 검출기 및 전자 기기
US6922134B1 (en) 1998-04-14 2005-07-26 The Goodyear Tire Rubber Company Programmable trimmer for transponder
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6447448B1 (en) 1998-12-31 2002-09-10 Ball Semiconductor, Inc. Miniature implanted orthopedic sensors
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP4332925B2 (ja) 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
JP4359357B2 (ja) * 1999-03-09 2009-11-04 株式会社瑞光 ヒートシール装置
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4316767B2 (ja) 2000-03-22 2009-08-19 株式会社半導体エネルギー研究所 基板処理装置
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP3475237B2 (ja) 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
JP3941362B2 (ja) 2000-09-08 2007-07-04 日立化成工業株式会社 電子タグとそれを用いた電子標識
JP4373595B2 (ja) 2000-09-25 2009-11-25 株式会社東芝 コンピュータシステム
US6484780B2 (en) * 2001-03-21 2002-11-26 Card Technology Corporation Card laminator and method of card lamination
DK1391138T3 (da) * 2001-05-23 2006-02-20 Phonak Ag Fremgangsmåde til frembringelse af et elektrisk udgangssignal og akustisk/elektrisk konverteringssystem
JP2003016405A (ja) 2001-06-28 2003-01-17 Toppan Printing Co Ltd Ｉｃタグ装着方法
JP2003016414A (ja) 2001-07-05 2003-01-17 Toppan Printing Co Ltd 非接触方式ｉｃチップ付きシート及びその製造方法
JP2003086706A (ja) 2001-09-13 2003-03-20 Sharp Corp 半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器
WO2003009385A1 (fr) 2001-07-19 2003-01-30 Sharp Kabushiki Kaisha Dispositif a semi-conducteur, dispositif de stockage a semi-conducteur et procedes de production associes
TW586231B (en) 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
JP2003037352A (ja) * 2001-07-25 2003-02-07 Nitto Denko Corp 配線回路基板の製造方法
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6872658B2 (en) 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
FR2833844B1 (fr) * 2001-12-21 2004-11-26 Airinspace Ltd Dispositif mobile d'isolement aeraulique contre la contamination aeroportee, a geometrie variable de diffusseur d'air
US6883573B2 (en) 2002-04-04 2005-04-26 Japan Servo Co., Ltd. Lamination system
US6715524B2 (en) * 2002-06-07 2004-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. DFR laminating and film removing system
EP1514307A1 (en) 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP2004110906A (ja) 2002-09-17 2004-04-08 Renesas Technology Corp 半導体記憶装置
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4683817B2 (ja) 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101032337B1 (ko) 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
WO2004068582A1 (ja) 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7307317B2 (en) 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7011130B2 (en) * 2003-10-17 2006-03-14 Primera Technology, Inc. Laminator for applying a protective layer to a disc
EP2259300B1 (en) 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7554121B2 (en) 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
CN100461411C (zh) 2004-01-30 2009-02-11 株式会社半导体能源研究所 半导体器件
KR101219748B1 (ko) 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
WO2005119781A1 (en) 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7621043B2 (en) * 2005-11-02 2009-11-24 Checkpoint Systems, Inc. Device for making an in-mold circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2003324142A (ja) * 2002-04-30 2003-11-14 Lintec Corp 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212302A (ja) * 2006-02-09 2007-08-23 Semiconductor Energy Lab Co Ltd 温度センサ素子、温度センサ、半導体装置および表示装置
JP2014078725A (ja) * 2006-03-15 2014-05-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008021286A (ja) * 2006-06-12 2008-01-31 Brother Ind Ltd タグテープ、タグテープロール、タグテープロール製造装置
US8648439B2 (en) 2006-06-26 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US7667310B2 (en) 2006-06-26 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
KR101517943B1 (ko) 2006-06-26 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치 제조방법
US7851886B2 (en) 2006-06-26 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US7879654B2 (en) 2006-06-26 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008004893A (ja) * 2006-06-26 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8039353B2 (en) 2006-06-26 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US8278663B2 (en) 2006-06-26 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
US8432018B2 (en) 2006-06-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
JP2010003296A (ja) * 2008-05-23 2010-01-07 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010003295A (ja) * 2008-05-23 2010-01-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR101549530B1 (ko) * 2008-05-23 2015-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2013229023A (ja) * 2008-06-06 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体装置
US8552498B2 (en) 2008-09-19 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8957423B2 (en) 2008-09-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010097599A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010102698A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8803298B2 (en) 2008-09-25 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2011186590A (ja) * 2010-03-05 2011-09-22 Dainippon Printing Co Ltd 非接触ｉｃカード、非接触ｉｃカードの製造方法
WO2013066025A1 (ko) * 2011-11-01 2013-05-10 현대다이모스(주) 연질 슬라브재와 피복의 부착장치 및 피복 지그

Also Published As

Publication number Publication date
KR20070028477A (ko) 2007-03-12
US20140220745A1 (en) 2014-08-07
CN101789378A (zh) 2010-07-28
KR101187403B1 (ko) 2012-10-02
EP1774595A1 (en) 2007-04-18
CN1993829A (zh) 2007-07-04
CN101527270B (zh) 2012-07-04
US20090212297A1 (en) 2009-08-27
KR101020661B1 (ko) 2011-03-09
US8123896B2 (en) 2012-02-28
CN1993829B (zh) 2010-06-02
EP1774595A4 (en) 2011-05-18
KR101226260B1 (ko) 2013-01-28
US9536755B2 (en) 2017-01-03
KR20090009996A (ko) 2009-01-23
KR20090027772A (ko) 2009-03-17
KR100970194B1 (ko) 2010-07-14
KR20110122204A (ko) 2011-11-09
CN101789378B (zh) 2012-07-04
US8698156B2 (en) 2014-04-15
KR20120030577A (ko) 2012-03-28
WO2005119781A1 (en) 2005-12-15
KR101175277B1 (ko) 2012-08-21
CN101527270A (zh) 2009-09-09
US20080044940A1 (en) 2008-02-21
JP4579057B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP4579057B2 (ja) Ｉｃチップの作製方法
US7591863B2 (en) Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101254277B1 (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4749074B2 (ja) Ｉｃチップの作製方法及び装置
US7354801B2 (en) Method for manufacturing semiconductor device
JP4749062B2 (ja) 薄膜集積回路を封止する装置及びｉｃチップの作製方法
US8426293B2 (en) IC chip and its manufacturing method
TWI450386B (zh) 薄膜積體電路製造方法
JP4912627B2 (ja) 薄膜集積回路の作製方法
US20150287660A1 (en) Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
JP2006049859A (ja) 半導体装置およびその作製方法
JP5025103B2 (ja) Ｉｃチップの作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4579057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees