JP5469972B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置及びその作製方法に関する。

アンテナを介した無線通信によりデータの送受信を行う半導体装置（非接触信号処理装置、半導体集積回路チップ、ＩＣチップとも言う）は、外部からの静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）によって素子が破壊（静電気破壊）されることがある。この問題は、半導体装置の作製工程時より、検査、製品としての使用に至るまで信頼性や生産性の低下を招く重要な問題であり、その対策が報告されている（例えば、特許文献１参照）。

特許文献１には、上記半導体装置において、基板や接着剤に導電性ポリマー層を用いて静電気破壊を防止している例が開示されている。

特開２００７−２４１９９９号公報

上記半導体装置の市場が拡大するに伴い、その形状や必要とされる特性の要求は様々である。特に、形状への要求として小型化、薄型化は強く要求されている。同時に、前述の静電気破壊に対するさらなる耐性、又は外的ストレスに対する強度の向上が求められている。また、これらの信頼性向上に並び、本来の機能である無線通信の機能は、従来品と同等以上に確保されていることが重要である。

本発明の一態様は、前述した課題を鑑み、無線通信の機能を損ねることなく、小型化、薄型化を達成しながら、静電気破壊への耐性を向上し、又は外部ストレスに対する強度を向上した半導体装置を提供することを目的の一とする。また、作製工程においても、静電気破壊に起因する形状や機能動作の不良を防ぎ、歩留まりを良く半導体装置を作製することを目的の一とする。さらに低コストで生産性高く半導体装置を作製することを目的の一とする。

本発明の一態様である半導体装置は、半導体集積回路を上下から挟持する絶縁体、及び絶縁体の外側を覆うように設けられる導電性遮蔽体を有する。また、半導体集積回路から引き出された端子と電気的に接続されたアンテナを導電性遮蔽体の上に有する。本発明の一態様である半導体装置は、無線通信により外部装置と信号の送受信を行う機能を有する非接触信号処理装置である。よって、導電性遮蔽体は、半導体集積回路と電気的に接続されたアンテナを介して送受信すべき電磁波を妨げず、かつ外部からの静電気が半導体装置内部の半導体集積回路に印加されるのを遮断する。

本発明の一態様に係る半導体装置の一は、半導体集積回路と、半導体集積回路を上下から挟持するように設けられた絶縁体と、絶縁体の表面を覆うように設けられた導電性遮蔽体と、導電性遮蔽体の上に設けられ、半導体集積回路から引き出された端子と電気的に接続されたアンテナとを有することを特徴とする。

導電性遮蔽体は、静電気放電により印加される静電気を拡散して逃がす、又は電荷の局部的な存在（局在化）を防ぐ（半導体装置上で局部的な電位差が発生しないようにする）ため、半導体集積回路の静電気破壊を防止することができる。導電性遮蔽体は、絶縁体を介して、半導体集積回路の上面、下面、及び側面（分断により生じる断面、分断面とも記す）を覆うように形成される。

導電性遮蔽体の上に設けられたアンテナと、半導体集積回路から引き出された端子との電気的な接続は、絶縁体、及び導電性遮蔽体にコンタクトホールを設け、このコンタクトホールを介して行うことができる。

または、導電性遮蔽体の上に設けられたアンテナと、半導体集積回路から引き出された端子との電気的な接続は、導電性遮蔽体にはコンタクトホールを設け、コンタクトホールを設けた位置に露出した絶縁体に、導電性材料を含浸させることによって導電性を与えた領域を介して行っても良い。また、導電性遮蔽体とアンテナが直接接しないように、アンテナと半導体集積回路とを電気的に接続する領域を除き、導電性遮蔽体とアンテナとの間に絶縁層を設けても良い。

導電性遮蔽体としては、導電性を有していれば良く、導電性材料を用いて形成された導電層を用いることができる。

このような導電性遮蔽体は、導電性遮蔽体に覆われる半導体集積回路と電気的に接続されたアンテナを介して送受信すべき電磁波を妨げず、かつ静電気を遮断する材料、膜厚にて形成する。よって、無線通信の機能を損ねることなく、静電気破壊に耐性を有する半導体装置を提供することができる。

半導体集積回路を上下から挟持するように設けられた絶縁体は、半導体装置に外部から与えられる物理的な力（外部ストレスとも言う）に対する耐衝撃層や、その力を拡散する衝撃拡散層としても機能する。絶縁体を設けることによって、半導体装置に局所的にかかる力を軽減することができるため、外部ストレスによる半導体装置の破損や機能動作の不良等を防止することができる。

半導体装置が有する半導体集積回路は、基板上で作製され、他の支持基板となる絶縁体に一面を接着したのち、基板より剥離されることによって形成されても良い。この場合、半導体集積回路を基板より剥離することによって半導体集積回路及び基板に生じる面を、剥離面という。

あるいは、半導体装置が有する半導体集積回路は、可撓性を有する基板上に直接形成されたものであっても良い。可撓性を有する基板としては、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂等のフィルム状樹脂基板等が例として挙げられるが、無論これらに限定されるものではない。

また、本明細書において、転置（転載ともいう）とはある基板に形成された半導体集積回路を、該基板より剥離し、他の基板に移しかえることをいう。つまり半導体集積回路を設ける場所を他の基板へ移動するとも言える。

支持基板となる絶縁体は、接着層によって半導体集積回路と接着されていても良い。この場合、半導体集積回路と絶縁体との間に接着層を有する。また、絶縁体と半導体集積回路とを、加熱及び加圧処理によって直接接着しても良い。

導電性遮蔽体としては、金属膜、金属窒化物膜、金属酸化物膜等、及びそれらの積層を用いることができる。導電性遮蔽体の膜厚は、前述の無線通信の機能と、静電気の遮蔽能力とのバランスを考慮すると、１μｍ以下が好ましい。

導電性遮蔽体は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等で形成すれば良い。

窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。

酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。

また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。

さらに、導電性遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などが挙げられる。

共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

導電性高分子を含む導電性遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。

導電性遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。

また、導電性遮蔽体上に設けられたアンテナと、導電性遮蔽体とが接しないように、導電性遮蔽体上の保護層を積層しても良い。例えば、導電性遮蔽体としてチタン膜を形成し、チタン膜上に保護層として酸化チタン膜を積層すると良い。保護層により半導体装置の表面に導電性遮蔽体を設ける場合でも保護層が最表面となり、導電性遮蔽体の劣化を防ぐことができる。この場合、アンテナと半導体集積回路の電気的接続を妨げないように、保護層には導電性遮蔽体と同じようにコンタクトホールを設けても良い。

支持体となる絶縁体としては、例えば繊維体に有機樹脂が含浸された構造体を用いることができる。

また、支持体となる絶縁体に弾性率が低く、かつ破断強度が高い材料を用いても良い。

支持体となる絶縁体の主な機能としては、前述のとおり半導体装置に外部から与えられる物理的な力（外部ストレスとも言う）に対する耐衝撃性や、その力を拡散する衝撃拡散性が求められる。そのため、支持体となる絶縁体は、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される絶縁体を設けると、局所的な押圧などの荷重を層全体に拡散して吸収するために、半導体装置の破損を防ぐことができる。

より具体的には、支持体となる絶縁体として、アラミド樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。

より好ましくは、半導体集積回路を、前述の繊維体に有機樹脂が含浸された構造体で挟持し、さらに前述の樹脂を用いた絶縁体で挟持すると良い。

なお、本発明の一態様において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。

本発明の一態様によれば、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。このときアンテナは、導電性遮蔽体及び絶縁体に覆われた半導体集積回路と電気的に接続されていながら、導電性遮蔽体の上に設けられている。従って、前述の効果を奏しつつも、従来に比べて無線通信の能力を妨げるものとはならない。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

本発明の一態様における半導体装置の一実施形態を示す図。 本発明の一態様における半導体装置の一実施形態を示す図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の一例であるマイクロプロセッサの構成を示す図。 本発明の一態様における半導体装置の一例であるマイクロプロセッサの構成を示す図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 本発明の一態様における半導体装置の適用例を説明する図。 本発明の一態様における半導体装置の適用例を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。 実施例３における、本発明の一態様における半導体装置の評価結果（通信距離）を説明する図。 実施例３における、本発明の一態様における半導体装置の評価結果（共振周波数）を説明する図。 実施例３における、本発明の一態様における半導体装置の評価結果（導電性遮蔽体の抵抗率測定）を説明する図。 本発明の一態様における半導体装置の作製方法を説明する図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態においては、半導体集積回路は作製時の基板より剥離され、可撓性を有する絶縁体に挟持されたものを例として説明する。なお、本明細書では半導体集積回路が作製される基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離層を介して形成される。ただし、半導体集積回路が、剥離工程等を経ることなく、直接可撓性を有する基板上に形成される場合も含まれることは前述の通りである。

図１（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１（Ａ）において、半導体集積回路１００は、第１の絶縁体１１２と第２の絶縁体１０２とで挟持されており、さらにその外側を第３の絶縁体１１３と第４の絶縁体１０３とで挟持されている。第３の絶縁体１１３と第４の絶縁体１０３の外側には、導電性遮蔽体１４０が設けられている。アンテナ１０１は、導電性遮蔽体１４０の上に設けられ、導電性遮蔽体１４０、第３の絶縁体１１３、第１の絶縁体１１２に設けられたコンタクトホール１０５（点線枠）を介して、半導体集積回路１００と電気的に接続されている。ここでは特に図示していないが、アンテナ１０１と導電性遮蔽体１４０は共に導電材料であるため、互いが直接接しないように、間に絶縁層を設けることが好ましい。

第３の絶縁体１１３と第４の絶縁体１０３は、上面と下面からそれぞれ設けられ、半導体集積回路１００の断面を覆うように互いが接して設けられる。このような構造を形成するには、例えば半導体集積回路１００をレーザ等によって分断する際に発する熱によって第３の絶縁体１１３と第４の絶縁体１０３を溶融、融着させる等の方法が挙げられる。ただし、第１の絶縁体１１２と第２の絶縁体１０２を溶融、融着させることで半導体集積回路１００の断面を良好に覆うことができるのであれば、特に第３の絶縁体１１３と第４の絶縁体１０３は設けなくとも良い。

導電性遮蔽体１４０は、半導体集積回路１００を覆う（包む）ように、半導体集積回路１００と重なる領域全面に設けられている。つまり、半導体集積回路１００、第１の絶縁体１１２、第２の絶縁体１０２、第３の絶縁体１１３、第４の絶縁体１０３の積層体を覆う（包む）ように、積層体の側面（断面）にも導電性遮蔽体１４０が延在している。

図１（Ａ）においては、導電性遮蔽体１４０は半導体集積回路の上側、下側、側面を覆うように一様に形成されているが、工程によっては、表面、裏面に対して順次段階的に形成されても良い。この場合には、図１（Ｂ）に示すように、側面の膜厚が導電性遮蔽体１４０ａ、１４０ｂの積層となり厚くなる場合がある。

本実施の形態の半導体装置は、無線通信により外部装置と信号の送受信を行う機能を有する非接触信号処理装置である。よって、導電性遮蔽体１４０は、半導体装置に含まれるアンテナ１０１が送受信すべき電磁波を妨げず、かつ外部から半導体装置内部の半導体集積回路１００に印加される静電気を遮断する。導電性遮蔽体１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路１００の静電気破壊を防ぐことができる。

また、アンテナ１０１は、導電性遮蔽体１４０の上に設けられ、導電性遮蔽体１４０、第３の絶縁体１１３、第１の絶縁体１１２に設けられたコンタクトホール１０５（点線枠）を介して、半導体集積回路１００と電気的に接続されている。このような構成とすることにより、導電性遮蔽体１４０の、送受信への影響を最小限とし、良好な通信機能を確保することができる。

半導体集積回路１００は、表面、裏面及び側面に導電性遮蔽体１４０が設けられているので、外部からの静電気に対して広い領域にわたって保護されている。そのため、より高い静電気破壊防止効果を得ることができる。

また、導電性遮蔽体１４０は工程上同じ条件（方法、材料、膜厚）で形成する方が好ましいが、それぞれ異なった条件で形成しても良い。例えば、半導体集積回路１００に対して上側、下側のいずれか一方の面が相対的に静電気放電（ＥＳＤ）に対する耐性が弱い場合、半導体集積回路１００に対して、耐性が弱い一面側の導電性遮蔽体の膜厚をより厚くしても良い。

また、本実施の形態で示す半導体装置は、外部からの電磁波により誘導起電力を発生させて動作を行う（無線機能を有する）ものである。このため、導電性遮蔽体１４０は、静電気による半導体集積回路１００の破壊を防ぐと共に、電磁波を透過させる導電材料を用いて形成する必要がある。

一般に、電磁波は物質中において減衰することが知られており、この減衰は、特に導電材料において顕著となる。このため、本実施の形態では、導電性遮蔽体１４０は、静電気が容易に拡散するのに必要膜厚があれば十分であり、電磁波が透過できるように導電性遮蔽体１４０の膜厚を十分に薄くすると良い。

導電性遮蔽体１４０の膜厚は、通信に利用される電磁波の周波数、用いる導電材料の抵抗率や透磁率に基づいて定めれば良い。

例えば、電磁波の周波数を１３．５６ＭＨｚとして、導電性遮蔽体１４０としてチタン（抵抗率ρ：５．５×１０^−７（Ω・ｍ））を用いる場合には、膜厚を少なくとも１００ｎｍ以下程度とする。これにより、静電気放電に起因する半導体装置の破壊を抑制するとともに、外部との通信を良好に行うことが可能となる。

もちろん、導電性遮蔽体１４０として用いる材料はチタンに限られない。例えば、チタンより抵抗率が高い酸化珪素含有インジウム錫酸化物（ＩＴＳＯとも呼ぶ）を用いる場合には、膜厚が少なくとも７００ｎｍ以下程度の厚さとなるように形成すれば良い。

また、導電性遮蔽体の膜厚の下限は、抵抗率に基づいて決めることが好ましい。例えば、導電性遮蔽体として用いる導電材料の抵抗率が高い場合には、静電気を効果的に拡散させるために、導電性遮蔽体を厚く形成することが好ましい。抵抗率が高い導電材料を用いて導電性遮蔽体を薄くしすぎると、シート抵抗が大きくなり、静電気放電が発生した場合に静電気を効果的に拡散できず、半導体集積回路に大電流が流れて破壊されるおそれがあるためである。

したがって、静電気による半導体装置の破壊を効果的に防止するためには、導電性遮蔽体のシート抵抗が１．０×１０^７Ω／□以下、好ましくは１．０×１０^４Ω／□以下、より好ましくは１．０×１０^２Ω／□以下となるように膜厚を定めることが好ましい。

なお、導電性遮蔽体１４０を形成する膜のシート抵抗が上述の範囲となるのであれば、電磁波を透過させるという観点からは、その膜厚をできるだけ薄くすることが好ましい。

なお、導電材料として抵抗率が低いチタン等を用いる場合には、膜厚を極めて薄く設けた場合であっても、シート抵抗を十分に小さくし且つ電磁波を透過しやすくすることができるが、作製プロセス等を考慮すると、５ｎｍ以上（好ましくは１０ｎｍ以上）程度の厚さとすることが好ましい。

一方で、比較的抵抗率が高い酸化珪素とインジウム錫酸化物の化合物等を用いる場合には、少なくとも５ｎｍ以上の厚さとすることが好ましく、５ｎｍ以上１００ｎｍ以下とすることがより好ましい。

上述のような導電性遮蔽体１４０を形成することで、静電気放電に起因する半導体装置の破壊を効果的に抑制するとともに、外部との通信を良好に行うことができる半導体装置を得ることができる。

次に、図１で示した構成に適用可能な材料等について詳細に説明する。

導電性遮蔽体１４０としては、導電性を有しておれば良く、導電性材料を用いて形成された導電層を用いることができる。

このような導電性遮蔽体１４０は、アンテナ１０１が送受信すべき電磁波を妨げず、かつ静電気を遮断する膜厚、材料で形成する。よって、静電気破壊に耐性を有する信頼性の高い、アンテナを介した無線通信によるデータ送受信可能な半導体装置を提供することができる。

導電性遮蔽体１４０として、金属膜、金属窒化物膜、金属酸化物膜等、及びそれらの積層を用いることができる。例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すれば良い。

窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。

酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸化物（ＩＺＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。

また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。

さらに、導電性遮蔽体１４０として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などが挙げられる。

共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

導電性高分子を含む材料で形成した導電性遮蔽体１４０には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。

導電性遮蔽体１４０は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。

また、導電性遮蔽体１４０上の保護層を積層しても良い。例えば、導電性遮蔽体１４０としてチタン膜（膜厚５ｎｍ以上１００ｎｍ以下程度）を形成し、チタン膜上に保護層として酸化チタン膜を積層すると良い。保護層により半導体装置の表面に導電性遮蔽体１４０を設ける場合でも保護層が最表面となり、導電性遮蔽体１４０の劣化を防ぐことができる。保護層は膜厚１０ｎｍ以上２００ｎｍ以下程度とすれば良い。ただし、先に述べたとおり、アンテナ１０１と導電性遮蔽体１４０との直接の接触を防ぐために絶縁体を設ける場合にはこの限りではない。

絶縁体としては、繊維体に有機樹脂が含浸された構造体を用いることができる。第１の絶縁体１１２及び第２の絶縁体１０２に繊維体に有機樹脂が含浸された構造体を用いる例を図２（Ａ）乃至（Ｃ）に示す。図２（Ａ）（Ｂ）は図１（Ａ）（Ｂ）と対応している。

第１の絶縁体１１２及び第２の絶縁体１０２に該当する絶縁体には、繊維体に有機樹脂が含浸された構造体を用いており、繊維体１５０、１６０に有機樹脂１５１、１６１が含浸された構造体としている。

繊維体１６０が繊維糸束を経糸及び緯糸として製織した織布の平面図を図２（Ｃ）に示す。図２（Ｃ）に示すように、繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけた緯糸とで織られている。このような経糸及び緯糸を用いて製織された繊維体には、経糸及び緯糸が存在しない領域を有する。このような繊維体１６０は、有機樹脂１６１が含浸される割合が高まり、繊維体１６０と半導体集積回路１００との密着性を高めることができる。

また繊維体１６０は、経糸及び緯糸の密度が高く、経糸及び緯糸が存在しない領域の割合が低いものでも良い。

繊維体１６０に有機樹脂１６１が含浸された構造体は、プリプレグとも呼ばれる。プリプレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造体の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍ以下が好ましい。このような厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。例えば、絶縁体として、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａのプリプレグを用いることができる。

なお繊維体に有機樹脂が含浸された構造体は、複数層を積層させても良い。この場合、単層の繊維体に有機樹脂が含浸された構造体を複数積層させることで構造体を形成しても良いし、複数の積層された繊維体に有機樹脂を含浸させた構造体を用いても良い。また、単層の繊維体に有機樹脂が含浸された構造体を複数積層させる際、各構造体間に別の層を挟むようにしても良い。

また有機樹脂１６１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。或いは有機樹脂１６１として、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また有機樹脂１６１として、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いても良い。上記有機樹脂を用いることで、熱処理により繊維体を半導体集積回路に固着することができる。なお、有機樹脂１６１はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。

有機樹脂１６１または繊維の糸束内に高熱伝導性フィラーを分散させても良い。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙げられる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂または繊維糸束内に含まれることにより半導体集積回路での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の特性劣化を低減することができる。

繊維体１６０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布であり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率またはヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。なお、繊維体１６０は、一種類の上記高強度繊維で形成されても良い。また、複数の上記高強度繊維で形成されても良い。

また、繊維体１６０は、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布であっても良い。織布の場合、平織り、綾織り、朱子織り等を適宜用いることができる。

糸束の断面は、円形でも楕円形でも良い。繊維糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸束を用いても良い。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１６０を薄くすることが可能である。このため、構造体を薄くすることが可能であり、薄型の半導体装置を作製することができる。

なお、本実施の形態の図面においては、繊維体１６０は、断面が楕円形の糸束で平織りした織布で示されている。

また、繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。

また、第１の絶縁体１１２及び第２の絶縁体１０２として、弾性率が低く、かつ破断強度が高い材料を用いても良い。例えば、弾性率５ＧＰａ以上１２ＧＰａ以下、破断係数３００ＭＰａ以上のゴム弾性を有する膜を用いることができる。

第１の絶縁体１１２及び第２の絶縁体１０２は、高強度材料で形成されていることが好ましい。高強度材料の代表例としては、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等がある。弾性を有する高強度材料で形成される第１の絶縁体１１２及び第２の絶縁体１０２を設けると、局所的な押圧などの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。

より具体的には、第１の絶縁体１１２及び第２の絶縁体１０２として、アラミド樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。

半導体集積回路１００と第１の絶縁体１１２及び第２の絶縁体１０２との接着は、接着層を用いても良い。接着層は第１の絶縁体１１２及び第２の絶縁体１０２と半導体集積回路１００とを固着することができれば良く、熱硬化樹脂、紫外線硬化樹脂、アクリル樹脂系、ウレタン樹脂系、エポキシ樹脂系、シリコーン樹脂系などを用いることができる。接着層は、膜厚３μｍ以上１５μｍ以下程度とすれば良い。半導体集積回路１００と第１の絶縁体１１２及び第２の絶縁体１０２を加熱及び加圧処理によって接着する場合は、接着層を用いなくても良い。

続いて、本発明の半導体装置の作製方法を図３（Ａ）乃至（Ｅ）を用いて説明する。

作製基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１００を形成する（図３（Ａ）参照）。

作製基板である基板１１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。半導体装置の作製工程において、その行う工程に合わせて作製基板を適宜選択することができる。

剥離層１１１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でも良い。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。

剥離層１１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

剥離層１１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

剥離層１１１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用しても良い。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成しても良い。またプラズマ処理や加熱処理は、酸素、窒素、または一酸化二窒素単体、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行っても良い。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成すると良い。

また、上記の工程によると、基板１１０に接するように剥離層１１１を形成しているが、本発明の一態様はこの工程に制約されない。基板１１０に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１１１を設けても良い。

半導体集積回路１００と繊維体に有機樹脂が含浸された第１の絶縁体１１２を接着し、剥離層１１１を境界として半導体集積回路１００を基板１１０より剥離する。ここで半導体集積回路１００は、第１の絶縁体１１２側に設けられる（図３（Ｂ）参照）。

本実施の形態では、第１の絶縁体１１２として繊維体１６０に有機樹脂１６１が含浸された構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化する。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するように均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行う。

なお、他の基板への転置工程は、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該半導体集積回路を剥離する方法を用いることができる。また、耐熱性の高い基板と半導体集積回路の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該半導体集積回路を剥離する方法を用いることもできる。また、基板と半導体集積回路の間に剥離層を形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法を用いても良い。また、半導体集積回路が形成された基板を機械的に削除又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法を用いても良い。更に、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ半導体集積回路と基板との剥離を促進する方法を用いても良い。

上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と半導体集積回路とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行うこともできる。

また、剥離層と半導体集積回路との界面に液体を介在させつつ、作製基板から半導体集積回路を剥離しても良い。

半導体集積回路１００の露出している剥離面に構造体を加熱し圧着して第２の絶縁体１０２を接着し、半導体集積回路１００を第１の絶縁体１１２及び対向した第２の絶縁体１０２で挟持する（図３（Ｃ）参照）。

第２の絶縁体１０２も第１の絶縁体１１２と同様、繊維体１５０に有機樹脂１５１が含浸された構造体を用いる。

前述のとおり、第１の絶縁体１１２及び第２の絶縁体１０２の上下には、それぞれ第３の絶縁体１１３、第４の絶縁体１０３を設けても良い（図３（Ｄ）参照）。

特に図示しないが、第１の絶縁体１１２及び第２の絶縁体１０２は、平面方向に配列するように複数の半導体集積回路１００を挟持しており、個々の半導体集積回路１００ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。

レーザ光を照射して分断することによって、分断面において第１の絶縁体１１２と第２の絶縁体１０２、及び第３の絶縁体１１３と第４の絶縁体１０３が溶融し、互いに融着する。従って、半導体集積回路１００は第１の絶縁体１１２と第２の絶縁体１０２、及び第３の絶縁体１１３と第４の絶縁体１０３によって封止される。前述したが、第３の絶縁体１１３及び第４の絶縁体１０３は、その効果の一つとして、本工程において半導体集積回路１００の断面をより良好に覆うために設けるものである。つまり、第１の絶縁体１１２及び第２の絶縁体１０２によって十分良好に半導体集積回路１００の断面を覆うことができるのであれば、特にこの構造には限定しない。

次に第３の絶縁体１１３及び第４の絶縁体１０３を覆う（包む）ように、導電性遮蔽体１４０を形成する。まず、第３の絶縁体１１３の表面及び分断面に導電性遮蔽体を形成し、第４の絶縁体１０３の表面及び分断面に導電性遮蔽体を形成する（図３（Ｅ）参照）。本実施の形態では、導電性遮蔽体１４０は、スパッタリング法により、膜厚１０ｎｍ（０より大きく１μｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下）のチタン膜を形成する。

続いて、導電性遮蔽体１４０、第３の絶縁体１１３、第１の絶縁体１１２にコンタクトホール１０５（点線枠）を設け、半導体集積回路１００と電気的に接続するようにアンテナ１０１を形成する（図３（Ｅ）参照）。半導体集積回路１００とアンテナ１０１の電気的な接続に関しては、コンタクトホール開口後、導電材料を用いてアンテナを直接形成し、電気的な接続を取ることができる。また、別途フィルム状の基板にアンテナ１０１を形成しておき、コンタクトホールを介して、導電性ペースト等を用いて半導体集積回路１００とアンテナ１０１とを貼り合わせ、電気的な接続を取っても良い。

前述のとおり、アンテナ１０１と導電性遮蔽体１４０とが直接接しないよう、間に絶縁層を設けても良い。

このようにして形成することにより、半導体集積回路１００は、第１の絶縁体１１２と第２の絶縁体１０２に封止される。そして、半導体装置の表面及び裏面に相当する第１の絶縁体１１２と第２の絶縁体１０２の外側および分断面に設けられた導電性遮蔽体１４０により静電気放電に対して保護される構造となる。

上述のように、半導体集積回路１００を覆う導電性遮蔽体１４０により、半導体集積回路１００への静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止することができる。また半導体集積回路１００を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

（実施の形態２）
本実施の形態では、より信頼性が高く、歩留まりが良い半導体装置の作製方法を、図４及び図５を用いて詳細に説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。

作製基板である絶縁表面を有する基板２００上に剥離層２０１を介して、下地膜２０２、トランジスタ２１０、２１１、絶縁膜２１２、絶縁膜２１３、絶縁層２１４が設けられ、半導体集積回路２５０が形成されている（図４（Ａ）参照）。

トランジスタ２１０は薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、２２４ｂ、ソース領域又はドレイン領域２２４ａ、２２４ｂより低濃度不純物領域である不純物領域２２３ａ、２２３ｂ、チャネル形成領域２２６、ゲート絶縁層２２７、ゲート電極層２２８、サイドウォール構造の絶縁層２２９ａ、２２９ｂを含む。ソース領域又はドレイン領域２２４ａ、２２４ｂは、ソース電極層又はドレイン電極層として機能する配線層２３０ａ、２３０ｂとそれぞれ接して電気的に接続されている。本実施の形態では、トランジスタ２１０はｐチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、２２４ｂ、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域である不純物領域２２３ａ、２２３ｂにｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。

トランジスタ２１１は薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、２０４ｂ、ソース領域又はドレイン領域２０４ａ、２０４ｂ、より低濃度不純物領域である不純物領域２０３ａ、２０３ｂ、チャネル形成領域２０６、ゲート絶縁層２０７、ゲート電極層２０８、サイドウォール構造の絶縁層２０９ａ、２０９ｂを含む。ソース領域又はドレイン領域２０４ａ、２０４ｂはソース電極層又はドレイン電極層として機能する配線層２１０ａ、２１０ｂとそれぞれ接して電気的に接続されている。本実施の形態では、トランジスタ２１１はｎチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、２０４ｂ、ＬＤＤ領域である不純物領域２０３ａ、２０３ｂにｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。

次に、半導体集積回路２５０上に、第１の絶縁体２６２を形成する。第１の絶縁体２６２としては、繊維体２８０に有機樹脂２８１が含浸された構造体を用いても良い。半導体集積回路２５０と第１の絶縁体２６２を接着し、剥離層２０１を界面として、半導体集積回路２５０を基板２００より剥離する。ここで半導体集積回路２５０は、第１の絶縁体２６２側に設けられる（図４（Ｂ）（Ｃ）参照）。

半導体集積回路２５０の露出している剥離面に構造体を加熱し圧着して第２の絶縁体２５２を接着し、半導体集積回路２５０を第１の絶縁体２６２及び第２の絶縁体２５２で挟持する（図５（Ａ）参照）。

第２の絶縁体２５２も第１の絶縁体２６２と同様、繊維体２７０に有機樹脂２７１が含浸された構造体を用いれば良い。

図示しないが、第１の絶縁体２６２及び第２の絶縁体２５２は複数の半導体集積回路を挟持しており、個々の半導体集積回路２５０ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。半導体集積回路２５０は、レーザ照射により発生した熱で第１の絶縁体２６２と第２の絶縁体２５２の分断面近傍が溶融、融着し、封止される。

なお、実施の形態１で述べたとおり、半導体集積回路２５０の断面をより良好に覆うために、第１の絶縁体２６２及び第２の絶縁体２５２の外側に、第３の絶縁体及び第４の絶縁体を設けても良い。

次に第１の絶縁体２６２及び第２の絶縁体２５２を覆う（包む）ように、導電性遮蔽体２６０を形成する。まず、第１の絶縁体２６２の表面及び分断面に導電性遮蔽体を形成し、第２の絶縁体２５２の表面及び分断面に導電性遮蔽体を形成する（図５（Ｂ）参照）。本実施の形態では、導電性遮蔽体２６０は、金属膜を用いる。具体的には、スパッタリング法により膜厚１０ｎｍ（好ましくは５ｎｍ以上１００ｎｍ以下）のチタン膜を形成する。

その後、導電性遮蔽体上にアンテナとして機能する導電層２６３を形成し、導電層２６３上に保護層として無機絶縁層２５４を形成する。本実施の形態では無機絶縁層２５４として窒化珪素膜を形成する。導電層２６３は、導電性遮蔽体及び第１の絶縁体に設けられたコンタクトホールを介して、半導体集積回路２５０と電気的に接続する。特に図示しないが、実施の形態１でも述べたように、導電性遮蔽体とアンテナとが直接接しないよう、絶縁層を設けても良い（図５（Ｃ）参照）。

このようにして形成することにより、半導体集積回路２５０は、第１の絶縁体２６２と第２の絶縁体２５２に封止される。そして、半導体装置の表面及び裏面に相当する第１の絶縁体２６２と第２の絶縁体２５２の外側および分断面に設けられた導電性遮蔽体２６０により静電気放電に対して保護される構造となる。

導電性遮蔽体２６０は、半導体装置に含まれるアンテナである導電層２６３が送受信すべき電磁波を透過し、かつ外部からの静電気が半導体装置内部の半導体集積回路２５０に印加されるのを遮断する。導電性遮蔽体２６０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路２５０の静電気破壊を防ぐことができる。

また、半導体集積回路を挟持して絶縁体及び導電性遮蔽体を設けるため、作製工程においても、外部ストレスや静電気放電による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって歩留まり良く、半導体装置を作製することができる。

本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。

トランジスタ２１０、２１１が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。

微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。

この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などの水素化珪素またはハロゲン化珪素を水素で希釈して形成することができる。また、水素化珪素またはハロゲン化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。

また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ_２Ｏ_３、Ａｌ_２Ｏ_３、ＴｉＯ_２、それらの積層などを用いると良く、ゲート電極層、ソース電極層、ドレイン電極層としては、インジウム錫酸化物（ＩＴＯ）、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると極度に表面の平坦性が悪化するとともに、良好な結晶性を得られないためである。

また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシルラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。

結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせても良く、熱処理やレーザ光照射を単独で、複数回行っても良い。

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。

ゲート絶縁層２０７、２２７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層２０７、２２７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ_２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。

また、ゲート絶縁層２０７、２２７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７、２２７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。

ゲート電極層２０８、２２８は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良いし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良いし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。また、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。

ゲート電極層２０８、２２８に可視光に対して透光性を有する材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。また、酸化亜鉛を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。

ゲート電極層２０８、２２８の形成において、エッチング法で加工する場合は、マスクを形成しドライエッチング法により加工すれば良い。ＩＣＰ（Ｉｎｄｕａｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

サイドウォール構造の絶縁層２０９ａ、２０９ｂ、２２９ａ、２２９ｂは、ゲート電極層、半導体層を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し自己整合的に形成すれば良い。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。

本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方及び下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でも良い。

また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。

ソース電極層又はドレイン電極層として機能する配線層２１０ａ、２１０ｂ、２３０ａ、２３０ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層２１０ａ、２１０ｂ、２３０ａ、２３０ｂの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。

また、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などの透光性の導電性材料を用いることもできる。

絶縁膜２１２、２１３、絶縁層２１４は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、その他の無機絶縁性材料を用いることができる。

上述のように、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止することができる。また半導体集積回路を覆う絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

本発明の一態様である半導体装置は、電界効果トランジスタのような半導体素子だけでなく、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。

（実施の形態３）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図６乃至図８を用いて説明する。

本実施の形態の半導体装置はメモリ素子としてメモリセルアレイ、及びメモリセルアレイを駆動する駆動回路部を有する。

絶縁表面を有する作製基板である基板３００の上に剥離層３０１を形成し、剥離層３０１上に下地膜として機能する絶縁膜３０２を形成する。

次いで、絶縁膜３０２上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等の手段により成膜すれば良い。

本実施の形態では、絶縁膜３０２上に、非晶質半導体膜を形成し、非晶質半導体膜をレーザ結晶化させることによって結晶性半導体膜である半導体膜を形成する。

このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行っても良い。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。

次に半導体膜を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層３０３、３０４、３０５、３０６を形成する。半導体層の端部には傾斜角（テーパー角）を設けても良い。

エッチング加工は、プラズマエッチング（ドライエッチング）又はウェットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。

半導体層３０５上に絶縁膜３１０を形成する。絶縁膜３１０は酸化シリコン若しくは酸化シリコンと窒化シリコンの積層構造で形成すれば良い。絶縁膜３１０は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁層を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。絶縁膜３１０は、電荷蓄積層３１１に電荷を注入するためのトンネル絶縁層として用いるので、このように丈夫であるものが好ましい。この絶縁膜３１０は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。

プラズマ処理により形成される好適な絶縁膜３１０の一例は、酸化雰囲気下のプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成し、その後窒素雰囲気下でその酸化珪素層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素雰囲気下でのプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより酸化珪素層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化珪素層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面からほぼ１ｎｍの深さに窒素を２０〜５０原子％の割合で含有した構造となる。

半導体層の代表例としての珪素層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。

いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁層として信頼性の高いトンネル絶縁層を形成することができる。

電荷蓄積層３１１を絶縁膜３１０上に形成する。この電荷蓄積層３１１は、単層でも良いし、複数の層を積層して設けても良い。

電荷蓄積層３１１としては、半導体材料または導電性材料の層または粒子で形成し浮遊ゲートとすることができる。半導体材料としては、シリコン、シリコンゲルマニウム等がある。シリコンを用いる場合、アモルファスシリコンやポリシリコンを用いることができる。さらには、リンがドープされたポリシリコンを用いることができる。導電性材料としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）、あるいは導電性を付与した珪素膜で形成すれば良い。このような材料から成る導電層の下には窒化タンタル、窒化タングステン、窒化チタン、窒化モリブデンなどの窒化物、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどのシリサイドを形成しておいても良い。更には、上記半導体材料同士、導電性材料同士、または半導体材料及び導電性材料の積層構造としても良い。例えば、シリコン層及びゲルマニウム層の積層構造としても良い。

また、電荷蓄積層３１１として、絶縁性であり、電荷を保持するトラップを有する層で形成することもできる。このような材料の代表例として、代表的にはシリコン化合物、ゲルマニウム化合物がある。シリコン化合物としては、窒化珪素、酸窒化珪素、水素が添加された酸窒化珪素等がある。ゲルマニウム化合物としては、窒化ゲルマニウム、酸素が添加された窒化ゲルマニウム、窒素が添加された酸化ゲルマニウム、酸素及び水素が添加された窒化ゲルマニウム、窒素及び水素が添加された酸化ゲルマニウム等のゲルマニウム化合物等がある。

次に半導体層３０３、３０４、３０６を覆うマスクを形成する。マスク、電荷蓄積層３１１をマスクとしてｎ型を付与する不純物元素を添加し、ｎ型不純物領域３６２ａ、ｎ型不純物領域３６２ｂを形成する。本実施の形態では、不純物元素としてｎ型を付与する不純物元素であるリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３６２ａ、ｎ型不純物領域３６２ｂに、ｎ型を付与する不純物元素が１×１０^１７〜５×１０^１８／ｃｍ^３程度の濃度で含まれるように添加する。半導体層３０３、３０４、３０６を覆うマスクを除去する。

半導体層３０６上の酸化膜を除去し、半導体層３０５、半導体層３０６、絶縁膜３１０、電荷蓄積層３１１を覆うゲート絶縁層３０９を形成する。メモリセルアレイにおいてはゲート絶縁層３０９の膜厚が厚いと、薄膜トランジスタ及びメモリ素子の高電圧に対する耐性が高くすることができ、信頼性を高めることができる。

なお、半導体層３０５の上方に形成されたゲート絶縁層３０９は、後に完成するメモリ素子においてコントロール絶縁層として機能するが、半導体層３０６上に形成される薄膜トランジスタにおいてはゲート絶縁層として機能するために本明細書では、ゲート絶縁層３０９とよぶこととする。

半導体層３０３、３０４上の酸化膜を除去し、半導体層３０３、半導体層３０４を覆うゲート絶縁層３０８を形成する（図６（Ａ）参照）。ゲート絶縁層３０８はプラズマＣＶＤ法またはスパッタ法などを用いて形成することができる。駆動回路部に設けられる薄膜トランジスタのゲート絶縁層３０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすれば良い。ゲート絶縁層３０８を薄膜化すると、駆動回路部においてトランジスタを低電圧で高速に動作させる効果がある。

ゲート絶縁層３０８は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層３０８は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。

また、ゲート絶縁層３０８として、高誘電率材料を用いても良い。ゲート絶縁層３０８に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成しても良い。

また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

次いで、ゲート絶縁層３０８、３０９上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００ｎｍ〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いることができる。また、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。また、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。また、単層構造であっても良い。本実施の形態では、第１の導電膜として窒化タンタルを膜厚３０ｎｍ形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。

第１の導電膜と第２の導電膜をエッチング加工して、第１のゲート電極層３１２、３１３、３１４、第２のゲート電極層３１６、３１７、３１８、第１の制御ゲート電極層３１５、及び第２の制御ゲート電極層３１９を形成する（図６（Ｂ）参照）。

本実施の形態では第１のゲート電極層、第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）を垂直な側面を有して形成する例を示すが、本発明の一態様はそれに限定されず、第１のゲート電極層及び第２のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）両方がテーパー形状を有していても良い。または、どちらか一方のゲート電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していても良い。また、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でも良い。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。

ゲート電極層（及び制御ゲート電極層）を形成する際のエッチング工程によって、ゲート絶縁層３０８、３０９は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。

次に、半導体層３０４、３０５、３０６を覆うマスク３２１、３６３を形成する。マスク３２１、３６３、第１のゲート電極層３１２、第２のゲート電極層３１６をマスクとしてｐ型を付与する不純物元素３２０を添加し、ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂを形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いる。ここでは、ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂにｐ型を付与する不純物元素が１×１０^２０〜５×１０^２１／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層３０３にチャネル形成領域３２３が形成される（図６（Ｃ）参照）。

ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂは高濃度ｐ型不純物領域であり、ソース領域、ドレイン領域として機能する。

次に半導体層３０３を覆うマスク３２５を形成する。マスク３２５、第１のゲート電極層３１３、第２のゲート電極層３１７、第１のゲート電極層３１４、第２のゲート電極層３１８、第１の制御ゲート電極層３１５、及び第２の制御ゲート電極層３１９をマスクとしてｎ型を付与する不純物元素３２４を添加し、ｎ型不純物領域３２６ａ、３２６ｂ、３６４ａ、３６４ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂを形成する。本実施の形態では、不純物元素としてリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂにｎ型を付与する不純物元素が５×１０^１９〜５×１０^２０／ｃｍ^３程度の濃度で含まれるように添加する。また、半導体層３０４にチャネル形成領域３２９、半導体層３０５にチャネル形成領域３３０、及び半導体層３０６にチャネル形成領域３３１が形成される（図６（Ｄ）参照）。

ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂは高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、ｎ型不純物領域３６４ａ、ｎ型不純物領域３６４ｂは低濃度不純物領域であり、ＬＤＤ領域となる。

マスク３２５をＯ_２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成しても良い。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。

不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行っても良い。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。

次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜３６７と絶縁膜３６８との積層構造とする。絶縁膜３６７と絶縁膜３６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でも良く、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜３６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。

絶縁膜３６７、絶縁膜３６８としては他に窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いても良い。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。

次いで、レジストからなるマスクを用いて絶縁膜３６７、絶縁膜３６８、ゲート絶縁層３０８、３０９に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜３６８、絶縁膜３６７、ゲート絶縁層３０８、３０９を除去し、ソース領域又はドレイン領域であるｐ型不純物領域３２２ａ、３２２ｂ、ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂに達する開口部を形成する。エッチングは、ウェットエッチングでもドライエッチングでも良く、両方用いても良い。ウェットエッチングのエッチャントは、フッ化水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いると良い。エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加しても良い。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。

開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層である配線層３６９ａ、配線層３６９ｂ、配線層３７０ａ、配線層３７０ｂ、配線層３７１ａ、配線層３７１ｂ、配線層３７２ａ、配線層３７２ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）膜を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウム膜を膜厚７００ｎｍ形成し、チタン（Ｔｉ）膜を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。

以上の工程で駆動回路部として、ｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ３７３、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ３７４、メモリセルアレイとしてｎ型不純物領域を有するメモリ素子３７５、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ３７６を有する半導体集積回路３５０を作製することができる（図６（Ｅ）参照）。

本実施の形態では半導体集積回路３５０上に絶縁層３９０を形成する（図７（Ａ）参照）。続いて、第１の絶縁体３８２として、繊維体３８３に有機樹脂３８４が含浸された構造体を用いる。構造体を加熱し圧着して、半導体集積回路３５０、第１の絶縁体３８２、第４の絶縁体３９１を接着し、剥離層３０１を用いて半導体集積回路３５０を基板３００より剥離する。よって半導体集積回路３５０は、第１の絶縁体３８２側に設けられる（図７（Ｂ）参照）。

第２の絶縁体３８５も第１の絶縁体３８２と同様、繊維体３８３に有機樹脂３８４が含浸された構造体を用いる。構造体を加熱し圧着して、第３の絶縁体３８８と第２の絶縁体３８５を接着する。第２の絶縁体３８５の第３の絶縁体３８８と接着する反対面には接着層３８９を設ける。

半導体集積回路３５０の露出している剥離面に接着層３８９を接着し、半導体集積回路３５０を、第４の絶縁体３９１及び第１の絶縁体３８２と、第３の絶縁体３８８及び第２の絶縁体３８５で挟持する（図８（Ａ）参照）。

図示しないが第１の絶縁体３８２及び第２の絶縁体３８５は、平面方向に配列するように複数の半導体集積回路３５０を挟持しており、個々の半導体集積回路３５０ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。

分断することによって、分断面において第１の絶縁体３８２と第２の絶縁体３８５、及び第３の絶縁体３８８と第４の絶縁体３９１が溶融し、互いに融着することで、半導体集積回路３５０は第１の絶縁体３８２と第２の絶縁体３８５、及び第３の絶縁体３８８と第４の絶縁体３９１とによって封止される。

次に第３の絶縁体３８８及び第４の絶縁体３９１を覆う（包む）ように、導電性遮蔽体３９５を形成する。まず、第３の絶縁体３８８の表面及び分断面に導電性遮蔽体を形成し、第４の絶縁体３９１の表面及び分断面に導電性遮蔽体を形成する（図８（Ｂ）参照）。本実施の形態では、導電性遮蔽体３９５は、スパッタリング法により膜厚１０ｎｍ（好ましくは５ｎｍ以上１００ｎｍ以下）のチタン膜を形成する。

その後、導電性遮蔽体３９５上にアンテナとして機能する導電層３８０を形成し、導電層３８０上に保護層として無機絶縁層３８１を形成する。本実施の形態では無機絶縁層３８１として窒化珪素膜を形成する。導電層３８０は、導電性遮蔽体３９５、第３の絶縁体、及び第１の絶縁体に設けられたコンタクトホールを介して、半導体集積回路３５０と電気的に接続する。特に図示しないが、実施の形態１でも述べたように、導電性遮蔽体とアンテナとが直接接しないよう、絶縁層を設けても良い。

このようにして形成することにより、半導体集積回路３５０は、第１の絶縁体３８２と第２の絶縁体３８５、及び第３の絶縁体３８８と第４の絶縁体３９１とに封止される。また、半導体装置の表面及び裏面に相当する第３の絶縁体３８８と第４の絶縁体３９１の外側および分断面に設けられた導電性遮蔽体３９５により静電気放電に対して保護される構造となる。

導電性遮蔽体３９５は、半導体装置に含まれるアンテナである導電層３８０が送受信すべき電磁波を妨げず、かつ外部からの静電気が半導体装置内部の半導体集積回路３５０に印加されるのを遮断する。導電性遮蔽体３９５は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路３５０の静電気破壊を防ぐことができる。

また、半導体集積回路を挟持して絶縁体を設けるため、作製工程においても、外部ストレスや静電気放電による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって歩留まりよく半導体装置を作製することができる。

上述の通り、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止することができる。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。

（実施の形態４）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。

図９に半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記実施の形態に係る半導体装置により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、ＡＬＵともいう）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図９に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１０を参照して説明する。図１０は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。

このような構成のＲＦＣＰＵ５１１の動作は以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。

アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。

本実施の形態におけるマイクロプロセッサにおいても、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。

本実施の形態で示す半導体装置の上面構造の一例について、図１１（Ａ）を参照して説明する。図１１（Ａ）に示す半導体装置は、半導体集積回路チップ４００と、アンテナ４０５が設けられた支持基板４０６とを含んでいる。接点４０７において、半導体集積回路チップ４００の端子とアンテナ４０５の端子を電気的に接続するように、支持基板４０６に半導体集積回路チップ４００を貼り付ける。（図１１（Ｂ）参照）。

半導体集積回路チップ４００内に設けられる半導体集積回路にはメモリ部やロジック部を構成する複数のトランジスタ等の素子が設けられる。本実施の形態に係る半導体装置は、電界効果トランジスタのような半導体素子だけでなく、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。

次に、半導体集積回路チップ４００とアンテナの構造及びその配置について説明する。図１１（Ｂ）は、図１１（Ａ）に示した半導体集積回路チップ４００と支持基板４０６に形成されたアンテナ４０５が積層された半導体装置の斜視図に相当する。そして、図１１（Ｃ）は、図１１（Ｂ）の破線Ｘ−Ｙにおける断面図に相当する。

図１１（Ｃ）に示す半導体集積回路１００は、実施の形態１乃至４で示した半導体集積回路を用いることができ、ここでは、個々に分断しチップ状にしたものを半導体集積回路チップ４００という。なお、図１１（Ｃ）に示す半導体集積回路チップ４００は、実施の形態１を用いる例であるが、本実施の形態は、他の実施の形態にも適用することができ、この構造に限定されない。

図１１（Ｃ）に示す半導体集積回路１００は、第１の絶縁体１１２、第２の絶縁体１０２で挟持され、その側面も封止されている。本実施の形態では、複数の半導体集積回路を挟持して第１の絶縁体、第２の絶縁体を貼り合わせた後、個々の半導体集積回路ごとに分断し、半導体集積回路チップ４００を作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。

本発明の一態様における半導体装置は、アンテナ、及び該アンテナと電気的に接続する半導体集積回路を挟持する一対の絶縁体の外側（半導体集積回路側と反対側及び側面）に導電性遮蔽体１４０ａ、１４０ｂを有する。導電性遮蔽体１４０ａ、１４０ｂは、半導体装置に含まれるアンテナが送受信すべき電磁波を透過し、かつ外部からの静電気が半導体装置内部の半導体集積回路に印加されるのを遮断する。

図１２（Ａ）に、図１１（Ａ）に示した半導体集積回路チップ４００とアンテナ４０５との拡大図を示す。図１２（Ａ）において、アンテナは巻き数が１である矩形のループアンテナであるが、本発明の一態様はこの構成に限定されない。アンテナの形状は矩形を有することに限定されず、曲線を有する形状、例えば円形を有していても良い。そして巻き数は１に限定されず、複数であっても良い。ただしアンテナの巻き数が１の場合、半導体集積回路チップ４００とアンテナ４０５の間に生じる寄生容量を低減することができる。

また、図１１（Ａ）、図１２（Ａ）において、アンテナは、半導体集積回路チップ４００の周囲を取り囲むように配置されており、破線で示す接点４０８に相当する部分以外は、アンテナ４０５は半導体集積回路チップ４００とは異なる領域に配置されている。しかし、本発明の一態様はこの構成に限定されず、図１２（Ｂ）に示すように、破線で示す接点４０８に相当する部分以外において、アンテナ４０５が半導体集積回路チップ４００と少なくとも一部重なるように配置されていても良い。ただし、図１１（Ａ）、図１２（Ａ）に示すように、アンテナ４０５が半導体集積回路チップ４００とは異なる領域に配置されていることで、半導体集積回路チップ４００とアンテナ４０５の間に生じる寄生容量を低減することができる。

本発明の一態様である半導体装置は、電磁誘導方式、電磁結合方式、マイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナ４０５の形状を適宜決めればよい。

例えば、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さや形状等を適宜設定すればよい。例えば、アンテナを線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナまたはリボン型の形状）等に形成することができる。また、アンテナの形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。

本発明の一態様を適用した半導体装置は、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また、半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。よって、本実施の形態で示すような非接触でデータの入出力が可能で、且つ小型な半導体装置とした場合に有効である。本実施の形態の半導体装置は外力に対する信頼性が高いので、半導体装置が使用可能な環境の条件を広げ、延いては半導体装置の用途の幅を広げることが可能になる。

（実施の形態６）
本実施の形態では、上述した本発明の一態様を用いて形成された非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。

図１３（Ａ）に示す半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している。高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路である。電源回路８２０は受信信号から電源電位を生成する回路である。リセット回路８３０はリセット信号を生成する回路である。クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路である。データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路である。データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路である。また、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。

次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。

このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ることが可能となる。

また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。

次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１３（Ｂ））。品物３２２０が含む半導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１３（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

以上の様に、本発明の一態様である信頼性の高い半導体装置の適用範囲は極めて広く、広い分野の電子機器に用いることが可能である。

（実施の形態７）
本発明の一態様によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の一態様である半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１４を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１９０を設けることができる（図１４（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設けることができる（図１４（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１９７を設けることができる（図１４（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図１４（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を設けることができる（図１４（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１９５を設けることができる（図１４（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９６を設けることができる（図１４（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。

なお、本実施の形態は、上記実施の形態１乃至６、及び実施の形態８と適宜組み合わせて実施することが可能である。

（実施の形態８）
本実施の形態では、本発明の一態様である半導体装置の実装例を、図１５を用いて説明する。

本発明の一態様である半導体装置は、実施の形態７で示したように、様々な物品に実装することができる。本実施の形態では、可撓性基板（フレキシブル基板ともいう）に実装しフレキシブルな半導体装置を作製する例を示す。

図１５（Ａ）乃至（Ｃ）は、可撓性基板に半導体集積回路チップを埋め込むように実装した例である。半導体集積回路チップは実施の形態１乃至６で示した半導体装置を用いることができ、ここでは個々に分断しチップ状にしたものを半導体集積回路チップという。図１５（Ｄ）に半導体集積回路チップ６００の詳細を示す。図１５（Ｄ）の半導体集積回路チップは実施の形態１を用いる例であるが、本実施の形態は他の実施の形態にも適用することができ、この構造に限定されない。

図１５（Ｄ）に示すように、半導体集積回路１００は、第１の絶縁体１１２、第２の絶縁体１０２で挟持され、その側面も封止されている。特に図示していないが、導電性遮蔽体上に設けられたアンテナ１０１と半導体集積回路１００とは、導電性遮蔽体及び絶縁体に設けられたコンタクトホールを介して電気的に接続される。本実施の形態では、第１の絶縁体１１２及び第２の絶縁体１０２は複数の半導体集積回路を挟持しており、個々のアンテナ１０１及び半導体集積回路１００ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断する。分断することによって、半導体集積回路１００は第１の絶縁体１１２と第２の絶縁体１０２とによって封止される。第１の絶縁体１１２及び第２の絶縁体１０２と分断面（分断による生じる側面）が一致し、第１の絶縁体１１２及び第２の絶縁体１０２が分断面に露出する。

第１の絶縁体１１２及び第２の絶縁体１０２を覆う（包む）ように、導電性遮蔽体１４０が形成されている。導電性遮蔽体１４０は、第１の絶縁体、第２の絶縁体の表面及び分断面に形成されている。よってアンテナ１０１及び半導体集積回路１００は、第１の絶縁体１１２と第２の絶縁体１０２に封止され、かつ半導体装置の表面及び裏面に相当する第１の絶縁体１１２と第２の絶縁体１０２の外側に設けられた導電性遮蔽体１４０により静電気放電に対して保護される構造となる。

半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。

図１５（Ａ）は可撓性基板６０１と、可撓性基板６０２に挟持された半導体集積回路チップ６００であり、半導体集積回路チップ６００は可撓性基板６０１に設けられた凹部に配置されている。

半導体集積回路チップ６００が配置される凹部は片方の可撓性基板に設けられていてもよいし、両方に設けられていてもよい。図１５（Ｂ）は可撓性基板６０１及び可撓性基板６０２に両方に設けられた凹部に、半導体集積回路チップ６００が配置される例である。

さらに、可撓性基板を３層構造とし、中央の可撓性基板に半導体集積回路チップ６００を配置する開口を設けてもよい。図１５（Ｃ）は、可撓性基板６０３に開口を設け、その開口に半導体集積回路チップ６００を配置し、可撓性基板６０１と可撓性基板６０２とよって、可撓性基板６０３及び半導体集積回路チップ６００を挟み込むように挟持する例である。

図１５（Ａ）乃至（Ｃ）において、さらに可撓性基板６０１、可撓性基板６０２の外側に可撓性基板を積層してもよい。

可撓性基板６０１、６０２、６０３としては、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布、紙などを用いることができる。また、具体的にはポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリプロピレン樹脂、ポリプロピレンサルファイド樹脂、ポリカーボネート樹脂、ポリエーテルイミド樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンオキサイド樹脂、ポリサルフォン樹脂、ポリフタールアミド樹脂等からなる基板、ポリプロピレン樹脂、ポリエステル樹脂、ビニル樹脂、ポリフッ化ビニル樹脂、塩化ビニル樹脂、ポリアミド樹脂等からなる基板、フィルム、繊維質な材料からなる紙などを用いることができる。接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。基板やフィルムが被処理体と接着する際は、接着層を用いてもよい。基板やフィルムの種類によって条件を選択し、加熱処理や加圧により接着することができる。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。

本実施の形態のように、実装する可撓性基板内に凹部、又は開口を設けて半導体集積回路チップ６００を埋め込むように配置すると、半導体集積回路チップ６００を設けることによる凸部が形成されないため、可撓性基板表面は平坦であり、膜厚を均一にすることができる。従って、可撓性基板に半導体集積回路チップを実装する際に貼り合わせのためにローラーなどによって加圧処理を行っても、半導体集積回路チップに局所的に圧力がかかる（圧力が集中する）ことを防止することができる。よって、実装工程において半導体集積回路チップの破損を軽減することができるため、半導体装置の歩留まりが向上する。また、実装後においても、外的ストレスに強い、信頼性の高い半導体装置とすることができる。

また平坦かつ平滑な表面とすることができるため、保管や機械上における積み重ね性、搬送性に優れる。さらに外部より半導体集積回路チップが視認されないため（表面に半導体集積回路チップの形状が反映する凸部が生じないため）、セキュリティ性の高い半導体装置とすることができる。

（実施の形態９）
導電性遮蔽体は、静電気放電から半導体集積回路を保護するため、ある程度の導電性を有しているのが好ましいが、アンテナを介して送受信する電波を吸収するため、通信距離への影響が考慮しなければならない。

図１９に示すように、半導体集積回路１９００、及びアンテナ１９０２上に、絶縁層を介して導電性遮蔽体を設ける際、絶縁層上に１９０３ａ〜１９０３ｈで示すように、島状の導電体が点在した構成としても良い。このとき、導電体１９０３ａ〜１９０３ｈの各々は、導電性材料にて形成された島状の導電体であり、縦方向には導電性を有するが、互いに接続していない形状となっているため、例えば１９０３ａと１９０３ｂ、１９０３ａと１９０３ｃなどの間では、横方向には導通が無い。

このような構造とすると、静電気放電から半導体集積回路１９００を保護するには良好な特性を示し、かつ横方向には導電性を有していないため、アンテナを介して送受信される電波の阻害は最小限に抑えることができる。

本実施例は、本発明の一態様である半導体装置を作製し、信頼性評価を行った結果を示す。

半導体集積回路を、第１の絶縁体と第２の絶縁体とで挟持された積層構造を形成し、該積層構造を導電性遮蔽体で覆った（包んだ）試料を作製した。試料において第１の絶縁体及び第２の絶縁体は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用いた。導電性遮蔽体は、膜厚１０ｎｍのチタン膜で形成した試料を実施例Ａとし、膜厚１０ｎｍの酸化珪素とインジウム錫酸化物の化合物（以下、ＩＴＳＯと記す）で形成した試料を実施例Ｂとし、膜厚１００ｎｍのＩＴＳＯで形成した試料を実施例Ｃとし、導電性遮蔽体を設けない試料を比較例Ｄとした。これらの各試料について、信頼性評価としてＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）耐性の評価を行った。

ＥＳＤ耐性の評価としては、ガラス基板（厚さ０．５ｍｍ）、アルミ板、導電性シートの積層上に試料を乗せ、試料の導電性遮蔽体の形成側から集積回路中央部へＥＳＤ試験機（簡易応答評価 Ｔａｋａｙａ株式会社製）にて電圧を印加し、ＥＳＤ印加後に除電（１分間）を行い、動作確認を行った。なお、半導体集積回路に対してアンテナ側を表面、半導体集積回路に対してアンテナと反対側の面を裏面として、動作確認を行った。

実施例Ａ、実施例Ｂ、実施例Ｃ及び比較例Ｄの試料において、実施例Ａについては５個、実施例Ｂ、実施例Ｃ、比較例Ｄについてはそれぞれ４個に対してＥＳＤ測定を行った。非動作になるまでのＥＳＤ印加電圧［ｋＶ］の平均値、最大値、最小値を表１に示す。

非動作になるまでのＥＳＤ印加電圧［ｋＶ］の値は、比較例では裏面側で平均値２．７ｋＶ、最大値７．０ｋＶ、最小値２．０ｋＶであるのに対し、実施例Ａでは裏面側で平均値１５．０ｋＶ、最大値１５．０ｋＶ、最小値１５．０ｋＶ、実施例Ｂでは平均値１２．０ｋＶ、最大値１３．０ｋＶ、最小値１１．０ｋＶと、実施例Ｃでは平均値１５．０ｋＶ、最大値１５．０ｋＶ、最小値１５．０ｋＶ、導電性遮蔽体を有する構造の実施例Ａ及び実施例Ｃにおいてはより高い電圧値まで動作できたことが分かる。以上の結果から、半導体集積回路を導電性遮蔽体で覆うことによって、静電気放電に対する耐性が上がり、静電気破壊しにくいということが確認できた。

上記結果より、本発明の一態様を用いると、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができることが確認できた。

次に、本発明の一態様である半導体装置に対して、曲げ試験を行った結果について説明する。

まず、実施例Ａと同じ構造を有する試料を実施例Ｅ、実施例Ｂと同じ構造を有する試料を実施例Ｆ、比較例Ｄと同じ構造を有する試料を比較例Ｇとして、それぞれ５個ずつ用意した。次に、ポリエチレンナフタレートのテープ上に試料を５個ずつ並べて、片側に６７０ｇのおもりを付けたポリエチレンナフタレートのテープを、紙を巻いた金属製ロッド上で往復させた。

実施例Ｅ、実施例Ｆ及び比較例Ｇそれぞれの試料５個ずつに対して、３０往復毎に応答評価を行い、３００往復まで応答評価を行った結果を表２〜表４に示す。

比較例Ｇの試料５個のうち３個は、３０回の往復までは応答を示しているが、その後は応答を示していないことが分かる。実施例Ｅ及び実施例Ｆについては、それぞれ５個ずつの試料は全て３００回の往復まで応答を示していることが分かる。

上記結果より、本発明の一態様を用いると、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、かつ半導体集積回路を覆う絶縁体により、曲げストレスに対する信頼性が向上できることがわかった。薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができることが確認できた。

本実施例では、本発明の一態様である半導体装置を作製し、信頼性評価を行った結果を示す。

試料として、導電性遮蔽体、第４の絶縁体、第１の絶縁体、アンテナ、半導体集積回路、第３の絶縁体、第２の絶縁体、導電性遮蔽体の積層構造（実施例Ｈ、実施例Ｉ、実施例Ｊ）を作製した。試料において第１の絶縁体及び第２の絶縁体は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）を用い、第３の絶縁体及び第４の絶縁体にはアラミドフィルム（膜厚１２μｍ）を用いた。なお、アンテナ上は保護層として窒化珪素膜を形成し、第３の絶縁体と半導体集積回路との間には接着層としてアクリル樹脂（膜厚１０μｍ）を形成した。

導電性遮蔽体は、チタン膜で形成した試料を実施例Ｈ、ＩＴＳＯ膜で形成した試料を実施例Ｉ、ニッケル膜で形成した試料を実施例Ｊとした。そして、各試料構造において、導電性遮蔽体をチタン膜及びＩＴＳＯ膜で形成する場合は、膜厚５ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍとした。また、導電性遮蔽体をニッケル膜で形成する場合は、膜厚１０ｎｍ、５０ｎｍ、１００ｎｍとした。なお、導電性遮蔽体の膜厚０ｎｍは、導電性遮蔽体を形成していない試料であり、比較例である。

実施例Ｈ、実施例Ｉ、実施例Ｊについて、ＥＳＤ測定（各膜厚、試料５個）、曲げ試験（各膜厚、試料５個）、シート抵抗の測定（各膜厚、試料５個）を行った。

ＥＳＤ測定は、実施例１と同様の方法で行った。また、曲げ試験は、実施例２と同様の方法で行った。シート抵抗の測定は、ガラス上に、チタン膜、ＩＴＳＯ膜、ニッケル膜をそれぞれ成膜して行った。膜厚は、チタン膜及びＩＴＳＯ膜で形成する場合は、５ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍとし、ニッケル膜で形成する場合は、１０ｎｍ、５０ｎｍ、１００ｎｍとした。それぞれの試料を抵抗率測定器（エヌピーエス株式会社製）にて、直流４探針法により行った。

次に、実施例Ｈ、実施例Ｉについて、図１６に通信距離の結果と、実施例Ｈ、実施例Ｉ、実施例Ｊについて、図１７に共振周波数の結果を示す。図１６及び図１７は、各膜厚に対して試料を１０個測定した結果の平均値で示している。図１６の結果から、実施例Ｈ、実施例Ｉの通信距離は、材料や膜厚によってほとんど変化しないことがわかった。また、図１７の結果においても、実施例Ｈ、実施例Ｉ、実施例Ｊの共振周波数は、材料や膜厚によってほとんど変化しないことがわかった。つまり、導電性遮蔽体を電磁波が透過し、外部との通信を良好に行うことができることがわかった。

次に、実施例Ｈ、実施例Ｉ、実施例Ｊについて、図１８に抵抗率の測定結果を示す。実施例Ｈ、実施例Ｉ、実施例Ｊのいずれにおいても膜厚が厚くなるほど、シート抵抗が下がる傾向がみられた。以上の結果から、実施例Ｈ、実施例Ｉ、実施例Ｊにおいて、膜厚を厚くすることによって、シート抵抗が下がり静電気放電が発生した場合に静電気を効果的に拡散させることができることがわかった。また、導電性遮蔽体の膜厚とシート抵抗は相関があり、膜厚によってシート抵抗を制御できることがわかった。

次に、実施例Ｈ、実施例Ｉ、実施例Ｊについて、表５乃至表７にＥＳＤ測定の結果について示す。試料は、各実施例、各膜厚について５個ずつ測定した。表５乃至表７のそれぞれにおいて、測定の結果の分母は試験試料数、分子は動作試料数を示している。

導電性遮蔽体を設けていない比較例では、５ｋＶの電圧を印加した場合５個のうち１個しか動作せず、１０ｋＶの電圧を印加した場合１つも動作しなくなった。実施例Ｈにおいて、膜厚５ｎｍとして裏面側より１５ｋＶの電圧を印加した場合５個のうち３個動作し、５ｎｍの膜厚以外の膜厚では、表面、裏面ともに１５ｋＶの電圧を印加した場合でも５個とも動作した。また、実施例Ｉにおいて、膜厚５０ｎｍ、１００ｎｍとして、１５ｋＶの電圧を印加した場合、５個とも動作し、膜厚５ｎｍ、１０ｎｍとして、１５ｋＶの電圧を印加した場合、５個のうち４個動作した。実施例Ｊにおいて、膜厚と電圧にかかわらず５個とも動作した。以上の結果から、導電性遮蔽体の膜厚を厚くすることによって、静電気放電による静電気破壊を防止できることがわかった。

次に、実施例Ｈ、実施例Ｉ、実施例Ｊについて、表８に曲げ試験の結果について示す。表８において、判定は、３００回曲げ試験実施後の正常動作の有無を示し、判定結果の分母は試験試料数、分子は動作試料数を示している。試料は、各膜厚について５個ずつ測定した。

導電性遮蔽体を形成していない比較例の試料は、３００回の往復後は５個とも応答を示さなかった。これに対して、実施例Ｈ、実施例Ｉ、実施例Ｊでは、各膜厚の５個ずつの試料全てにおいて、３００回の往復後に応答を示していることが分かる。以上の結果から、集積回路を導電性遮蔽体で覆うことによって、静電気放電による静電気破壊を防止できることがわかった。

上記結果より、本発明の一態様を用いると、半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができることが確認できた。

１００ 半導体集積回路
１０１ アンテナ
１０２ 第２の絶縁体
１０３ 第４の絶縁体
１０５ コンタクトホール
１１０ 基板
１１１ 剥離層
１１２ 第１の絶縁体
１１３ 第３の絶縁体
１４０ 導電性遮蔽体
１５０ 繊維体
１５１ 有機樹脂
１６０ 繊維体
１６１ 有機樹脂
１９０ チップ
１９１ チップ
１９３ チップ
１９４ チップ
１９５ チップ
１９６ チップ
１９７ チップ
２００ 基板
２０１ 剥離層
２０６ チャネル形成領域
２０７ ゲート絶縁層
２０８ ゲート電極層
２１０ トランジスタ
２１１ トランジスタ
２１２ 絶縁膜
２１３ 絶縁膜
２１４ 絶縁層
２２６ チャネル形成領域
２２７ ゲート絶縁層
２２８ ゲート電極層
２５０ 半導体集積回路
２５２ 第２の絶縁体
２５４ 無機絶縁層
２６０ 導電性遮蔽体
２６２ 第１の絶縁体
２６３ 導電層
２７０ 繊維体
２７１ 有機樹脂
２８０ 繊維体
２８１ 有機樹脂
３００ 基板
３０１ 剥離層
３０２ 絶縁膜
３０３ 半導体層
３０４ 半導体層
３０５ 半導体層
３０６ 半導体層
３０８ ゲート絶縁層
３０９ ゲート絶縁層
３１０ 絶縁膜
３１１ 電荷蓄積層
３１２ 第１のゲート電極層
３１３ 第１のゲート電極層
３１４ 第１のゲート電極層
３１５ 第１の制御ゲート電極層
３１６ 第２のゲート電極層
３１７ 第２のゲート電極層
３１８ 第２のゲート電極層
３１９ 第２の制御ゲート電極層
３２０ 不純物元素
３２１ マスク
３２３ チャネル形成領域
３２４ 不純物元素
３２５ マスク
３２９ チャネル形成領域
３３０ チャネル形成領域
３３１ チャネル形成領域
３５０ 半導体集積回路
３６３ マスク
３６７ 絶縁膜
３６８ 絶縁膜
３７３ 薄膜トランジスタ
３７４ 薄膜トランジスタ
３７５ メモリ素子
３７６ 薄膜トランジスタ
３８０ 導電層
３８１ 無機絶縁層
３８２ 第１の絶縁体
３８３ 繊維体
３８４ 有機樹脂
３８５ 第２の絶縁体
３８８ 第３の絶縁体
３８９ 接着層
３９０ 絶縁層
３９１ 第４の絶縁体
３９５ 導電性遮蔽体
４００ 半導体集積回路チップ
４０５ アンテナ
４０６ 支持基板
５００ マイクロプロセッサ
５０１ 演算回路
５０２ 演算回路制御部
５０３ 命令解析部
５０４ 割り込み制御部
５０５ タイミング制御部
５０６ レジスタ
５０７ レジスタ制御部
５０８ バスインターフェース
５０９ 読み出し専用メモリ
５１０ メモリインターフェース
５１１ ＲＦＣＰＵ
５１２ アナログ回路部
５１３ デジタル回路部
５１４ 共振回路
５１５ 整流回路
５１６ 定電圧回路
５１７ リセット回路
５１８ 発振回路
５１９ 復調回路
５２０ 変調回路
５２１ ＲＦインターフェース
５２２ 制御レジスタ
５２３ クロックコントローラ
５２４ ＣＰＵインターフェース
５２５ 中央処理ユニット
５２６ ランダムアクセスメモリ
５２７ 読み出し専用メモリ
５２８ アンテナ
５２９ 容量部
５３０ 電源管理回路
６００ 半導体集積回路チップ
６０１ 可撓性基板
６０２ 可撓性基板
６０３ 可撓性基板
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶回路
８９０ アンテナ
９１０ コード抽出回路
９２０ コード判定回路
９３０ ＣＲＣ判定回路
９４０ 出力ユニット回路
１９００ 半導体集積回路
１９０２ アンテナ
３２００ 通信装置
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ 通信装置
３２５０ 半導体装置
３２６０ 商品
１４０ａ 導電性遮蔽体
１４０ｂ 導電性遮蔽体
２０４ａ ソース領域又はドレイン領域
２０４ｂ ソース領域又はドレイン領域
２２４ａ ソース領域又はドレイン領域
２２４ｂ ソース領域又はドレイン領域
２０３ａ 不純物領域
２０３ｂ 不純物領域
２２３ａ 不純物領域
２２３ｂ 不純物領域
２０９ａ サイドウォール構造の絶縁層
２０９ｂ サイドウォール構造の絶縁層
２１０ａ 配線層
２１０ｂ 配線層
２２９ａ サイドウォール構造の絶縁層
２２９ｂ サイドウォール構造の絶縁層
２３０ａ 配線層
２３０ｂ 配線層
３２２ａ ｐ型不純物領域
３２２ｂ ｐ型不純物領域
３２６ａ ｎ型不純物領域
３２６ｂ ｎ型不純物領域
３２７ａ ｎ型不純物領域
３２７ｂ ｎ型不純物領域
３２８ａ ｎ型不純物領域
３２８ｂ ｎ型不純物領域
３６２ａ ｎ型不純物領域
３６２ｂ ｎ型不純物領域
３６４ａ ｎ型不純物領域
３６４ｂ ｎ型不純物領域
３６９ａ 配線層
３６９ｂ 配線層
３７０ａ 配線層
３７０ｂ 配線層
３７１ａ 配線層
３７１ｂ 配線層
３７２ａ 配線層
３７２ｂ 配線層
１９０３ａ 導電体
１９０３ｂ 導電体
１９０３ｃ 導電体
１９０３ｄ 導電体
１９０３ｅ 導電体
１９０３ｆ 導電体
１９０３ｇ 導電体
１９０３ｈ 導電体

Claims (2)

1. 第１の絶縁体を有し、
   前記第１の絶縁体の上方に、複数のトランジスタを有する回路を有し、
   前記回路の上方に第２の絶縁体を有し、
   前記第１の絶縁体と、前記回路と、前記第２の絶縁体と、を有する積層体の上面、下面、及び側面を覆うように設けられた第１の導電層を有し、
   前記第１の導電層の上方に、アンテナとしての機能を有する第２の導電層を有し、
   前記第１の導電層は、前記積層体の上面に設けられた膜厚よりも前記積層体の下面に設けられた膜厚の方が大きいことを特徴とする半導体装置。
2. 請求項１において、
   前記第２の導電層は、前記第２の絶縁体及び前記第１の導電層に設けられたコンタクトホールを介して、前記回路と電気的に接続されていることを特徴とする半導体装置。

Images