JP2014123375A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014123375A
JP2014123375A JP2013264048A JP2013264048A JP2014123375A JP 2014123375 A JP2014123375 A JP 2014123375A JP 2013264048 A JP2013264048 A JP 2013264048A JP 2013264048 A JP2013264048 A JP 2013264048A JP 2014123375 A JP2014123375 A JP 2014123375A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
semiconductor
semiconductor integrated
impact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013264048A
Other languages
English (en)
Inventor
Yoshiaki Oikawa
欣聡 及川
Shingo Eguchi
晋吾 江口
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013264048A priority Critical patent/JP2014123375A/ja
Publication of JP2014123375A publication Critical patent/JP2014123375A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】外部ストレス、及び静電気放電による形状不良や特性不良などの半導体装置の不
良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを
目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製
造歩留まりを向上させることを目的の一とする。
【解決手段】外部ストレスに対する耐衝撃層、又はその衝撃を拡散する衝撃拡散層とで挟
持された半導体集積回路と、半導体集積回路を覆う導電層とを有する。半導体集積回路を
覆う導電層により、半導体集積回路の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉ
ｃ Ｄｉｓｃｈａｒｇｅ）による静電気破壊（回路の誤動作や半導体素子の損傷）を防止
する。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。
より小型、薄型化を図られている半導体集積回路チップ（ＩＣチップともいう）において
、外的ストレスに対するその強度を高めることは重要である。
チップの強度を向上させるため、チップを補強する方法が種々提案されている（特許文献
１参照。）。例えば、特許文献１においては、チップを補強金属板で挟み、封止用樹脂で
覆い硬化する方法が報告されている。
また、携帯して用いる半導体集積回路チップは、携帯時、保管時、使用時における外部か
らの静電気放電による半導体集積回路チップの破壊（静電気破壊）が生じるという問題が
あり、その対策も報告されている（例えば、特許文献２参照。）。
特許文献２では、携帯時、保管時の半導体集積回路チップは、全ての外部端子が短絡され
ることによって、静電気放電による半導体集積回路チップの破壊に対する耐性を向上させ
ている。
特開２００６−１３９８０２号公報 特開２０００−２３１６１９号公報
しかし、特許文献１のように補強用金属板を設けると半導体装置が厚く、大型化してしま
うといった問題がある。
従って、薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有す
る信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても
形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
半導体装置に外部から与えられる力（外部ストレスともいう）に対する耐衝撃層、その力
を拡散する衝撃拡散層、及び半導体集積回路を覆う導電層を設ける。導電層は静電気放電
により印加される静電気を拡散して逃がす、または電荷の局部的な存在（局在化）を防ぐ
（局部的な電位差が発生しないようにする）ため、半導体集積回路の静電気破壊を防ぐこ
とができる。導電層は、半導体集積回路の一方の面を覆う（重なる）ように形成され、ア
ンテナを設ける場合は、半導体集積回路のアンテナを設けない側に形成される。なお、導
電層は半導体集積回路とは電気的に接続しない。
半導体装置に外部から与えられる力（外部ストレスともいう）に対する耐衝撃層、又、さ
らにその力を拡散する衝撃拡散層を設けることによって、局所的にかかる力を軽減するこ
とができるため、半導体装置の破損や特性不良などを防止することが可能となる。
半導体装置において、少なくとも一の衝撃拡散層は半導体集積回路に接して設けられる。
半導体集積回路の近くに接して設けられることによって、より外部から半導体集積回路に
かかる力を拡散し、低減する効果がある。
半導体装置において、半導体集積回路は一対の衝撃拡散層、又、さらに耐衝撃層によって
挟持されている。半導体集積回路は基板上で作製され、耐衝撃層に接着して基板より剥離
される。本明細書において、半導体集積回路を基板より剥離することによって半導体集積
回路の生じる面を、剥離面という。本発明において、一対の耐衝撃層及び一対の衝撃拡散
層を有する場合、半導体集積回路の剥離面は衝撃拡散層（第２の衝撃拡散層）に接し、他
方の面は耐衝撃層（第１の耐衝撃層）に接して設けられている。第１の衝撃拡散層は第１
の耐衝撃層の外側（半導体集積回路と反対側）に、第２の耐衝撃層は第２の衝撃拡散層の
外側（半導体集積回路と反対側）にそれぞれ設けられている。
導電層としては、導電性を有しておれば良い。導電層は、薄膜におけるシート抵抗が１．
０×１０２Ω／□以上１．０×１０７Ω／□以下（より好ましくは１．０×１０２Ω／□
以上１．０×１０４Ω／□以下）が好ましい。
このような導電層は、アンテナが送受信すべき電波を透過する膜厚、材料で形成する。よ
って、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供することが
できる。
導電層として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用いること
ができる。
導電層は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニ
ッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、
シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主
成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化
物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、
酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏ
ｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（Ｓｎ
Ｏ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
なども用いてもよい。
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることが
できる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いること
ができる。
さらに、導電層として、導電性高分子（導電性ポリマーともいう）を用いてもよい。導電
性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、
ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェ
ン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ
（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）
、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−
ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メト
キシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポ
リ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポ
リＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブ
チルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、
ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキ
シチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェ
ン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオ
キシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルア
ニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（
２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
導電性高分子を含む導電層には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸
、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ま
せてもよい。
導電層は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印
刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができ、膜
厚は５ｎｍ以上２００ｎｍ以下が好ましい。
導電層は、半導体集積回路に接着した耐衝撃層（又は衝撃拡散層）に形成してもよいし、
半導体集積回路に接着前に衝撃拡散層に形成してもよい。導電層を半導体集積回路に接着
前に衝撃拡散層に形成し、衝撃拡散層と耐衝撃層との間に導電層を有する構成とすると、
導電層表面が露出しないために、酸化、摩耗、ひび割れなどの導電層の劣化を防止する効
果がある。
また、導電層上の保護層を積層してもよい。例えば、導電層としてチタン膜を形成し、チ
タン膜上に保護層として酸化チタン膜を積層するとよい。保護層により半導体装置の表面
に導電層を設ける場合でも保護層が最表面となり、導電層の劣化を防ぐことができる。
耐衝撃層としては、繊維体に有機樹脂が含浸された構造体を用いることができる。耐衝撃
層は、弾性率１３ＧＰａ以上、破断係数は３００ＭＰａ未満が好ましい。
衝撃拡散層としては、弾性率が低く、かつ破断強度が高い材料を用いることが好ましく、
ゴム弾性を有する膜を用いればよい。衝撃拡散層は、弾性率５ＧＰａ以上１２ＧＰａ以下
、破断係数３００ＭＰａ以上が好ましい。
衝撃拡散層は、高強度材料で形成されていることが好ましい。高強度材料の代表例として
は、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレ
ン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹
脂等がある。弾性を有する高強度材料で形成される衝撃拡散層を設けると局所的な押圧な
どの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。
より具体的には、衝撃拡散層として、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ
）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ
）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。
本明細書において、転置（転載ともいう）とはある基板に形成された半導体集積回路を、
該基板より剥離し、他の基板に移しかえることをいう。つまり半導体集積回路を設ける場
所を他の基板へ移動するとも言える。
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された
半導体集積回路と、一対の第１の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集
積回路と反対側には半導体集積回路を覆う導電層とを有する。
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された
半導体集積回路と、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層と、一対の第１
の耐衝撃層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側には半導体集積
回路を覆う導電層とを有し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率
が低く、かつ破断強度が高い。
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された
半導体集積回路と、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層と、第２の耐衝
撃層と衝撃拡散層との間には半導体集積回路を覆う導電層とを有し、衝撃拡散層は第１の
耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された
半導体集積回路と、第１の耐衝撃層の半導体集積回路と反対の面に第１の衝撃拡散層と、
半導体集積回路と第２の耐衝撃層との間に第２の衝撃拡散層と、第１の衝撃拡散層及び第
２の耐衝撃層のいずれか一方の半導体集積回路と反対側には半導体集積回路を覆う導電層
とを有し、第１の衝撃拡散層及び第２の衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層
より弾性率が低く、かつ破断強度が高い。
本発明の半導体装置の一態様は、一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された
半導体集積回路と、第１の耐衝撃層の半導体集積回路と反対の面に第１の衝撃拡散層と、
半導体集積回路と第２の耐衝撃層との間に第２の衝撃拡散層と、第２の耐衝撃層と第２の
衝撃拡散層との間には半導体集積回路を覆う導電層とを有し、第１の衝撃拡散層及び第２
の衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高
い。
上記構成において、半導体装置に、半導体集積回路に対して（半導体集積回路を間に挟ん
で）導電層と反対側に外部と信号を受信又は発信するアンテナを設けてもよい。例えば、
第２の耐衝撃層の外側に導電層を設ける場合、半導体集積回路と第１の耐衝撃層との間に
アンテナを設ければよい。また半導体集積回路上にも保護層を設けてもよく、例えば、半
導体集積回路上に設けられたアンテナを覆うように保護層として無機絶縁層を形成すれば
よい。
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形
成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、第
２の耐衝撃層を、基板より剥離された半導体集積回路に接着し、一対の第１の耐衝撃層及
び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側に半導体集積回路を覆う導電
層を形成する。
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形
成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、第
２の耐衝撃層と衝撃拡散層とを接着し、第２の耐衝撃層に接着された衝撃拡散層を、基板
より剥離された半導体集積回路に接着し、一対の第１の耐衝撃層及び第２の耐衝撃層のい
ずれか一方の半導体集積回路と反対側に半導体集積回路を覆う導電層を形成し、衝撃拡散
層は第１の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形
成し、半導体集積回路に第１の耐衝撃層を接着し、半導体集積回路を基板より剥離し、衝
撃拡散層の一方の面に導電層を形成し、第２の耐衝撃層と衝撃拡散層の導電層の形成され
た一方の面とを接着し、第２の耐衝撃層に接着された衝撃拡散層の他方の面を、基板より
剥離された半導体集積回路に接着し、衝撃拡散層は第１の耐衝撃層及び第２の耐衝撃層よ
り弾性率が低く、かつ破断強度が高い。
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形
成し、半導体集積回路に第１の耐衝撃層を、第１の耐衝撃層に第１の衝撃拡散層を接着し
、半導体集積回路を基板より剥離し、第２の耐衝撃層と第２の衝撃拡散層とを接着し、第
２の耐衝撃層に接着された第２の衝撃拡散層を、基板より剥離された半導体集積回路に接
着し、第１の衝撃拡散層及び第２の耐衝撃層のいずれか一方の半導体集積回路と反対側に
半導体集積回路を覆う導電層を形成し、第１の衝撃拡散層及び第２の衝撃拡散層は、第１
の耐衝撃層及び第２の耐衝撃層より弾性率が低く、かつ破断強度が高い。
本発明の半導体装置の作製方法の一態様は、基板上に剥離層を介して半導体集積回路を形
成し、半導体集積回路に第１の耐衝撃層を、第１の耐衝撃層に第１の衝撃拡散層を接着し
、半導体集積回路を基板より剥離し、第２の衝撃拡散層の一方の面に導電層を形成し、第
２の耐衝撃層と第２の衝撃拡散層の導電層の形成された一方の面とを接着し、第２の耐衝
撃層に接着された第２の衝撃拡散層の他方の面を、基板より剥離された半導体集積回路に
接着し、第１の衝撃拡散層及び第２の衝撃拡散層は、第１の耐衝撃層及び第２の耐衝撃層
より弾性率が低く、かつ破断強度が高い。
衝撃拡散層は接着層によって半導体集積回路と接着されていてもよく、この場合、半導体
集積回路と衝撃拡散層との間に接着層を有する。また、耐衝撃層と衝撃拡散層とを、又は
耐衝撃層と半導体集積回路とを、加熱及び加圧処理によって接着することができる。
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を
指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む
回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することが
できる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の衝
撃拡散層、又耐衝撃層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の
高い半導体装置を提供することができる。また、作製工程においても形状や特性の不良を
防ぎ、歩留まり良く半導体装置を作製することができる。
半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の適用例を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置により得られるマイクロプロセッサの構成を示すブロック図。 半導体装置により得られるＲＦＣＰＵの構成を示すブロック図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 信頼性評価の結果を示す図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 信頼性評価の結果を示す図。 信頼性評価の結果を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方
法を、図１乃至図３を用いて詳細に説明する。
本実施の形態における半導体装置において、半導体集積回路は作製時の基板より剥離され
、可撓性を有する耐衝撃層に挟持される。なお、本明細書では半導体集積回路が作製され
る基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離層を介して形成さ
れる。
図１（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１（Ａ）において、半導体集積
回路１００は第１の耐衝撃層１１２、第２の耐衝撃層１０２、第１の衝撃拡散層１１３、
第２の衝撃拡散層１０３に挟持されており、半導体集積回路１００と第２の耐衝撃層１０
２の間に第２の衝撃拡散層１０３、第２の耐衝撃層１０２の外側（第２の衝撃拡散層１０
３と反対側）に導電層１４０が設けられている。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。なお、導電層１４０は半導体集積回路１００とは電気的に接続しない。導電
層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な
存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路
１００の静電気破壊を防ぐことができる。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、図１７（Ａ）（Ｂ）に示すように、第１の耐衝撃層１１２の外側（
半導体集積回路１００と反対側）に設けることもできる。図１７（Ａ）（Ｂ）の構成にお
いて、アンテナを形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳ
Ｄ）に対する耐性が弱いため、導電層１４０は、アンテナの反対側の半導体集積回路１０
０より第２の衝撃拡散層１０３、第２の耐衝撃層１０２側に設けることが好ましい。
導電層１４０としては、導電性を有しておれば良い。導電層１４０は、薄膜におけるシー
ト抵抗が１．０×１０２Ω／□以上１．０×１０７Ω／□以下（より好ましくは１．０×
１０２Ω／□以上１．０×１０４Ω／□以下）が好ましい。
このような導電層１４０は、アンテナが送受信すべき電波を透過する膜厚、材料で形成す
る。よって、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供する
ことができる。
導電層１４０として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用い
ることができる。
導電層１４０は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、
金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛
、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元
素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化
物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、
酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏ
ｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（Ｓｎ
Ｏ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
なども用いてもよい。
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることが
できる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いること
ができる。
さらに、導電層１４０として、導電性高分子（導電性ポリマーともいう）を用いてもよい
。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例
えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチ
オフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ
（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）
、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−
ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メト
キシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポ
リ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポ
リＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブ
チルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、
ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキ
シチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェ
ン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオ
キシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルア
ニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（
２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
導電性高分子を含む導電層１４０には、有機樹脂やドーパント（ハロゲン類、ルイス酸、
無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）
を含ませてもよい。
導電層１４０は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布
法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することがで
き、膜厚は５ｎｍ以上２００ｎｍ以下が好ましい。
また、導電層１４０上の保護層を積層してもよい。例えば、導電層１４０としてチタン膜
（膜厚１０ｎｍ以上５０ｎｍ以下程度）を形成し、チタン膜上に保護層として酸化チタン
膜を積層するとよい。保護層により半導体装置の表面に導電層１４０を設ける場合でも保
護層が最表面となり、導電層の劣化を防ぐことができる。保護層は膜厚１０ｎｍ以上２０
０ｎｍ以下程度とすればよい。
第１の耐衝撃層１１２及び第２の耐衝撃層１０２は繊維体に有機樹脂が含浸された構造体
を用いており、第１の耐衝撃層１１２は繊維体１６０に有機樹脂１６１が含浸された構造
体、第２の耐衝撃層１０２は繊維体１５０に有機樹脂１５１が含浸された構造体である。
半導体集積回路１００の剥離面は第２の衝撃拡散層１０３に接し、他方の面は第１の耐衝
撃層１１２に接して設けられている。第１の衝撃拡散層１１３は第１の耐衝撃層１１２の
外側（半導体集積回路１００と反対側）に、第２の耐衝撃層１０２は第２の衝撃拡散層１
０３の外側（半導体集積回路１００と反対側）にそれぞれ設けられている。
繊維体１６０が繊維糸束を経糸及び緯糸として製織した織布の上面図を図１（Ｃ）に示す
。
図１（Ｃ）に示すように、繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけた
緯糸とで織られている。このような経糸及び緯糸を用いて製織された繊維体には、経糸及
び緯糸が存在しない領域を有する。このような繊維体１６０は、有機樹脂１６１が含浸さ
れる割合が高まり、繊維体１６０と半導体集積回路との密着性を高めることができる。
また繊維体１６０は、経糸及び緯糸の密度が高く、経糸及び緯糸が存在しない領域の割合
が低いものでもよい。
繊維体１６０に有機樹脂１６１が含浸された構造体は、プリプレグとも呼ばれる。プリプ
レグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた
後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造体
の厚さは、１０μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍが好ましい。こ
のような厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製す
ることができる。また耐衝撃層は、弾性率１３ＧＰａ以上、破断係数は３００ＭＰａ未満
が好ましい。例えば、耐衝撃層として、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数
１４０ＭＰａのプリプレグを用いることができる。
なお繊維体に有機樹脂が含浸された構造体は、複数層を積層させてもよい。この場合、単
層の繊維体に有機樹脂が含浸された構造体を複数積層させることで構造体を形成してもよ
いし、複数の積層された繊維体に有機樹脂を含浸させた構造体を用いても良い。また、単
層の繊維体に有機樹脂が含浸された構造体を複数積層させる際、各構造体間に別の層を挟
むようにしても良い。
また有機樹脂１６１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、
ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることが
できる。或いは有機樹脂１６１として、ポリフェニレンオキシド樹脂、ポリエーテルイミ
ド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また有機樹脂１６１
として、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を
用いることで、熱処理により繊維体を半導体集積回路に固着することができる。なお、有
機樹脂１６１はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好まし
い。
有機樹脂１６１にまたは繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝
導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙げら
れる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱導電性フィ
ラーが有機樹脂または繊維糸束内に含まれることにより半導体集積回路での発熱を外部に
放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破
壊を低減することができる。
繊維体１６０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布で
あり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率また
はヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊
維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポ
リパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられ
る。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊
維が挙げられる。なお、繊維体１６０は、一種類の上記高強度繊維で形成されてもよい。
また、複数の上記高強度繊維で形成されてもよい。
また、繊維体１６０は、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使って
製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で
あってもよい。織布の場合、平織り、綾織り、しゅす織り等を適宜用いることができる。
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とした
高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維糸
束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数を
削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束と
して低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平板
形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１６
０を薄くすることが可能である。このため、構造体を薄くすることが可能であり、薄型の
半導体装置を作製することができる。
なお、本実施の形態の図面においては、繊維体１６０は、断面が楕円形の糸束で平織りし
た織布で示されている。
また、繊維糸束内部への有機樹脂の浸透率を高めるため、繊維に表面処理が施されても良
い。例えば、繊維表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある
。また、シランカップリング剤、チタネートカップリング剤を用いた表面処理がある。
また、衝撃拡散層（第１の衝撃拡散層及び第２の衝撃拡散層）としては、弾性率が低く、
かつ破断強度が高い材料を用いることが好ましく、ゴム弾性を有する膜を用いればよい。
衝撃拡散層は、弾性率５ＧＰａ以上１２ＧＰａ以下、破断係数３００ＭＰａ以上が好まし
い。
衝撃拡散層は、高強度材料で形成されていることが好ましい。高強度材料の代表例として
は、ポリビニルアルコール系樹脂、ポリエステル系樹脂、ポリアミド系樹脂、ポリエチレ
ン系樹脂、アラミド系樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹
脂等がある。弾性を有する高強度材料で形成される衝撃拡散層を設けると局所的な押圧な
どの荷重を層全体に拡散し吸収するために、半導体装置の破損を防ぐことができる。
より具体的には、衝撃拡散層として、アラミド樹脂、ポリエチレンナフタレート（ＰＥＮ
）樹脂、ポリエーテルサルフォン（ＰＥＳ）樹脂、ポリフェニレンサルファイド（ＰＰＳ
）樹脂、ポリイミド（ＰＩ）樹脂などを用いることができる。本実施の形態では、衝撃拡
散層としてアラミド樹脂フィルム（弾性率１０ＧＰａ、破断強度４８０ＭＰａ）を用いる
。
図１（Ｂ）は半導体集積回路１００と第２の衝撃拡散層１０３とを接着層１０４を用いて
、第１の耐衝撃層１１２と第１の衝撃拡散層１１３を接着層１１４でそれぞれ固着する例
である。本実施の形態では、第２の衝撃拡散層１０３としてアラミドフィルムを用い、接
着層１０４としてアクリル樹脂を用いる。接着層１０４は衝撃拡散層と半導体集積回路と
を固着することができればよく、熱硬化樹脂、紫外線硬化樹脂、アクリル樹脂系、ウレタ
ン樹脂系、エポキシ樹脂系、シリコーン樹脂系などを用いることができる。第１の耐衝撃
層１１２と第１の衝撃拡散層１１３を加熱及び加圧処理によって接着する場合は、接着層
１１４を用いなくてもよい。接着層は、膜厚３μｍ以上１５μｍ以下程度とすればよい。
また、半導体集積回路上に保護層を形成してもよい。図２（Ａ）（Ｂ）に半導体集積回路
１００上に保護層として無機絶縁層１０５を形成する例を示す。また、図２（Ａ）（Ｂ）
は半導体集積回路１００上にアンテナ１０１を形成し、アンテナ１０１上に無機絶縁層１
０５が形成されている例である。無機絶縁層１０５でアンテナ１０１を覆うことで、アン
テナとして機能する導電層の酸化などを防ぐことができる。
導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成され、ア
ンテナ１０１を設ける場合は、半導体集積回路１００のアンテナ１０１を設けない側（図
２（Ａ）においては第２の耐衝撃層１０２側）に形成される。また図１８（Ａ）（Ｂ）の
ように第２の衝撃拡散層１０３と第２の耐衝撃層１０２の間に導電層１４０を設けてもよ
い。
アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いた
め、図１８（Ｂ）のように半導体集積回路１００を介してアンテナ１０１と反対側に導電
層１４０を設けると、導電層１４０により静電気破壊による不良を軽減することができる
。
無機絶縁層１０５は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、
無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、珪素酸化物
又は珪素窒化物が挙げられる。珪素酸化物及び珪素窒化物の代表例としては、酸化珪素、
酸化窒化珪素、窒化珪素、窒化酸化珪素等が該当する。
さらには、無機絶縁層１０５を積層構造としても良い。例えば、無機化合物を用いて積層
してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成し
ても良い。
本発明の半導体装置の作製方法の一態様を図３（Ａ）乃至（Ｄ）を用いて説明する。作製
基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１００
を形成する（図３（Ａ）参照。）。
作製基板である基板１１０としては、ガラス基板、石英基板、サファイア基板、セラミッ
ク基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の
形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。半導体装置
の作製工程において、その行う工程に合わせて作製基板を適宜選択することができる。
剥離層１１１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タン
グステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎ
ｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ル
テニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリ
ジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、
又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素
を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここで
は、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
剥離層１１１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタン
グステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しく
は酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングス
テンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タン
グステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当す
る。
剥離層１１１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン
層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングス
テン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物
又は窒化酸化物を形成する。
剥離層１１１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造
を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層
を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層
が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化
処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステ
ンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一
酸化二窒素、一酸化二窒素単体、あるいは前記ガスとその他のガスとの混合気体雰囲気下
で行ってもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を
形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸
化窒化珪素層、窒化酸化珪素層を形成するとよい。
また、上記の工程によると、基板１１０に接するように剥離層１１１を形成しているが、
本発明はこの工程に制約されない。基板１１０に接するように下地となる絶縁層を形成し
、その絶縁層に接するように剥離層１１１を設けてもよい。
半導体集積回路１００と第１の耐衝撃層１１２を接着し、剥離層１１１を用いて半導体集
積回路１００を基板１１０より剥離する。よって半導体集積回路１００は、第１の耐衝撃
層１１２側に設けられる（図３（Ｂ）参照。）。
本実施の形態では、第１の耐衝撃層１１２として繊維体１６０に有機樹脂１６１が含浸さ
れた構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化す
る。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化
した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するよ
うに均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行
う。
なお、他の基板への転置工程は、基板と半導体集積回路の間に剥離層を形成し、剥離層と
半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、
当該半導体集積回路を剥離する方法、耐熱性の高い基板と半導体集積回路の間に水素を含
む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去
することで、当該半導体集積回路を剥離する方法、基板と半導体集積回路の間に剥離層を
形成し、剥離層と半導体集積回路との間に金属酸化膜を設け、当該金属酸化膜を結晶化に
より脆弱化し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガ
スによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、半導
体集積回路が形成された基板を機械的に削除又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等の
フッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また
、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含
有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有す
る窒素、酸素や水素をガスとして放出させ半導体集積回路と基板との剥離を促進する方法
を用いてもよい。
上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レー
ザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる
機械的な削除を行い、剥離層と半導体集積回路とを剥離しやすい状態にしてから、物理的
な力（機械等による）によって剥離を行うこともできる。
また、剥離層と半導体集積回路との界面に液体を浸透させて作製基板から半導体集積回路
を剥離してもよい。
第２の耐衝撃層１０２も第１の耐衝撃層１１２と同様、繊維体１５０に有機樹脂１５１が
含浸された構造体を用いる。構造体を加熱し圧着して、第２の衝撃拡散層１０３と第２の
耐衝撃層１０２を接着する。第２の衝撃拡散層１０３の第２の耐衝撃層１０２の反対面に
は接着層１０４を設ける。
半導体集積回路１００の露出している剥離面に接着層１０４を接着し、半導体集積回路１
００及び第２の衝撃拡散層１０３を第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟
持する。
次に第２の耐衝撃層１０２の表面に導電層１４０を形成する（図３（Ｃ）参照。）。本実
施の形態では、導電層１４０は、スパッタリング法により膜厚１０ｎｍのチタン膜を形成
する。
さらに、第１の耐衝撃層１１２の半導体集積回路１００と反対側に接着層１１４を用いて
第１の衝撃拡散層１１３を接着する（図３（Ｄ）参照。）。
導電層１４０は、半導体集積回路１００に接着した第１の耐衝撃層１１２、第２の耐衝撃
層１０２、及び第１の衝撃拡散層１１３の外側に形成してもよいし、半導体集積回路１０
０に接着前に第２の衝撃拡散層１０３及び第１の衝撃拡散層１１３の内側（半導体集積回
路１００側）に形成してもよい。導電層１４０を半導体集積回路１００に接着前に第２の
衝撃拡散層１０３、第１の衝撃拡散層１１３の内側（半導体集積回路１００側）に形成し
、第２の衝撃拡散層１０３と第２の耐衝撃層１０２との間に導電層１４０を有する構成、
又は第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に導電層１４０を有する構成
とすると、導電層１４０表面が露出しないために、酸化、摩耗、ひび割れなどの導電層１
４０の劣化を防止する効果がある。
図１６（Ａ）乃至（Ｃ）に示すように、第１の衝撃拡散層１１３を、第１の耐衝撃層１１
２と半導体集積回路１００とを接着する工程で同時に第１の耐衝撃層１１２に接着して設
けてもよい。
図３（Ａ）同様に、作製基板である絶縁表面を有する基板１１０上に剥離層１１１を介し
て半導体集積回路１００を形成する（図１６（Ａ）参照。）。
半導体集積回路１００に、第１の耐衝撃層１１２、第１の衝撃拡散層を積層して、加熱及
び加圧処理を行うことによって、半導体集積回路１００に、第１の耐衝撃層１１２、第１
の衝撃拡散層１１３を接着し、剥離層１１１を用いて基板１１０より剥離する（図１６（
Ｂ）参照。）。半導体集積回路１００と第１の耐衝撃層１１２との接着工程、第１の耐衝
撃層１１２と第１の衝撃拡散層１１３との接着工程は同時に行ってもよいし、別工程で行
ってもよい。
半導体集積回路１００の剥離面に、第２の耐衝撃層１０２が積層された第２の衝撃拡散層
１０３を、接着層１０４を用いて接着し、第２の耐衝撃層１０２の外側に導電層１４０を
形成し、半導体装置を作製する（図１６（Ｃ）参照。）。
図２０（Ａ）乃至（Ｃ）及び図２１（Ａ）乃至（Ｃ）に第１の衝撃拡散層１１３に導電層
１４０を形成する例を示す。
図２０（Ａ）は図３（Ａ）に対応しており、基板１１０上に剥離層１１１を介して半導体
集積回路１００が形成されている。次に予め導電層１４０が形成された第１の衝撃拡散層
１１３の導電層１４０の形成されていない面と第１の耐衝撃層１１２とを加熱、加圧処理
により接着する。基板１１０より剥離層１１１を用いて、第１の耐衝撃層１１２に接着し
て半導体集積回路１００を剥離する（図２０（Ｂ）参照。）。次に、第２の衝撃拡散層１
０３と第２の耐衝撃層１０２を加熱、加圧処理により接着し、半導体集積回路１００の露
出している剥離面に接着層１０４を接着する（図２０（Ｃ）参照。）。図２０（Ｃ）では
、導電層１４０は第１の衝撃拡散層１１３の外側（半導体集積回路と反対側）に設けられ
る構造となる。
図２１（Ａ）も図３（Ａ）に対応しており、基板１１０上に剥離層１１１を介して半導体
集積回路１００が形成されている。次に予め導電層１４０が形成された第１の衝撃拡散層
１１３の導電層１４０の形成された面と第１の耐衝撃層１１２とを加熱、加圧処理により
接着し、第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に導電層１４０を設ける
。基板１１０より剥離層１１１を用いて、第１の耐衝撃層１１２に接着して半導体集積回
路１００を剥離する（図２１（Ｂ）参照。）。次に、第２の衝撃拡散層１０３と第２の耐
衝撃層１０２を加熱、加圧処理により接着し、半導体集積回路１００の露出している剥離
面に接着層１０４を接着する（図２１（Ｃ）参照。）。図２１（Ｃ）では、導電層１４０
は第１の衝撃拡散層１１３の内側（半導体集積回路と反対側）に設けられる構造となる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する
信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性
の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
（実施の形態２）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の
他の例を図２２（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成にお
いて、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
図２２（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図２２（Ａ）において、半導体
集積回路１００は第１の耐衝撃層１１２及び第１の衝撃拡散層１１３と、第２の衝撃拡散
層１０３とに挟持されており、第２の衝撃拡散層１０３の外側（半導体集積回路１００と
反対側）に導電層１４０が設けられている。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、第１の衝撃拡散層１１３の外側（半導体集積回路１００と反対側）
、又は第１の衝撃拡散層１１３と第１の耐衝撃層１１２との間に設けることもできる。
しかし図２２（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナを形成する
面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アン
テナの反対側の半導体集積回路１００より第２の衝撃拡散層１０３側に設けることが好ま
しい。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路１００の静電気破壊を防ぐことができる。
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝
撃層１１２、又、さらにその力を拡散する第１の衝撃拡散層１１３及び第２の衝撃拡散層
１０３を設けることによって、局所的にかかる力を軽減することができるため、半導体装
置の破損や特性不良などを防止することが可能となる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電（による静電気破壊（
回路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃
層、衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半
導体装置を提供することができる。
（実施の形態３）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の
他の例を図１９（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成にお
いて、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
図１９（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図１９（Ａ）において、半導体
集積回路１００は第１の衝撃拡散層１１３及び第２の衝撃拡散層１０３に挟持されており
、第２の衝撃拡散層１０３の外側に導電層１４０が設けられている。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、第１の衝撃拡散層１１３の外側（半導体集積回路１００と反対側）
に設けることもできる。
しかし図１９（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナを形成する
面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は、アン
テナの反対側の半導体集積回路１００より第２の衝撃拡散層１０３側に設けることが好ま
しい。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路１００の静電気破壊を防ぐことができる。
また、半導体装置に外部から与えられる力（外部ストレスともいう）を拡散する第１の衝
撃拡散層１１３及び第２の衝撃拡散層１０３を設けることによって、局所的にかかる力を
軽減することができるため、半導体装置の破損や特性不良などを防止することが可能とな
る。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する衝撃拡散
層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提
供することができる。
（実施の形態４）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方
法を、図４及び図５を用いて詳細に説明する。本実施の形態では、半導体装置の一例とし
てＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
作製基板である絶縁表面を有する基板２００上に剥離層２０１を介して、トランジスタ２
１０、２１１、絶縁膜２１２、絶縁膜２１３、絶縁層２１４が設けられ、半導体集積回路
２５０が形成されている（図４（Ａ）参照。）。
トランジスタ２１０は薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、
２２４ｂ、ソース領域又はドレイン領域２２４ａ、２２４ｂより低濃度不純物領域である
不純物領域２２３ａ、２２３ｂ、チャネル形成領域２２６、ゲート絶縁層２２７、ゲート
電極層２２８、サイドウォール構造の絶縁層２２９ａ、２２９ｂを含む。ソース領域又は
ドレイン領域２２４ａ、２２４ｂはソース電極層又はドレイン電極層として機能する配線
層２３０ａ、２３０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ
２１０はｐチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２２４ａ、
２２４ｂ、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域である不純物領域２２
３ａ、２２３ｂにｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ
）やガリウム（Ｇａ）等）を含む。
トランジスタ２１１は薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、
２０４ｂ、ソース領域又はドレイン領域２０４ａ、２０４ｂより低濃度不純物領域である
不純物領域２０３ａ、２０３ｂ、チャネル形成領域２０６、ゲート絶縁層２０７、ゲート
電極層２０８、サイドウォール構造の絶縁層２０９ａ、２０９ｂを含む。ソース領域又は
ドレイン領域２０４ａ、２０４ｂはソース電極層又はドレイン電極層として機能する配線
層２１０ａ、２１０ｂと接し、電気的に接続している。本実施の形態では、トランジスタ
２１１はｎチャネル型薄膜トランジスタであり、ソース領域又はドレイン領域２０４ａ、
２０４ｂ、ＬＤＤ領域である不純物領域２０３ａ、２０３ｂにｎ型を付与する不純物元素
（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。
第１の耐衝撃層２６２として、繊維体２８０に有機樹脂２８１が含浸された構造体を用い
る。半導体集積回路２５０と第１の耐衝撃層２６２を接着し、剥離層２０１を用いて半導
体集積回路２５０を基板２００より剥離する。よって半導体集積回路２５０は、第１の耐
衝撃層２６２側に設けられる（図４（Ｂ）（Ｃ）参照。）。
第２の耐衝撃層２５２も第１の耐衝撃層２６２と同様、繊維体２７０に有機樹脂２７１が
含浸された構造体を用いる。構造体を加熱し圧着して、導電層２６０が形成された衝撃拡
散層２５３と第２の耐衝撃層２５２を接着する（図５（Ｂ）参照。）。導電層２６０は第
２の耐衝撃層２５２との接着前に、衝撃拡散層２５３に形成する。衝撃拡散層２５３の第
２の耐衝撃層２５２の反対面には接着層２５４を設ける。
導電層２６０は半導体集積回路２５０を覆うように半導体集積回路２５０と重なる領域全
面に設ける。導電層２６０は、半導体集積回路２５０の一方の面を覆う（重なる）ように
形成される。導電層２６０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路２５０の静電気破壊を防ぐことができる。
半導体集積回路２５０の露出している剥離面に接着層２５４を接着する（図５（Ｂ）参照
。）。さらに、第１の耐衝撃層２６２の半導体集積回路２５０と反対側に第１の衝撃拡散
層２６３を接着層２６４を用いて接着し、第１の耐衝撃層２６２、第２の耐衝撃層２５２
、第１の衝撃拡散層２６３、及び第２の衝撃拡散層２５３に挟持された半導体集積回路２
５０を有する半導体装置を作製することができる（図５（Ｃ）参照。）。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる
衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体
装置を提供することができる。
本実施の形態で作製した半導体装置は、可撓性を有する耐衝撃層、及び衝撃拡散層を用い
ることで、可撓性を有する半導体装置とすることができる。
トランジスタ２１０、２１１が有する半導体層を形成する材料は、シランやゲルマンに代
表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（ア
モルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネ
ルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくは
マイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いること
ができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜
することができる。
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安
定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半
導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対
して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマ
ンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている
。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ
−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダング
リングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上
含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含
ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られ
る。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体と
しては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には
、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂
高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料と
して用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリ
コンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶
半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほか
ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用
いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）
、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複
数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウ
ム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお
、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、
それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層として
は、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加する
こともできる。
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方
法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた
熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶
化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質
珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって
非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。
これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されて
しまうからである。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表
面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ
法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法
を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整
が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改
善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光
の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等によ
り、酸化膜を成膜することが望ましい。
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導
体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０
℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）す
る元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ
）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）
、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いること
ができる。
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に
接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不
純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素
などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（
Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴ
ン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用
いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半
導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体
層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性
半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシン
クとなった希ガス元素を含む半導体層を除去する。
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、
熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ
法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
ゲート絶縁層２０７、２２７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成
すればよい。ゲート絶縁層２０７、２２７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶
縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化
で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより
形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば
、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力
にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若
しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶
縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３
０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法
により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法に
よる反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を
形成することができる。
また、ゲート絶縁層２０７、２２７として、二酸化ジルコニウム、酸化ハフニウム、二酸
化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７、２
２７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層２０８、２２８は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成す
ることができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、
Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた
元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また
、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、Ａｇ
ＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化
タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステ
ン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍ
の窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１
の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のア
ルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（
Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いて
もよい。
ゲート電極層２０８、２２８に可視光に対して透光性を有する透光性の材料を用いること
もできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含む
インジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いること
ができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕ
ｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドー
プしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タ
ングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタ
ンを含むインジウム錫酸化物なども用いてもよい。
ゲート電極層２０８、２２８を形成するのにエッチングにより加工が必要な場合、マスク
を形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ＩＣＰ（Ｉ
ｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチン
グ法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状
にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、
ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ
３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
絶縁層２０９ａ、２０９ｂ、２２９ａ、２２９ｂは、ゲート電極層、半導体層を覆う絶縁
層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イ
オンエッチング）法による異方性のエッチングによって加工し自己整合的にサイドウォー
ル構造の絶縁層２０９ａ、２０９ｂ、２２９ａ、２２９ｂを形成すればよい。ここで、絶
縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌ
ｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段
差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常
圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができ
る。
本実施の形態では、シングルゲート構造を説明したが、ダブルゲート構造などのマルチゲ
ート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良
く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としてもよ
い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理
、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層
中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシ
リサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ
）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、
ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネ
オジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることが
できる。
ソース電極層又はドレイン電極層として機能する配線層２１０ａ、２１０ｂ、２３０ａ、
２３０ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエ
ッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所
に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良
い。配線層２１０ａ、２１０ｂ、２３０ａ、２３０ｂの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ
、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂ
ａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれ
ばよい。また透光性の材料も用いることができる。
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むイ
ンジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺ
Ｏ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム
（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
絶縁膜２１２、２１３、２１４は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウ
ム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料を用いることがで
きる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する
信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性
の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
本発明の半導体装置は、半導体素子としては電界効果トランジスタはもちろん、半導体層
を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半
導体装置を作製し、提供することができる。
（実施の形態５）
本実施の形態では、より高集積化、薄型化、及び小型化を付与することを目的とした半導
体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図
６乃至図８を用いて説明する。
本実施の形態の半導体装置はメモリにメモリセルアレイ及びメモリセルアレイを駆動する
駆動回路部を有する。
絶縁表面を有する作製基板である基板３００の上に剥離層３０１を形成し、剥離層３０１
上に下地膜として機能する絶縁膜３０２を形成する。
次いで、絶縁膜３０２上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましく
は３０〜１５０ｎｍ）の厚さで手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ
法等）により成膜すればよい。
本実施の形態では、絶縁膜３０２上に、非晶質半導体膜を形成し、非晶質半導体膜をレー
ザ結晶化させることによって結晶性半導体膜である半導体膜を形成する。
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御する
ために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物
元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜
の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不
純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善すること
ができる。
次に半導体膜を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜上に
形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製
し、フォトリソグラフィ法を用いた加工処理により、半導体層３０３、３０４、３０５、
３０６を形成する。半導体層の端部には傾斜角（テーパー角）を設けてもよい。
エッチング加工は、プラズマエッチング（ドライエッチング）又はウェットエッチングの
どちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している
。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩
素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電
のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを
形成する必要はない。
半導体層３０５上に絶縁膜３１０を形成する。絶縁膜３１０は酸化シリコン若しくは酸化
シリコンと窒化シリコンの積層構造で形成すればよい。絶縁膜３１０は、プラズマＣＶＤ
法や減圧ＣＶＤ法により絶縁層を堆積することで形成しても良いが、好ましくはプラズマ
処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン
層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁層は、緻密で絶縁
耐圧が高く信頼性に優れているためである。絶縁膜３１０は、電荷蓄積層３１１に電荷を
注入するためのトンネル絶縁層として用いるので、このように丈夫であるものが好ましい
。この絶縁膜３１０は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成するこ
とが好ましい。
プラズマ処理により形成される好適な絶縁膜３１０の一例は、酸化雰囲気下のプラズマ処
理により半導体層上に３ｎｍ〜６ｎｍの厚さで酸化珪素層を形成し、その後窒素雰囲気下
でその酸化珪素層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体
的には、まず、酸素雰囲気下でのプラズマ処理により半導体層上に３ｎｍ〜６ｎｍの厚さ
で酸化珪素層を形成する。その後、続けて窒素雰囲気下でプラズマ処理を行うことにより
酸化珪素層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表
面近傍とは、酸化珪素層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、
窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面からほぼ１ｎｍの深
さに窒素を２０〜５０原子％の割合で含有した構造となる。
半導体層の代表例としての珪素層の表面をプラズマ処理で酸化することで、界面に歪みの
ない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化する
ことで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することがで
きる。それにより絶縁耐圧が高い絶縁層を形成することができる。
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を
用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃
で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、不揮発性メモリ素
子のトンネル絶縁層として信頼性の高いトンネル絶縁層を形成することができる。
電荷蓄積層３１１を絶縁膜３１０上に形成する。この電荷蓄積層３１１は、単層でもよい
し、複数の層を積層して設けてもよい。
電荷蓄積層３１１としては、半導体材料または導電性材料の層または粒子で形成し浮遊ゲ
ートとすることができる。半導体材料としては、シリコン、シリコンゲルマニウム等があ
る。シリコンを用いる場合、アモルファスシリコンやポリシリコンを用いることができる
。さらには、リンがドープされたポリシリコンを用いることができる。導電性材料として
は、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から
選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜（代表的に
はＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）、あるいは導電性を付与した珪素膜で形成すれば
良い。このような材料から成る導電層の下には窒化タンタル、窒化タングステン、窒化チ
タン、窒化モリブデンなどの窒化物、タングステンシリサイド、チタンシリサイド、モリ
ブデンシリサイドなどのシリサイドを形成しておいても良い。更には、上記半導体材料同
士、導電性材料同士、または半導体材料及び導電性材料の積層構造としてもよい。例えば
、シリコン層及びゲルマニウム層の積層構造としてもよい。
また、電荷蓄積層３１１として、絶縁性であり、電荷を保持するトラップを有する層で形
成することもできる。このような材料の代表例として、代表的にはシリコン化合物、ゲル
マニウム化合物がある。シリコン化合物としては、窒化珪素、酸窒化珪素、水素が添加さ
れた酸窒化珪素等がある。ゲルマニウム化合物としては、窒化ゲルマニウム、酸素が添加
された窒化ゲルマニウム、窒素が添加された酸化ゲルマニウム、酸素及び水素が添加され
た窒化ゲルマニウム、窒素及び水素が添加された酸化ゲルマニウム等のゲルマニウム化合
物等がある。
次に半導体層３０３、３０４、３０６を覆うマスクを形成する。マスク、電荷蓄積層３１
１をマスクとしてｎ型を付与する不純物元素を添加し、ｎ型不純物領域３６２ａ、ｎ型不
純物領域３６２ｂを形成する。本実施の形態では、不純物元素としてｎ型を付与する不純
物元素であるリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３６２ａ、ｎ型不純物領域
３６２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ
３程度の濃度で含まれるように添加する。半導体層３０３、３０４、３０６を覆うマスク
を除去する。
半導体層３０６上の酸化膜を除去し、半導体層３０５、半導体層３０６、絶縁膜３１０、
電荷蓄積層３１１を覆うゲート絶縁層３０９を形成する。メモリセルアレイにおいてはゲ
ート絶縁層３０９の膜厚が厚いと、薄膜トランジスタ及びメモリ素子の高電圧に対する耐
性が高くすることができ、信頼性を高めることができる。
なお、半導体層３０５の上方に形成されたゲート絶縁層３０９は、後に完成するメモリ素
子においてコントロール絶縁層として機能するが、半導体層３０６上に形成される薄膜ト
ランジスタにおいてはゲート絶縁層として機能するために本明細書では、ゲート絶縁層３
０９とよぶこととする。
半導体層３０３、３０４上の酸化膜を除去し、半導体層３０３、半導体層３０４を覆うゲ
ート絶縁層３０８を形成する（図６（Ａ）参照。）。ゲート絶縁層３０８はプラズマＣＶ
Ｄ法またはスパッタ法などを用いて形成することができる。駆動回路部に設けられる薄膜
トランジスタのゲート絶縁層３０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは
５ｎｍ程度とすればよい。ゲート絶縁層３０８の薄膜化すると、駆動回路部においてトラ
ンジスタを低電圧で高速に動作させる効果がある。
ゲート絶縁層３０８は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよ
い。ゲート絶縁層３０８は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積するこ
とで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い
。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は
、緻密で絶縁耐圧が高く信頼性に優れているためである。
また、ゲート絶縁層３０８として、高誘電率材料を用いても良い。ゲート絶縁層３０８に
高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率
材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルな
どを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形
成しても良い。
また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領
域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもで
きる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、ア
ルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
次いで、ゲート絶縁層３０８、３０９上にゲート電極層として用いる膜厚２０〜１００ｎ
ｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第
１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形
成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン
（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ク
ロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材
料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリ
ン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄ
Ｃｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜
厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリ
コンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積
層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステン
に代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの
合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても
よいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造
であってもよい。本実施の形態では、第１の導電膜として窒化タンタルを膜厚３０ｎｍ形
成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。
第１の導電膜と第２の導電膜をエッチング加工して、第１のゲート電極層３１２、３１３
、３１４、第２のゲート電極層３１６、３１７、３１８、第１の制御ゲート電極層３１５
、及び第２の制御ゲート電極層３１９を形成する（図６（Ｂ）参照。）。
本実施の形態では第１のゲート電極層、第２のゲート電極層（第１の制御ゲート電極層、
第２の制御ゲート電極層）を垂直な側面を有して形成する例を示すが、本発明はそれに限
定されず、第１のゲート電極層及び第２のゲート電極層（第１の制御ゲート電極層、第２
の制御ゲート電極層）両方がテーパー形状を有していてもよいし、どちらか一方のゲート
電極層（第１の制御ゲート電極層、第２の制御ゲート電極層）の一層のみがテーパー形状
を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。テーパー角度
も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有す
ることによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が
向上する。
ゲート電極層（及び制御ゲート電極層）を形成する際のエッチング工程によって、ゲート
絶縁層３０８、３０９は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある
。
次に、半導体層３０４、３０５、３０６を覆うマスク３２１、３６３を形成する。マスク
３２１、３６３、第１のゲート電極層３１２、第２のゲート電極層３１６をマスクとして
ｐ型を付与する不純物元素３２０を添加し、ｐ型不純物領域３２２ａ、ｐ型不純物領域３
２２ｂを形成する。本実施の形態では、不純物元素としてボロン（Ｂ）を用いる。ここで
は、ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂにｐ型を付与する不純物元素が１
×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。ま
た、半導体層３０３にチャネル形成領域３２３が形成される（図６（Ｃ）参照。）。
ｐ型不純物領域３２２ａ、ｐ型不純物領域３２２ｂは高濃度ｐ型不純物領域であり、ソー
ス領域、ドレイン領域として機能する。
次に半導体層３０３を覆うマスク３２５を形成する。マスク３２５、第１のゲート電極層
３１３、第２のゲート電極層３１７、第１のゲート電極層３１４、第２のゲート電極層３
１８、第１の制御ゲート電極層３１５、及び第２の制御ゲート電極層３１９をマスクとし
てｎ型を付与する不純物元素３２４を添加し、ｎ型不純物領域３２６ａ、３２６ｂ、３６
４ａ、３６４ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂを形成する。本実施の形態で
は、不純物元素としてリン（Ｐ）を用いる。ここでは、ｎ型不純物領域３２６ａ、３２６
ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂにｎ型を付与する不純物元素が５×１０１
９〜５×１０２０ａｔｏｍｓ／ｃｍ３程度の濃度で含まれるように添加する。また、半導
体層３０４にチャネル形成領域３２９、半導体層３０５にチャネル形成領域３３０、及び
半導体層３０６にチャネル形成領域３３１が形成される（図６（Ｄ）参照。）。
ｎ型不純物領域３２６ａ、３２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂは高濃度
ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、ｎ型不純物領
域３６４ａ、ｎ型不純物領域３６４ｂは低濃度不純物領域であり、ＬＤＤ領域となる。
マスク３２５をＯ２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その
後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよ
い。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素
を有する絶縁膜により形成することができる。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよ
い。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界
面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、
絶縁膜３６７と絶縁膜３６８との積層構造とする。絶縁膜３６７と絶縁膜３６８は、スパ
ッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、
酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用い
ても良い。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を
水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層で
ある絶縁膜３６７に含まれる水素により半導体層のダングリングボンドを終端する工程で
ある。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
絶縁膜３６７、絶縁膜３６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミ
ニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮ
Ｏ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜
（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。
また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合
を含む樹脂に相当する。
次いで、レジストからなるマスクを用いて絶縁膜３６７、絶縁膜３６８、ゲート絶縁層３
０８、３０９に半導体層に達するコンタクトホール（開口部）を形成する。エッチングは
、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによっ
て、絶縁膜３６８、絶縁膜３６７、ゲート絶縁層３０８、３０９を除去し、ソース領域又
はドレイン領域であるｐ型不純物領域３２２ａ、３２２ｂ、ｎ型不純物領域３２６ａ、３
２６ｂ、３２７ａ、３２７ｂ、３２８ａ、３２８ｂに達する開口部を形成する。エッチン
グは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェット
エッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混
合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、Ｂ
Ｃｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もし
くはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用い
るエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ
、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン
領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層である配線層３
６９ａ、配線層３６９ｂ、配線層３７０ａ、配線層３７０ｂ、配線層３７１ａ、配線層３
７１ｂ、配線層３７２ａ、配線層３７２ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、
蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる
。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形
成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又は
ドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ
、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はそ
の合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ
形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成し
て積層構造とし、所望な形状に加工する。
以上の工程で駆動回路部として、ｐ型不純物領域を有するｐチャネル型薄膜トランジスタ
である薄膜トランジスタ３７３、ｎチャネル型不純物領域を有するｎチャネル型薄膜トラ
ンジスタである薄膜トランジスタ３７４、メモリセルアレイとしてｎ型不純物領域を有す
るメモリ素子３７５、ｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜
トランジスタ３７６を有する半導体集積回路３５０を作製することができる（図６（Ｅ）
参照。）。
本実施の形態では半導体集積回路３５０上に絶縁層３９０を形成する（図７（Ａ）参照。
）。次に絶縁層３９０上にアンテナとして機能する導電層３８０し、導電層３８０上に保
護層として無機絶縁層３８１を形成する（図７（Ｂ）参照。）。
第１の耐衝撃層３８２として、繊維体３８６に有機樹脂３８７が含浸された構造体を用い
る。構造体を加熱し圧着して、半導体集積回路３５０、第１の耐衝撃層３８２、第１の衝
撃拡散層３９１を接着し、剥離層３０１を用いて半導体集積回路３５０を基板３００より
剥離する。よって半導体集積回路３５０は、第１の耐衝撃層３８２側に設けられる（図７
（Ｃ）参照。）。
第２の耐衝撃層３８５も第１の耐衝撃層３８２と同様、繊維体３８６に有機樹脂３８７が
含浸された構造体を用いる。構造体を加熱し圧着して、第２の衝撃拡散層３８８と第２の
耐衝撃層３８５を接着する（図８（Ａ）参照。）。第２の衝撃拡散層３８８の第２の耐衝
撃層３８５の反対面には接着層３８９を設ける。
半導体集積回路３５０の露出している剥離面に接着層３８９を接着し、半導体集積回路３
５０を、第１の衝撃拡散層３９１及び第１の耐衝撃層３８２と、第２の衝撃拡散層３８８
及び第２の耐衝撃層３８５に挟持する。さらに第２の耐衝撃層３８５の外側（第２の衝撃
拡散層３８８と反対側）に導電層３９５を形成する（図８（Ｂ）参照。）。
導電層３９５は半導体集積回路３５０を覆うように半導体集積回路３５０と重なる領域全
面に設ける。導電層３９５は、半導体集積回路３５０の一方の面を覆う（重なる）ように
形成され、アンテナとして機能する導電層３８０と半導体集積回路３５０に対して反対側
に設ける。導電層３９５は静電気放電により印加される静電気を拡散して逃がす、または
電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、
半導体集積回路３５０の静電気破壊を防ぐことができる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び一対の衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する
信頼性の高い半導体装置を提供することができる。また、作製工程においても形状や特性
の不良を防ぎ、歩留まり良く半導体装置を作製することができる。
（実施の形態６）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方
法の一態様を、図２５乃至図２７を用いて詳細に説明する。以下に説明する本実施の形態
の構成において、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を
異なる図面間で共通して用い、その繰り返しの説明は省略する。
本実施の形態における半導体装置において、半導体集積回路は作製時の基板より剥離され
、可撓性を有する耐衝撃層、又は衝撃拡散層に挟持される。なお、本明細書では半導体集
積回路が作製される基板を作製基板ともいう。従って、半導体集積回路は作製基板に剥離
層を介して形成される。
図２５（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図２５（Ａ）において、半導体
集積回路１００は第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持されており、半
導体集積回路１００と第２の耐衝撃層１０２の間に衝撃拡散層１０３が、第２の耐衝撃層
１０２の外側（衝撃拡散層１０３と反対側）に導電層１４０が設けられている。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。なお、導電層１４０は半導体集積回路１００とは電気的に接続しない。導電
層１４０は静電気放電により印加される静電気を拡散して逃がす、または電荷の局部的な
存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、半導体集積回路
１００の静電気破壊を防ぐことができる。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、図３２（Ａ）（Ｂ）に示すように、第１の耐衝撃層１１２の外側（
半導体集積回路１００と反対側）に設けることもできる。図３２（Ａ）（Ｂ）の構成にお
いて、アンテナを形成する場合、アンテナを形成する面と反対側の面が静電気放電（ＥＳ
Ｄ）に対する耐性が弱いため、導電層１４０は、アンテナと反対側の半導体集積回路１０
０より衝撃拡散層１０３、第２の耐衝撃層１０２側に設けることが好ましい。
導電層１４０としては、導電性を有しておれば良い。導電層１４０は、薄膜におけるシー
ト抵抗が１．０×１０２Ω／□以上１．０×１０７Ω／□以下（より好ましくは１．０×
１０２Ω／□以上１．０×１０４Ω／□以下）が好ましい。
このような導電層１４０は、アンテナが送受信すべき電波を透過する膜厚、材料で形成す
る。よって、静電気破壊に耐性を有する信頼性の高い送受信可能な半導体装置を提供する
ことができる。
導電層１４０として、金属、金属窒化物、金属酸化物などの膜、及びそれらの積層を用い
ることができる。
導電層１４０は、例えば、チタン、モリブデン、タングステン、アルミニウム、銅、銀、
金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛
、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元
素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料で形成すればよい。
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化
物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、
酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏ
ｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（Ｓｎ
Ｏ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
なども用いてもよい。
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることが
できる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いること
ができる。
さらに、導電層１４０として、導電性高分子（導電性ポリマーともいう）を用いてもよい
。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例
えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチ
オフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ
（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）
、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−
ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メト
キシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポ
リ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポ
リＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブ
チルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、
ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキ
シチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェ
ン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオ
キシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルア
ニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（
２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
導電性高分子を含む導電層１４０には、有機樹脂やドーパント（ハロゲン類、ルイス酸、
無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）
を含ませてもよい。
導電層１４０は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布
法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することがで
き、膜厚は５ｎｍ以上２００ｎｍ以下が好ましい。
また、導電層１４０上の保護層を積層してもよい。例えば、導電層１４０としてチタン膜
（膜厚１０ｎｍ以上５０ｎｍ以下程度）を形成し、チタン膜上に保護層として酸化チタン
膜を積層するとよい。保護層により半導体装置の表面に導電層１４０を設ける場合でも保
護層が最表面となり、導電層の劣化を防ぐことができる。保護層は膜厚１０ｎｍ以上２０
０ｎｍ以下程度とすればよい。
第１の耐衝撃層１１２及び第２の耐衝撃層１０２は繊維体に有機樹脂が含浸された構造体
を用いており、第１の耐衝撃層１１２は繊維体１６０に有機樹脂１６１が含浸された構造
体、第２の耐衝撃層１０２は繊維体１５０に有機樹脂１５１が含浸された構造体である。
繊維体１６０が繊維糸束を経糸及び緯糸として製織した織布の上面図を図２５（Ｃ）に示
す。
図２５（Ｃ）に示すように、繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけ
た緯糸とで織られている。
なお、本実施の形態の図面においては、繊維体１６０は、断面が楕円形の糸束で平織りし
た織布で示されている。
本実施の形態では、衝撃拡散層としてアラミド樹脂フィルム（弾性率１０ＧＰａ、破断強
度４８０ＭＰａ）を用いる。
図２５（Ｂ）は半導体集積回路１００と衝撃拡散層１０３とを接着層１０４を用いて固着
する例である。本実施の形態では、衝撃拡散層１０３としてアラミドフィルムを用い、接
着層１０４としてアクリル樹脂を用いる。
また、半導体集積回路上に保護層を形成してもよい。図２６（Ａ）（Ｂ）に半導体集積回
路１００上に保護層として無機絶縁層１０５を形成する例を示す。また、図２６（Ａ）（
Ｂ）は半導体集積回路１００上にアンテナ１０１を形成し、アンテナ１０１上に無機絶縁
層１０５が形成されている例である。無機絶縁層１０５でアンテナ１０１を覆うことで、
アンテナとして機能する導電層の酸化などを防ぐことができる。
導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように形成され、ア
ンテナ１０１を設ける場合は、半導体集積回路１００のアンテナ１０１を設けない側（図
２６（Ａ）においては第２の耐衝撃層１０２側）に形成される。また図３３（Ａ）（Ｂ）
のように衝撃拡散層１０３と第２の耐衝撃層１０２の間に導電層１４０を設けてもよい。
アンテナ１０１を形成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いた
め、半導体集積回路１００を介してアンテナ１０１と反対側に導電層１４０を設けると、
導電層１４０により静電気破壊による不良を軽減することができる。
本発明の半導体装置の作製方法の一態様を図２７（Ａ）乃至（Ｅ）を用いて説明する。作
製基板である絶縁表面を有する基板１１０上に剥離層１１１を介して半導体集積回路１０
０を形成する（図２７（Ａ）参照。）。
半導体集積回路１００と第１の耐衝撃層１１２を接着し、剥離層１１１を用いて半導体集
積回路１００を基板１１０より剥離する。よって半導体集積回路１００は、第１の耐衝撃
層１１２側に設けられる（図２７（Ｂ）参照。）。
本実施の形態では、第１の耐衝撃層１１２として繊維体１６０に有機樹脂１６１が含浸さ
れた構造体を用いる。構造体を加熱し圧着して、構造体の有機樹脂を可塑化または硬化す
る。なお、有機樹脂が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化
した有機樹脂を硬化する。有機樹脂は加熱及び圧着により、半導体集積回路に密着するよ
うに均一に広がり、硬化する。上記構造体を圧着する工程は、大気圧下または減圧下で行
う。
第２の耐衝撃層１０２も第１の耐衝撃層１１２と同様、繊維体１５０に有機樹脂１５１が
含浸された構造体を用いる。構造体を加熱し圧着して、衝撃拡散層１０３と第２の耐衝撃
層１０２を接着する（図２７（Ｃ）参照。）。衝撃拡散層１０３の第２の耐衝撃層１０２
の反対面には接着層１０４を設ける。
半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図２７（Ｄ）参
照。）。
次に第２の耐衝撃層１０２の表面に導電層１４０を形成する（図２７（Ｅ）参照。）。本
実施の形態では、導電層１４０は、スパッタリング法により膜厚１０ｎｍのチタン膜を形
成する。
導電層１４０は、半導体集積回路１００に接着した第１の耐衝撃層１１２及び第２の耐衝
撃層１０２に形成してもよいし、半導体集積回路１００に接着前に衝撃拡散層１０３に形
成してもよい。導電層１４０を半導体集積回路１００に接着前に衝撃拡散層１０３に形成
し、衝撃拡散層１０３と第２の耐衝撃層１０２との間に導電層１４０を有する構成とする
と、導電層１４０表面が露出しないために、酸化、摩耗、ひび割れなどの導電層１４０の
劣化を防止する効果がある。
図３１（Ａ）乃至（Ｄ）に衝撃拡散層１０３に導電層１４０を形成する例を示す。図３１
（Ａ）（Ｂ）は図２７（Ａ）（Ｂ）に対応しており、基板１１０より剥離層１１１を用い
て、第１の耐衝撃層１１２に接着して半導体集積回路１００を剥離する。次に、予め導電
層１４０が形成された衝撃拡散層１０３と第２の耐衝撃層１０２を加熱、加圧処理により
接着する（図３１（Ｃ）参照。）。図３１（Ｃ）において衝撃拡散層１０３の第２の耐衝
撃層１０２と接着する面に導電層１４０を設け、他方の面は接着層１０４を設ける。
半導体集積回路１００の露出している剥離面に接着層１０４を接着する（図３１（Ｄ）参
照。）。
以上の工程で、第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持された半導体集積
回路１００及び衝撃拡散層１０３と導電層１４０とを有する半導体装置を作製することが
できる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型
化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
（実施の形態７）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の
他の例を図３４（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成にお
いて、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
図３４（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図３４（Ａ）において、半導体
集積回路１００は第１の耐衝撃層１１２及び第２の耐衝撃層１０２に挟持されており、第
２の耐衝撃層１０２の外側に導電層１４０が設けられている。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に
設けることもできる。
しかし図３４（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナ１０１を形
成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は
、アンテナ１０１と反対側の半導体集積回路１００より第２の耐衝撃層１０２側に設ける
ことが好ましい。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路１００の静電気破壊を防ぐことができる。
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝
撃層１１２及び第２の耐衝撃層１０２を設けることによって、局所的にかかる力を軽減す
ることができるため、半導体装置の破損や特性不良などを防止することが可能となる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃層
によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供
することができる。
（実施の形態８）
本実施の形態では、本発明を用いた高い信頼性を付与することを目的とする半導体装置の
他の例を図３５（Ａ）（Ｂ）を用いて説明する。以下に説明する本実施の形態の構成にお
いて、実施の形態１と同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
図３５（Ａ）（Ｂ）に本実施の形態の半導体装置を示す。図３５（Ａ）において、半導体
集積回路１００は第１の耐衝撃層１１２及び衝撃拡散層１０３に挟持されており、衝撃拡
散層１０３の外側に導電層１４０が設けられている。
導電層１４０は、半導体集積回路１００においてどちらか一方の面に覆うように設ける構
成であればよいので、第１の耐衝撃層１１２の外側（半導体集積回路１００と反対側）に
設けることもできる。
しかし図３５（Ｂ）に示すように、アンテナ１０１を形成する場合、アンテナ１０１を形
成する面と反対側の面が静電気放電（ＥＳＤ）に対する耐性が弱いため、導電層１４０は
、アンテナ１０１と反対側の半導体集積回路１００より衝撃拡散層１０３側に設けること
が好ましい。
導電層１４０は半導体集積回路１００を覆うように半導体集積回路１００と重なる領域全
面に設ける。導電層１４０は、半導体集積回路１００の一方の面を覆う（重なる）ように
形成される。導電層１４０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路１００の静電気破壊を防ぐことができる。
また、半導体装置に外部から与えられる力（外部ストレスともいう）に対する第１の耐衝
撃層１１２及び第２の耐衝撃層１０２、又、さらにその力を拡散する衝撃拡散層１０３を
設けることによって、局所的にかかる力を軽減することができるため、半導体装置の破損
や特性不良などを防止することが可能となる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する耐衝撃層
及び衝撃拡散層によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半
導体装置を提供することができる。
（実施の形態９）
本実施の形態では、より信頼性の高い半導体装置、及び歩留まりよい半導体装置の作製方
法を、図４及び図２８を用いて詳細に説明する。本実施の形態では、半導体装置の一例と
してＣＭＯＳに関して説明する。
図２８（Ａ）は実施の形態４における図４（Ｃ）の次の工程である。よって実施の形態４
と同様に作製すればよく、図４（Ａ）乃至図４（Ｃ）までの工程の詳細な説明は省略する
。
第１の耐衝撃層２６２として、繊維体２８０に有機樹脂２８１が含浸された構造体を用い
る。半導体集積回路２５０と第１の耐衝撃層２６２を接着し、剥離層２０１を用いて半導
体集積回路２５０を基板２００より剥離する。よって半導体集積回路２５０は、第１の耐
衝撃層２６２側に設けられる。
第２の耐衝撃層２５２も第１の耐衝撃層２６２と同様、繊維体２７０に有機樹脂２７１が
含浸された構造体を用いる。構造体を加熱し圧着して、導電層２６０が形成された衝撃拡
散層２５３と第２の耐衝撃層２５２を接着する（図２８（Ａ）参照。）。導電層２６０は
第２の耐衝撃層２５２との接着前に、衝撃拡散層２５３に形成する。衝撃拡散層２５３の
第２の耐衝撃層２５２の反対側には接着層２５４を設ける。
導電層２６０は半導体集積回路２５０を覆うように半導体集積回路２５０と重なる領域全
面に設ける。導電層２６０は、半導体集積回路２５０の一方の面を覆う（重なる）ように
形成される。導電層２６０は静電気放電により印加される静電気を拡散して逃がす、また
は電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため
、半導体集積回路２５０の静電気破壊を防ぐことができる。
半導体集積回路２５０の露出している剥離面に接着層２５４を接着し、第１の耐衝撃層２
６２及び第２の耐衝撃層２５２に挟持された半導体集積回路２５０及び衝撃拡散層２５３
を有する半導体装置を作製することができる（図２８（Ｂ）参照。）。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積化回路を挟持する一対の耐衝撃層、及び半導体集積回路に積層して設けられる
衝撃拡散層によって、薄型化及び小型化を達成しながら強度を有する信頼性の高い半導体
装置を提供することができる。
本実施の形態で作製した半導体装置は、可撓性を有する耐衝撃層、及び衝撃拡散層を用い
ることで、可撓性を有する半導体装置とすることができる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型
化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
（実施の形態１０）
本実施の形態では、より高集積化、薄型化、及び小型化を付与することを目的とした半導
体装置、及び半導体装置の作製方法においてメモリを有する半導体装置の一例に関して図
６、図２９及び図３０を用いて説明する。
本実施の形態の半導体装置はメモリにメモリセルアレイ及びメモリセルアレイを駆動する
駆動回路部を有する。
図２９（Ａ）は実施の形態５における図６（Ｅ）の次の工程である。よって実施の形態５
と同様に作製すればよく、図６（Ａ）乃至図６（Ｅ）までの工程の詳細な説明は省略する
。
本実施の形態では半導体集積回路３５０上に絶縁層３９０を形成する（図２９（Ａ）参照
。）。次に絶縁層３９０上にアンテナとして機能する導電層３８０を形成し、導電層３８
０上に保護層として無機絶縁層３８１を形成する（図２９（Ｂ）参照。）。
第１の耐衝撃層３８２として、繊維体３８３に有機樹脂３８４が含浸された構造体を用い
る。半導体集積回路３５０と第１の耐衝撃層３８２を接着し、剥離層３０１を用いて半導
体集積回路３５０を基板３００より剥離する。よって半導体集積回路３５０は、第１の耐
衝撃層３８２側に設けられる（図２９（Ｃ）参照。）。
第２の耐衝撃層３８５も第１の耐衝撃層３８２と同様、繊維体３８６に有機樹脂３８７が
含浸された構造体を用いる。構造体を加熱し圧着して、衝撃拡散層３８８と第２の耐衝撃
層３８５を接着する（図３０（Ａ）参照。）。衝撃拡散層３８８の第２の耐衝撃層３８５
の反対面には接着層３８９を設ける。
半導体集積回路３５０の露出している剥離面に接着層３８９を接着し、第１の耐衝撃層３
８２及び第２の耐衝撃層３８５で半導体集積回路３５０及び衝撃拡散層３８８を挟持する
。さらに第２の耐衝撃層３８５の外側（衝撃拡散層３８８と反対側）に導電層３９５を形
成する（図３０（Ｂ）参照。）。
導電層３９５は半導体集積回路３５０を覆うように半導体集積回路３５０と重なる領域全
面に設ける。導電層３９５は、半導体集積回路３５０の一方の面を覆う（重なる）ように
形成され、アンテナとして機能する導電層３８０と半導体集積回路３５０に対して反対側
に設ける。導電層３９５は静電気放電により印加される静電気を拡散して逃がす、または
電荷の局部的な存在（局在化）を防ぐ（局部的な電位差が発生しないようにする）ため、
半導体集積回路３５０の静電気破壊を防ぐことができる。
以上の工程で本実施の形態のメモリを有する半導体装置を作製することができる。
半導体集積回路に接して衝撃拡散層を設けるため、作製工程において、加圧処理を行って
も半導体集積回路に破損や特性不良などの悪影響を与えない。よって歩留まりよく半導体
装置を作製することができる。
半導体集積回路を覆う導電層により、半導体集積回路の静電気放電による静電気破壊（回
路の誤動作や半導体素子の損傷）を防止する。また半導体集積化回路を挟持する一対の耐
衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型
化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。
（実施の形態１１）
本発明の半導体装置において、半導体集積回路に含まれる半導体素子として様々な形態の
電界効果トランジスタを用いることができる。本実施の形態では、本発明に適用すること
ができる半導体素子として、単結晶半導体層を有する電界効果トランジスタについて詳細
に説明する。
以下、絶縁表面を有する基板である作製基板上に、単結晶半導体基板より単結晶半導体層
を設け、半導体集積回路部に含まれる半導体素子を形成する方法を図１４及び図１５を用
いて説明する。
図１４（Ａ）に示す単結晶半導体基板１１０８は清浄化されており、その表面から電界で
加速されたイオンを所定の深さに照射し、脆弱化層１１１０を形成する。イオンの照射は
作製基板に転置する単結晶半導体層の厚さを考慮して行われる。イオンを照射する際の加
速電圧はこのような厚さを考慮して、単結晶半導体基板１１０８に照射されるようにする
。本発明では、単結晶半導体基板へイオンを照射し、イオンにより微小な空洞を有するよ
うに脆弱化された領域を脆弱化層という。
単結晶半導体基板１１０８には、市販の単結晶半導体基板を用いることができ、例えば、
単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、
第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やイン
ジウムリン等の化合物半導体基板も用いることができる。半導体基板として多結晶半導体
基板を用いてもよい。もちろん、単結晶半導体基板は、円形のウエハに限定されるもので
はなく、様々な形状の単結晶半導体基板を用いることができる。例えば、長方形、五角形
、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半
導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハ
には、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなど
の化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエ
ハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（
２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍ
の円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形
状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイ
サー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その
他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製
造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状の
インゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる
。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用する
ことを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成する
ことができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、その
サイズはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直
径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされてい
る。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料
となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスする
ときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基
板１１０８を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。作製基板上に
得られる単結晶半導体層は母体となる半導体基板を選択することによって決定することが
できる。
また、単結晶半導体基板１１０８は、作製する半導体素子（本実施の形態においては電界
効果トランジスタ）によって、結晶面方位を選択すればよい。例えば、結晶面方位として
｛１００｝面、｛１１０｝面などを有する単結晶半導体基板を用いることができる。
本実施の形態は、単結晶半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン
照射して添加し、その後熱処理を行って表層の単結晶半導体層を剥離するイオン照射剥離
法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、
ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
単結晶半導体基板１１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、
自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して単結晶半導体基板１１０８
表面を清浄化する。
脆弱化層１１１０は、イオンをイオンドーピング法（ＩＤ法と略記する）やイオン注入法
（ＩＩ法と略記する）によって照射すればよい。脆弱化層１１１０は水素、ヘリウム若し
くはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素と
してフッ素イオンを照射する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イ
オン注入とはイオン化したガスを質量分離して半導体基板に照射する方式をいう。
例えば、イオン注入法を用いて、イオン化した水素ガスを質量分離し、Ｈ＋のみ、（又は
Ｈ２ ＋のみ）を選択的に加速して単結晶半導体基板に照射することができる。
イオンドープ法は、イオン化したガスを質量分離せずに、プラズマ中で複数種のイオン種
を作り、それらを加速して単結晶半導体基板に照射する。例えば、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋
イオンを含む水素では、照射されるイオンは、代表的にＨ３ ＋イオンが５０％以上、例え
ばＨ３ ＋イオンが８０％、他のイオン（Ｈ＋、Ｈ２ ＋イオン）が２０％、が一般的である
。Ｈ３ ＋イオンのイオン種のみとして照射することもここではイオンドープとする。
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、
水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋
イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２
＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと照射効率を高め
ることができ、照射時間を短縮することができる。このような構成とすることで、剥離を
容易に行うことができる。
以下、イオンドーピング法とイオン注入法について詳細に説明する。イオンドーピング法
に用いるイオンドーピング装置（ＩＤ装置ともいう）では、プラズマ空間が大きく、大量
のイオンを単結晶半導体基板に照射することができる。一方、イオン注入法に用いるイオ
ン注入装置（ＩＩ装置ともいう）は、プラズマから取り出したイオンを質量分析して特定
のイオン種だけを半導体基板に打ち込めるという特徴があり、基本的に点ビ−ムをスキャ
ンさせて処理する。
プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱
電子によりプラズマ状態を作っている。しかし、生成される水素イオン（Ｈ＋、Ｈ２ ＋、
Ｈ３ ＋）が半導体基板に照射される際の水素イオン種の割合は、イオンドーピング法とイ
オン注入法で大きく異なる。
Ｈ３ ＋をより多く照射するという観点からすれば、イオン注入装置よりイオンドーピング
装置を用いる方が好ましいといえる。
単結晶シリコン基板に水素イオンやフッ素イオンのようなハロゲンイオンを照射した場合
、添加された水素やフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（
追い出す）ことによって空白部分を効果的に作り出し、脆弱化層に微小な空洞を作る。こ
の場合、比較的低温の熱処理によって脆弱化層に形成された微小な空洞の体積変化が起こ
り、脆弱化層に沿って分離することにより薄い単結晶半導体層を形成することができる。
フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにして
も良い。単結晶半導体基板から薄い単結晶半導体層を分離するために形成する脆弱化層は
、脆弱化層に形成された微小な空洞の体積変化を利用して分離をするので、このようにフ
ッ素イオンや水素イオンの作用を有効利用することが好ましい。
また、単結晶半導体基板と上記単結晶半導体層と接合する絶縁層との間に、保護層を形成
してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸
化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することがで
きる。これらの層は、単結晶半導体基板に脆弱化層が形成される前に単結晶半導体基板上
に形成することができる。また、単結晶半導体基板に脆弱化層を形成した後に単結晶半導
体基板上に形成してもよい。
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いもので
あって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔ
ｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅ
ｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として
酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が
０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その
組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測
定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが
２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒
化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒
素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
脆弱化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、単結晶半導体
基板１１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に
窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に
対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
例えば、単結晶半導体基板１１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シ
リコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ
））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ
（例えば５０ｎｍ））の積層を形成する。一例としては、単結晶半導体基板１１０８上に
酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン
膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学
気相成長法により作製される酸化シリコン膜でもよい。
また、単結晶半導体基板１１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行って
もよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加し
た酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好まし
くは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には
９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好まし
くは０．５〜３．５時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１
０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、
ＢＣｌ３、Ｆ２、Ｂｒ２、ジクロロエチレンなどから選ばれた一種又は複数種を適用する
ことができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得る
ことができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち
、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去
される。単結晶半導体基板１１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに
対しては有効である。また、水素は単結晶半導体基板１１０８と形成される絶縁層との界
面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、単結晶半導体基板１１０
８と絶縁層との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素
は１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれる
ことにより金属などの不純物を捕獲して単結晶半導体基板１１０８の汚染を防止する保護
層としての機能を発現させることができる。
脆弱化層１１１０を形成する際、加速電圧と全イオン数は、単結晶半導体基板上に堆積し
た膜の厚さと、目的とする単結晶半導体基板より分離して作製基板上に転置される単結晶
半導体層の膜厚と、照射するイオン種によって調整することができる。
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオ
ン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを照射して脆弱化層を形成することができる
。保護層の膜厚を厚くすれば、同一条件でイオンを照射し脆弱化層を形成した場合、目的
とする単結晶半導体基板より分離して作製基板上に転置（転載）される単結晶半導体層と
して、膜厚の薄い単結晶半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ
２ ＋、Ｈ３ ＋イオン）の割合にもよるが、上記条件で脆弱化層を形成するとし、保護層と
して単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（
膜厚５０ｎｍ）を保護層として積層する場合、作製基板に転置される単結晶半導体層の膜
厚は約１２０ｎｍとなり、単結晶半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）
と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、作製基板に転置
される単結晶半導体層の膜厚は約７０ｎｍとなる。
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲
で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で
照射し脆弱化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わ
なくてもＨｅ＋イオンを主なイオンとして照射することができる。また、水素を原料ガス
とするとＨ３ ＋イオンやＨ２ ＋イオンを主なイオンとして照射することができる。イオン
種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
脆弱化層形成の例としては、単結晶半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）
、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層
として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射
し単結晶半導体基板に脆弱化層を形成する。その後保護層の最上層である該酸化シリコン
膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆弱化
層形成の他の例としては、単結晶半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及
び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ
、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し単結晶半導体基板に脆弱化層を形成す
る。その後保護層の最上層である該窒化酸化シリコン膜上に接合面を有する絶縁層として
酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸
化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シラ
ンガスを用いてＣＶＤ法により形成すればよい。
また、作製基板と単結晶半導体基板との間に絶縁層を形成してもよい。絶縁層は作製基板
側、あるいは単結晶半導体基板側どちらか一方でもよいし、両方に形成してもよい。接合
を形成する面に形成する絶縁層は平滑面を有し親水性表面を形成する。該絶縁層としては
、酸化シリコン膜を用いることができる。酸化シリコン膜としては有機シランガスを用い
て化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを
用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリ
メチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ
３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテ
トラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシ
ラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）
２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを
用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合
させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等
を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混
合させてもよい。
また、接合を形成する面に形成する絶縁層として、モノシラン、ジシラン、又はトリシラ
ン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン膜を適用
することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが
好ましい。また、単結晶半導体層と接合する絶縁層となる酸化シリコン膜は、塩素を含ん
でいてもよい。なお、本明細書において、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を
範疇に含む。
その他、接合を形成する面に形成する絶縁層として、酸化性雰囲気下において熱処理する
ことにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、
酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層
として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記
有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層を形成してもよ
い。
その他、接合を形成する面に形成する絶縁層として、酸化アルミニウムを主成分とする酸
化膜を用いてもよい。酸化アルミニウムを主成分とする酸化膜とは、当該酸化膜に含まれ
る成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化
膜をいう。他にも、絶縁層としては、酸化アルミニウムを主成分とし、酸化マグネシウム
と酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素
を含む酸化アルミニウムを用いてもよい。
絶縁層は、スパッタリング法により形成することができる。スパッタリング法に用いるタ
ーゲットとしては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化
物を用いることができる。なお、ターゲットの材料は、形成する膜に応じて適宜選択すれ
ばよい。
ターゲットとして金属を用いる場合には、反応ガス（例えば、酸素）を導入しながらスパ
ッタすること（反応性スパッタリング法）により、絶縁層を形成する。金属としては、ア
ルミニウムの他に、マグネシウム（Ｍｇ）、アルミニウムとマグネシウムを含む合金、ア
ルミニウムとストロンチウム（Ｓｒ）を含む合金、アルミニウムとマグネシウムとストロ
ンチウムを含む合金を用いることができる。この場合、スパッタリングは直流（ＤＣ）電
源又は高周波（ＲＦ）電源を用いて行えばよい。
ターゲットとして金属酸化物を用いる場合には、高周波（ＲＦ）電源を用いてスパッタす
ること（ＲＦスパッタリング法）により、絶縁層を形成する。金属酸化物としては、酸化
アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシ
ウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウム
とマグネシウムとストロンチウムを含有する酸化物を用いることができる。
他にも、バイアススパッタリング法を用いて、絶縁層を形成してもよい。バイアススパッ
タリング法を用いると、膜の堆積と表面の平坦化を両方行うことができる。
アルミニウムを主成分とする酸化膜は作製基板に含まれる可動イオンや水分等の不純物が
、後に作製基板上に形成される単結晶半導体膜に拡散することを防ぐことができる。
絶縁層において、接合を形成する面の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗
平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０
．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下
がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書
においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２
μｍ２、又は１０μｍ２である。
作製基板と単結晶半導体基板とを接合するに際し、接合を形成する面の一方若しくは双方
に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層を設ける
と強固な接合を形成することができる。
本実施の形態では、図１４（Ｂ）で示すように作製基板と接合を形成する面に絶縁層１１
０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて
化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用
いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相
成長法による成膜では、単結晶半導体基板に形成した脆弱化層１１１０から脱ガスが起こ
らない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適
用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よ
りも高い熱処理温度が適用される。
本実施の形態では、作製基板上で半導体集積回路を形成後、半導体集積回路を作製基板よ
り剥離するため、作製基板と半導体集積回路との間に剥離層を設ける。よって単結晶半導
体基板より分離して接合される単結晶半導体層は、作製基板上に設けられた剥離層（及び
無機絶縁膜）上に形成される。剥離層表面に凹凸を有すると、単結晶半導体基板と作製基
板との接合工程において、接合面の接触面積が小さくなり、十分な接合強度を確保するこ
とが困難である。そのため、剥離層を平坦化する工程が必要である。
剥離層は、作製基板と単結晶半導体層との間に設ければよく、作製基板側に形成しても、
単結晶半導体基板側に形成してもよい。作製基板側、単結晶半導体基板側のいずれかに形
成された剥離層に平坦化処理を行う。
絶縁層も、作製基板側又は単結晶半導体基板側に形成してもよいし、もしくは剥離層側に
形成してもよく、両方に形成してもよい。また、作製基板又は単結晶半導体基板と、剥離
層とを直接接合できる場合は、絶縁層を設けなくてもよい。
本実施の形態では、作製基板１１０１側に剥離層１１２５を形成し、剥離層１１２５上に
ブロッキング層１１０９を形成する例を示す。
平坦化処理としては、研磨処理やエッチング処理を行えばよく、勿論、研磨処理及びエッ
チング処理を両方行ってもよい。研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体
ジェット研磨法を用いることができる。エッチング処理としては、ウェットエッチング、
ドライエッチング、またはその両方を適宜用いることができる。
またプラズマ処理によって平坦化処理を行ってもよい。例えば、逆スパッタリング法を用
いることができる。逆スパッタリング法にて平坦化処理を行うと、絶縁層の形成から平坦
化までを同一装置内にて行うことができるため、スループットが向上し、好ましい。
逆スパッタリング法は、例えば、高真空のチャンバーに不活性ガス、例えばＡｒガスを導
入し、被処理面に対して電界をかけることでプラズマ状態として行う。プラズマ中には電
子とＡｒの陽イオンが存在し、陰極方向にＡｒの陽イオンが加速される。加速されたＡｒ
の陽イオンは被処理面をスパッタする。このとき、該被処理面の凸部から優先的にスパッ
タされる。被処理面からスパッタされた粒子は、被処理面の別の場所に付着する。このと
き、該被処理面の凹部に優先的に付着する。このように凸部を削り、凹部を埋めることで
被処理面の平坦性が向上する。
本実施の形態では、剥離層をスパッタリング法で形成し、逆スパッタリング法によって平
坦化処理を行う。
作製基板には、剥離層との間に不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化
シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩
和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
図１４（Ｃ）は作製基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体
基板１１０８の絶縁層１１０４が形成された面とを密接させ、この両者を接合させる態様
を示す。ブロッキング層１１０９表面は平坦化された剥離層１１２５上に設けられている
ために表面は高い平坦性を有している。接合を形成する面は、十分に清浄化しておく。作
製基板１１０１上に設けられたブロッキング層１１０９と単結晶半導体基板１１０８の絶
縁層１１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また
、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行っても
よい。
作製基板１１０１上のブロッキング層１１０９と絶縁層１１０４を対向させて、一箇所を
外部から押しつけると、局所的に接合面同士の距離が縮まる事による、ファン・デル・ワ
ールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領
域でも対向する作製基板１１０１上のブロッキング層１１０９と絶縁層１１０４間の距離
が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域
が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる
。
押しつける際に、基板四隅の一ヶ所を１００ｋＰａ〜５０００ｋＰａの圧力で押さえると
、接合面同士が近づき、ファン・デル・ワールス力から水素結合へ移行することができる
。基板内において一ヶ所の接合面が近接すると、隣接する接合面も近接し水素結合へ移行
するため、接合面全域が水素結合へ移行することができる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する
面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利
用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビー
ムを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このよ
うな表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成する
ことが容易となる。
また、作製基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと
好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の
温度条件で熱処理を行う。
図１４（Ｄ）において、作製基板１１０１と単結晶半導体基板１１０８を貼り合わせた後
、加熱処理を行い脆弱化層１１１０を劈開面として単結晶半導体基板１１０８を作製基板
１１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆弱化
層１１１０に形成された微小な空洞の体積変化が起こり、脆弱化層１１１０に沿って劈開
することが可能となる。絶縁層１１０４はブロッキング層１１０９を介して作製基板１１
０１と接合しているので、作製基板１１０１上には単結晶半導体基板１１０８と同じ結晶
性の単結晶半導体層１１０２が残存することとなる。
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と
同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時
間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度
域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２
００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００
℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行
ってもよい。
４００℃〜７００℃の温度域での熱処理により、絶縁層と作製基板との接合は水素結合か
ら共有結合に移行し、脆弱化層に添加された元素が析出し圧力が上昇し、単結晶半導体基
板より単結晶半導体層を剥離することができる。熱処理を行った後は作製基板と単結晶半
導体基板は、一方が他方に載っている状態であり、大きな力を加えずに作製基板と単結晶
半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上
げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカ
ルチャックで固定しておくと水平方向のずれがなく作製基板及び単結晶半導体基板の両基
板を離すことができる。
なお、図１４、図１５においては、単結晶半導体基板１１０８が作製基板１１０１より小
さいサイズの例を示すが、本発明はそれに限定されず、単結晶半導体基板１１０８と作製
基板１１０１が同じサイズであってもよいし、単結晶半導体基板１１０８が作製基板１１
０１より大きいサイズであってもよい。
図１５は作製基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図１５（Ａ
）は保護層１１２１として酸化シリコン膜が形成された単結晶半導体基板１１０８に電界
で加速されたイオンを所定の深さに照射し、脆弱化層１１１０を形成する工程を示してい
る。イオンの照射は図１４（Ａ）の場合と同様である。単結晶半導体基板１１０８の表面
に保護層１１２１を形成しておくことでイオン照射によって表面がダメージを受け、平坦
性が損なわれるのを防ぐことができる。また、保護層１１２１によって、単結晶半導体基
板１１０８から形成される単結晶半導体層１１０２に対する不純物の拡散防止効果を発現
する。
図１５（Ｂ）は、ブロッキング層１１０９及び絶縁層１１０４が形成された作製基板１１
０１と単結晶半導体基板１１０８の保護層１１２１が形成された面を密着させて接合を形
成する工程を示している。作製基板１１０１上の絶縁層１１０４と単結晶半導体基板１１
０８の保護層１１２１を密着させることにより接合が形成される。
その後、図１５（Ｃ）で示すように単結晶半導体基板１１０８を剥離する。単結晶半導体
層を剥離する熱処理は図１４（Ｄ）の場合と同様にして行う。このようにして図１５（Ｃ
）で示す絶縁層を介して単結晶半導体層を有するＳＯＩ構造の半導体基板を得ることがで
きる。
また、単結晶半導体基板より分離し、作製基板に転置された単結晶半導体層は、分離工程
およびイオン照射工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、
凹凸が形成されてしまう場合がある。単結晶半導体層を用いて半導体素子としてトランジ
スタを作製する場合、このような凹凸のある単結晶半導体層の上面に薄く、絶縁耐圧性の
高いゲート絶縁層を形成することは困難である。また、単結晶半導体層に結晶欠陥がある
と、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼
性に影響を与える。
従って単結晶半導体層にレーザ光のような電磁波を照射し、結晶欠陥を低減させることが
好ましい。電磁波を照射することによって、単結晶半導体層の少なくとも一部の領域を溶
融させ、単結晶半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前
に単結晶半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希
フッ酸で除去するとよい。
電磁波は単結晶半導体層に高いエネルギーを供給できるものであればよく、好適にはレー
ザ光を用いることができる。
またエネルギーの供給は、高エネルギーを有する粒子を照射などによって単結晶半導体層
に衝突させ、主として熱伝導によって行うこともできる。高エネルギーを有する粒子を提
供する熱源としては、プラズマを用いることができ、常圧プラズマ、高圧プラズマ、熱プ
ラズマジェット、ガスバーナーなどの炎を用いることができる、又、他の熱源としては電
子ビームなどを用いることができる。
電磁波の波長は、単結晶半導体層に吸収される波長とする。その波長は、電磁波の表皮深
さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波
長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁
波の波長、電磁波の表皮深さ、照射する単結晶半導体層の膜厚などを考慮して決定するこ
とができる。
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レー
ザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、Ｋ
ｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。そ
の他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レ
ーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔ
ｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振
レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発
振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基
本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、Ｇａ
ＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
また、電磁波のエネルギーを単結晶半導体層に照射できるならば、ランプ光を用いてもよ
い。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀
ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用
いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニー
ルは極短時間の処理でよいため、作製基板の温度上昇を抑えることができる。
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の
反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されてい
てもよい。
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸
方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラ
ーやガルバノミラーを用いることが好ましい。
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活
性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチ
ャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバー
を用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒
素雰囲気を形成することもできる。
さらに、電磁波照射などの高エネルギーを供給され、結晶欠陥を低減された単結晶半導体
層表面に研磨処理を行ってもよい。研磨処理によって単結晶半導体層表面の平坦性を高め
ることができる。
研磨処理としては、化学的機械研磨（ＣＭＰ）法や液体ジェット研磨法を用いることがで
きる。なお、研磨処理前に単結晶半導体層表面を洗浄し、清浄化する。洗浄は、メガソニ
ック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により単結晶半導体層表面のゴミ
等を除去する。また、希フッ酸を用いて単結晶半導体層表面上の自然酸化膜等を除去して
単結晶半導体層を露出させると好適である。
また、電磁波を照射する前にも単結晶半導体層表面に研磨処理（又はエッチング処理）を
行ってもよい。
また、分離された単結晶半導体基板を繰り返し利用する工程（半導体基板再生処理）を行
うと、低コスト化を図ることができる。
また、単結晶半導体基板より単結晶半導体層を転載する際、単結晶半導体基板を選択的に
エッチングし、形状を加工された複数の単結晶半導体層を、作製基板に転載してもよい。
作製基板には、複数の島状の単結晶半導体層を形成することができる。予め、単結晶半導
体基板で形状を加工して転載するために、単結晶半導体基板の大きさや形状に制限を受け
ない。そのために大型の作製基板への単結晶半導体層の転載がより効率よく行うことがで
きる。
さらに、作製基板上に貼り合わせられた単結晶半導体層に対して、エッチングを行い、単
結晶半導体層の形状を加工、修正し精密に制御してもよい。これにより、半導体素子の単
結晶半導体層の形状に加工でき、レジストマスク形成時の露光の回り込みなどによるパタ
ーンズレや、転載時の貼り合わせ工程による位置ズレなどによる単結晶半導体層の形成位
置の誤差や形状不良を修正することができる。
また、単結晶半導体基板より単結晶半導体層を分離してから、作製基板に貼り合わせても
よい。劈開により露出される単結晶半導体層の表面を作製基板側に向けて貼り合わせても
よいし、劈開により露出される単結晶半導体層の表面とゲート絶縁膜とが接するように、
単結晶半導体層を作製基板上に貼り合わせてもよい。
本実施の形態において、単結晶半導体基板１１０８として単結晶シリコン基板を適用した
場合は、単結晶半導体層１１０２として単結晶シリコン層を得ることが可能である。また
、本実施の形態の半導体装置の製造方法は、プロセス温度を７００℃以下とすることがで
きるため、作製基板１１０１としてガラス基板を適用することができる。すなわち、従来
の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層
を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブ
スレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高
信頼性のトランジスタをガラス基板等の作製基板上に作製することができる。
本実施の形態は、実施の形態１乃至１０と適宜組み合わせることができる。
（実施の形態１２）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置の例について
説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの
送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
図１２は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイク
ロプロセッサ５００は、上記実施の形態に係る半導体装置により製造されるものである。
このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ
ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅ
ｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部
５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉ
ｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制
御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８
（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（
ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命
令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部
５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部
５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デ
コードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路
５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイク
ロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み
要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジ
スタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０
６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路
制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作
のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロッ
ク信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備え
ており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１２に示すマイクロ
プロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によ
って多種多様な構成を備えることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例に
ついて図１３を参照して説明する。図１３は無線通信により外部装置と信号の送受信を行
って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５
１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５
１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リ
セット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０を有している。
デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロック
コントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダ
ムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受
信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５
を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二
重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲ
ＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成
する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。
例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振
回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周
波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例
えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、
送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路
５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている
。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電
流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成して
いる。電源電圧の監視は電源管理回路５３０が行っている。
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後
、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンド
は制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記
憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、
中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、
ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメ
モリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中
央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムア
クセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機
能を有している。
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティ
ングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採
用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的
に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式で
は、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニ
ット５２５が実行する方式を適用することができる。
本実施の形態におけるマイクロプロセッサにおいても、半導体集積化回路を挟持する一対
の耐衝撃層、及び半導体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び
小型化を達成しながら強度を有する信頼性の高い半導体装置とすることができる。
（実施の形態１３）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明す
る。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図
面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形
態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電
子タグまたは無線チップとも呼ばれる。
本実施の形態で示す半導体装置の上面構造の一例について、図１０を参照して説明する。
図１０に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数のトランジス
タ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３
２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電
気的に接続されている。薄膜集積回路２１３１には、上記実施の形態２で示したトランジ
スタを適用することができる。
アンテナとして機能する導電層は、薄膜集積回路の上方に設けてもよいし、下方に設けて
もよい。アンテナとして機能する導電層を耐衝撃層の外側に設けてもよい。また、アンテ
ナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び
薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けること
ができる。薄膜集積回路２１３１の接続端子とアンテナとして機能する導電層とが、接着
性を有する樹脂中に含まれる導電性粒子を介して電気的に接続する構成でもよい。或いは
、薄膜集積回路に電気的に接続されたアンテナと、質問器との間において、非接触にて電
波の周波数を変換することができるブースターアンテナを設けた半導体装置に、本発明を
適用することも可能である。
本発明の半導体装置は、半導体素子として電界効果トランジスタはもちろん、半導体層を
用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導
体装置を作製し、提供することができる。
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電
磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限ら
れずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁
波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
例えば、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯
（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信
号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状
を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポ
ールアンテナ）、平坦な形状（例えば、パッチアンテナまたはリボン型の形状）等に形成
することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限ら
れず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設け
てもよい。
アンテナとして機能する導電層は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印
刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形
成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ
）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ
）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物
材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場
合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電
性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては
、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一
つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる
。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤お
よび被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形
成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性
のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以
下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化
させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする
微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。
はんだや鉛フリーはんだは、低コストであるといった利点を有している。
本発明を適用した半導体装置は、半導体集積化回路を挟持する一対の耐衝撃層、及び半導
体集積回路に積層して設けられる衝撃拡散層によって、薄型化及び小型化を達成しながら
強度を有する信頼性の高い半導体装置とすることができる。よって、本実施の形態で示す
ような非接触でデータの入出力が可能で、且つ小型な半導体装置とした場合に有効である
。
（実施の形態１４）
本実施の形態では、上述した本発明を用いて形成された非接触でデータの入出力が可能で
ある半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出
力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ
、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源回
路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、デー
タ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテ
ナ８９０を有している（図１１（Ａ）参照。）。高周波回路８１０はアンテナ８９０より
信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する
回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回
路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９
０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回
路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８
６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０と
しては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０お
よび出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路
８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コー
ド判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令
の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信
エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により
無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、
高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する各
回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信
号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路８
３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られ
る。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０お
よびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって
、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体
装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導
体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に
載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電
位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から送
られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ること
が可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず
電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（
バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。
表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２０
の側面には半導体装置３２３０が設けられる（図１１（Ｂ）。）。品物３２２０が含む半
導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や原産
地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報
が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置３２
４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品
を行うことができる（図１１（Ｃ）。）。このように、システムに半導体装置を活用する
ことで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
以上の様に、本発明の信頼性の高い半導体装置の適用範囲は極めて広く、広い分野の電子
機器に用いることが可能である。
（実施の形態１５）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無
線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成するこ
とができる。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報
を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することがで
きる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類
、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び
電子機器等に設けて使用することができる。これらの例に関して図９を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するも
の（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、
プロセッサ回路を有するチップ１９０を設けることができる（図９（Ａ）参照。）。証書
類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設けるこ
とができる（図９（Ｂ）参照。）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路
を有するチップ１９７を設けることができる（図９（Ｃ）参照。）。無記名債券類とは、
切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペット
ボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図９（Ｄ
）参照。）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を設
けることができる（図９（Ｅ）参照。）。記録媒体とは、ＤＶＤソフト、ビデオテープ等
を指、プロセッサ回路を有するチップ１９５を設けることができる（図９（Ｆ）参照。）
。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９６を
設けることができる（図９（Ｇ）参照。）。食品類とは、食料品、飲料等を指す。衣類と
は、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類と
は、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶
表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯
電話等を指す。
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設
ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有
機樹脂に埋め込めばよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機
器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率
化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止
することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別
を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋
め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の
健康状態を容易に管理することが可能となる。
なお、本実施の形態は、上記実施の形態１乃至１４と適宜組み合わせて実施することが可
能である。
（実施の形態１６）
本実施の形態では、本発明の半導体装置の一態様の実装例を、図２４を用いて説明する。
本発明の半導体装置の一態様は、実施の形態１５で示したように、様々は物品に実装する
ことができる。本実施の形態では、可撓性基板（フレキシブル基板ともいう）に実装しフ
レキシブルな半導体装置を作製する例を示す。
図２４（Ａ）乃至（Ｃ）は、可撓性基板に半導体集積回路チップを埋め込むように実装し
た例である。半導体集積回路チップは実施の形態１乃至１１で示した半導体装置を用いる
ことができ、ここでは個々に分断しチップ状にしたものを半導体集積回路チップという。
図２４（Ｄ）に半導体集積回路チップ６００の詳細を示す。図２４（Ｄ）の半導体集積回
路チップは実施の形態１を用いる例であり、図２４（Ｅ）の半導体集積回路チップは実施
の形態５を用いる例であるが、本実施の形態は他の実施の形態にも適用することができ、
この構造に限定されない。
図２４（Ｄ）は、半導体集積回路１００は、第１の衝撃拡散層１１３、第２の衝撃拡散層
１０３、第１の耐衝撃層１１２、第２の耐衝撃層１０２で挟持され、その側面も封止され
ている。本実施の形態では、複数の半導体集積回路を挟持して第１の衝撃拡散層、第２の
衝撃拡散層、第１の耐衝撃層、第２の耐衝撃層を貼り合わせた後、個々の半導体集積回路
ごとに分断し、半導体集積回路チップを作製する。分断手段としては物理的に分断するこ
とができれば特に限定しないが、本実施の形態ではレーザ光を照射することによって分断
する。
図２４（Ｅ）は、半導体集積回路１００は、衝撃拡散層１０３、第１の耐衝撃層１１２、
第２の耐衝撃層１０２で挟持され、その側面も封止されている。本実施の形態では、複数
の半導体集積回路を挟持して衝撃拡散層、第１の耐衝撃層、第２の耐衝撃層を貼り合わせ
た後、個々の半導体集積回路ごとに分断し、半導体集積回路チップを作製する。
図２４（Ａ）は可撓性基板６０１と、可撓性基板６０２に挟持された半導体集積回路チッ
プ６００であり、半導体集積回路チップ６００は可撓性基板６０１に設けられた凹部に配
置されている。
半導体集積回路チップ６００が配置される凹部は片方の可撓性基板に設けられていてもよ
いし、両方に設けられていてもよい。図２４（Ｂ）は可撓性基板６０１及び可撓性基板６
０２に両方に設けられた凹部に、半導体集積回路チップ６００が配置される例である。
さらに、可撓性基板を３層構造とし、中央の可撓性基板に半導体集積回路チップ６００を
配置する開口を設けてもよい。図２４（Ｃ）は、可撓性基板６０３に開口を設け、その開
口に半導体集積回路チップ６００を配置し、可撓性基板６０１と可撓性基板６０２とよっ
て、可撓性基板６０３及び半導体集積回路チップ６００を挟み込むように挟持する例であ
る。
図２４（Ａ）乃至（Ｃ）において、さらに可撓性基板６０１、可撓性基板６０２の外側に
可撓性基板を積層してもよい。
可撓性基板６０１、６０２、６０３としては、繊維（単糸）の束（以下、糸束と呼ぶ）を
経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向
に堆積させた不織布、紙などを用いることができる。また、具体的にはＰＥＴ（ポリエチ
レンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルス
ルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエー
テルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン
、ポリフタールアミド等からなる基板、ポリプロピレン、ポリエステル、ビニル、ポリフ
ッ化ビニル、塩化ビニル、ポリエステル、ポリアミド等からなる基板、フィルム、繊維質
な材料からなる紙などを用いることができる。接着性合成樹脂フィルム（アクリル系合成
樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。基板やフィ
ルムが被処理体と接着する際は、接着層を用いてもよい。基板やフィルムの種類によって
条件を選択し、加熱処理や加圧により接着することができる。接着層は、熱硬化樹脂、紫
外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
本実施の形態のように、実装する可撓性基板内に凹部、又は開口を設けて半導体集積回路
チップ６００を埋め込むように配置すると、半導体集積回路チップ６００を設けることに
よる凸部が形成されないため、可撓性基板表面は平坦であり、膜厚を均一にすることがで
きる。従って可撓性基板に半導体集積回路チップを実装する際に貼り合わせのためにロー
ラーなどによって加圧処理を行っても、半導体集積回路チップに局所的に圧力がかかる（
圧力が集中する）ことを防止することができる。よって、実装工程において半導体集積回
路チップの破損を軽減することができるため、半導体装置の歩留まりが向上する。また、
実装後においても、外的ストレスに強い、信頼性の高い半導体装置とすることができる。
また平坦かつ平滑な表面とすることができるため、保管や機械上における積み重ね性、搬
送性に優れる。さらに外部より半導体集積回路チップが視認されないため（表面に半導体
集積回路チップの形状が反映する凸部が生じないため）、セキュリティ性の高い半導体装
置とすることができる。
本実施例は、本発明の一態様の半導体装置を作製し、信頼性評価を行った結果を示す。
試料として、第１の衝撃拡散層、第１の耐衝撃層、半導体集積回路、第２の衝撃拡散層、
第２の耐衝撃層、導電層の積層構造（実施例Ｘ）、第１の耐衝撃層、半導体集積回路、第
２の耐衝撃層の積層構造（比較例）を作製した。試料において第１の耐衝撃層及び第２の
耐衝撃層は繊維体（ガラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体
であるプリプレグ（膜厚２０μｍ）を用い、導電層はスパッタリング法により形成したチ
タン膜、第１の衝撃拡散層及び第２の衝撃拡散層にはアラミドフィルム（膜厚７μｍ）を
用いた。なお、半導体集積回路と第１の耐衝撃層との間にはアンテナが設けられ、アンテ
ナ上は保護層として窒化珪素膜を形成した。
実施例Ｘ、比較例の構造それぞれ１０個ずつの試料にＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔ
ｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）測定を行い、１０個の半導体装置を１００とし
て、その動作率を評価した。
ＥＳＤ測定としては、ガラス基板（厚さ０．５ｎｍ）、アルミ板、導電性シートの積層上
に試料を乗せ、試料の導電層の形成側から集積回路中央部へＥＳＤ試験機（簡易応答評価
Ｔａｋａｙａ株式会社製）にて電圧を印加し、電圧印加後に除電（１分間）を行い、動
作確認を行った。
実施例Ｘ、比較例の半導体装置における、ＥＳＤの印加量及び動作率の関係を図２３に示
す。図２３において、実施例Ｘは三角形のドット、比較例はバツ印のドットで示されてい
る。また実施例Ｘ及び比較例の試料において、非動作になるまでのＥＳＤ印加電圧［ｋＶ
］の平均値、最大値、最小値を表１に示す。
Figure 2014123375
導電層を設けない比較例はＥＳＤ印加量が±３ｋＶでは動作率が０％となってしまうのに
対し、導電層を設けた実施例Ｘは±２ｋＶまでは動作率１００％であり、±６ｋＶで動作
率が０％となった。また、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の値も、比較例で
は平均値２．８ｋＶ、最大値３ｋＶ、最小値１ｋＶであるのに対し、実施例Ｘでは、平均
値４．６ｋＶ、最大値６ｋＶ、最小値３ｋＶとより高い電圧値まで動作できたことが分か
る。よって、本発明を用いて導電層を形成した半導体装置である実施例Ｘは静電気放電に
耐性があり、静電気破壊しにくいということが確認できた。
上記結果より、本発明を用いると、半導体集積回路を覆う導電層により、半導体集積回路
の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化
及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる
ことが確認できた。
本実施例は、本発明の一態様の半導体装置を作製し、信頼性評価を行った結果を示す。
試料構造として、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層、導電層の積層構造
を作製した。試料において第１の耐衝撃層及び第２の耐衝撃層は繊維体（ガラス繊維）に
有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０μｍ）
を用い、導電層はスパッタリング法により形成したチタン膜を用いた。試料構造において
導電層の膜厚を０ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ
とした各試料について信頼性評価としてＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓ
ｃｈａｒｇｅ：静電気放電）測定を行った。なお、導電層の膜厚０ｎｍは導電層を形成し
ない試料であり、実施例１でも示した比較例である。
ＥＳＤ測定としては、ガラス基板（厚さ０．５ｎｍ）、アルミ板、導電性シートの積層上
に試料を乗せ、試料の導電層の形成側から集積回路中央部へＥＳＤ試験機（簡易応答評価
Ｔａｋａｙａ株式会社製）にて電圧を印加し、ＥＳＤ印加後に除電（１分間）を行い、
動作確認を行った。
試料における導電層の膜厚と試料の半導体装置が非動作になるまでのＥＳＤ印加電圧の関
係を図３６に示す。導電層の各膜厚において複数の試料を測定しており、平均値を四角形
のドット、最大値を菱形のドット、最小値を三角形のドットでそれぞれ示す。半導体装置
に導電層が無い構造（導電層膜厚０ｎｍ）の場合、ＥＳＤ印加時に１〜２ｋＶ程度で導電
層が非動作になるのに対し、導電層が存在することで５ｋＶ程度までＥＳＤ耐性が向上し
ている。
次に、試料として、第１の耐衝撃層、半導体集積回路、衝撃拡散層、第２の耐衝撃層、導
電層の積層構造（実施例Ａ）、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層、導電
層の積層構造（実施例Ｂ）、第１の耐衝撃層、半導体集積回路、第２の耐衝撃層の積層構
造（比較例）を作製した。試料において第１の耐衝撃層及び第２の耐衝撃層は繊維体（ガ
ラス繊維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜
厚２０μｍ）を用い、導電層はスパッタリング法により形成したチタン膜、衝撃拡散層に
はアラミドフィルム（膜厚７μｍ）を用いた。
実施例Ａ、実施例Ｂ、比較例の構造それぞれ１０個ずつの試料にＥＳＤ測定を行い、１０
個の半導体装置を１００として、その動作率を評価した。実施例Ａ、実施例Ｂ、比較例の
半導体装置における、ＥＳＤの印加量及び動作率の関係を図３７に示す。図３７において
、実施例Ａは丸形のドット、実施例Ｂは四角形のドット、比較例はバツ印のドットで示さ
れている。また実施例Ａ、実施例Ｂ、及び比較例の試料において、非動作になるまでのＥ
ＳＤ印加電圧［ｋＶ］の平均値、最大値、最小値を表１に示す。
Figure 2014123375
導電層を設けない比較例はＥＳＤ印加量が±３ｋＶでは動作率が０％となってしまうのに
対し、導電層を設けた実施例Ａは±２ｋＶ、実施例Ｂにおいては±６ｋＶまでは動作率１
００％であった。また、非動作になるまでのＥＳＤ印加電圧［ｋＶ］の値も、比較例では
平均値２．８ｋＶ、最大値３ｋＶ、最小値１ｋＶであるのに対し、実施例Ａでは平均値４
．５ｋＶ、最大値５ｋＶ、最小値３ｋＶ、実施例Ｂでは平均値１１．５ｋＶ、最大値１８
ｋＶ、最小値７ｋＶと、導電層を有する構造の実施例Ａ及び実施例Ｂにおいてはより高い
電圧値まで動作できたことが分かる。よって、本発明を用いて導電層を形成した半導体装
置である実施例Ａ、実施例Ｂは静電気放電に耐性があり、静電気破壊しにくいということ
が確認できた。
上記結果より、本発明を用いると、半導体集積回路を覆う導電層により、半導体集積回路
の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止でき、薄型化
及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる
ことが確認できた。

Claims (3)

  1. 第１の樹脂層と、
    第２の樹脂層と、
    前記第１の樹脂層と前記第２の樹脂層の間に、トランジスタを含む層と、アンテナとして機能する第１の導電層と、第２の導電層と、を有し、
    前記第２の導電層は、前記トランジスタとは電気的に接続せず、
    前記第２の導電層は、前記トランジスタを含む層を介して前記第１の導電層とは反対側の面に設けられ、
    前記第１の樹脂層と前記第２の樹脂層は、アラミド樹脂層を含み、
    前記第１の樹脂層と前記第２の樹脂層は、前記トランジスタを含む層の外周で接していることを特徴とする半導体装置。
  2. 第１の樹脂層と、
    第２の樹脂層と、
    前記第１の樹脂層と前記第２の樹脂層の間に、トランジスタを含む層と、所定形状を有する第１の導電層と、第２の導電層と、を有し、
    前記所定形状は、直線形状、曲線形状、蛇行形状、コイル形状、又はリボン形状のうちいずれか一の形状を少なくとも有し、
    前記第２の導電層は、前記トランジスタとは電気的に接続せず、
    前記第２の導電層は、前記トランジスタを含む層を介して前記第１の導電層とは反対側の面に設けられ、
    前記第１の樹脂層と前記第２の樹脂層は、アラミド樹脂層を含み、
    前記第１の樹脂層と前記第２の樹脂層は、前記トランジスタを含む層の外周で接していることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記トランジスタは、酸化物半導体層を有することを特徴とする半導体装置。
JP2013264048A 2008-05-12 2013-12-20 半導体装置 Withdrawn JP2014123375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013264048A JP2014123375A (ja) 2008-05-12 2013-12-20 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008124992 2008-05-12
JP2008124992 2008-05-12
JP2008124985 2008-05-12
JP2008124985 2008-05-12
JP2013264048A JP2014123375A (ja) 2008-05-12 2013-12-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009111743A Division JP5443821B2 (ja) 2008-05-12 2009-05-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2014123375A true JP2014123375A (ja) 2014-07-03

Family

ID=41266202

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009111743A Expired - Fee Related JP5443821B2 (ja) 2008-05-12 2009-05-01 半導体装置
JP2013264048A Withdrawn JP2014123375A (ja) 2008-05-12 2013-12-20 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009111743A Expired - Fee Related JP5443821B2 (ja) 2008-05-12 2009-05-01 半導体装置

Country Status (5)

Country Link
US (2) US8384209B2 (ja)
JP (2) JP5443821B2 (ja)
KR (1) KR101582503B1 (ja)
TW (2) TWI541896B (ja)
WO (1) WO2009139282A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20110027760A (ko) * 2008-06-06 2011-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038599A1 (en) 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102011106104B4 (de) * 2011-06-09 2014-04-10 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen bestückter Leiterplatten
JP6049479B2 (ja) * 2012-02-08 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US8980053B2 (en) 2012-03-30 2015-03-17 Sabic Innovative Plastics Ip B.V. Transformer paper and other non-conductive transformer components
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
US9418959B1 (en) * 2015-07-08 2016-08-16 Toyota Motor Engineering & Manufacturing North America, Inc. Systems of bonded substrates
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
AU2016356835B2 (en) * 2015-11-20 2019-02-21 Upfield Europe B.V. Process for preparing fat continuous emulsions containing protein
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
US11262482B2 (en) 2017-08-14 2022-03-01 Industrial Technology Research Institute Impact resistant structure and electronic device
CN109390288B (zh) * 2017-08-14 2022-01-28 财团法人工业技术研究院 耐冲击减震结构及电子装置
US10727075B2 (en) * 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
CN112992868B (zh) * 2018-03-01 2023-08-29 联华电子股份有限公司 具静电放电防护功能的半导体装置及静电放电的测试方法
KR101924174B1 (ko) * 2018-04-04 2019-02-22 (주)유티아이 근적외선 필터 및 그 필터의 제조방법
CN108598264A (zh) * 2018-06-28 2018-09-28 中国计量大学 一种用于oled材料和器件结构的测试对比模块
US11527701B2 (en) * 2019-10-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11250209A (ja) * 1998-03-04 1999-09-17 Dainippon Printing Co Ltd 非接触型ｉｃカード
JP2006190923A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008083804A (ja) * 2006-09-26 2008-04-10 Toppan Printing Co Ltd 情報記録媒体
JP2008109847A (ja) * 2006-09-28 2008-05-08 Semiconductor Energy Lab Co Ltd 無線センシング装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0541795B1 (en) * 1989-01-25 1998-04-01 Asahi Kasei Kogyo Kabushiki Kaisha New prepreg and composite molding, and production of composite molding
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH0788974A (ja) * 1993-07-28 1995-04-04 Konica Corp 画像情報を有するｉｃカード
US5534372A (en) 1993-07-28 1996-07-09 Konica Corporation IC card having image information
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JP3468954B2 (ja) 1995-12-01 2003-11-25 日立化成工業株式会社 Ｉｃカード
JPH10129165A (ja) * 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
US6482495B1 (en) 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10211784A (ja) 1997-01-31 1998-08-11 Denso Corp Ｉｃカードおよびその製造方法
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
JP3859876B2 (ja) * 1998-07-17 2006-12-20 三菱樹脂株式会社 非接触式ｉｃカード用積層シート
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001237351A (ja) * 2000-02-22 2001-08-31 Hitachi Maxell Ltd 半導体装置
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003108957A (ja) * 2001-09-28 2003-04-11 Oji Paper Co Ltd Ｉｃカード
JP2003141486A (ja) 2001-11-08 2003-05-16 Oji Paper Co Ltd 非接触ｉｃカードとその製造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
EP1514307A1 (en) 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP2005011190A (ja) * 2003-06-20 2005-01-13 Fuji Xerox Co Ltd 表示機能付き情報媒体及び表示機能付き情報媒体の製造方法
CN100524734C (zh) 2003-09-09 2009-08-05 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
EP1709688A4 (en) * 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) * 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
WO2006038438A2 (ja) 2004-09-14 2006-04-13 Oji Paper Co 可逆性感熱記録体及び、表示層を有する通信媒体及び記録体
JP2007018487A (ja) * 2005-06-07 2007-01-25 Hitachi Chem Co Ltd Ｉｃタグ
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007043285A1 (en) * 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
EP2259213B1 (en) * 2006-02-08 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. RFID device
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
KR101381359B1 (ko) * 2006-08-31 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치
JP5063256B2 (ja) 2006-08-31 2012-10-31 株式会社半導体エネルギー研究所 クロック生成回路、クロック生成回路が有するカウンター回路、及び半導体装置
US7981528B2 (en) 2006-09-05 2011-07-19 Panasonic Corporation Magnetic sheet with stripe-arranged magnetic grains, RFID magnetic sheet, magnetic shielding sheet and method of manufacturing the same
JP4836899B2 (ja) * 2006-09-05 2011-12-14 パナソニック株式会社 磁性体ストライプ状配列シート、ｒｆｉｄ磁性シート、電磁遮蔽シートおよびそれらの製造方法
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
EP2297778A1 (en) * 2008-05-23 2011-03-23 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11250209A (ja) * 1998-03-04 1999-09-17 Dainippon Printing Co Ltd 非接触型ｉｃカード
JP2006190923A (ja) * 2004-12-06 2006-07-20 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008083804A (ja) * 2006-09-26 2008-04-10 Toppan Printing Co Ltd 情報記録媒体
JP2008109847A (ja) * 2006-09-28 2008-05-08 Semiconductor Energy Lab Co Ltd 無線センシング装置

Also Published As

Publication number Publication date
KR20110015007A (ko) 2011-02-14
JP2009302517A (ja) 2009-12-24
US8384209B2 (en) 2013-02-26
TW201007916A (en) 2010-02-16
JP5443821B2 (ja) 2014-03-19
US9048277B2 (en) 2015-06-02
TWI467727B (zh) 2015-01-01
TW201507032A (zh) 2015-02-16
US20090278252A1 (en) 2009-11-12
US20130149816A1 (en) 2013-06-13
TWI541896B (zh) 2016-07-11
KR101582503B1 (ko) 2016-01-05
WO2009139282A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP6446517B2 (ja) 半導体装置
JP5443821B2 (ja) 半導体装置
JP5366517B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150713