JP3143893U - マルチチップ封止パッケージ - Google Patents

マルチチップ封止パッケージ Download PDF

Info

Publication number
JP3143893U
JP3143893U JP2008003543U JP2008003543U JP3143893U JP 3143893 U JP3143893 U JP 3143893U JP 2008003543 U JP2008003543 U JP 2008003543U JP 2008003543 U JP2008003543 U JP 2008003543U JP 3143893 U JP3143893 U JP 3143893U
Authority
JP
Japan
Prior art keywords
chip
substrate
opening
flash memory
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008003543U
Other languages
English (en)
Inventor
▲悦▼明 董
家銘 楊
淑惠 林
雅▲文▼ 郭
明芳 宋
Original Assignee
華泰電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華泰電子股▲分▼有限公司 filed Critical 華泰電子股▲分▼有限公司
Application granted granted Critical
Publication of JP3143893U publication Critical patent/JP3143893U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】電子機器において占有する空間を小さくすることが可能なマルチチップ封止パッケージを提供する。
【解決手段】基板１１０と、ＤＲＡＭチップ１２０と、フラッシュメモリチップ１３０と、第１の封止樹脂体１７０と、第２の封止樹脂体１８０と、複数のはんだボール１９０とを備える。ＤＲＡＭチップ１２０およびフラッシュメモリチップ１３０は基板１１０上に順次重ねられる。第１の封止樹脂体１７０は、第１の表面１１１上に形成されるとともに、ＤＲＡＭチップ１２０、およびフラッシュメモリチップ１３０を被覆する。第２の封止樹脂体１８０は、基板１１０の開口部１１３内に形成されるとともに、開口部１１３を被覆している。複数のはんだボール１９０は、基板１１０の第２の表面１１２上に配置されている。このようなパッケージによると、複数のチップを一つの封止構造内に重ねて設けるため、電子機器における占有空間を小さくすることができる。
【選択図】図１Ａ

Description

本考案は、マルチチップ封止パッケージに関する。
半導体の製造工程において、ＩＣチップを保護し、外部との電気的な接続を提供し、輸送および載せ替え過程において外力または環境の要因により損傷してしまうことを防止することを目的とした集積回路の封止（ＩＣ ｐａｃｋａｇｅ）は、製造工程における重要な工程の一つである。集積回路素子は、抵抗器、キャパシタなどの受動素子と組合わせて一つのシステムを構成して始めて所定の機能を発揮できるものである。これらの集積回路素子の保護およびシステムを構築するために電子パッケージ（ｅｌｅｃｔｒｏｎｉｃ ｐａｃｋａｇｉｎｇ）が用いられる。
一般的には、集積回路チップの製造工程の後に、ＩＣチップの固着、回路結線、構造的封止、回路基板との接合、システム構築、製品完成までの全ての工程を含む電子パッケージが行われる。電子パッケージの目的は、ＩＣチップおよびその他必要な回路部品との組み合わせを完成させて、電気エネルギーおよび回路信号の伝搬、放熱経路の確保、載置および構成の保護などの機能を提供するところにある。
現在、電子機器において、電子機器に対する現代の人々のニーズを満たすためには、一つの電子機器内に複数個のチップを設けることで多種機能を同時に実行させるようにしなければならない。携帯電話機を例にとれば、現在の多くの携帯電話機内には、フラッシュ（Ｆｌａｓｈ）メモリチップ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チップおよびコントローラチップなどが内蔵されている。しかしながら、上記したチップは一般的に異なる封止構造に形成されているので、封止構造の占有空間が大きくなるうえ、電子機器（携帯電話機）の薄型軽量化を実現する難度が高まってしまう。
本考案の目的は、ＤＲＡＭおよびフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）チップを一つの封止構造内に重ねて設けることで、電子機器（例えば携帯電話機）の内部において占有する空間を小さくすることが可能なマルチチップ封止パッケージを提供するところにある。
本考案のマルチチップ封止パッケージは、少なくとも、基板と、ＤＲＡＭチップと、フラッシュメモリチップと、少なくとも一本の第１のワイヤと、少なくとも一本の第２のワイヤと、第１の封止樹脂体と、第２の封止樹脂体と、複数のはんだボールとを備える。
基板は、第１の表面と、第２の表面と、第１の表面と第２の表面との間に設けられる開口部とを備える。ＤＲＡＭチップは、基板の第１の表面上に配置されるとともに、チップのアクティブエリアが開口部に対向している。フラッシュメモリチップは、ＤＲＡＭチップ上に配置される。第１のワイヤはフラッシュメモリチップと基板との間を接続する。第２のワイヤは開口部を介してＤＲＡＭチップのアクティブエリアと第２の表面とを接続する。
第１の封止樹脂体は基板の第１の表面上に形成されるとともに、ＤＲＡＭチップ、フラッシュメモリチップおよび第１のワイヤを被覆する。第２の封止樹脂体は基板の開口部内に形成されるとともに、開口部および第２のワイヤを被覆する。複数のはんだボールは基板の第２の表面上に形成される。このうち、はんだボールの第２の表面上における高さは第２の封止樹脂体の高さよりも高くする。
（考案の効果）
本考案のマルチチップ封止パッケージでは、複数のチップを一つの封止構造内に重ねて設けているため、空間を節約することができる。
以下、本考案の実施例を図面に基づいて説明する。
（第１実施例）
本考案の第１実施例によるマルチチップ封止パッケージの概略を示す断面概略図を図１Ａに示す。本実施例におけるマルチチップ封止パッケージ１００は、基板１１０と、ＤＲＡＭチップ１２０と、フラッシュメモリチップ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）チップ１３０と、コントローラチップ１４０と、第１のワイヤ１５０と、第２のワイヤ１６０と、第１の封止樹脂体１７０と、第２の封止樹脂体１８０と、複数のはんだボール（Ｓｏｌｄｅｒ Ｂａｌｌ）１９０とを備える。
ＤＲＡＭチップ１２０、フラッシュメモリチップ１３０およびコントローラチップ１４０は、基板１１０上に重ねて設けられている。第１のワイヤ１５０は、フラッシュメモリチップ１３０と基板１１０との間、およびコントローラチップ１４０と基板１１０との間を電気的に接続する。第２のワイヤ１６０は、ＤＲＡＭチップ１２０と基板１１０との間を電気的に接続する。第１の封止樹脂体１７０は、ＤＲＡＭチップ１２０、フラッシュメモリチップ１３０、コントローラチップ１４０および第１のワイヤ１５０を被覆する。第２の封止樹脂体１８０は、第２のワイヤ１６０を被覆する。
複数のはんだボール１９０は、基板１１０の一方側の面に配置される。複数のはんだボール１９０は、マルチチップ封止パッケージ１００を、プリント回路基板（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）、フレキシブル回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ；ＦＰＣ）またはメインボードといった電子機器（例えば携帯電話機）のキャリアボード上に電気的に接続するためのものである。
図１Ａに示すように、本実施例における基板１１０は、第１の表面１１１と、第２の表面１１２と、開口部１１３とを備える。第１の表面１１１および第２の表面１１２は、基板１１０における対向する両側にそれぞれ配置される。開口部１１３は、第１の表面１１１と第２の表面１１２との間に設けられるとともに、開口部１１３の面積は少なくともＤＲＡＭチップ１２０の面積未満である。
基板１１０は、例えばＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）熱硬化性樹脂材料、エポキシ樹脂、セラミックスまたは有機ガラス繊維といった誘電性材料により組成されるとともに、受動素子１１４、コンタクトパッド１１５および配線（図示しない）が設けられる。受動素子１１４は、例えばキャパシタ、インダクタまたは抵抗器である。コンタクトパッド１１５および配線は、基板１１０の第１の表面１１１および第２の表面１１２上に形成してよい。本実施例において、受動素子１１４は表面実装技術（ＳＭＴ）を用いて基板１１０の第１の表面１１１上に実装するとともに、コンタクトパッド１１５および配線に電気的に接続する。しかしこれに限定されず、一部実施例においては、受動素子１１４は基板１１０内に埋設して、整合型の受動素子基板としてもよい。
図１Ａに示すように、本実施例におけるＤＲＡＭチップ１２０は表面が基板１１０の第１の表面１１１上に実装され、基板１１０の開口部１１３上に配置させることができる。この場合、ＤＲＡＭチップ１２０のアクティブエリアは、基板１１０の第１の表面１１１に対向するとともに、ＤＲＡＭチップ１２０におけるアクティブエリアの一部を開口部１１３内に露出させることが好ましい。
フラッシュメモリチップ１３０およびコントローラチップ１４０はＤＲＡＭチップ１２０の裏面、つまりＤＲＡＭチップ１２０の非アクティブエリア上に順次重ねられる。このうちコントローラチップ１４０は、フラッシュメモリチップ１３０を完全に被覆することなく、フラッシュメモリチップ１３０の一部表面１３１を露出させている。
本実施例において、コントローラチップ１４０の面積はフラッシュメモリチップ１３０の面積未満であるか、またはコントローラチップ１４０は一部のみがフラッシュメモリチップ１３０上に配置されている。
図１Ａに示すように、本実施例における第１のワイヤ１５０および第２のワイヤ１６０は、金、銀、銅またはアルミワイヤである。第１のワイヤ１５０は、フラッシュメモリチップ１３０のアクティブエリアと基板１１０の第１の表面１１１上のコンタクトパッド１１５と、およびコントローラチップ１４０と基板１１０の第１の表面１１１上のコンタクトパッド１１５とを電気的に接続している。第２のワイヤ１６０は、基板１１０の開口部１１３を介して、ＤＲＡＭチップ１２０のアクティブエリア上の中央コンタクトパッドと第２の表面１１２上のコンタクトパッド１１５とを電気的に接続している。
図１Ａに示すように、本実施例における第１の封止樹脂体１７０および第２の封止樹脂体１８０の材料は、例えばエポキシ樹脂、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ポリカーボネイト（Ｐｏｌｙｃａｒｂｏｎａｔｅ）またはシリコーンラバーである。第１の封止樹脂体１７０は、基板１１０の第１の表面１１１上に形成され、ＤＲＡＭチップ１２０、フラッシュメモリチップ１３０、コントローラチップ１４０、第１のワイヤ１５０および受動素子１１４を被覆して密封する。
第２の封止樹脂体１８０は、基板１１０の開口部１１３内に形成され、開口部１１３（つまりＤＲＡＭチップ１２０のアクティブエリアの一部および中央コンタクトパッド）および第２のワイヤ１６０を被覆して密封する。
はんだボール１９０は、例えばはんだボールマウンタ（図示しない）を用いて基板１１０の第２の表面１１２上に配置される。このうちはんだボール１９０の材料は、例えばスズ、アルミ、ニッケル、銀、銅、インジウムまたはその合金である。はんだボール１９０の第２の表面１１２上における高さは第２の封止樹脂体１８０の高さより少なくとも０．１ｍｍ以上高いので、マルチチップ封止パッケージ１００がキャリアボード上に電気的に接続されたとき、はんだボール１９０のキャリアボードへの接合に、第２の封止樹脂体１８０が影響を及ぼすことはない。
本実施例におけるマルチチップ封止パッケージ１００の製造時においては、ＤＲＡＭチップ１２０を予め基板１１０に結合させるとともに、第２のワイヤ１６０を接続し、第２の封止樹脂体１８０を形成しておく。続いて、フラッシュメモリチップ１３０およびコントローラチップ１４０をＤＲＡＭチップ１２０の裏面上に重ねるとともに、第１のワイヤ１５０を接続し、第１の封止樹脂体１７０を形成した後、はんだボール１９０を配置する。
本実施例において、フラッシュメモリチップ１３０およびコントローラチップ１４０を予めＤＲＡＭチップ１２０の裏面上に重ねて接合し、続いて、これらチップを再度基板１１０上に結合し、次ぎに、第１のワイヤ１５０および第２のワイヤ１６０を接続し、そして第１の封止樹脂体１７０および第２の封止樹脂体１８０を形成した後、はんだボール１９０を配置することもできる。しかしこれに限定されることなく、当業者であれば、その他異なる製造工程の手順により本実施例のマルチチップ封止パッケージ１００を製作することができる。
したがって、上記複数のチップを一つの封止構造内に封止するとともに、電子機器（例えば携帯電話機）内に配置することで、上記した三種類のチップの電子機器における占有空間を縮減するので、電子機器の薄型軽量化のニーズに符合する。
本実施例によるマルチチップ封止パッケージは、図１Ｂに示す構成としてもよい。ここで、本実施例のコントローラチップ１４０の配置方式は、上記した実施例に述べる方式に限定されるものではなく、図１Ｂに示す本実施例においては、コントローラチップ１４０は基板１１０に直接実装するとともに、第３のワイヤ１４１を用いて基板１１０に電気的に接続し、そして重ねられたフラッシュメモリチップ１３０およびＤＲＡＭチップ１２０の一方の側に配置されてもよいということに注意されたい。このうちフラッシュメモリチップ１３０およびＤＲＡＭチップ１２０の重ねおよび配置方式は図１Ａに示すものと同じである。
（第２実施例）
本考案の第２実施例によるマルチチップ封止パッケージを図２に示す。第１実施例と比較すると、本実施例におけるマルチチップ封止パッケージ１００ａの基板１１０は、開口部１１３内に凹状に設けられるとともに、第１の表面１１１に連続している環状段差部１１６ａを更に備える。
ＤＲＡＭチップ１２０は、アクティブエリアが開口部１１３に対向し、しかも基板１１０の第１の表面１１１上に接合されるときに、ＤＲＡＭチップ１２０は環状段差部１１６ａに係合可能に基板１１０上に配置され、第１実施例と同じボンディング方式で基板１１０に電気的に接続されている。そのため、ＤＲＡＭチップ１２０、フラッシュメモリチップ１３０、およびコントローラチップ１４０という複数個のチップを基板１１０上に重ねたときの高さを低くし、ひいてはマルチチップ封止パッケージ１００の全体的な高さを低くすることができる。
（第３実施例）
本考案の第３実施例によるマルチチップ封止パッケージを図３に示す。第１実施例と比較すると、本実施例によるマルチチップ封止パッケージ１００ｂの基板１１０における環状段差部１１６ｂは、開口部１１３内に凹状に設けられるとともに、第２の表面１１２上に配置されている。この場合、環状段差部１１６ｂにはコンタクトパッド１１５ｂが設けられている。第２のワイヤ１６０は、ＤＲＡＭチップ１２０の中央コンタクトパッドおよび環状段差部１１６ｂ上のコンタクトパッド１１５ｂに電気的に接続される。
本実施例によると、第２の封止樹脂体１８０が開口部１１３と環状段差部１１６ｂ内に形成されることで、第２の封止樹脂体１８０が第２の表面１１２上に形成されたときの高さを低くすることができる。または、本実施例によると、第２の封止樹脂体１８０が第２の表面１１２から突出しないようにすることができる。
上記した本考案の実施例から理解できるように、本考案のマルチチップ封止パッケージでは複数のチップを同時に封止できるので、封止構造の占有空間を節約することができる。
本考案では好ましい実施例を上記のように開示したが、これは本考案を限定するためのものではなく、当業者であれば、本考案の技術的思想および範囲を逸脱することなく、各種の変更および付加を行うことができるので、本考案の保護範囲は実用新案登録請求の範囲による限定を基準と見なす。
本考案の第１実施例によるマルチチップ封止パッケージの概略を示す断面図。 本考案の第１実施例によるマルチチップ封止パッケージの概略を示す断面図。 本考案の第２実施例によるマルチチップ封止パッケージの概略を示す断面図。 本考案の第３実施例によるマルチチップ封止パッケージの概略を示す断面図。
符号の説明
１００、１００ａ、１００ｂ：マルチチップ封止パッケージ、１１０：基板、１１１：第１の表面、１１２：第２の表面、１１３：開口部、１１４：受動素子、１１５：コンタクトパッド、１１６ａ、１１６ｂ：環状段差部、１２０：ＤＲＡＭチップ、１３０：フラッシュメモリチップ、１３１：一部表面、１４０：第３のチップ、１４１：第３のワイヤ、１５０：第１のワイヤ、１６０：第２のワイヤ、１７０：第１の封止樹脂体、１８０：第２の封止樹脂体、１９０：はんだボール

Claims (9)

  1. 第１の表面と、第２の表面と、前記第１の表面と前記第２の表面との間に設けられる開口部とを有する基板と、
    前記基板の前記第１の表面上に配置されるとともに、アクティブエリアが前記開口部に対向しているＤＲＡＭチップと、
    前記ＤＲＡＭチップ上に配置されているフラッシュメモリチップと、
    前記フラッシュメモリチップと前記基板との間を接続する少なくとも一本の第１のワイヤと、
    前記開口部を介して前記ＤＲＡＭチップの前記アクティブエリアと前記基板の前記第２の表面とを接続する少なくとも一本の第２のワイヤと、
    前記基板の前記第１の表面上に形成され、前記ＤＲＡＭチップ、前記フラッシュメモリチップおよび前記複数の第１のワイヤを被覆する第１の封止樹脂体と、
    前記基板の前記開口部内に形成され、前記ＤＲＡＭチップの前記アクティブエリアおよび前記第２のワイヤを被覆する第２の封止樹脂体と、
    前記基板の前記第２の表面上に配置され、前記第２の表面上における高さが前記第２の封止樹脂体の高さよりも高くなっている複数のはんだボールと、
    を備えることを特徴とするマルチチップ封止パッケージ。
  2. 前記フラッシュメモリチップ上に配置され、前記基板に電気的に接続されているコントローラチップを更に備えることを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  3. 前記基板の第１の表面上に配置され、前記基板に電気的に接続されているコントローラチップを更に備えることを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  4. 前記複数のはんだボールの前記第２の表面上における高さは、前記第２の封止樹脂体の高さよりも少なくとも０．１ｍｍ以上高いことを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  5. 前記マルチチップ封止パッケージは、携帯電話機のキャリアボード上に電気的に接続されていることを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  6. 前記キャリアボードは、プリント回路基板、フレキシブル回路基板またはメインボードのいずれか一つであることを特徴とする請求項５に記載のマルチチップ封止パッケージ。
  7. 前記開口部内に凹状に設けられるとともに、前記第１の表面に連続し、前記ＤＲＡＭチップが係合される環状段差部を更に備えることを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  8. 前記開口部内に凹状に設けられるとともに、前記第２の表面上に配置されている環状段差部を更に備え、前記第２のワイヤが前記ＤＲＡＭチップと前記環状段差部上に電気的に接続されていることを特徴とする請求項１に記載のマルチチップ封止パッケージ。
  9. 第１の表面と、第２の表面と、前記第１の表面と前記第２の表面との間に設けられる開口部とを有する基板と、
    前記基板の第１の表面上に配置されるとともに、アクティブエリアが前記開口部に対向しているＤＲＡＭチップと、
    前記ＤＲＡＭチップ上に配置されているフラッシュメモリチップと、
    前記基板の第１の表面上に配置されているコントローラチップと、
    前記フラッシュメモリチップと前記基板との間を接続する少なくとも一本の第１のワイヤと、
    前記開口部を介して前記ＤＲＡＭチップの他方の側と前記基板の前記第２の表面とを接続する少なくとも一本の第２のワイヤと、
    前記コントローラチップと前記基板との間を電気的に接続する少なくとも一本の第３のワイヤと、
    前記基板の前記第１の表面上に形成され、前記ＤＲＡＭチップ、前記フラッシュメモリチップ、前記コントローラチップおよび前記複数の第１のワイヤを被覆する第１の封止樹脂体と、
    前記基板の前記開口部内に形成されるとともに、前記ＤＲＡＭチップの前記アクティブエリアおよび前記第２のワイヤを被覆する第２の封止樹脂体と、
    前記基板の前記第２の表面上に配置され、前記第２の表面上における高さが前記第２の封止樹脂体の高さよりも高くなっている複数のはんだボールと、
    前記基板内に埋設されている少なくとも一つの受動素子と、
    を備えることを特徴とするマルチチップ封止パッケージ。
JP2008003543U 2008-02-14 2008-05-29 マルチチップ封止パッケージ Expired - Lifetime JP3143893U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097202729U TWM338433U (en) 2008-02-14 2008-02-14 Multi-chip package structure

Publications (1)

Publication Number Publication Date
JP3143893U true JP3143893U (ja) 2008-08-07

Family

ID=43293788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008003543U Expired - Lifetime JP3143893U (ja) 2008-02-14 2008-05-29 マルチチップ封止パッケージ

Country Status (2)

Country Link
JP (1) JP3143893U (ja)
TW (1) TWM338433U (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP2015103782A (ja) * 2013-11-28 2015-06-04 株式会社東芝 半導体装置
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
JPWO2014034411A1 (ja) * 2012-08-27 2016-08-08 三菱電機株式会社 電力用半導体装置
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN112349705A (zh) * 2019-08-08 2021-02-09 南茂科技股份有限公司 电子封装装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401786B (zh) * 2009-11-11 2013-07-11 Optromax Electronics Co Ltd 封裝結構
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
TWI612541B (zh) * 2015-06-17 2018-01-21 冠亞智財股份有限公司 超級電容器的封裝結構

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US9287216B2 (en) 2011-07-12 2016-03-15 Invensas Corporation Memory module in a package
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8759982B2 (en) 2011-07-12 2014-06-24 Tessera, Inc. Deskewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US9679876B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US9377824B2 (en) 2011-10-03 2016-06-28 Invensas Corporation Microelectronic assembly including memory packages connected to circuit panel, the memory packages having stub minimization for wirebond assemblies without windows
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US10032752B2 (en) 2011-10-03 2018-07-24 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9214455B2 (en) 2011-10-03 2015-12-15 Invensas Corporation Stub minimization with terminal grids offset from center of package
US9224431B2 (en) 2011-10-03 2015-12-29 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9281271B2 (en) 2011-10-03 2016-03-08 Invensas Corporation Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US8278764B1 (en) 2011-10-03 2012-10-02 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US9287195B2 (en) 2011-10-03 2016-03-15 Invensas Corporation Stub minimization using duplicate sets of terminals having modulo-x symmetry for wirebond assemblies without windows
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9373565B2 (en) 2011-10-03 2016-06-21 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9433075B2 (en) 2012-08-27 2016-08-30 Mitsubishi Electric Corporation Electric power semiconductor device
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
JPWO2014034411A1 (ja) * 2012-08-27 2016-08-08 三菱電機株式会社 電力用半導体装置
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9460758B2 (en) 2013-06-11 2016-10-04 Invensas Corporation Single package dual channel memory with co-support
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9293444B2 (en) 2013-10-25 2016-03-22 Invensas Corporation Co-support for XFD packaging
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
JP2015103782A (ja) * 2013-11-28 2015-06-04 株式会社東芝 半導体装置
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10026467B2 (en) 2015-11-09 2018-07-17 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) 2016-05-06 2018-03-27 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN112349705A (zh) * 2019-08-08 2021-02-09 南茂科技股份有限公司 电子封装装置

Also Published As

Publication number Publication date
TWM338433U (en) 2008-08-11

Similar Documents

Publication Publication Date Title
JP3143893U (ja) マルチチップ封止パッケージ
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US6798049B1 (en) Semiconductor package and method for fabricating the same
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7687899B1 (en) Dual laminate package structure with embedded elements
US10424526B2 (en) Chip package structure and manufacturing method thereof
JP2008535273A (ja) 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
KR20050023538A (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2007281129A (ja) 積層型半導体装置
KR100715316B1 (ko) 유연성 회로 기판을 이용하는 반도체 칩 패키지 실장 구조
US8779566B2 (en) Flexible routing for high current module application
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2008187076A (ja) 回路装置およびその製造方法
JP2006202997A (ja) 半導体装置およびその製造方法
CN112614830A (zh) 一种封装模组及电子设备
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
US20090039493A1 (en) Packaging substrate and application thereof
US20080087999A1 (en) Micro BGA package having multi-chip stack
TW200933868A (en) Stacked chip package structure
KR20020028473A (ko) 적층 패키지
KR20010073344A (ko) 멀티 칩 패키지
KR100542673B1 (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term