CN101916751A - 封装结构及其制作方法 - Google Patents

Abstract

本发明公开了一种封装结构及其制作方法。该封装结构包括基板、芯片、第一金属层、第二金属层、第三金属层及防焊层。基板具有第一表面、第二表面及至少一贯孔。芯片配置于基板上且位于第一表面上。第一金属层配置于第一表面上且延伸至芯片上。第二金属层配置于第二表面上。第三金属层覆盖贯孔的内壁且连接第一金属层与第二金属层。芯片通过第一金属层与第三金属层及第二金属层电性连接。防焊层填充贯孔且包覆芯片、至少部分第一金属层、至少部分第二金属层及第三金属层。

Description

封装结构及其制作方法

技术领域

本发明是涉及一种半导体结构及其制作方法，且特别是涉及一种封装结构及其制作方法。

背景技术

芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片通过引线接合(wire bonding)或倒装接合(flip chip bonding)的方式而安装至封装载板，以使芯片上的接点可电性连接至封装载板。因此，芯片的接点分布可通过封装载板重新配置，以符合下一层级的外部元件的接点分布。

发明内容

本发明提供一种封装结构，用以封装芯片。

本发明提供一种封装结构的制作方法，用以制作上述的封装结构。

本发明提出一种封装结构，其包括基板、芯片、第一金属层、第二金属层、第三金属层及防焊层。基板具有彼此相对的第一表面与第二表面及至少一连接第一表面与第二表面的贯孔。芯片配置于基板上且位于第一表面上。第一金属层配置于基板的第一表面上且暴露出部分第一表面，其中第一金属层延伸至芯片上。第二金属层配置于基板的第二表面上且暴露出部分第二表面。第三金属层覆盖贯孔的内壁且连接第一金属层与第二金属层。芯片通过第一金属层与第三金属层及第二金属层电性连接。防焊层填充贯孔且包覆芯片、至少部分第一金属层、至少部分第二金属层及第三金属层。

本发明提出一种封装结构的制作方法，其包括下述步骤。提供基板。基板具有彼此相对的第一表面与第二表面及至少一连接第一表面与第二表面的贯孔。基板上已形成有位于第一表面上且暴露出部分第一表面的第一导电层及位于第二表面上的第二导电层。配置芯片于第一导电层所暴露出的部分第一表面上。形成图案化电镀掩模于部分第一导电层上、部分第二导电层上及部分芯片上。形成金属层于未配置图案化电镀掩模的第一导电层与第二导电层上。金属层覆盖贯孔的内壁及第一导电层所暴露出的部分第一表面上。金属层延伸至于芯片上，且芯片通过金属层与第一导电层及第二导电层电性连接。移除图案化电镀掩模及其下方的第二导电层，以暴露出部分第一表面、部分第二表面及部分芯片。形成防焊层以填充贯孔且包覆芯片及部分金属层。

基于上述，由于本发明是在进行基板工艺时，同时进行芯片封装工艺，如此一来，可以减少工艺步骤。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明的实施例的一种封装结构的剖面示意图。

图2A至图2I为本发明的另一实施例的一种封装结构的制作方法的剖面示意图。

附图标记说明

100、100a：封装结构

110：基板

112：第一表面

114：第二表面

116：贯孔

120：第一导电层

130：第二导电层

140：芯片

142：主动面

144：接点

152：第一金属层

154：第二金属层

156：第三金属层

160：防焊层

172：第一接垫

174：第二接垫

180：电镀种子层

190：电镀掩模

192：图案化电镀掩模

具体实施方式

图1是本发明的实施例的一种封装结构的剖面示意图。请参考图1，在本实施例中，封装结构100包括基板110、芯片140、第一金属层152、第二金属层154、第三金属层156及防焊层160。

详细来说，基板110具有彼此相对的第一表面112与第二表面114及至少一连接第一表面112与第二表面114的贯孔116(图1中仅示意地绘示一个贯孔116)。在本实施例中，基板110为介电核心(dielectric core)。

芯片140配置于基板110上且位于第一表面112上，其中芯片140具有主动面142与多个位于主动面142上的接点144。

第一金属层152配置于基板110的第一表面112上且暴露出部分第一表面112，其中第一金属层152从第一表面112经由芯片140的一侧延伸至芯片140的主动面142上的这些接点144。第二金属层154配置于基板110的第二表面114上且暴露出部分第二表面114。第一金属层152及第二金属层154为两层水平导电图案，而第三金属层156则为两层线路图案之间的垂直导电通道。

第三金属层156覆盖贯孔116的内壁且连接第一金属层152与第二金属层154。特别是，在本实施例中，由于第一金属层152延伸至芯片140的这些接点144上，因此芯片140上的这些接点144可通过第一金属层152与第三金属层156及第二金属层154电性连接。防焊层160填充贯孔116且包覆芯片140、至少部分第一金属层152、至少部分第二金属层154及第三金属层156。

值得一提的是，在本实施例中，一部分未被防焊层160所包覆的部分第一金属层152可构成多个第一接垫172，而一部分未被防焊层160所包覆的部分第二金属层154可构成多个第二接垫174。这些第一接垫172及这些第二接垫174适于与外部电路(例如电路板或另一芯片)电性连接。因此，可增加本实施例的封装结构100的应用性。

以下将以另一实施例配合图2A至图2I来详细说明上述实施例的封装结构的制作方法。

图2A至图2I为本发明的另一实施例的一种封装结构的制作方法的剖面示意图。请先参考图2A，依照本实施例的封装结构的制作方法，首先，提供基板110，其中基板110具有彼此相对的第一表面112与第二表面114，且此基板110上已形成有位于第一表面112上且暴露出部分第一表面112的第一导电层120及位于第二表面114上的第二导电层130。

接着，请参考图2B，形成至少一连接基板110的第一表面112与第二表面114的贯孔116。在本实施例中，形成贯孔116的方法例如是机械式钻孔法，但在此并不以此为限。

接着，请参考图2C，配置芯片140于第一导电层120所暴露出的基板110的部分第一表面112上。在本实施例中，芯片140具有主动面142与多个位于主动面142上的接点144。

接着，请参考图2D，形成电镀种子层180于第一导电层120、第一导电层130所暴露出的第一表面112、第二导电层130、贯孔116内壁及芯片140上。

接着，请参考图2E，形成电镀掩模190于电镀种子层180上，其中电镀掩模190并未覆盖位于贯孔116内壁上的电镀种子层180。

接着，请参考图2F，图案化电镀掩模190，以形成图案化电镀掩模192，其中图案化电镀掩模192位于部分第一导电层120上方的电镀种子层180上、部分第二导电层130上方的电镀种子层180上及芯片140的部分主动面142上方的电镀种子层180上。在本实施例中，图案化电镀掩模192可通过形成光致抗蚀剂层并对光致抗蚀剂层曝光及显影来加以制作。

接着，请参考图2G，以图案化电镀掩模190为掩模来进行电镀工艺，以于未配置图案化电镀掩模192且对应第一导电层120与第二导电层130的电镀种子层180上形成金属层。

在本实施例之中，金属层包括第一金属层152、第二金属层154及第三金属层156。详细来说，第一金属层152配置于基板110的第一表面112上方的电镀种子层180上，第二金属层154配置于基板110的第二表面114上方的电镀种子层180上，而第三金属层156覆盖贯孔116内壁上的电镀种子层180，且连接第一金属层152与第二金属层154。特别是，在本实施例中，第一金属层152从第一表面112经由芯片140的一侧延伸至于芯片140的主动面142的这些接垫144上方的电镀种子层180，且芯片140上的这些接垫144可通过第一金属层152与第三金属层156及第二金属层154电性连接。

然后，请参考图2H，移除图案化电镀掩模192及其下方的部分电镀种子层180，以暴露出部分第一表面112及芯片140的部分主动面142。再次必须说明的是，移除图案化电镀掩模192及其下方的第一导电层120与第二导电层130的方法例如是剥离法(stripping)，而移除电镀种子层180的方法例如是快速蚀刻法(flash etching)。

接着，请同样参考图2H，当最初即采用第一导电层120及第二导电层130时，在移除图案化电镀掩模192及其下方的部分电镀种子层180以后，再图案化第一导电层120及第二导电层130，以暴露出部分第一表面112及部分第二表面114。图案化第一导电层120及第二导电层130的方法可通过蚀刻掩模配合蚀刻来达成，其中蚀刻掩模例如是图案化光致抗蚀剂。

最后，请参考图2I，形成防焊层160以填充贯孔116且包覆芯片140、至少部分第一金属层152、至少部分第二金属层154及第三金属层156。至此，已大致完成封装结构100a的制作。

值得一提的是，在本实施例中，一部分未被防焊层160所包覆的第一金属层152及其下方的部分第一导电层120可构成多个第一接垫172，而一部分未被防焊层160所包覆的第二金属层154及其下方的部分第二导电层130可构成多个第二接垫174。这些第一接垫172与这些第二接垫174可与外部电路(例如电路板、另一芯片或另一封装结构)电性连接。

综上所述，由于本实施例是在基板110上进行线路(例如是第一金属层152、第二金属层154、第三金属层156)制作时，同时进行芯片140的封装工艺。如此一来，可以减少封装结构100的工艺步骤。此外，由于这些第一接垫172及这些第二接垫174可与外部电路(例如电路板、另一芯片或另一封装结构)电性连接，因此可增加本实施例的封装结构100a的应用性。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (13)

1.一种封装结构，包括：

基板，具有彼此相对的第一表面与第二表面及至少一连接该第一表面与该第二表面的贯孔；

芯片，配置于该基板上且位于该第一表面上；

第一金属层，配置于该基板的该第一表面上且暴露出部分该第一表面，其中该第一金属层延伸至该芯片上；

第二金属层，配置于该基板的该第二表面上且暴露出部分该第二表面；

第三金属层，覆盖该贯孔的内壁且连接该第一金属层与该第二金属层，其中该芯片通过该第一金属层与该第三金属层及该第二金属层电性连接；以及

防焊层，填充该贯孔且包覆该芯片、至少部分该第一金属层、至少部分该第二金属层及该第三金属层。

2.如权利要求1所述的封装结构，其中该芯片具有主动面与多个位于该主动面上的接点，该第一金属层延伸至该多个接点上，且该多个接点通过该第一金属层与该第三金属层与该第二金属层电性连接。

3.如权利要求2所述的封装结构，其中该第一金属层从该第一表面经由该芯片的侧延伸至该主动面。

4.如权利要求1所述的封装结构，其中部分未被该防焊层所包覆的该第一金属层构成至少一第一接垫。

5.如权利要求1所述的封装结构，其中部分未被该防焊层所包覆的该第二金属层构成至少一第二接垫。

6.一种封装结构的制作方法，包括：

提供基板，该基板具有彼此相对的第一表面与第二表面及至少一连接该第一表面与该第二表面的贯孔，其中该基板上已形成有位于该第一表面上且暴露出部分该第一表面的第一导电层及位于该第二表面上的第二导电层；

配置芯片于该第一导电层所暴露出的部分该第一表面上；

形成图案化电镀掩模于部分该第一导电层上、部分该第二导电层上及部分该芯片上；

形成金属层于未配置该图案化电镀掩模的该第一导电层与该第二导电层上，其中该金属层覆盖该贯孔的内壁及该第一导电层所暴露出的部分该第一表面上，该金属层延伸至于该芯片上，且该芯片通过该金属层与该第一导电层及该第二导电层电性连接；

移除该图案化电镀掩模及其下方的该第二导电层，以暴露出部分该第一表面、部分该第二表面及部分该芯片；以及

形成防焊层，以填充该贯孔且包覆该芯片及至少部分该金属层。

7.如权利要求6所述的封装结构的制作方法，还包括：

在配置该芯片于该第一导电层所暴露出的部分该第一表面上之后，形成电镀种子层于该第一导电层、该第一导电层所暴露出的该第一表面、该第二导电层、该贯孔内壁及该芯片上。

8.如权利要求6所述的封装结构的制作方法，还包括：

在移除该图案化电镀掩模及其下方的该第二导电层之后，进行蚀刻工艺，以移除位于该图案化电镀掩模下方的该电镀种子层。

9.如权利要求6所述的封装结构的制作方法，其中形成该图案化电镀掩模的步骤，包括：

形成电镀掩模于该第一导电层、该第一导电层所暴露出的该第一表面、该第二导电层及该芯片上；以及

图案化该电镀掩模以形成该图案化电镀掩模。

10.如权利要求6所述的封装结构的制作方法，其中该芯片具有主动面与多个位于该主动面上的接点，该金属层延伸至该多个接点上，且该多个接点通过该金属层与该第一导电层与该第二导电层电性连接。

11.如权利要求10所述的封装结构，其中该金属层从该第一表面经由该芯片的一侧延伸至该主动面。

12.如权利要求6所述的封装结构的制作方法，其中部分未被该防焊层所包覆的该金属层及其下方的部分该第一导电层构成至少一第一接垫。

13.如权利要求6所述的封装结构的制作方法，其中部分未被该防焊层所包覆的该金属层及其下方的部分该第二导电层构成至少一第二接垫。

Images