JP2001024097A - チップパッケージ基板構造とその製造方法 - Google Patents
チップパッケージ基板構造とその製造方法Info
- Publication number
- JP2001024097A JP2001024097A JP22197999A JP22197999A JP2001024097A JP 2001024097 A JP2001024097 A JP 2001024097A JP 22197999 A JP22197999 A JP 22197999A JP 22197999 A JP22197999 A JP 22197999A JP 2001024097 A JP2001024097 A JP 2001024097A
- Authority
- JP
- Japan
- Prior art keywords
- contacts
- film
- wiring
- wiring films
- substrate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 けばの形成を防止して製品歩留りを向上さ
せ、電気メッキ用導線をスリット中に配置してスリット
の完成と同時に配線膜を分離できるチップパッケージ基
板構造とその製造方法を提供する。 【解決手段】基板構造が多層配線膜３２および絶縁膜３
４を圧着することで形成され、各配線膜３２が複数本の
配線４４を有し、絶縁膜３４が各配線膜４４間に配置さ
れて絶縁を行い、基板構造が複数個のバイアホール３６
を備えて電気メッキ用導線膜４８に接続され、各バイア
ホール３６の周縁に金属メッキ膜４０を有して、金属メ
ッキ膜４０の内側が孔埋め材料４２で充填されるととも
に、スロット５４を設けて基板構造表面の配線膜中に配
置され、複数個の配線膜が、さらに複数個の第１接点４
４ａならびに第２接点４４ｂを有し、複数個の第１接点
４４ａがスロット５４に隣接し、かつ複数個の第１接点
４４ａに電気接続される複数個の配線膜が複数個のバイ
アホール３６の一部分にまで延長され、複数個のバイア
ホール３６がスロット５４の周縁に配置されて、金属メ
ッキ膜４０の一部分がスロット５４内部に露出される。
せ、電気メッキ用導線をスリット中に配置してスリット
の完成と同時に配線膜を分離できるチップパッケージ基
板構造とその製造方法を提供する。 【解決手段】基板構造が多層配線膜３２および絶縁膜３
４を圧着することで形成され、各配線膜３２が複数本の
配線４４を有し、絶縁膜３４が各配線膜４４間に配置さ
れて絶縁を行い、基板構造が複数個のバイアホール３６
を備えて電気メッキ用導線膜４８に接続され、各バイア
ホール３６の周縁に金属メッキ膜４０を有して、金属メ
ッキ膜４０の内側が孔埋め材料４２で充填されるととも
に、スロット５４を設けて基板構造表面の配線膜中に配
置され、複数個の配線膜が、さらに複数個の第１接点４
４ａならびに第２接点４４ｂを有し、複数個の第１接点
４４ａがスロット５４に隣接し、かつ複数個の第１接点
４４ａに電気接続される複数個の配線膜が複数個のバイ
アホール３６の一部分にまで延長され、複数個のバイア
ホール３６がスロット５４の周縁に配置されて、金属メ
ッキ膜４０の一部分がスロット５４内部に露出される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップパッケージ
基板構造とその製造プロセス（方法）に係り、特に、リ
ードオンチップ（Lead On Chip = LOC）のチップパッケ
ージ基板構造とその製造プロセスに関する。
基板構造とその製造プロセス（方法）に係り、特に、リ
ードオンチップ（Lead On Chip = LOC）のチップパッケ
ージ基板構造とその製造プロセスに関する。
【０００２】
【従来の技術】現在、半導体製造プロセスは、電子機器
の動作速度に対応するために、ディープサブミクロンの
段階に突入すると同時に、これによりチップの集積密度
がますます大きなものとなってきている。それととも
に、チップのパッケージ技術もチップの集積密度の増大
にともなって進歩を遂げ、新たな展開を見せている。チ
ップパッケージ構造の体積をできるだけ縮小するため
に、半導体メーカーは各種各様の構造によってチップパ
ッケージ構造の体積を削減しようとしている。例えば、
ＬＯＣ構造またはチップオンリード（Chip On Lead = C
OL）構造を採用して、チップをリードフレームまたは基
板上のリードに直接重ね合せることで、チップを搭載す
る領域を別途設計する必要をなくし、チップパッケージ
構造の体積を減少させている。また、積層基板をチップ
に対するキャリアとして、ランドグリッドアレイ配列の
はんだボールを採用することも、チップパッケージ構造
の体積を削減し、パッケージ集積度を向上させるために
多用される手段となっている。
の動作速度に対応するために、ディープサブミクロンの
段階に突入すると同時に、これによりチップの集積密度
がますます大きなものとなってきている。それととも
に、チップのパッケージ技術もチップの集積密度の増大
にともなって進歩を遂げ、新たな展開を見せている。チ
ップパッケージ構造の体積をできるだけ縮小するため
に、半導体メーカーは各種各様の構造によってチップパ
ッケージ構造の体積を削減しようとしている。例えば、
ＬＯＣ構造またはチップオンリード（Chip On Lead = C
OL）構造を採用して、チップをリードフレームまたは基
板上のリードに直接重ね合せることで、チップを搭載す
る領域を別途設計する必要をなくし、チップパッケージ
構造の体積を減少させている。また、積層基板をチップ
に対するキャリアとして、ランドグリッドアレイ配列の
はんだボールを採用することも、チップパッケージ構造
の体積を削減し、パッケージ集積度を向上させるために
多用される手段となっている。
【０００３】図１において、基板１０は、絶縁膜１２お
よび銅箔（図示せず）を重ね合せることにより形成さ
れ、スロット１１を有しており、公知技術のエッチング
ならびに電気メッキ工程により配線１４を形成して、チ
ップ（図示せず）を電気接続することができる。配線１
４は、ボンディングパッド１６および、はんだボールパ
ッド１８を備えており、ボンディングパッド１６は、後
工程のワイヤーボンディングにおいて導線と接続され、
はんだボールパッド１８は、後工程のはんだボールの植
え付けに用いられる。ソルダーマスク膜２０は、スリッ
ト１１ならびにボンディングパッド１６の外側を被覆す
るとともにボンディングパッド１６および、はんだボー
ルパッド１８を露出させるためのものである。配線１４
は、通常、銅により作製されるから、酸化の発生を防止
し、かつワイヤーボンディングにおける導線との接合能
力を強化するために、ボンディングパッド１６およびは
んだボールパッド１８の表面に金を電気メッキしてい
る。
よび銅箔（図示せず）を重ね合せることにより形成さ
れ、スロット１１を有しており、公知技術のエッチング
ならびに電気メッキ工程により配線１４を形成して、チ
ップ（図示せず）を電気接続することができる。配線１
４は、ボンディングパッド１６および、はんだボールパ
ッド１８を備えており、ボンディングパッド１６は、後
工程のワイヤーボンディングにおいて導線と接続され、
はんだボールパッド１８は、後工程のはんだボールの植
え付けに用いられる。ソルダーマスク膜２０は、スリッ
ト１１ならびにボンディングパッド１６の外側を被覆す
るとともにボンディングパッド１６および、はんだボー
ルパッド１８を露出させるためのものである。配線１４
は、通常、銅により作製されるから、酸化の発生を防止
し、かつワイヤーボンディングにおける導線との接合能
力を強化するために、ボンディングパッド１６およびは
んだボールパッド１８の表面に金を電気メッキしてい
る。
【０００４】
【発明が解決しようとする課題】なお、この金を電気メ
ッキする工程を行うため、一般に電気メッキ用導線２２
を別途形成して、全ての配線１４を導通させ、電気メッ
キ用導線２２を電極（図示せず）に接続して電気メッキ
を行っていた。しかしながら、後工程の断線／短絡テス
ト（Open/Short test = O/S test）を行う時には、配線
１４を分離する必要があり、また、基板１０の完全性を
保持して、後工程のテストならびにパッケージ工程を行
う必要から、配線１４を分離するために、ハーフドリル
により配線１４および電気メッキ用導線２２の接続部分
を切断しなければならなかった。このような工程は、か
なり手間ひまがかかるとともに、電気メッキ用導線２２
の配置に余分な面積を占有され、かつコストのかかるも
のとなっていた。
ッキする工程を行うため、一般に電気メッキ用導線２２
を別途形成して、全ての配線１４を導通させ、電気メッ
キ用導線２２を電極（図示せず）に接続して電気メッキ
を行っていた。しかしながら、後工程の断線／短絡テス
ト（Open/Short test = O/S test）を行う時には、配線
１４を分離する必要があり、また、基板１０の完全性を
保持して、後工程のテストならびにパッケージ工程を行
う必要から、配線１４を分離するために、ハーフドリル
により配線１４および電気メッキ用導線２２の接続部分
を切断しなければならなかった。このような工程は、か
なり手間ひまがかかるとともに、電気メッキ用導線２２
の配置に余分な面積を占有され、かつコストのかかるも
のとなっていた。
【０００５】図２（ａ）において、別な電気メッキ用導
線２２の設計を示すと、電気メッキ用導線２２をスリッ
ト１１部分に配置してから電気メッキを行った後、スリ
ット１１を形成すると同時に配線１４および電気メッキ
用導線２２の接合を切断するものであった。しかしなが
ら、このような電気メッキ用導線２２をスリット１１中
に配置する構成においては、図２（ｂ）に示すように、
スリット１１を形成する時に、配線１４のけば（burr）
２４を発生させるので、配線１４が短絡してしまうもの
となっていた。
線２２の設計を示すと、電気メッキ用導線２２をスリッ
ト１１部分に配置してから電気メッキを行った後、スリ
ット１１を形成すると同時に配線１４および電気メッキ
用導線２２の接合を切断するものであった。しかしなが
ら、このような電気メッキ用導線２２をスリット１１中
に配置する構成においては、図２（ｂ）に示すように、
スリット１１を形成する時に、配線１４のけば（burr）
２４を発生させるので、配線１４が短絡してしまうもの
となっていた。
【０００６】そこで、本発明の主要な目的は、けばの形
成を防止して、製品の歩留りを向上させるチップパッケ
ージ基板構造とその製造プロセスを提供することにあ
る。また、本発明の別な目的は、電気メッキ用導線をス
リット中に配置して、後工程でスリットを完成すると同
時に配線を分離できるチップパッケージ基板構造とその
製造プロセスを提供することにある。
成を防止して、製品の歩留りを向上させるチップパッケ
ージ基板構造とその製造プロセスを提供することにあ
る。また、本発明の別な目的は、電気メッキ用導線をス
リット中に配置して、後工程でスリットを完成すると同
時に配線を分離できるチップパッケージ基板構造とその
製造プロセスを提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決し、所望
の目的を達成するために、本発明にかかるチップパッケ
ージ基板構造は、チップパッケージに用いられ、チップ
が少なくとも複数個のはんだパッドを有するものであっ
て、それぞれ複数本の配線を備えた複数個の配線膜と、
絶縁のために各２つの配線膜間に配置され、さらに複数
個のバイアホールを設け、かつバイアホールの周縁に金
属メッキ膜を備えて、複数個の配線膜を電気接続し、そ
して金属メッキ膜の内側に孔埋め材料を充填した少なく
とも１層の絶縁膜とを備える基板構造において、基板構
造が、複数個の配線膜および絶縁膜を圧着して形成され
るとともに、基板構造が、さらに、スロットを備えて、
基板構造表面の配線膜中に配置され、複数個の配線膜
が、さらに複数個の第１接点ならびに第２接点を有し、
複数個の第１接点がスロットに隣接し、かつ複数個の第
１接点に電気接続される複数個の配線膜が複数個のバイ
アホールの一部分にまで延長され、複数個のバイアホー
ルがスロットの周縁に配置されて、金属メッキ膜の一部
分がスロット内部に露出されることを特徴とする。
の目的を達成するために、本発明にかかるチップパッケ
ージ基板構造は、チップパッケージに用いられ、チップ
が少なくとも複数個のはんだパッドを有するものであっ
て、それぞれ複数本の配線を備えた複数個の配線膜と、
絶縁のために各２つの配線膜間に配置され、さらに複数
個のバイアホールを設け、かつバイアホールの周縁に金
属メッキ膜を備えて、複数個の配線膜を電気接続し、そ
して金属メッキ膜の内側に孔埋め材料を充填した少なく
とも１層の絶縁膜とを備える基板構造において、基板構
造が、複数個の配線膜および絶縁膜を圧着して形成され
るとともに、基板構造が、さらに、スロットを備えて、
基板構造表面の配線膜中に配置され、複数個の配線膜
が、さらに複数個の第１接点ならびに第２接点を有し、
複数個の第１接点がスロットに隣接し、かつ複数個の第
１接点に電気接続される複数個の配線膜が複数個のバイ
アホールの一部分にまで延長され、複数個のバイアホー
ルがスロットの周縁に配置されて、金属メッキ膜の一部
分がスロット内部に露出されることを特徴とする。
【０００８】本発明にかかるチップパッケージ基板構造
の製造プロセスが、複数個の配線膜および少なくとも１
つの絶縁膜を重ね合せて形成されるとともに、絶縁膜が
複数個の配線膜間に配置されて絶縁を行い、かつ開口領
域を有する基板を提供するステップと、孔開けを行っ
て、少なくともその一部分が開口領域の周縁に位置する
ように基板上に複数個のバイアホールを形成するステッ
プと、複数個のバイアホールの内壁に金属メッキ膜を形
成するステップと、孔埋めを行って、金属メッキ膜の内
側に孔埋め材料を充填するとともに、バイアホールに充
填するステップと、基板表面の複数個の配線膜をパター
ニングして、複数本の配線を形成するとともに、複数個
の配線膜が複数個の第１接点および第２接点ならびに電
気メッキ用導線を有し、かつ複数個の第１接点が開口領
域に隣接し、電気メッキ用導線が開口領域に位置して、
複数個の第１接点に電気接続する複数個の配線膜を開口
領域の周縁の複数個のバイアホールにまで延長するとと
もに、電気メッキ用導線にまで延長するステップと、電
気メッキ用導線を電極に接続して、電気メッキを行い、
複数個の第１接点および複数個の第２接点の表面にメッ
キ膜を形成するステップと、ダイシングを行って、開口
領域部分の基板を除去し、スロットを形成して、開口領
域の周縁にあるバイアホールの金属メッキ膜の一部分を
スロット中に露出させるステップとを具備する。
の製造プロセスが、複数個の配線膜および少なくとも１
つの絶縁膜を重ね合せて形成されるとともに、絶縁膜が
複数個の配線膜間に配置されて絶縁を行い、かつ開口領
域を有する基板を提供するステップと、孔開けを行っ
て、少なくともその一部分が開口領域の周縁に位置する
ように基板上に複数個のバイアホールを形成するステッ
プと、複数個のバイアホールの内壁に金属メッキ膜を形
成するステップと、孔埋めを行って、金属メッキ膜の内
側に孔埋め材料を充填するとともに、バイアホールに充
填するステップと、基板表面の複数個の配線膜をパター
ニングして、複数本の配線を形成するとともに、複数個
の配線膜が複数個の第１接点および第２接点ならびに電
気メッキ用導線を有し、かつ複数個の第１接点が開口領
域に隣接し、電気メッキ用導線が開口領域に位置して、
複数個の第１接点に電気接続する複数個の配線膜を開口
領域の周縁の複数個のバイアホールにまで延長するとと
もに、電気メッキ用導線にまで延長するステップと、電
気メッキ用導線を電極に接続して、電気メッキを行い、
複数個の第１接点および複数個の第２接点の表面にメッ
キ膜を形成するステップと、ダイシングを行って、開口
領域部分の基板を除去し、スロットを形成して、開口領
域の周縁にあるバイアホールの金属メッキ膜の一部分を
スロット中に露出させるステップとを具備する。
【０００９】上記手段により、孔埋め材料および絶縁膜
がそれぞれバイアホールの半径方向に沿って形成され
て、バイアホールに対して内外からの圧力により金属メ
ッキ膜を固定するので、スロットをダイシング形成する
時に、金属メッキ膜がけばを発生することがない。従っ
て、ＬＯＣチップパッケージ構造に必要なスロットを形
成できるとともに、配線を分離する工程も同時に実施で
き、かつ、けばも発生させないので、製品の品質に影響
を与えることがない。
がそれぞれバイアホールの半径方向に沿って形成され
て、バイアホールに対して内外からの圧力により金属メ
ッキ膜を固定するので、スロットをダイシング形成する
時に、金属メッキ膜がけばを発生することがない。従っ
て、ＬＯＣチップパッケージ構造に必要なスロットを形
成できるとともに、配線を分離する工程も同時に実施で
き、かつ、けばも発生させないので、製品の品質に影響
を与えることがない。
【００１０】
【発明の実施の形態】以下、本発明にかかる好適な実施
の形態を図面に基づいて説明する。図３と図４とにおい
て、本発明のチップパッケージ基板構造とその製造プロ
セスにかかる実施の形態は、２層構造で、かつＬＯＣパ
ッケージ構造を有する基板を一実施形態としている。基
板３０は、図４（ａ）を見ると分かり易いように、配線
膜３２ａおよび配線膜３２ｂならびに絶縁膜３４を重ね
合せて形成されており、配線膜３２ａおよび配線膜３２
ｂを例えば銅箔とし、絶縁膜３４を例えばガラスエポキ
シ樹脂（FR-4, FR-5）あるいはビスマルイミド−トリア
ジン（Bismaleimide - Triazine = BT）とすることがで
きる。そして、先ず孔開けを行って、複数個のバイア
（via)ホール３６を形成するが、これらのバイアホール
３６を後にスリットを形成したい開口領域３８の周縁に
配置させる（図３参照）。次に、図４（ｂ）で、電気メ
ッキを行って、配線膜３２ａおよび配線膜３２ｂならび
にバイアホール３６の表面に金属メッキ膜４０を形成す
るが、その材質を例えば銅とする。次に、孔埋めを行っ
て、孔埋め材料４２をバイアホール３６中、すなわち金
属メッキ膜４０の内側に充填するが、孔埋め材料４２
は、通常、絶縁材料が採用され、例えば、孔埋め用イン
クとすることができる。
の形態を図面に基づいて説明する。図３と図４とにおい
て、本発明のチップパッケージ基板構造とその製造プロ
セスにかかる実施の形態は、２層構造で、かつＬＯＣパ
ッケージ構造を有する基板を一実施形態としている。基
板３０は、図４（ａ）を見ると分かり易いように、配線
膜３２ａおよび配線膜３２ｂならびに絶縁膜３４を重ね
合せて形成されており、配線膜３２ａおよび配線膜３２
ｂを例えば銅箔とし、絶縁膜３４を例えばガラスエポキ
シ樹脂（FR-4, FR-5）あるいはビスマルイミド−トリア
ジン（Bismaleimide - Triazine = BT）とすることがで
きる。そして、先ず孔開けを行って、複数個のバイア
（via)ホール３６を形成するが、これらのバイアホール
３６を後にスリットを形成したい開口領域３８の周縁に
配置させる（図３参照）。次に、図４（ｂ）で、電気メ
ッキを行って、配線膜３２ａおよび配線膜３２ｂならび
にバイアホール３６の表面に金属メッキ膜４０を形成す
るが、その材質を例えば銅とする。次に、孔埋めを行っ
て、孔埋め材料４２をバイアホール３６中、すなわち金
属メッキ膜４０の内側に充填するが、孔埋め材料４２
は、通常、絶縁材料が採用され、例えば、孔埋め用イン
クとすることができる。
【００１１】図４（ｃ）において、配線パターンの形成
を行うが、例えばフォトリソグラフィ技術を利用し、配
線膜３２ａおよび配線膜３２ｂならびに金属メッキ膜４
０をパターニングして、配線膜４４を形成する。そのう
ち、基板３０の一表面４６ａの配線膜４４として、少な
くともボンディングパッド（第１接点）４４ａおよび、
はんだボールパッド（第２接点）４４ｂ（図３を参照）
を備え、他表面４６ｂには配線膜４４のみを備えるもの
とする。そして、図３を見ると分かり易いように、ボン
ディングパッド４４ａに接続される配線膜４４が開口領
域３８周縁のバイアホール３６にまで延長されるととも
に、開口領域３８中の電気メッキ用導線にまで延長され
ている。
を行うが、例えばフォトリソグラフィ技術を利用し、配
線膜３２ａおよび配線膜３２ｂならびに金属メッキ膜４
０をパターニングして、配線膜４４を形成する。そのう
ち、基板３０の一表面４６ａの配線膜４４として、少な
くともボンディングパッド（第１接点）４４ａおよび、
はんだボールパッド（第２接点）４４ｂ（図３を参照）
を備え、他表面４６ｂには配線膜４４のみを備えるもの
とする。そして、図３を見ると分かり易いように、ボン
ディングパッド４４ａに接続される配線膜４４が開口領
域３８周縁のバイアホール３６にまで延長されるととも
に、開口領域３８中の電気メッキ用導線にまで延長され
ている。
【００１２】図４（ｄ）において、ソルダーマスク膜５
０の塗布ならびにパターニングを行って、一表面４６ａ
のソルダーマスク膜５０がボンディングパッド４４ａ以
外の部分を被覆するだけのものとし、ボンディングパッ
ド４４ａならびに、はんだボールパッド４４ｂ（図３を
参照）を露出させる。そして、他表面４６ｂのソルダー
マスク膜５０は全体を被覆するものとする。一般に、ソ
ルダーマスク膜５０の材質としては、以下の２種類があ
る。 （１）紫外線（ＵＶ）型：塗布、一次ベーク、感光、現
像、除去、二次ベークにより基板表面を部分的にソルダ
ーマスク膜で被覆する。 （２）熱硬化型：スクリーン印刷法を利用して、ソルダ
ーマスク膜を基板表面に部分的に塗布してから、ベーク
して硬化させる。
０の塗布ならびにパターニングを行って、一表面４６ａ
のソルダーマスク膜５０がボンディングパッド４４ａ以
外の部分を被覆するだけのものとし、ボンディングパッ
ド４４ａならびに、はんだボールパッド４４ｂ（図３を
参照）を露出させる。そして、他表面４６ｂのソルダー
マスク膜５０は全体を被覆するものとする。一般に、ソ
ルダーマスク膜５０の材質としては、以下の２種類があ
る。 （１）紫外線（ＵＶ）型：塗布、一次ベーク、感光、現
像、除去、二次ベークにより基板表面を部分的にソルダ
ーマスク膜で被覆する。 （２）熱硬化型：スクリーン印刷法を利用して、ソルダ
ーマスク膜を基板表面に部分的に塗布してから、ベーク
して硬化させる。
【００１３】そして、電気メッキ用導線４８を電極（図
示せず）に接続して、電気メッキを行い、露出された金
属メッキ膜４０の表面にメッキ膜５２を形成するが、当
然、ボンディングパッド４４ａならびに、はんだボール
パッド４４ｂ（図３を参照）の表面も含まれる。メッキ
膜５２の材質は、例えば、金とすることができ、主要に
は露出された銅膜が酸化されることを防止し、かつボン
ディングパッド４４ａとボンディングワイヤとの接合性
ならびに、はんだボールパッド４４ｂとはんだボール
（図６の符号６２，６６参照）との接合性を向上させる
ことにある。
示せず）に接続して、電気メッキを行い、露出された金
属メッキ膜４０の表面にメッキ膜５２を形成するが、当
然、ボンディングパッド４４ａならびに、はんだボール
パッド４４ｂ（図３を参照）の表面も含まれる。メッキ
膜５２の材質は、例えば、金とすることができ、主要に
は露出された銅膜が酸化されることを防止し、かつボン
ディングパッド４４ａとボンディングワイヤとの接合性
ならびに、はんだボールパッド４４ｂとはんだボール
（図６の符号６２，６６参照）との接合性を向上させる
ことにある。
【００１４】図４（ｅ）と図５とにおいて、ダイシング
を行って、開口領域３８部分の基板３０を除去し、スロ
ット５４を形成する。同時に、電気メッキ用導線４８
（図３を参照）を除去するとともに、配線膜４４と電気
メッキ用導線４８との電気接続を切断することで、配線
膜４４をそれぞれ分離する。図５を見ると分かり易いよ
うに、配線膜４４は、スロット５４周縁のバイアホール
３６にまで延長されているので、バイアホール３６の一
部が除去されると、金属メッキ膜４０が部分的にスロッ
ト５４中で露出されるが、絶縁膜３４と孔埋め材料４２
とがそれぞれバイアホール３６の半径方向において金属
メッキ膜４０を両方向から加圧固定しているので、スロ
ット５４をダイシングする時に金属メッキ膜４０から、
けば２４（図２ｂを参照）が発生することがない。
を行って、開口領域３８部分の基板３０を除去し、スロ
ット５４を形成する。同時に、電気メッキ用導線４８
（図３を参照）を除去するとともに、配線膜４４と電気
メッキ用導線４８との電気接続を切断することで、配線
膜４４をそれぞれ分離する。図５を見ると分かり易いよ
うに、配線膜４４は、スロット５４周縁のバイアホール
３６にまで延長されているので、バイアホール３６の一
部が除去されると、金属メッキ膜４０が部分的にスロッ
ト５４中で露出されるが、絶縁膜３４と孔埋め材料４２
とがそれぞれバイアホール３６の半径方向において金属
メッキ膜４０を両方向から加圧固定しているので、スロ
ット５４をダイシングする時に金属メッキ膜４０から、
けば２４（図２ｂを参照）が発生することがない。
【００１５】図６において、図４（ｅ）の基板３０をテ
ストした後、上下をひっくり返して、ＬＯＣチップパッ
ケージを行う。先ず、基板３０の他表面４６ｂ上にチッ
プ５６を例えば絶縁接着剤５８で貼り付ける。その際、
チップ５６の複数個のはんだパッド６０を有する表面６
４を下にし、かつスロット５４中に位置するように貼り
付ける。次に、ワイヤーボンディングを行って、ボンデ
ィングワイヤー（導線）６２でボンディングパッド４４
ａとはんだパッド６０とを接続するが、ボンディングワ
イヤー６２の材質を金、アルミニウム、銅などとするこ
とができる。そして、パッケージ材料６８でチップ５６
およびボンディングワイヤー６２と、はんだパッド６０
およびボンディングワイヤー６２ならびにボンディング
パッド４４ａの接続部分とを被覆するが、このパッケー
ジ材料６８を樹脂または液体化合物（liquid compound)
パッケージ材料などとすることができる。次に、はんだ
ボール６６をはんだボールパッド４４ｂに植え付ける
が、このはんだボール６６の材質をスズ鉛合金とするこ
とができ、このようにしてＬＯＣ方式のチップパッケー
ジを完成する。
ストした後、上下をひっくり返して、ＬＯＣチップパッ
ケージを行う。先ず、基板３０の他表面４６ｂ上にチッ
プ５６を例えば絶縁接着剤５８で貼り付ける。その際、
チップ５６の複数個のはんだパッド６０を有する表面６
４を下にし、かつスロット５４中に位置するように貼り
付ける。次に、ワイヤーボンディングを行って、ボンデ
ィングワイヤー（導線）６２でボンディングパッド４４
ａとはんだパッド６０とを接続するが、ボンディングワ
イヤー６２の材質を金、アルミニウム、銅などとするこ
とができる。そして、パッケージ材料６８でチップ５６
およびボンディングワイヤー６２と、はんだパッド６０
およびボンディングワイヤー６２ならびにボンディング
パッド４４ａの接続部分とを被覆するが、このパッケー
ジ材料６８を樹脂または液体化合物（liquid compound)
パッケージ材料などとすることができる。次に、はんだ
ボール６６をはんだボールパッド４４ｂに植え付ける
が、このはんだボール６６の材質をスズ鉛合金とするこ
とができ、このようにしてＬＯＣ方式のチップパッケー
ジを完成する。
【００１６】本実施の形態は、２層基板を例に挙げてい
るが、本発明は、４層または６層の多層基板にも応用で
きるものである。また、本発明にかかるチップパッケー
ジ基板構造は、ＬＯＣチップパッケージ構造以外にも、
その他の基板構造に適用することができる。なお、けば
２４（図２ｂを参照）の発生原因が、ソルダーマスク膜
５０（図４ｅと図６とを参照）で被覆されていない配線
膜４４をダイシングする時、容易にけばを発生させて製
品の歩留りに影響を及ぼすことにあるので、本発明をダ
イシングが必要で、かつソルダーマスク膜に覆われてい
ない基板に利用すれば、スロットの周縁に、けばが発生
することを防止することができる。例えば、発光ダイオ
ード（ＬＥＤ）基板などがソルダーマスク膜に覆われて
おらず、かつダイシングが必要な基板の一例である。
るが、本発明は、４層または６層の多層基板にも応用で
きるものである。また、本発明にかかるチップパッケー
ジ基板構造は、ＬＯＣチップパッケージ構造以外にも、
その他の基板構造に適用することができる。なお、けば
２４（図２ｂを参照）の発生原因が、ソルダーマスク膜
５０（図４ｅと図６とを参照）で被覆されていない配線
膜４４をダイシングする時、容易にけばを発生させて製
品の歩留りに影響を及ぼすことにあるので、本発明をダ
イシングが必要で、かつソルダーマスク膜に覆われてい
ない基板に利用すれば、スロットの周縁に、けばが発生
することを防止することができる。例えば、発光ダイオ
ード（ＬＥＤ）基板などがソルダーマスク膜に覆われて
おらず、かつダイシングが必要な基板の一例である。
【００１７】以上のごとく、本発明を好適な実施の形態
により開示したが、当業者であれば容易に理解できるよ
うに、本発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その保
護の範囲は、特許請求の範囲および、それと均等な領域
を基準として定めなければならない。
により開示したが、当業者であれば容易に理解できるよ
うに、本発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その保
護の範囲は、特許請求の範囲および、それと均等な領域
を基準として定めなければならない。
【００１８】
【発明の効果】上述した構成により、本発明に係るチッ
プパッケージ基板構造とその製造プロセスは、けばの発
生を防止して、製品の歩留りを向上させることができ
る。また、スロット周縁のバイアホールは、基板上の他
のバイアホールと同時に形成することができるので、余
分な機械またはステップを設ける必要がなく、現行の生
産ラインに直接応用できるから、余分なコストを発生さ
せることがない。そして、電気メッキ用導線をスロット
位置に配置することで基板面積を有効利用できるととも
に、スロットの形成と同時に配線膜の分離が実現できる
ので、工程を簡略化することができる。
プパッケージ基板構造とその製造プロセスは、けばの発
生を防止して、製品の歩留りを向上させることができ
る。また、スロット周縁のバイアホールは、基板上の他
のバイアホールと同時に形成することができるので、余
分な機械またはステップを設ける必要がなく、現行の生
産ラインに直接応用できるから、余分なコストを発生さ
せることがない。そして、電気メッキ用導線をスロット
位置に配置することで基板面積を有効利用できるととも
に、スロットの形成と同時に配線膜の分離が実現できる
ので、工程を簡略化することができる。
【図１】従来技術に係るＬＯＣチップパッケージ基板構
造を示す平面図である。
造を示す平面図である。
【図２】（ａ）は、従来技術に係る別のＬＯＣチップパ
ッケージ基板構造を示す平面図であり、（ｂ）は、スロ
ット部分を拡大した要部拡大平面図である。
ッケージ基板構造を示す平面図であり、（ｂ）は、スロ
ット部分を拡大した要部拡大平面図である。
【図３】本発明に係るＬＯＣチップパッケージ基板構造
を示す平面図である。
を示す平面図である。
【図４】本発明に係るＬＯＣチップパッケージ基板構造
の製造プロセスを示す要部断面図である。
の製造プロセスを示す要部断面図である。
【図５】本発明に係るＬＯＣチップパッケージ基板構造
のスロット部分を拡大した要部拡大平面図である。
のスロット部分を拡大した要部拡大平面図である。
【図６】本発明に係るＬＯＣチップパッケージ基板構造
を示す側面図である。
を示す側面図である。
２４ けば ３０ 基板 ３２ａ 配線膜 ３２ｂ 配線膜 ３４ 絶縁膜 ３６ バイアホール ３８ 開口領域 ４０ 金属メッキ膜 ４２ 孔埋め材料 ４４ 配線 ４４ａ ボンディングパッド（第１接点） ４４ｂ はんだボールパッド（第２接点） ４８ 電気メッキ用導線 ５２ メッキ膜 ５０ ソルダーマスク膜 ５４ スロット ５６ チップ ６０ はんだパッド ６２ ボンディングワイヤ ６６ はんだボール ６８ パッケージ材料
Claims (9)
- 【請求項１】 チップパッケージに用いられ、前記チッ
プが少なくとも複数個のはんだパッドを有するものであ
って、 それぞれ複数本の配線を備えた複数個の配線膜と、 絶縁のために各２つの前記配線膜間に配置され、さらに
複数個のバイアホールを設け、かつ前記バイアホールの
周縁に金属メッキ膜を備えて、前記複数個の配線膜を電
気接続し、そして前記金属メッキ膜の内側に孔埋め材料
を充填した少なくとも１層の絶縁膜とを備える基板構造
において、 前記基板構造が、前記複数個の配線膜および前記絶縁膜
を圧着して形成されるとともに、前記基板構造が、さら
に、スロットを備えて、前記基板構造表面の前記配線膜
中に配置され、前記複数個の配線膜が、さらに複数個の
第１接点ならびに第２接点を有し、前記複数個の第１接
点が、前記スロットに隣接し、かつ前記複数個の第１接
点に電気接続される前記複数個の配線膜が前記複数個の
バイアホールの一部分にまで延長され、前記複数個のバ
イアホールが前記スロットの周縁に配置されて、前記金
属メッキ膜の一部分が前記スロット内部に露出されるこ
とを特徴とするチップパッケージ基板構造。 - 【請求項２】 それぞれ複数本の配線を有する複数個の
配線膜を設けた基板と、絶縁のために各２つの前記配線
膜間に配置され、さらに複数個のバイアホールを設け、
かつ前記バイアホールの周縁に金属メッキ膜を設けて、
前記複数個の配線膜を電気接続し、さらに前記金属メッ
キ膜の内側に孔埋め材料を充填した少なくとも１層の絶
縁膜とを備えるものであって、 前記基板構造が、前記複数個の配線膜および前記絶縁膜
を圧着して形成されるとともに、前記基板構造が、さら
に、スロットを備えて、前記基板構造の一表面の前記配
線膜中に配置され、前記複数個の配線膜が、さらに複数
個の第１接点ならびに第２接点を有し、前記複数個の第
１接点が、前記スロットに隣接し、かつ前記複数個の第
１接点に電気接続される前記複数個の配線膜が前記複数
個のバイアホールの一部分にまで延長され、前記複数個
のバイアホールが前記スロットの周縁に配置されて、前
記金属メッキ膜の一部分が前記スロット内部に露出され
るチップパッケージ基板構造において、 前記基板の他の表面に配置され、前記基板に粘着される
表面に複数個のはんだパッドを有し、かつ前記複数個の
はんだパッドが前記基板の前記スロット中に位置される
チップと、 前記複数個のはんだパッドならびに前記複数個の第１接
点を電気接続する複数個の導線と、 少なくとも前記複数個の第１接点および前記複数個の導
線を被覆するパッケージ材料とを具備することを特徴と
するチップパッケージ基板構造。 - 【請求項３】 前記複数個の第１接点および第２接点
が、その表面にメッキ膜を有することを特徴とする請求
項１または２記載のチップパッケージ基板構造。 - 【請求項４】 複数個の配線膜および少なくとも１つの
絶縁膜を重ね合せて形成されるとともに、前記絶縁膜が
前記複数個の配線膜間に配置されて絶縁を行い、かつ開
口領域を有する基板を提供するステップと、 孔開けを行って、少なくともその一部分が前記開口領域
の周縁に位置するように前記基板上に複数個のバイアホ
ールを形成するステップと、 前記複数個のバイアホールの内壁に金属メッキ膜を形成
するステップと、 孔埋めを行って、前記金属メッキ膜の内側に孔埋め材料
を充填するとともに、前記バイアホールに充填するステ
ップと、 前記基板表面の前記複数個の配線膜をパターニングし
て、複数本の配線を形成するとともに、前記複数個の配
線膜が複数個の第１接点および第２接点ならびに電気メ
ッキ用導線を有し、かつ前記複数個の第１接点が前記開
口領域に隣接し、前記電気メッキ用導線が前記開口領域
に位置して、前記複数個の第１接点に電気接続する前記
複数個の配線膜を前記開口領域の周縁の前記複数個のバ
イアホールにまで延長するとともに、前記電気メッキ用
導線にまで延長するステップと、 前記電気メッキ用導線を電極に接続して、電気メッキを
行い、前記複数個の第１接点および前記複数個の第２接
点の表面にメッキ膜を形成するステップと、 ダイシングを行って、前記開口領域部分の前記基板を除
去し、スロットを形成して、前記開口領域の周縁にある
前記バイアホールの金属メッキ膜の一部分を前記スロッ
ト中に露出させるステップとを具備することを特徴とす
るチップパッケージ基板構造の製造方法。 - 【請求項５】 前記複数個の第１接点が、前記チップの
前記複数個のはんだパッドに電気接続されることを特徴
とする請求項１記載のチップパッケージ基板構造。 - 【請求項６】 前記複数個の第２接点が、さらに、各々
はんだボールを植え付けるものであることを特徴とする
請求項１または２記載のチップパッケージ基板構造。 - 【請求項７】 前記基板表面の前記配線膜をパターニン
グした後に、さらに、前記基板の表面にソルダーマスク
膜を形成するとともに、前記複数個の第１接点および第
２接点ならびに前記電気メッキ用導線の一部分を露出さ
せるステップを含むことを特徴とする請求項４記載のチ
ップパッケージ基板の製造方法。 - 【請求項８】 前記配線膜および金属メッキ膜の材質
が、銅を含むことを特徴とする請求項１または２記載の
チップパッケージ基板構造。 - 【請求項９】 前記メッキ膜の材質が、金を含むことを
特徴とする請求項２または３記載のチップパッケージ基
板構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88111355 | 1999-07-05 | ||
| TW88111355A TW424308B (en) | 1999-07-05 | 1999-07-05 | Substrate structure for chip packaging and the processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024097A true JP2001024097A (ja) | 2001-01-26 |
Family
ID=21641396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22197999A Pending JP2001024097A (ja) | 1999-07-05 | 1999-08-05 | チップパッケージ基板構造とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001024097A (ja) |
| TW (1) | TW424308B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428561B1 (ko) * | 2001-12-21 | 2004-04-29 | 주식회사 포스코 | 도장강판 하지용 전처리 조성물 |
| KR100781564B1 (ko) | 2006-01-31 | 2007-12-03 | 삼성전자주식회사 | 회로 기판, 이의 제조 방법 및 이를 포함하는 반도체패키지 |
| JP2008277660A (ja) * | 2007-05-02 | 2008-11-13 | Powertech Technology Inc | Ｌｇａ半導体実装構造 |
| JP2010287870A (ja) * | 2009-06-12 | 2010-12-24 | Samsung Electro-Mechanics Co Ltd | プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法 |
| CN114649305A (zh) * | 2022-03-17 | 2022-06-21 | 长电科技管理有限公司 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI549145B (zh) * | 2013-11-29 | 2016-09-11 | 日月光半導體製造股份有限公司 | 可調式立體電感元件 |
| TWI553792B (zh) * | 2014-12-02 | 2016-10-11 | 旭德科技股份有限公司 | 封裝結構及其製作方法 |
| TWI517321B (zh) | 2014-12-08 | 2016-01-11 | 旭德科技股份有限公司 | 封裝結構及其製作方法 |
-
1999
- 1999-07-05 TW TW88111355A patent/TW424308B/zh not_active IP Right Cessation
- 1999-08-05 JP JP22197999A patent/JP2001024097A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428561B1 (ko) * | 2001-12-21 | 2004-04-29 | 주식회사 포스코 | 도장강판 하지용 전처리 조성물 |
| KR100781564B1 (ko) | 2006-01-31 | 2007-12-03 | 삼성전자주식회사 | 회로 기판, 이의 제조 방법 및 이를 포함하는 반도체패키지 |
| JP2008277660A (ja) * | 2007-05-02 | 2008-11-13 | Powertech Technology Inc | Ｌｇａ半導体実装構造 |
| JP2010287870A (ja) * | 2009-06-12 | 2010-12-24 | Samsung Electro-Mechanics Co Ltd | プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法 |
| CN114649305A (zh) * | 2022-03-17 | 2022-06-21 | 长电科技管理有限公司 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
| CN114649305B (zh) * | 2022-03-17 | 2023-03-07 | 长电科技管理有限公司 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW424308B (en) | 2001-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| KR100664500B1 (ko) | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| US6465886B1 (en) | Semiconductor device having circuit pattern and lands thereon | |
| KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| JP2001024097A (ja) | チップパッケージ基板構造とその製造方法 | |
| US20060006504A1 (en) | Multilayer leadframe module with embedded passive component and method of fabricating the same | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| TWI631683B (zh) | 封裝結構及其製作方法 | |
| US6232551B1 (en) | Substrate board for semiconductor package | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| CN101916751B (zh) | 封装结构及其制作方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| TWI804195B (zh) | 半導體封裝結構及其製造方法 | |
| TWI814678B (zh) | 半導體封裝的製造方法 | |
| US20070105270A1 (en) | Packaging methods | |
| CN107611036A (zh) | 封装基板及其制作方法、封装结构 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050607 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20051108 Free format text: JAPANESE INTERMEDIATE CODE: A02 |