CN114649305B - 半导体封装结构及其形成方法、导电治具及电镀设备 - Google Patents
半导体封装结构及其形成方法、导电治具及电镀设备 Download PDFInfo
- Publication number
- CN114649305B CN114649305B CN202210266272.0A CN202210266272A CN114649305B CN 114649305 B CN114649305 B CN 114649305B CN 202210266272 A CN202210266272 A CN 202210266272A CN 114649305 B CN114649305 B CN 114649305B
- Authority
- CN
- China
- Prior art keywords
- metal
- discrete
- substrate
- packaging
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 71
- 238000009713 electroplating Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 307
- 239000002184 metal Substances 0.000 claims abstract description 307
- 238000012360 testing method Methods 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000005520 cutting process Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 23
- 238000005538 encapsulation Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 8
- 238000003466 welding Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000000523 sample Substances 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000008569 process Effects 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- XIKYYQJBTPYKSG-UHFFFAOYSA-N nickel Chemical compound [Ni].[Ni] XIKYYQJBTPYKSG-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种半导体封装结构及其形成方法、导电治具及电镀设备，所述形成方法，包括：基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；位于每一个所述封装区域内的若干分立的金属线路；位于每一个所述封装区域周围的所述切割道区域内的若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接，所述若干分立的测试焊垫用于在所述若干分立的金属线路的表面电镀保护金属层时，与导电治具电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起。本发明的方法实现无电镀导线对金属线路进行电镀。
Description
技术领域
本申请涉及半导体封装领域，尤其涉及一种半导体封装结构及其形成方法、导电治具及电镀设备。
背景技术
在集成电路制作过程中，在将晶圆切割呈若干分立的芯片后，会将芯片安装到基板(或称载板、substrate)或引线框(lead frame)以形成特定功能的封装结构。
而前述封装结构中所用的基板，除了设置有细密的线路外，还有许多电接触垫(或称I/O接点，比如金手指、连接键合引线的焊垫(bonding pad)、连接凸块的焊垫(bumppad)、连接焊球的焊垫(ball pad)等)。这些电接触垫通常在表面会镀有一层镍金(Ni/Au)层，以确保与芯片电连接的稳定性，或保护金属铜质的垫体不致氧化。为在接触垫上镀上这层镍金层，通常必须在基板上另外布置众多的电镀导线，以供电镀时导通电流之用。这些电镀导线的布置不仅占据基板的面积，而且无法通过电测的方式判断线路的开短路情况。
发明内容
本申请提供了一种半导体封装结构，包括：
基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；
位于每一个所述封装区域内的若干分立的金属线路；
位于每一个所述封装区域周围的所述切割道区域内的若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接，所述若干分立的测试焊垫用于在所述若干分立的金属线路的表面电镀保护金属层时，与导电治具电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起。
可选的，所述每一个所述测试焊垫与相应的所述金属线路通过第一金属线连接，所述第一金属线横跨位于所述封装区域和所述切割道区域的表面上。
可选的，所述测试焊垫、所述第一金属线与所述金属线路的材料相同。
可选的，所述与每一个所述封装区域内的相应的所述金属线路电连接的测试焊垫相应的位于在靠近该金属线路一侧的切割道区域内。
可选的，每一个所述封装区域一侧的切割道区域内的若干所述测试焊垫相应的呈至少一列排布或至少一行排布。
可选的，两相邻封装区域之间的切割道区域内分布的若干测试焊垫相应的连接所述两相邻的封装区域内的相应的若干金属线路。
可选的，所述封装区域的形状呈矩形，所述若干分立的封装区域呈阵列排布，若干所述封装区域中的所述若干分立的金属线路的分布方式相同。
可选的，所述若干分立的金属线路延伸至每一个所述封装区域的至少一边边缘。
可选的，每一个所述封装区域周围的切割道区域中的测试焊垫的分布方式相同。
可选的，所述封装区域表面上具有芯片，若干所述金属线路通过若干第二金属线与所述芯片电连接。
可选的，所述基板具有与所述正面相对的背面，所述背面上具有若干外接焊垫，所述外接焊垫通过穿过所述基板的过孔连线与相应的所述金属线路连接；所述外接焊垫上具有焊球或金属柱连接结构。
本申请还提供了一种半导体封装结构的形成方法，包括：
提供基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；
在所述基板的每一个所述封装区域内形成若干分立的金属线路；
在所述基板的每一个所述封装区域周围的所述切割道区域内形成若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接；
提供导电治具，将所述导电治具与所述若干分立的测试焊垫电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起；
将所述导电治具与电镀设备连接，形成导电回路，进行电镀，在所述若干分立的金属线路的表面镀上保护金属层。
可选的，所述每一个所述测试焊垫与相应的所述金属线路通过第一金属线连接，所述第一金属线横跨形成在所述封装区域和所述切割道区域的表面上。
可选的，所述测试焊垫、所述第一金属线与所述金属线路的材料相同，所述测试焊垫、所述第一金属线与所述金属线路在同一步工艺中形成。
可选的，所述测试焊垫、所述第一金属线与所述金属线路的形成过程包括：在所述基板的正面形成金属层；在所述金属层上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述金属层需要被去除的区域；以所述图形化的掩膜层为掩膜，刻蚀去除所述暴露的金属层，在所述基板的封装区域上形成金属线路，在所述基板的切割道区域上形成测试焊垫，以及在所述基板的封装区域和切割道区域上形成将所述金属线路和所述测试焊垫电连接的第一金属线。
可选的，在形成所述金属线路和测试焊垫之前，还包括：所述基板还包括与正面相对的背面，在所述基板中形成贯穿所述基板正面和背面的过孔；在所述过孔中填充金属形成过孔连线；形成所述过孔连线后，在所述基板正面的封装区域形成金属线路，所述金属线路与对应的所述过孔连线连接；在所述基板背面形成与所述过孔连线连接的外接焊垫。
可选的，在所述基板正面的封装区域上贴合芯片；形成将芯片和所述相应的若干金属线路连接的若干第二金属线；在所述外接焊垫上形成焊球或金属柱连接结构；形成将所述基板正面的芯片、第二金属线和金属线路塑封的塑封层；沿所述切割道区域切割所述基板，形成若干分立的封装结构。
可选的，在形成所述塑封层之前，将电学测试机台的探针连接相应的测试焊垫，对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路。
可选的，所述金属线路和测试焊垫的材料为铜，所述保护金属层的材料为镍金。
本申请还提供了一种导电治具，用于在电镀时电连接前述所述的若干分立的测试焊垫，包括：
金属框架；
与所述金属框架连接的若干分立的金属引脚，所述若干分立的金属引脚用于与所述若干分立得测试焊垫电连接。
可选的，所述金属框架包括与所述若干封装区域和切割道区域对应的若干子金属框架，每一个所述子金属框架上具有若干金属引脚。
可选的，所述若干子金属框架为一体的结构。
可选的，所述若干子金属框架为分离的结构，所述若干子金属框架通过吸合的方式构成所述金属框架
可选的，所述吸合的方式为磁性吸合，所述若干子金属框架中设置有磁铁，且相吸的两个所述子金属框架上设置的磁铁的极性相反。
本申请还提供了一种电镀设备，包括：
前述任一项所述的导电治具；
加载装置，用于在电镀前加载所述导电治具，使得导电治具与半导体封装结构上的测试焊盘电连接，并用于在电镀后卸载所述导电治具。
与现有技术相比，本申请的技术方案的优点在于：
本申请的半导体封装结构及其形成方法，包括：基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；位于每一个所述封装区域内的若干分立的金属线路；位于每一个所述封装区域周围的所述切割道区域内的若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接，所述若干分立的测试焊垫用于在所述若干分立的金属线路的表面电镀保护金属层时，与导电治具电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起。通过形成与所述每一个所述封装区域内的相应的所述金属线路电连接测试焊垫，后续通过导电治具电连接每一个测试焊垫，从而可以使得基板上的若干分立的金属线路电连接在一起，在进行电镀时，若干分立的金属线路通过导电治具、测试焊垫以及将测试焊垫和相应的金属线路连接的第一金属线导电连通，从而可以在若干分立的金属线路上通过电镀同时形成保护金属层(比如镍金层)，即本申请中在金属线路上电镀形成保护金属层(比如镍金层)，无需额外在基板上另外形成将若干分立的金属线路连接的电镀导线，节省了基板的面积，提高了半导体封装结构的集成度，并且所述测试焊垫是形成在切割道区域也不会占据额外的基板面积，并且在移除所述导电治具后，若干测试焊垫仍是分立的，将电学测试机台的探针连接相应的测试焊垫，就可以对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路，且进行电学测试时无需进行刻蚀工艺将金属线路与电镀导线断开，既节省了制作工艺，又不会因为刻蚀影响最后形成的半导体封装结构的外观。此外，所述导电治具在进行电镀时连接所述若干测试焊垫，在电镀完成后，移除所述导电治具，导电治具可以重复使用，节省了制作成本。
进一步，所述与每一个所述封装区域内的相应的所述金属线路电连接的测试焊垫相应的位于在靠近该金属线路一侧的切割道区域内，以简化所述测试焊垫和第一金属线的布线难度。
进一步，每一个所述封装区域一侧的切割道区域内的若干所述测试焊垫相应的呈至少一列排布或至少一行排布，以方便与导电治具的引脚连接。
进一步，所述测试焊垫、所述第一金属线与所述金属线路的材料相同，所述测试焊垫、所述第一金属线与所述金属线路在同一步工艺中形成，以简化制作工艺，节省成本。
本申请的导电治具，包括：金属框架；与所述金属框架连接的若干分立的金属引脚，所述若干分立的金属引脚用于与所述若干分立得测试焊垫电连接。使用该导电治具与测试焊垫电连接，可以在若干分立的金属线路上通过电镀同时形成保护金属层(比如镍金层)，这种方式无需额外在基板上另外形成将若干分立的金属线路连接的电镀导线，节省了基板的面积，提高了半导体封装结构的集成度。
进一步，所述金属框架包括与所述若干封装区域和切割道区域对应的若干子金属框架，每一个所述子金属框架上具有若干金属引脚，所述若干子金属框架为分离的结构，所述若干子金属框架通过吸合的方式构成所述金属框架，通过不同数量的子金属框架的组合可以组成不同尺寸的导电治具，以满足在不同尺寸的基板上的金属线路的电镀的需求。
进一步，所述吸合的方式为磁性吸合，所述若干子金属框架中设置有磁铁，且相吸的两个所述子金属框架上设置的磁铁的极性相反，这种吸合方式较为简便，容易拆合。
附图说明
图1-图8为本申请一些实施例中半导体封装结构的形成过程的结构示意图；
图9-图13为本申请一些实施例中导电治具的结构示意图。
具体实施方式
下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请一些实施例提供了一种半导体封装结构的形成方法，下面结合附图对半导体封装结构的形成过程进行详细的描述。
参考图1和图2，图2为图1沿切割线AB方向的剖面结构示意图，提供基板200，所述基板200的正面包括若干分立的封装区域201和位于所述若干分立的封装区域201之间且环绕每一个所述封装区域201的切割道区域202。
所述基板200，也可以称之为载板，为后续工艺的载体。在一些实施例中，所述基板200的材料位树脂或玻纤布，所述基板200的表面可以形成原铜层。在其他一些实施例中，所述基板200也可以为印刷电路板(PCB)或揉性电路板(FPC)。
所述基板200包括正面和与正面相对的背面，本实施例中所述基板200的正面包括若干分立的封装区域201和位于所述若干分立的封装区域201之间且环绕每一个所述封装区域201的切割道区域202。
所述封装区域201表面用于形成部分金属线路以及贴装芯片。所述金属线路基板上后续形成的导电部件与芯片的连接，以及导电部件与导电部件之间的连接。所述芯片也称之为集成电路(IC)，是一种通过半导体集成电路制作工艺，具体的经过沉积、掺杂、光刻、刻蚀、研磨等步骤在晶圆上制备的多个半导体器件集成的电路结构。所述芯片包括但不限于传感器芯片、电源芯片、信号处理芯片、逻辑控制芯片、存储芯片等。
所述切割道区域202作为半导体封装结构的分割区域。本申请中，所述切割道区域202中后续还用于放置测试焊盘，使得测试焊盘无需占据基板200上的额外的面积，提高半导体封装结构的集成度。
所述若干封装区域201的形状相同，大小相同。在一些实施例中，所述封装区域201的形状呈矩形，所述若干分立的封装区域201呈阵列排布，所述切割道区域202位于相邻的封装区域201之间且环绕每一个所述封装区域201。
参考图3和图4，图4为图3沿切割线AB方向的剖面结构示意图，在所述基板200的每一个所述封装区域201内形成若干分立的金属线路203；在所述基板200的每一个所述封装区域201周围的所述切割道区域202内形成若干分立的测试焊垫205，每一个所述测试焊垫205与所述每一个所述封装区域201内的相应的所述金属线路203电连接。
所述形成的金属线路203后续用于与芯片连接。在一具体的实施例中，所述金属线路203可以用于作为芯片与基板200连接时的焊盘。在另一些实施例中，所述金属线路203除了与芯片电连接之外，所述金属线路203还可以作为与外部电路连接用的金手指。
每一个封装区域201内都形成有若干金属线路203，若干所述封装区域201中的所述若干分立的金属线路的分布方式相同。
所述若干金属线路203延伸至每一个封装区域201的边缘区域，所述封装区域201的中间区域用于放置芯片。在一些实施例中，所述若干分立的金属线路203延伸至每一个所述封装区域201的至少一边边缘。根据实际的需要，所述若干分立的金属线路203可以延伸至每一个矩形的封装区域201的一边边缘，两边边缘，三边边缘或四边的边缘。本实施例中，所述若干分立的金属线路203延伸至每一个矩形的封装区域201的四边边缘。
在所述基板200的每一个所述封装区域201周围的所述切割道区域202内还形成有若干分立的测试焊垫205，每一个所述测试焊垫205与所述封装区域201内的相应的所述金属线路203电连接，具体的，所述每一个所述测试焊垫205与相应的所述金属线路203通过第一金属线204连接，所述第一金属线204横跨形成在所述封装区域201和所述切割道区域202的表面上。通过形成与所述每一个所述封装区域201内的相应的所述金属线路203电连接测试焊垫205，后续通过导电治具电连接每一个测试焊垫205，从而可以使得基板200上的若干分立的金属线路203电连接在一起，在进行电镀时，若干分立的金属线路203通过导电治具、测试焊垫205以及将测试焊垫205和相应的金属线路203连接的第一金属线204导电连通，从而可以在若干分立的金属线路203上通过电镀同时形成保护金属层(比如镍金层)，即本申请中在金属线路203上电镀形成保护金属层(比如镍金层)，无需额外在基板200上另外形成将若干分立的金属线路连接的电镀导线，节省了基板200的面积，提高了半导体封装结构的集成度，并且所述测试焊垫205是形成在切割道区域也不会占据额外的基板200面积，并且在移除所述导电治具后，若干测试焊垫205仍是分立的，将电学测试机台的探针连接相应的测试焊垫205，就可以对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路，且进行电学测试时无需进行刻蚀工艺将金属线路与电镀导线断开，既节省了制作工艺，又不会因为刻蚀影响最后形成的半导体封装结构的外观。此外，所述导电治具在进行电镀时连接所述若干测试焊垫205，在电镀完成后，移除所述导电治具，导电治具可以重复使用，节省了制作成本。
在一些实施例中，所述与每一个所述封装区域201内的相应的所述金属线路203电连接的测试焊垫205相应的位于在靠近该金属线路203一侧的切割道区域202内，以简化所述测试焊垫205和第一金属线204的布线难度。
在一些实施例中，每一个所述封装区域201一侧的切割道区域202内的若干所述测试焊垫205相应的呈至少一列排布或至少一行排布，以方便与导电治具的引脚连接。具体的，在图3中平行于X轴方向的切割道区域200中放置的若干所述测试焊垫205呈至少一行排布，具体可以为一行排布或多行(大于等于两行)排布，图3中在图3中平行于Y轴方向的切割道区域200中放置的若干所述测试焊垫205呈至少一列排布，具体可以为一列排布或多列(大于等于两列)排布。
在一些实施例中，与两个相邻的封装区域201内的相应的若干金属线路203连接的测试焊垫205可以放置所述相邻的两个封装区域201之间的切割道区域202内，即两相邻封装区域201之间的切割道区域202内分布的若干测试焊垫205相应的连接所述两相邻的封装区域201内的相应的若干金属线路203，以简化和优化测试焊垫205的布局。
在一些实施例中，每一个所述封装区域201周围的切割道区域202中的测试焊垫205的分布方式相同。
在一些实施例中，所述测试焊垫205、所述第一金属线204与所述金属线路203的材料相同，所述测试焊垫205、所述第一金属线204与所述金属线路203在同一步工艺中形成，以简化制作工艺，节省成本。在一具体的实施例中，所述测试焊垫205、所述第一金属线204与所述金属线路203的形成过程包括：在所述基板200的正面形成金属层(图中未示出)，形成所述金属层可以采用电镀或溅射工艺，所述金属层的材料可以为铜、铝或其他合适的金属；在所述金属层上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述金属层需要被去除的区域，所述图形化的掩膜可以为干膜或者光刻胶；以所述图形化的掩膜层为掩膜，刻蚀去除所述暴露的金属层，去除掩膜后，在所述基板200的封装区域201上形成金属线路203，在所述基板200的切割道区域203上形成测试焊垫205，以及在所述基板200的封装区域201和切割道区域202上形成将所述金属线路203和所述测试焊垫205电连接的第一金属线204。
在一些实施例中，在形成所述金属线路203和测试焊垫205之前，还包括：在所述基板200中形成贯穿所述基板200正面和背面的过孔(图中未示出)，通过激光打孔、机械钻孔或刻蚀工艺形成所述过孔；在所述过孔中填充金属形成过孔连线206，所述过孔连线206的材料为金属，可以为铜、铝或其他合适的金属；形成所述过孔连线206后，在所述基板200正面的封装区域201形成金属线路203，所述金属线路203与对应的所述过孔连线206连接；在所述基板200背面形成与所述过孔连线206连接的外接焊垫207，所述外接焊垫207的材料为金属，可以为铜、铝或其他合适的金属，所述外接焊垫207后续用于连接金属凸快或焊球。
在一些实施例中，所述外接焊垫207与所述金属线路203同步工艺中形成。
参考图5和图6，提供导电治具303，将所述导电治具303与所述若干分立的测试焊垫205电连接，通过所述导电治具303将所述若干分立的金属线路203电连接在一起。
所述导电治具303为对若干分立的金属线路203电镀保护金属层时需要用到的一种治具(所述导电治具303包括金属框架301和位于金属框架301上的若干分立的金属引脚302，后续会对导电治具303的结构进行详细的描述)，通过导电治具303电连接每一个测试焊垫205，从而可以使得基板200上的若干分立的金属线路203电连接在一起，在进行电镀时，若干分立的金属线路203通过导电治具、测试焊垫205以及将测试焊垫205和相应的金属线路203连接的第一金属线204导电连通，从而可以在若干分立的金属线路203上通过电镀同时形成保护金属层(比如镍金层)，这种方式无需额外在基板200上另外形成将若干分立的金属线路连接的电镀导线，节省了基板200的面积，提高了半导体封装结构的集成度，并且所述测试焊垫205是形成在切割道区域202也不会占据额外的基板200面积，并且在移除所述导电治具后，若干测试焊垫205仍是分立的，将电学测试机台的探针连接相应的测试焊垫205，就可以对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路，且进行电学测试时无需进行刻蚀工艺将金属线路与电镀导线断开，既节省了制作工艺，又不会因为刻蚀影响最后形成的半导体封装结构的外观。此外，所述导电治具在进行电镀时连接所述若干测试焊垫205，在电镀完成后，移除所述导电治具303，导电治具303可以重复使用，节省了制作成本。
在一些实施例中，所述导电治具303与所述若干分立的测试焊垫205电连接时，可以通过专用的夹具将所述导电治具和基板200固定在一起，或者通过电镀设备的装载装置将导电治具加载到所述基板200上。
在一些实施例中，所述夹具可以包括上夹板、下夹板和将所述上夹板和所述下夹板固定的固定板，具体的，首先将所述导电治具和基板200至于下夹板和上夹板之间，然后通过固定板将所述上夹板和所述下夹板固定；将固定好的导电治具和基板200移到电镀设备中进行电镀，电镀时所述电镀装置的一个电极连接所述导电治具；电镀完成后，将固定好的导电治具和基板200从电镀设备中移出，拆除所述夹具。
在一些实施例中，所述装载装置可以包括加持单元和对准单元，所述加持单元用于加持或吸附所述导电治具，所述对准单元用于所述导电治具与所述基板的对准，使得所述导电治具上的金属引脚与所述基板200上的对应的测试焊垫205连接。具体的，在进行电镀时，将所述基板200固定在所述电镀设备中的基台上，然后通过装载装置将导电治具装载到基板200上，使得所述导电治具上的金属引脚与所述基板200上的对应的测试焊垫205连接，然后所述电镀装置的一个电极连接所述导电治具，接着进行电镀，在所述若干分立的引脚203上电镀形成保护金属层，电镀完成后，通过装载装置从基板200上移除所述导电治具。通过装载装置实现导电治具的自动装载和卸载，提高了装载的精度，并提高了电镀的效率。
参考图7，图7在图6的基础上进行，将所述导电治具与电镀设备连接，形成导电回路，进行电镀，在所述若干分立的金属线路203表面镀上保护金属层208。
所述形成的保护金属层208覆盖所述金属线路203的顶部和四周侧壁表面。形成所述保护金属层208的目的是确保金属线路203与芯片电连接的稳定性，或保护金属线路不会被氧化。
在一些实施例中，所述保护金属层208的材料为镍金或镍钯金。
在一些实施例中，在所述基板上的一些不需要被电镀保护金属层的线路表面覆盖干膜。
在一些实施例中，在所述金属线路203的表面电镀保护金属层208时，在所述外接焊垫207的表面也电镀上保护金属层209。
在一些实施例中，参考图8，在形成保护金属层208后，还包括，在所述基板200正面的封装区域201上贴合芯片401；形成将芯片401和所述相应的若干金属线路203连接的若干第二金属线402；在所述外接焊垫207上形成焊球403或金属柱连接结构；形成将所述基板200正面的芯片401、第二金属线402和金属线路203塑封的塑封层(图中未示出)；沿所述切割道区域202切割所述基板200，形成若干分立的封装结构(图中未示出)。
在一些实施例中，所述芯片401通过胶粘的方式贴合在所述基板200上，所述第二金属线402通过引线键合工艺(Wire Bonding)形成。在其他实施例中，所述芯片401通过倒装的方式贴合在所述基板200上。
所述芯片401可以为单个的芯片，也可以为堆叠芯片。
在一些实施例中，在形成所述塑封层之前，将电学测试机台的探针连接相应的测试焊垫205，对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路。
本发明一些实施例还提供了一种半导体封装结构，请参考图3和图4，包括：
基板200，所述基板200正面包括若干分立的封装区域201和位于所述若干分立的封装区域201之间且环绕每一个所述封装区域201的切割道区域202；
位于每一个所述封装区域201内的若干分立的金属线路203；
位于每一个所述封装区域201周围的所述切割道区域202内的若干分立的测试焊垫205，每一个所述测试焊垫205与所述每一个所述封装区域201内的相应的所述金属线路203电连接，所述若干分立的测试焊垫205用于在所述若干分立的金属线路203的表面电镀保护金属层时，与导电治具电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起。
在一具体的实施例中，所述每一个所述测试焊垫205与相应的所述金属线路203通过第一金属线204连接，所述第一金属线204横跨位于所述封装区域201和所述切割道区域202的表面上。
在一些实施例中，所述封装区域201的形状呈矩形，所述若干分立的封装区域201呈阵列排布，若干所述封装区域201中的所述若干分立的金属线路203的分布方式相同。
在一些实施例中，所述若干分立的金属线路203延伸至每一个所述封装区域202的至少一边边缘。在一些实施例中，每一个所述封装区域201周围的切割道区域202中的测试焊垫205的分布方式相同。
在一些实施例中，所述测试焊垫205、所述第一金属线204与所述金属线路203的材料相同，所述测试焊垫205、所述第一金属线204与所述金属线路203可以通过同一步工艺形成。
在一些实施例中，所述与每一个所述封装区域201内的相应的所述金属线路203电连接的测试焊垫205相应的位于在靠近该金属线路203一侧的切割道区域202内。
在一些实施例中，每一个所述封装区域201一侧的切割道区域202内的若干所述测试焊垫205相应的呈至少一列排布或至少一行排布。
在一些实施例中，两相邻封装区域201之间的切割道区域201内分布的若干测试焊垫205相应的连接所述两相邻的封装区域201内的相应的若干金属线路203。
在一些实施例中，参考图8，所述封装区域201表面上具有芯片401，若干所述金属线路203通过若干第二金属线402与所述芯片401电连接。
在一些实施例中，继续参考图8，所述基板200具有与所述正面相对的背面，所述背面上具有若干外接焊垫207，所述外接焊垫207通过穿过所述基板200的过孔连线206与相应的所述金属线路203连接；所述外接焊垫207上具有焊球403或金属柱连接结构。
需要说明的时，本实施例(半导体封装结构)中与前述实施例(半导体封装结构的形成过程)中，相同或相似部分的其他限定或描述，在本实施例中不在赘述，具体请参考前述实施例中相应部分的限定或描述。
本发明一些实施例还提供了一种导电治具，用于在电镀时电连接前述所述的若干分立的测试焊垫，参考图9-图11(其中图10为图9沿切割线AB方向的剖面结构示意图，图10为图9沿切割线CD方向的剖面结构示意图)，包括：
金属框架301；
与所述金属框架301连接的若干分立的金属引脚302，所述若干分立的金属引脚302用于与所述若干分立得测试焊垫(205，参考图3或图5)电连接。
具体的，所述金属框架301和金属引脚302的材料为导电的金属材料。在一些实施例中，所述金属框架301和金属引脚302的材料可以为铜、铝、不锈钢或者合金。
所述金属框架301包括骨架区域和镂空区域，所述骨架区域与所述基板200上的切割道区域202对应(参考图5)，所述镂空区域与所述基板200上的封装区域201对应，所述若干分立的金属引脚302分布在所述骨架区域上。
所述金属框架301上分布的金属引脚302的数量大于或等于所述基板200上的测试焊垫205的数量，以满足每一个测试焊垫205都能与对应的金属引脚302连接，所述金属框架301上分布的金属引脚302的数量大于所述基板200上的测试焊垫205的数量时，使得一个导电治具可以用于不同数量的测试焊盘205的基板200上的引脚的电镀，提高了导电治具的使用效率。
在一些实施例中，所述金属框架301包括与所述若干封装区域和切割道区域对应的若干子金属框架33，每一个所述子金属框架33上具有若干金属引脚。本实施例中，所述若干子金属框架33为一体的结构，即若干子金属框架33中的骨架为一体的金属，不能拆分。
在其他实施例中，所述若干子金属框架33为分离的结构，所述若干子金属框架33通过吸合的方式构成所述金属框架301，通过不同数量的子金属框架33的组合可以组成不同尺寸的导电治具，以满足在不同尺寸的基板上的金属线路的电镀的需求。
在一些实施例中，参考图13，所述吸合的方式为磁性吸合，所述若干子金属框架33中设置有磁铁(34和35)，且相吸的两个所述子金属框架33上设置的磁铁的极性相反，这种吸合方式较为简便，容易拆合。具体的，在每一个所述子金属框架33相对的两条长边上分别设置第一磁铁34和第二磁铁35，所述第一磁铁34和第二磁铁35的极性相反。在具体的实施例中，所述第一磁铁34的极性为南极(S)，所述第二磁铁35的极性则为北极(N)；所述第一磁铁34的极性为北极(N)，所述第二磁铁35的极性则为南极(S)。
本发明一些实施例还提供了一种电镀设备，包括：
前述所述的导电治具；
加载装置，用于在电镀前加载所述导电治具，使得导电治具与半导体封装结构上的测试焊盘电连接，并用于在电镀后卸载所述导电治具。
在一些实施例中，所述装载装置可以包括加持单元和对准单元，所述加持单元用于加持或吸附所述导电治具，所述对准单元用于所述导电治具与所述基本的对准，使得所述导电治具上的金属引脚与所述基板200上的对应的测试焊垫205连接(参考图5)。具体的，在进行电镀时，将所述基板200固定在所述电镀设备中的基台上，然后通过装载装置将导电治具装载到基板200上，使得所述导电治具上的金属引脚与所述基板200上的对应的测试焊垫205连接，然后所述电镀装置的一个电极连接所述导电治具，接着进行电镀，在所述若干分立的引脚203上电镀形成保护金属层，电镀完成后，通过装载装置从基板200上移除所述导电治具。通过装载装置实现导电治具的自动装载和卸载，提高了装载的精度，并提高了电镀的效率。
本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。
Claims (24)
1.一种半导体封装结构，其特征在于，包括：
基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；
位于每一个所述封装区域内的若干分立的金属线路；
位于每一个所述封装区域周围的所述切割道区域内的若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接，所述若干分立的测试焊垫用于在所述若干分立的金属线路的表面电镀保护金属层时，与导电治具电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起。
2.如权利要求1所述的半导体封装结构，其特征在于，所述每一个所述测试焊垫与相应的所述金属线路通过第一金属线连接，所述第一金属线横跨位于所述封装区域和所述切割道区域的表面上。
3.如权利要求2所述的半导体封装结构，其特征在于，所述测试焊垫、所述第一金属线与所述金属线路的材料相同。
4.如权利要求1或2所述的半导体封装结构，其特征在于，与每一个所述封装区域内的相应的所述金属线路电连接的测试焊垫相应的位于在靠近该金属线路一侧的切割道区域内。
5.如权利要求4所述的半导体封装结构，其特征在于，每一个所述封装区域一侧的切割道区域内的若干所述测试焊垫相应的呈至少一列排布或至少一行排布。
6.如权利要求5所述的半导体封装结构，其特征在于，两相邻封装区域之间的切割道区域内分布的若干测试焊垫相应的连接所述两相邻的封装区域内的相应的若干金属线路。
7.如权利要求1所述的半导体封装结构，其特征在于，所述封装区域的形状呈矩形，所述若干分立的封装区域呈阵列排布，若干所述封装区域中的所述若干分立的金属线路的分布方式相同。
8.如权利要求2所述的半导体封装结构，其特征在于，所述若干分立的金属线路延伸至每一个所述封装区域的至少一边边缘。
9.如权利要求6所述的半导体封装结构，其特征在于，每一个所述封装区域周围的切割道区域中的测试焊垫的分布方式相同。
10.如权利要求1所述的半导体封装结构，其特征在于，所述封装区域表面上具有芯片，若干所述金属线路通过若干第二金属线与所述芯片电连接。
11.如权利要求2所述的半导体封装结构，其特征在于，所述基板具有与所述正面相对的背面，所述背面上具有若干外接焊垫，所述外接焊垫通过穿过所述基板的过孔连线与相应的所述金属线路连接；位于所述外接焊垫上的焊球或金属柱连接结构。
12.一种半导体封装结构的形成方法，其特征在于，包括：
提供基板，所述基板的正面包括若干分立的封装区域和位于所述若干分立的封装区域之间且环绕每一个所述封装区域的切割道区域；
在所述基板的每一个所述封装区域内形成若干分立的金属线路；
在所述基板的每一个所述封装区域周围的所述切割道区域内形成若干分立的测试焊垫，每一个所述测试焊垫与所述每一个所述封装区域内的相应的所述金属线路电连接；
提供导电治具，将所述导电治具与所述若干分立的测试焊垫电连接，通过所述导电治具将所述若干分立的金属线路电连接在一起；
将所述导电治具与电镀设备连接，形成导电回路，进行电镀，在所述若干分立的金属线路的表面镀上保护金属层。
13.如权利要求12所述的半导体封装结构的形成方法，其特征在于，所述每一个所述测试焊垫与相应的所述金属线路通过第一金属线连接，所述第一金属线横跨形成在所述封装区域和所述切割道区域的表面上。
14.如权利要求13所述的半导体封装结构的形成方法，其特征在于，所述测试焊垫、所述第一金属线与所述金属线路的材料相同，所述测试焊垫、所述第一金属线与所述金属线路在同一步工艺中形成。
15.如权利要求14所述的半导体封装结构的形成方法，其特征在于，所述测试焊垫、所述第一金属线与所述金属线路的形成过程包括：在所述基板的正面形成金属层；在所述金属层上形成图形化的掩膜层，所述图形化的掩膜层暴露出所述金属层需要被去除的区域；以所述图形化的掩膜层为掩膜，刻蚀去除暴露的金属层，在所述基板的封装区域上形成金属线路，在所述基板的切割道区域上形成测试焊垫，以及在所述基板的封装区域和切割道区域上形成将所述金属线路和所述测试焊垫电连接的第一金属线。
16.如权利要求12所述的半导体封装结构的形成方法，其特征在于，在形成所述金属线路和测试焊垫之前，还包括：所述基板还包括与正面相对的背面，在所述基板中形成贯穿所述基板正面和背面的过孔；在所述过孔中填充金属形成过孔连线；形成所述过孔连线后，在所述基板正面的封装区域形成金属线路，所述金属线路与对应的所述过孔连线连接；在所述基板背面形成与所述过孔连线连接的外接焊垫。
17.如权利要求16所述的半导体封装结构的形成方法，其特征在于，在所述基板正面的封装区域上贴合芯片；形成将芯片和所述相应的若干金属线路连接的若干第二金属线；在所述外接焊垫上形成焊球或金属柱连接结构；形成将所述基板正面的芯片、第二金属线和金属线路塑封的塑封层；沿所述切割道区域切割所述基板，形成若干分立的封装结构。
18.如权利要求17所述的半导体封装结构的形成方法，其特征在于，在形成所述塑封层之前，将电学测试机台的探针连接相应的测试焊垫，对所述半导体封装结构进行电学测试，以判断线路是否存在开路或短路。
19.一种导电治具，用于在电镀时电连接权利要求1-18任一项中所述的若干分立的测试焊垫，其特征在于，包括：
金属框架；
与所述金属框架连接的若干分立的金属引脚，所述若干分立的金属引脚用于与所述若干分立得测试焊垫电连接。
20.如权利要求19所述的导电治具，其特征在于，所述金属框架包括与若干封装区域和切割道区域对应的若干子金属框架，每一个所述子金属框架上具有若干金属引脚。
21.如权利要求20所述的导电治具，其特征在于，所述若干子金属框架为一体的结构。
22.如权利要求20所述的导电治具，其特征在于，所述若干子金属框架为分离的结构，所述若干子金属框架通过吸合的方式构成所述金属框架。
23.如权利要求22所述的导电治具，其特征在于，所述吸合的方式为磁性吸合，所述若干子金属框架中设置有磁铁，且相吸的两个所述子金属框架上设置的磁铁的极性相反。
24.一种电镀设备，其特征在于，包括：
权利要求19-23任一项所述的导电治具；
加载装置，用于在电镀前加载所述导电治具，使得导电治具与半导体封装结构上的测试焊盘电连接，并用于在电镀后卸载所述导电治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210266272.0A CN114649305B (zh) | 2022-03-17 | 2022-03-17 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210266272.0A CN114649305B (zh) | 2022-03-17 | 2022-03-17 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114649305A CN114649305A (zh) | 2022-06-21 |
| CN114649305B true CN114649305B (zh) | 2023-03-07 |
Family
ID=81994563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210266272.0A Active CN114649305B (zh) | 2022-03-17 | 2022-03-17 | 半导体封装结构及其形成方法、导电治具及电镀设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114649305B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024097A (ja) * | 1999-07-05 | 2001-01-26 | Kyokutoku Kagi Kofun Yugenkoshi | チップパッケージ基板構造とその製造方法 |
| CN103730378A (zh) * | 2013-12-05 | 2014-04-16 | 南通富士通微电子股份有限公司 | 封装结构的形成方法 |
| CN103985723A (zh) * | 2014-05-20 | 2014-08-13 | 苏州晶方半导体科技股份有限公司 | 封装方法以及封装结构 |
| CN106981476A (zh) * | 2017-03-30 | 2017-07-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN107112245A (zh) * | 2014-11-20 | 2017-08-29 | 密克罗奇普技术公司 | 具有经改进接触引脚的qfn封装 |
| WO2018054315A1 (zh) * | 2016-09-26 | 2018-03-29 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN109346454A (zh) * | 2018-11-08 | 2019-02-15 | 嘉盛半导体(苏州)有限公司 | 引线框架条、半导体封装方法、半导体封装结构及其单元 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020160597A1 (en) * | 2001-04-30 | 2002-10-31 | Wen-Kun Yang | Wafer level package and the process of the same |
| US8461675B2 (en) * | 2005-12-13 | 2013-06-11 | Sandisk Technologies Inc. | Substrate panel with plating bar structured to allow minimum kerf width |
| TWI294168B (en) * | 2006-04-18 | 2008-03-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and substrate with array arrangement thereof and method for fabricating the same |
| TWI582905B (zh) * | 2016-01-07 | 2017-05-11 | 晨星半導體股份有限公司 | 晶片封裝結構及其製作方法 |
-
2022
- 2022-03-17 CN CN202210266272.0A patent/CN114649305B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024097A (ja) * | 1999-07-05 | 2001-01-26 | Kyokutoku Kagi Kofun Yugenkoshi | チップパッケージ基板構造とその製造方法 |
| CN103730378A (zh) * | 2013-12-05 | 2014-04-16 | 南通富士通微电子股份有限公司 | 封装结构的形成方法 |
| CN103985723A (zh) * | 2014-05-20 | 2014-08-13 | 苏州晶方半导体科技股份有限公司 | 封装方法以及封装结构 |
| CN107112245A (zh) * | 2014-11-20 | 2017-08-29 | 密克罗奇普技术公司 | 具有经改进接触引脚的qfn封装 |
| WO2018054315A1 (zh) * | 2016-09-26 | 2018-03-29 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN106981476A (zh) * | 2017-03-30 | 2017-07-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN109346454A (zh) * | 2018-11-08 | 2019-02-15 | 嘉盛半导体(苏州)有限公司 | 引线框架条、半导体封装方法、半导体封装结构及其单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114649305A (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288559B1 (en) | Semiconductor testing using electrically conductive adhesives | |
| US6310390B1 (en) | BGA package and method of fabrication | |
| US8053880B2 (en) | Stacked, interconnected semiconductor package | |
| US5019673A (en) | Flip-chip package for integrated circuits | |
| US9230938B2 (en) | Method of manufacturing semiconductor device | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US7615409B2 (en) | Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages | |
| US8125792B2 (en) | Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module | |
| US20070262434A1 (en) | Interconnected ic packages with vertical smt pads | |
| JP4602350B2 (ja) | ランド・グリッド・アレイ実装デバイスおよびその形成方法 | |
| JP2007059931A (ja) | 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法 | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| KR20100000732A (ko) | 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판 | |
| US6479894B2 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| KR20110107989A (ko) | 적층 반도체 패키지 형성방법 | |
| KR20180125877A (ko) | 도전 범프 상호 연결을 포함하는 반도체 장치 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| CN114649305B (zh) | 半导体封装结构及其形成方法、导电治具及电镀设备 | |
| JP2004335629A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法 | |
| JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| US7119565B2 (en) | Chip carrier and method for testing electrical performance of passive component | |
| JP2012212765A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |