JP4602350B2 - ランド・グリッド・アレイ実装デバイスおよびその形成方法 - Google Patents

ランド・グリッド・アレイ実装デバイスおよびその形成方法 Download PDF

Info

Publication number
JP4602350B2
JP4602350B2 JP2006543819A JP2006543819A JP4602350B2 JP 4602350 B2 JP4602350 B2 JP 4602350B2 JP 2006543819 A JP2006543819 A JP 2006543819A JP 2006543819 A JP2006543819 A JP 2006543819A JP 4602350 B2 JP4602350 B2 JP 4602350B2
Authority
JP
Japan
Prior art keywords
die
ball
balls
integrated circuit
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006543819A
Other languages
English (en)
Other versions
JP2007525828A (ja
Inventor
ミン シウ、ヘイ
ウォン チョウ、ワイ
シュイ、ナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007525828A publication Critical patent/JP2007525828A/ja
Application granted granted Critical
Publication of JP4602350B2 publication Critical patent/JP4602350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、集積回路の実装に関し、より詳細には、ランド・グリッド・アレイ（ＬＧＡ）実装デバイスの改良形製造方法に関する。
集積回路（ＩＣ）ダイは、シリコン・ウェハのような半導体ウェハ上に形成される小さなデバイスである。リードフレームは、通常、ウェハから切り離されたＩＣダイを支持するパドルを含む金属フレームである。リードフレームも、外部電気接続を行うリード・フィンガを有する。すなわち、ダイはダイ・パドルに取り付けられ、次にダイのボンディング・パッドが外部電気接続を行うために、ワイヤ・ボンディングまたはフリップ・チップ・バンプを介してリード・フィンガに接続される。ダイおよびワイヤボンドまたはフリップ・チップ・バンプを保護材料で封入するとパッケージができる。パッケージ・タイプにより、外部電気接続は、薄型小型パッケージ（ＴＳＯＰ）におけるようにそのまま使用することもできるし、または例えば、ボール・グリッド・アレイ（ＢＧＡ）用の球状半田ボールを取り付けることによりさらに処理することができる。これらの端末点により、ダイをプリント回路板のような他の回路に電気的に接続することができる。しかし、化学エッチングおよびエッチ・バックのようなステップが必要である場合には、リードフレームを形成したり、デバイスを実装するとコストが高くなったり、時間がかかったりする。
事実上、すべての電子デバイスは、パッケージ化されたＩＣを使用していて、小型で強力なデバイスが要求されているので、パッケージ・サイズを小さくすることは非常に望ましいことである。ＬＧＡパッケージは、ボール・グリッド・アレイ（ＢＧＡ）パッケージの一部である半田ボールを使用していないので高さが低くなる。パッケージ化されたデバイスを、半田ボールによりプリント回路板（ＰＣＢ）に取り付ける代わりに、ＬＧＡパッケージはソケットによりＰＣＢに取り付けられる。最近では、ＬＧＡパッケージは、プリント回路板上に置かれた半田によりリフロー実装されてきた。信頼性を低下させないでパッケージの高さが低くなったために、ＬＧＡパッケージが、携帯電話、デジタル・カメラ、携帯情報端末（ＰＤＡ）等のような多くの電子デバイス用に広く使用されるようになっている。さらに、ＬＧＡパッケージは、より小さなパッケージでピン数を増やすことができる。同時に、ＩＣからパッケージ用パッドへの電気的パスが短くなる。
それ故、パッケージ化されたＩＣのサイズを小さくする方法が求められている。また、安価なコストでＩＣを実装するための方法を提供することも望ましいことである。
本発明は、集積回路ダイを実装するための方法を提供する。この方法は、
治具内で複数の柔らかい導電性ボールを形成するステップであって、ボールの対向面の少なくとも一部が平らになるステップと、
形成したボールを治具からモールド・マスキング・テープに移動するステップと、
集積回路ダイの第１の面をモールド・マスキング・テープに取り付けるステップであって、ダイの第２の面が複数のダイ・ボンディング・パッドを有し、ダイが形成されたボールにより囲まれているステップと、
ダイ・ボンディング・パッドを、ダイを囲んでいる形成された各ボールに電気的に接続するステップと、
ダイ、電気接続、および形成したボールの頂部をモールド・コンパウンドで封入するス
テップと、
ボールの底部が露出するようにモールド・マスキング・テープを除去するステップとを含む。この場合、２つ以上のデバイスが同時に形成され、次に隣接するデバイスを分離するために個別分割ステップが行われる。
添付の図面を参照すれば、本発明の好ましい実施形態の下記の詳細な説明をよりよく理解することができるだろう。図に示す本発明は、単に例示としてのものであって、添付の図面に限定されない。図面中、類似の参照番号は類似の要素を示す。
添付の図面に関連して記述する以下の詳細な説明は、本発明の好ましい実施形態を説明するためのものであり、本発明を実行することができる唯一の形を示すものではない。本発明の精神および範囲内に含まれる異なる実施形態によっても、同じまたは同等の機能を実行することができることを理解されたい。
ここで図１を参照すると、この図は、本発明のある実施形態により形成され、パッケージ化された半導体デバイス１０の拡大断面図である。パッケージ化されたデバイス１０は、ダイ取付け材料１６により１つまたは複数の柔らかいボール１４に取り付けられているシリコン・ウェハから切り離した集積回路ダイのような集積回路ダイ１２を有する。集積回路ダイ１２は、複数のワイヤ・ボンディング・パッド２０を含む頂面すなわち第１の面１８を有する。ワイヤ・ボンディング・パッド２０は、他の柔らかいボール１４に電気的に接続している。好適には、ワイヤ・ボンディング・パッド２０は、ワイヤボンディングを介して、ワイヤ２２により柔らかいボール１４に接続していることが好ましい。ダイ１２、電気接続、ワイヤ２２、および柔らかいボール１４の少なくとも頂部は、モールド・コンパウンド２４によりカバーされているか封入されている。ボール１４の底面は、露出していて、集積回路ダイ１２をプリント回路板に接続することができる。ワイヤ２２が接続しているボール１４は、当業者であれば周知のように、ダイ１２、基板またはプリント回路板へ／からデータ、電力または接地信号を送るために使用することができ、一方、ダイ１２が取り付けられている他のボール１４は、ダイ１２から熱を伝えることができ（すなわち、熱管理を行うことができ）、プリント回路板レベルの半田接合部の強度を強化している。すなわち、ダイ１２の下のボール１４は、プリント回路板レベルの半田強度を強化する半田づけすることができる面を提供する。隅のボールおよびパケットの縁部に沿ったボールでも、パッケージの機械的強度を強化する接続を提供することができることに留意されたい。
集積回路ダイ１２は、デジタル信号プロセッサ、特種用途向け回路等のような任意のタイプの回路であってもよい。このような回路は、当業者にとって周知のものである。好適には、柔らかいボール１４は、電気信号がそこを通ることができるように導電性材料から作ることが好ましい。導電性材料は、銅または金、またはその合金、または６３／３７材料（錫６３％、鉛３７％）、または９０／１０（鉛９０％、錫１０％）のような柔らかい半田のような金属であってもよい。別の方法としては、柔らかいボール１４を、金属面仕上げの高分子基材から形成することもできる。鉛を含んでいない金属のボールにより鉛を含まないパッケージを作ることができる。ワイヤ２２を容易にそれにワイヤボンディングできるように、ボール１４は柔らかい材料から作られる。好適には、ワイヤ２２は、ワイヤボンディング中、ワイヤ２２が柔らかいボール１４内に貫通し、その中に埋め込まれるように、銅、または硬質の金合金のようなもっと硬いまたはもっと硬質材料から作ることが好ましい。以下にさらに詳細に説明するように、ワイヤ２２用にもっと硬い材料を使用することにより、ワイヤ２２を柔らかいボール１４内に貫通することができ、それにより柔らかいボール１４内に硬質ワイヤ２２を埋め込むことにより接続が形成される。
ダイ１２は、ダイ取付け材料１６により複数のボール１４に取り付けられる。ダイ取付け材料１６は、ダイを基板に取り付けるために使用するエポキシのような任意の周知の接着剤であってもよい。図の実施形態の場合には、ダイ１２は、ボール１４に取り付けられているが、ダイ１２は、銅のような金属からできているダイ・パドルの一方の面に取り付けることもできる。その場合、ダイ・パドルの他方の面は露出している。もう１つの方法は、ダイ１２の底面（すなわち、第２の面）を露出させる方法である。この場合、ダイ１２は、ボール１４のうちの任意のものまたはダイ・パドルに取り付けられない。封入剤２４は、集積回路を実装するために通常使用される当業者であれば周知のタイプのものである。
ここで図２Ａ〜図９を参照しながら、本発明によるＩＣダイを実装するための方法について説明する。図２Ａおよび図２Ｂは、本発明のある実施形態による柔らかい導電性ボール１４を形成するための治具３０を示す。図２Ａは、治具３０の斜視図であり、図２Ｂは、治具３０内に位置する導電性ボールの拡大図である。集積回路ダイ１２を実装するためのプロセスの第１のステップは、柔らかいボール１４を形成するステップである。治具３０は、ボール１４が形成される複数の凹部を含む大きな平らな面を有する金属のブロックである。凹部は、治具３０の表面上のグリッドまたはアレイ内に形成される。本発明の最も重要な考慮事項の１つは、製造コストを安くすることである。この好ましい実施形態の場合には、ボール１４は回転している板上に溶融金属を注ぐことにより形成される。そうすることにより、非常にコスト・パフォーマンスのよい方法で、非常に寸法の精度が高い小さな金属のボールを形成することができる。治具３０内の凹部は通常丸い。好適には、凹部は、凹部内で形成されたボールの一部が平らなまたは一部が平らな表面を有するように、平らなまたは一部が平らな底面を有することが好ましい。球状のボールまたは平らな底面を有する球状のボールを形成するもう１つの方法は、矩形のボールを使用することができる。図１０は、矩形のボール１５の一例を示す。
すでに説明したように、ボール１４は、柔らかい金属のような変形することができる柔らかい導電性材料から形成される。例示としての金属としては半田または金がある。当業者であれば周知のように、大部分のＢＧＡボールは、非常に柔らかい６３／３７材料（錫６３％、鉛３７％）からできている。９０／１０（鉛９０％、錫１０％）材料を使用した場合でも、ボールは変形することができる。ここで図３Ａおよび図３Ｂを参照すると、治具３０内にボール１４を入れた後で、ボール１４の頂面３２が、機械的コイニング・プロセスによりプレス３４で平らにされる。すなわち、ボール１４の頂面３２を平らにする治具３０の凹部内でボール１４の頂面を押すためにプレス３４が使用される。好適には、凹部は、平らなまたは一部が平らな底面を有していることが好ましいので、ボール１４の底面が頂面３２と同じ方法で平らにされる。それ故、ボール１４の少なくとも２つの対向面が平らになるか、一部平らになる。
ここで図４を参照すると、機械的コイニング・プロセスの後で、ボール１４は治具３０からその１つの面上に接着剤が塗布されているモールド・マスキング・テープ３６に移動する。より詳細に説明すると、テープ３６がボール１４上に置かれる。ボール１４は、テープ３６の接着面に付着し、次にテープ３６が治具３０から上方に剥がされる。別の方法としては、治具３０をテープ３６上に置き、ボール１４がテープ３６の接着面に付着した後で、治具３０を動かすことができる。図５に示すように、ボール１４がテープ３６に移動する前または移動した後に、モールド・マスキング・テープ３６を金属フレーム３８に付着することができる。
ボール１４がモールド・マスキング・テープ３６に移動した後で、ダイ取付けステップが行われる。図５Ａを参照すると、集積回路ダイ１２が、所定の位置で複数のボール１４に取り付けられる。ダイ１２は、複数のワイヤ・ボンディング・パッド２０を含む頂面お
よび底面を有する。この好ましい実施形態の場合には、ダイ１２の底面は、ダイ取付け接着剤１６によりボール１４に直接取り付けられる（図１）。ダイ１２は、ダイ１２が複数のボール１４で囲まれるような位置に取り付けられる。Ｉ／Ｏの数は、各ダイ１２を囲んでいるボール１４の数を決定するために使用される。ダイ１２を複数のボール１４の頂部に取り付けることにより、大きさが同じで１つのボール・マトリックス・パターンを有するボールを形成するために、治具を使用することができる。１つのボール・マトリックス・パターンにより、治具３０のサイズを変えなくても、異なるサイズのダイおよび異なるパッケージ・サイズを形成することができる。さらに、すでに説明したように、ダイ１２が取り付けられているボール１４は、ＩＣ１２のための熱路としての働きをし、プリント回路板レベルの半田接合部の強度を強化する半田づけすることができる表面を提供する。すなわち、ボール１４は、半田づけすることができる面を提供する。
ダイは他の方法でも取り付けることができる。第１の方法の場合には、ダイ１２は、図５Ｂに示すように、ボール１４が存在しない位置でテープ３６に直接取り付けられる。すなわち、治具３０内でボールのアレイを形成している場合、ボールが存在しないいくつかの点を残しておき、そのような点が個々のダイ１２を収容する。このようにして、ダイ１２は、封入された後およびテープを除去した後で露出面を有する。第２の方法の場合には、図５Ｃに示すように、ダイ１２は非導電性エポキシ４０によりテープ３６に取り付けられる。この第２の方法で形成したパッケージの場合には、ダイ１２は露出しないし、ダイ１２とパッケージの完成品の外側の間には導電路は存在しない。この第２の方法を使用すれば、パッケージの下でＰＣＢの経路を決めることができる。図５Ｄを参照すると、さらにもう１つの方法の場合、エポキシまたは半田４４により、ダイ１２が、ヒート・シンク４２（例えば、ベタ金属板（ｓｏｌｉｄ ｍｅｔａｌ ｐｌａｔｅ））に取り付けられる。ヒート・シンク４２は、ボール１４をテープ３６に取り付けた後で、テープ３６に取り付けることができる。ヒート・シンク４２は、さらに、パッケージの熱性能を改善することができ、パッケージの半田づけすることができる面積を増大することができる。
ここで図１、図６Ａおよび図６Ｂを参照すると、すでに説明したように、ダイ１２をテープ３６またはボール１４に取り付けた後で、ワイヤ・ボンディング・パッド２０が、ダイ１２を囲んでいる形成された各ボール１４に電気的に接続される。より詳細に説明すると、ボンディング・ワイヤ２２が、ＩＣワイヤ・ボンディング・パッド２０から、形成された各ボール１４に接続される。形成されたボール１４はモールド・マスキング・テープ３６の接着剤だけで保持されているので、従来の熱音波ワイヤ・ボンディング・プロセス中に使用する超音波力に耐えられるほど、しっかりとボールを保持することができない場合がある。それ故、従来の熱音波ボンディングを使用する代わりに、柔らかいボール１４内に貫通するために、銅または硬質金合金でできている硬質ワイヤが使用される。これで、柔らかいボール１４内に硬質ワイヤ２２を埋め込むことにより接続が形成される。図６Ｂに示すように、ワイヤ２２の先端３３はボール１４内に埋め込まれる。先端３３は、通常円形をしていて、ワイヤ・ボンディング機械により、ワイヤ２２の電気フレーム・オフ（ＥＦＯ）により形成される。
ワイヤボンディング・プロセスが終了した後で、ダイ１２、電気接続、ワイヤ２２およびボールの一部を、好適には集積回路を実装するための周知のプラスチック材料で封入することが好ましい。図７は、その上に封入剤２４を有するテープ３６を保持する金属フレーム３８を示す。この段階において、封入剤が、テープ３６の一方の面全体をカバーする。ボール１４の一部が平らな面が、封入剤２４内にそのボール１４を固定するのを助ける固定フィーチャを供給することに留意されたい。
封入工程の後に、手でまたは市販の剥離機（ｄｅ−ｐｅｅｌｉｎｇ ｍａｃｈｉｎｅ）などでモールド・マスキング・テープ３６が除去され、それにより図８に示すように、ボ
ール１４のアレイの底部が露出する。信頼性の高いＬＧＡ相互接続を確実に行うために、ボールの露出した底部を、両方とも腐蝕に強く、接触抵抗が低い貴金属による面仕上げ（例えば、ニッケル／金）でコーティングまたはメッキすることができる。ボール１４の露出した部分は、電解ニッケル／金メッキを選択的に堆積することによりコーティングすることができる。最後に、好適には、個々のパッケージ化されたデバイス１０を形成するために周知のソー分割工程により、封入したマトリックスが個々に分割される。
ソー分割工程の前に、必要に応じて、電気機能試験を行うことができる。封入したデバイスのＩ／Ｏ端子のすべてが実装工程中に分離しているので、ストリップ・フォーマットで電気試験を行うことができる。そのため試験器の使用が改善され、プロセスまたはコストを追加しないでも、並行して試験を行うことができる。
パッケージ化されたデバイスの高周波電気性能は改善される。何故なら、ＩＣ１２からプリント回路板への信号経路が短くなったからである。さらに、システム基板の反りによる応力破損に対する半田接合部の抵抗が増大するので、システムの信頼性が改善される。携帯電話ハンドセット・メーカーにとって、ＲＦ性能の改善および機械的応力破損に対する強度の改善は重要な問題である。
本発明は、集積回路を実装するための容易で安価な方法を提供する。デバイス・コストは安い。何故なら、基板も端末（外部ピンまたはボール）も必要としないからである。金属リードフレームを使用していないので、分割ステップで使用するソーブレードは金属を切断する必要がなく、そのため、ソーブレードの寿命が延びる。また、リードフレームを必要としないので、基板追跡ルーティングを行う必要がない。この実装工程は、コストを高くすることがある化学エッチ・バックを必要としない。この実装工程は、現在入手できる機器により行うことができる。パッケージは、また、最低０．４ｍｍの非常に低いプロファイルを有する。ＬＧＡパッケージについて説明してきたが、ＱＦＮ（クワッド・フラット・ノー・リード）のような他のパッケージ・タイプも上記方法により形成することができる。スタックド・ダイ・デバイスもこの方法で実装することができる。ランド・グリッド・アレイ（ＬＧＡ）を使用すれば、例えば、２００＋Ｉ／Ｏのような高い相互接続密度を達成することができる。
本発明の好ましい実施形態を図示し説明してきたが、本発明はこれらの実施形態だけに限定されないことを理解することができるだろう。当業者であれば、特許請求の範囲に記載するように、本発明の精神および範囲から逸脱することなしに、種々の修正、変更、変形、置換および等価物を思い付くことができるだろう。
本発明のある実施形態によるパッケージ化された集積回路の拡大断面図。 本発明のある実施形態による導電性ボールを形成するための治具の斜視図。 図２Ａの治具内に位置する導電性ボールの大きな拡大図。 図２Ａの治具内の導電性ボールに対する機械的コイニング・プロセスを示す斜視図。 機械的コイニング・プロセス後の図２Ａの治具内の導電性ボールの大きな拡大斜視図。 導電性ボールを図２Ａの治具から接着テープに移動するステップを示す斜視図。 本発明のある実施形態によるダイ取付け工程の斜視図。 別のダイ取付け工程を示す拡大断面図。 別のダイ取付け工程を示す拡大断面図。 別のダイ取付け工程を示す拡大断面図。 複数の導電性ボールにワイヤボンディングした図５のダイのうちの１つを示す大きな拡大斜視図。 図６Ａのワイヤボンディングのうちの１つの大きな拡大断面図。 封入工程後の導電性ボールにワイヤボンディングしたダイを有する接着テープの頂面の斜視図。 本発明のある実施形態によるテープ除去ステップ後の封入デバイスの底面を示す斜視図。 本発明による個別分割工程後のパッケージ化されたデバイスの底面の斜視図。 本発明による導電性ボールの他の実施形態の斜視図。

Claims (9)

  1. 集積回路ダイを実装するための方法であって、
    治具内で複数の柔らかい導電性ボールを形成するステップであって、前記ボールの対向面の少なくとも一部が平らになるステップと、
    前記形成したボールを前記治具からモールド・マスキング・テープに移動するステップと、
    集積回路ダイの第１の面を前記モールド・マスキング・テープに取り付けるステップであって、前記ダイの第２の面が複数のダイ・ボンディング・パッドを有し、前記ダイが前記形成されたボールにより囲まれているステップと、
    前記ダイ・ボンディング・パッドを、前記ダイを囲んでいる前記形成された各ボールに電気的に接続するステップと、
    前記ダイ、前記電気接続および前記形成したボールの頂部をモールド・コンパウンドで封入するステップと、
    前記ボールの底部が露出するように前記モールド・マスキング・テープを除去するステップとを含む方法。
  2. 前記治具内で形成された前記ボールが球状である請求項１に記載の集積回路ダイを実装するための方法。
  3. 前記治具内で形成された前記ボールがほぼ矩形である請求項１に記載の集積回路ダイを実装するための方法。
  4. ボールを形成するステップが、前記ボールの少なくとも２つの対向面の少なくとも一部を平らにする機械的コイニング・ステップを含む請求項１に記載の集積回路を実装するための方法。
  5. 前記モールド・マスキング・テープをフレームに取り付けるステップをさらに含む請求項１に記載の集積回路ダイを実装するための方法。
  6. 前記ダイ取付けステップが、前記ダイの前記第１の面をダイ取付け接着剤により複数のボールに取り付けるステップを含む請求項１に記載の集積回路ダイを実装するための方法。
  7. 前記電気的に接続するステップが、対応する複数のワイヤにより、前記ダイ・ボンディング・パッドを前記各ボールにワイヤボンディングするステップを含む請求項１に記載の集積回路ダイを実装するための方法。
  8. 前記ワイヤボンディング・ステップにおいて、前記ワイヤが前記ボールを貫通し、その中に埋め込まれる請求項７に記載の集積回路ダイを実装するための方法。
  9. 隣接する複数の封入されたダイから封入されたダイをソーで分割するステップをさらに含む請求項１に記載の集積回路ダイを実装するための方法。
JP2006543819A 2003-12-09 2004-11-04 ランド・グリッド・アレイ実装デバイスおよびその形成方法 Active JP4602350B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/731,831 US7056766B2 (en) 2003-12-09 2003-12-09 Method of forming land grid array packaged device
PCT/US2004/037059 WO2005060450A2 (en) 2003-12-09 2004-11-04 Land grid array packaged device and method of forming same

Publications (2)

Publication Number Publication Date
JP2007525828A JP2007525828A (ja) 2007-09-06
JP4602350B2 true JP4602350B2 (ja) 2010-12-22

Family

ID=34634438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543819A Active JP4602350B2 (ja) 2003-12-09 2004-11-04 ランド・グリッド・アレイ実装デバイスおよびその形成方法

Country Status (6)

Country Link
US (1) US7056766B2 (ja)
JP (1) JP4602350B2 (ja)
KR (1) KR101119708B1 (ja)
CN (1) CN101421833B (ja)
TW (1) TWI349317B (ja)
WO (1) WO2005060450A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY136179A (en) * 2004-10-23 2008-08-29 Freescale Semiconductor Inc Packaged device and method of forming same
WO2006047028A2 (en) * 2004-10-23 2006-05-04 Freescale Semiconductor, Inc. Packaged device and method of forming same
US7404513B2 (en) * 2004-12-30 2008-07-29 Texas Instruments Incorporated Wire bonds having pressure-absorbing balls
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US7347701B2 (en) * 2006-05-17 2008-03-25 Intel Corporation Differential I/O spline for inexpensive breakout and excellent signal quality
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
US8410602B2 (en) * 2007-10-15 2013-04-02 Intel Corporation Cooling system for semiconductor devices
US8039311B2 (en) * 2008-09-05 2011-10-18 Stats Chippac Ltd. Leadless semiconductor chip carrier system
US7812449B2 (en) * 2008-09-09 2010-10-12 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
US8546189B2 (en) * 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
JP5588150B2 (ja) * 2009-02-06 2014-09-10 セイコーインスツル株式会社 樹脂封止型半導体装置
US9076737B2 (en) * 2009-06-19 2015-07-07 Stats Chippac Ltd. Integrated circuit packaging system with bumps and method of manufacture thereof
US8802555B2 (en) 2011-03-23 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US8502363B2 (en) * 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
CN103426780A (zh) * 2012-05-14 2013-12-04 万国半导体(开曼)股份有限公司 焊球阵列用作高度垫块及焊料固定物
US8722467B2 (en) * 2012-06-30 2014-05-13 Alpha & Omega Semiconductor, Inc. Method of using bonding ball array as height keeper and paste holder in semiconductor device package
US8981541B2 (en) * 2013-07-10 2015-03-17 Freescale Semiconductor, Inc. Quad flat semiconductor device with additional contacts
CN106486429A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 半导体芯片封装结构及其封装方法
CN106486443A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 简易半导体芯片封装结构及其封装方法
US11506621B2 (en) * 2019-03-01 2022-11-22 Delphi Technologies Ip Limited System and method for multi-point thermal path assessment

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH04289284A (ja) * 1990-11-20 1992-10-14 Hoechst Celanese Corp ポリアリーレンスルフィドで被覆したワイヤー
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5765744A (en) * 1995-07-11 1998-06-16 Nippon Steel Corporation Production of small metal bumps
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
KR100248202B1 (ko) * 1997-04-29 2000-03-15 김영환 칩 크기의 패키지 및 그의 형성방법
KR100248203B1 (ko) * 1997-05-22 2000-03-15 김영환 마이크로-볼 그리드 어레이 패키지
US6000603A (en) * 1997-05-23 1999-12-14 3M Innovative Properties Company Patterned array of metal balls and methods of making
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6498099B1 (en) 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
KR20010008664A (ko) * 1999-07-02 2001-02-05 윤종용 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그제조방법
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
JP3062192B1 (ja) 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US6711026B2 (en) 2001-11-13 2004-03-23 International Business Machines Corporation Sash for land grid arrays
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050124147A1 (en) 2005-06-09
WO2005060450A3 (en) 2009-04-09
JP2007525828A (ja) 2007-09-06
CN101421833A (zh) 2009-04-29
KR20060126645A (ko) 2006-12-08
KR101119708B1 (ko) 2012-03-19
US7056766B2 (en) 2006-06-06
WO2005060450A2 (en) 2005-07-07
CN101421833B (zh) 2010-10-27
TW200531188A (en) 2005-09-16
TWI349317B (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4602350B2 (ja) ランド・グリッド・アレイ実装デバイスおよびその形成方法
US7205178B2 (en) Land grid array packaged device and method of forming same
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
US7285855B2 (en) Packaged device and method of forming same
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20090004784A1 (en) Method for fabricating semiconductor package free of substrate
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
KR20050103234A (ko) 멀티-다이 반도체 패키지
US7179682B2 (en) Packaged device and method of forming same
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
KR100651792B1 (ko) 플립칩 반도체 팩키지 및, 그것의 제조 방법
JP2000236058A (ja) 半導体装置及びその製造方法
JPH1167985A (ja) 半導体装置
KR20010060879A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
KR20000002999A (ko) 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4602350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250