CN106486443A - 简易半导体芯片封装结构及其封装方法 - Google Patents

简易半导体芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN106486443A
CN106486443A CN201510536956.8A CN201510536956A CN106486443A CN 106486443 A CN106486443 A CN 106486443A CN 201510536956 A CN201510536956 A CN 201510536956A CN 106486443 A CN106486443 A CN 106486443A
Authority
CN
China
Prior art keywords
ground
semiconductor chip
plain conductor
wire mark
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510536956.8A
Other languages
English (en)
Inventor
陈石矶
李皞白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crown Research (shanghai) Patent Technology Co Ltd
Original Assignee
Crown Research (shanghai) Patent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crown Research (shanghai) Patent Technology Co Ltd filed Critical Crown Research (shanghai) Patent Technology Co Ltd
Priority to CN201510536956.8A priority Critical patent/CN106486443A/zh
Publication of CN106486443A publication Critical patent/CN106486443A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体芯片的封装结构，包括:芯片，其主动面上配置有多个焊接点；多条金属导线，其一端与焊接点电性连接；封胶体，包覆芯片及金属导线；多个金属接点，曝露在封胶体外，而每一个金属接点与多条金属导线的另一端电性连接成一体。

Description

简易半导体芯片封装结构及其封装方法
技术领域
本发明有关于一种半导体芯片的封装结构，特别是有关于一种不需使用模具就能完成封装制程的半导体芯片封装结构及其封装方法。
背景技术
一般半导体组件在晶圆厂完成功能性的制造后，需要经过切割成芯片，再将芯片与电路板电性连接；之后，要将完成电性连接的芯片与电路板放进一个模具中，接着，将树脂注入模具中，用以完全包覆芯片与电路板；再接着，经过烘烤将树脂固化后，即完成半导体组件的封装。
在这个封装过程中，模具为一种耗材，且需要根据不同的芯片尺寸个别制作；由于，开模制造模具的费用很高，故在产品制造的竞争过程中，往往造成成本增加的问题。此外，每一个芯片必须与一个电路板电性连接，故使得电路板也成为制造成本之一。
为了进一步降低半导体芯片的封装成本，故需要一种简易的封装结构。
发明内容
根据上述问题，本发明的主要目的在提供一种半导体芯片的封装结构，包括:芯片，其主动面上配置有多个焊接点；多条金属导线，其一端与焊接点电性连接；封胶体，包覆芯片及金属导线；多个金属接点，曝露出封胶体表面，而每一个金属接点与多条金属导线的另一端电性连接成一体。
根据上述之目的，使得本发明的封装结构不需经过模具的制程，可以有效地降低制造成本。此外，本发明的封装结构也不需使用基板，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。
本发明另一主要目的在提供一种半导体芯片的封装方法，包括:提供一底材，底材上形成多个区域且每一个区域上配置有多个辨识记号；依序提供芯片，每一个芯片的主动面上配置有多个焊垫，并将相对主动面的底部固接于底材的每一区域上，并配置在每一个区域的辨识记号之间；执行打线，是依序将每一条金属导线的一端与每一个焊垫电性连接，并将每一条金属导线的另一端与每一个辨识记号电性连接，并形成金属接点；执行网印，将网印材料覆盖芯片及该这些金属导线并与该底材固接；执行剥离，是将底材与封胶体分离，以曝露出金属接点。
根据上述之目的，使得本发明的封装方法不需经过模具的制程，可以有效地降低制造成本。此外，本发明的封装结构也不需使用基板，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。
附图说明
图1A 是本发明的底材上视示意图；
图1B 是本发明的底材剖面示意图；
图2 是本发明的底材与芯片结合上视示意图；
图3 是本发明的芯片完成打线制成的剖面示意图；
图4A-4B 是本发明的网印剖面示意图；
图5 是本发明完成剥离后的底面示意图；
图6A 是本发明完成切割后的封装结构底面示意图；以及
图6B 是本发明完成切割后的封装结构剖面示意图。
具体实施方式
为使本发明之目的、技术特征及优点，能更为相关技术领域人员所了解并得以实施本发明，在此配合所附图式，于后续之说明书阐明本发明之技术特征与实施方式，并列举较佳实施例进一步说明，然以下实施例说明并非用以限定本发明，且以下文中所对照之图式，系表达与本发明特征有关之示意。
首先，请参考图1A及图1B，其中图1A是本发明的底材上视示意图，图1B是本发明的底材剖面示意图。如图1A所示，是本发明的底材10是由高分子材料所形成，例如一种树脂或AB胶。底材10可以区分为多个置放半导体组件的晶粒区14，每一个晶粒区14由虚线区分出来。此外，本发明的底材10，可以使用具有一定的硬度，或是先将底材10经过烘烤过程，也使得底材10具有一定的硬度。接着，在晶粒区14的周边位置形成多个辨识符号12，每一个辨识符号12为几何形状，例如:十字符号，且每一个辨识符号12的材质为金属，例如:金或铜或铜合金等。而每一个辨识符号12可以是由半导体制程以金属沉积方式形成或是以电镀方式形成或是以网印方式形成，如图1B所示，本发明并不加以限制。此外，对于每一个辨识符号12寸大小，可以根据所要封装的半导体组件20的焊垫22数量来调整，本发明并不加以限制。
接着，请参考图2，是本发明的底材与芯片结合上视示意图。如图2所示，将已经切割完成的半导体组件20(例如:DRAM或Flash内存)，将其经由取放机构(Handler)逐一将每一个半导体组件20放置至底材10上的晶粒区14，并且是将半导体组件20配置在每一个辨识符号12之间。此外，半导体组件20放置至底材10上的晶粒区14的固定方式，可以选择使用一种树脂(resin)，特别是一种B-Stage树脂或是具有导热效果的树脂来做为半导体组件20与底材10的黏着层。
再接着，请参考图3，是本发明的底材与芯片结合上视示意图。如图3所示，使用打线机(wire bonding machine)将每一个半导体组件20上的焊垫22以一条金属线30连接至底材10的辨识符号12上，以形成电性连接。而在较佳实施例中，当打线机以逆打线方式，先在辨识符号12上形成金属球体32后，再将金线30连接至半导体组件20上的焊垫22；此外，在发明的另一个实施例中，打线也可以选择先将金线30与半导体组件20上的焊垫22连接后，再将金属线30连接至辨识符号12上，并在辨识符号12形成金属球体32；其中，在本发明的金属球体32是由打线机将金属材料与每一个底材10上的辨识符号12连接成一体，且每一个金属球体32的直径可以介于0.01mm～0.5.mm。此外，在本发明的较佳实施例中，可以在晶粒区14上，先形成一黏着层50，以便藉由此黏着层50来固接半导体组件20；而此黏着层50可以是一种固化胶，例如:B-Stage固化胶；此外，黏着层50也可以是一种高导热的树脂，例如:以环氧树脂为主要材料所形成的导热胶。
接着，请参考图4A及图4B，是本发明的网印示意图。当半导体组件20一个个间隔排列在底材10的晶粒区14上并且已经与底材10上的辨识符号12电性连后，由网印机依序将高分子材料网印在每一个半导体组件20上，以形成一颗颗间隔排列的网印体，而每一个网印体用以覆盖半导体组件20及金属线30；在本实施例，网印体只覆盖个别晶粒区14的区域，如图4A所示。而在本发明的另一个实施例，当半导体组件20一个个间隔排列在底材10的晶粒区14上并且已经与底材10上的辨识符号12电性连后，由网印机对整个底材10上的半导体组件20以高分子材料整体网印，故形成单一网印体，其中，网印体覆盖多个半导体组件20及金属线30及底材10，如图4B所示。在本发明的两种网印方式，在技术上都是可以选择的，端是设计者而定，本发明并不加以限制；其中，在本发明的实施例中，网印机所使用的高分子材料为一种环氧树脂(Epoxy)。
接着，对已经完成网印制成的网印体进行烘烤的固化程序，用以将网印体固化；在本发明的实施例，对于固化的烘烤温度，可以根据网印体所使用的高分子材料而定，本发明并不加以限制。
请参考图5，是本发明完成剥离后的底面示意图。如图5所示，当网印体固化后，接着，将底材10与网印体剥离，使得网印体的底部及多个金属球体32曝露出来，如图5所示。很明显的，本发明的封装结构也不需使用底材10，除了可以进一步地降低制造成本外，还可以降低封装结构的高度。
当底材10与网印体剥离后，即会使得网印体底部及多个金属球体32曝露出来，此时，网印体底部及多个金属球体32是在同一个平面上。而在本发明的较佳实施例中，可以在晶粒区14上，先形成金属层60，其形成方式可以与形成辨识符号12同时完成。之后，将黏着层50形成在金属层60之上，以便藉由此黏着层50与半导体组件20固接，其中，黏着层50可以是一种高导热的树脂，例如:以B-Stage为主要材料所形成的导热胶。而当底材10与网印体剥离后，金属层60即会曝露出来，如图5所示。藉由此金属层60的设计，可以作为半导体组件20的散热路径；此时，封胶体底部、多个金属球体32即金属层60是在同一个平面上。
请参考图6A及图6B，是本发明完成切割后的封装结构底面示意图及剖面示意图。如图6A所示，当底材10与封网印体离后，网印体底部、多个金属球体32以及金属层60即会曝露出来；接着，将一整片封装结构中曝露出来的每一个金属球体32上形成锡膏(Solder Paste)后，再经过一热制程后，即会在每一个金属球体32上形成锡球(Solder Ball)16，使得锡球16突出于封胶体底部。在此要说明，此形成锡球步骤为选择步骤，可以根据所使用的封装结构是平面网格数组封装(Land Grid Array；LGA)或是球格数组封装(Ball Grid Array；BGA)来决定是否要执行此步骤；其中，当封装结构要形成BGA封装结构时，即要执行此步骤。最后，经由雷射沿着切割线进行切割后，即可以完成半导体组件20的封装，如图6B所示。很明显的，本发明藉由此射出成型的盖体作为模具，固可以节省传统注模所需的模具，故可以进一步降低制造的成本。
本发明接着提供一种半导体芯片的封装方法，包括:
步骤一:提供底材10，并且在底材10上形成多个区域且每一个区域上配置有多个辨识记号12，其中，是底材10由高分子材料所形成，例如一种AB胶；此外，底材10可以区分为多个置放半导体组件的晶粒区14。在晶粒区14的周边位置形成多个辨识符号12，每一个辨识符号12为几何形状，例如:十字符号，且每一个辨识符号12的材质为金属，例如:金或铜或铜合金等。而每一个辨识符号12可以是由半导体制程以金属沉积方式形成或是以电镀方式形成或是以网印方式形成，如图1B所示，本发明并不加以限制。
步骤二:依序提供芯片20，每一个芯片20的主动面上配置有多个焊垫22，并将相对主动面的底部固接于底材的每一个晶粒区14上，并配置在每一个区域的辨识记号12之间。此外，半导体组件20放置至底材10上的晶粒区14的固定方式，可以选择使用一种树脂(resin)，特别是一种B-Stage树脂来做为半导体组件20与底材10的黏着层。而在较佳实施例中，可以在晶粒区14上，先形成金属层60，其形成方式可以与形成辨识符号12同时完成。之后，将黏着层50形成在金属层60之上，以便藉由此黏着层50与半导体组件20固接。
步骤三:执行打线，是依序将每一条金属导线30的一端与每一焊垫22电性连接，并将每一条金属导线30的另端与每一个辨识记号12电性连接，并形成金属球体32；在本发明的金属球体32是由打线机将金属材料与每一个底材10上的辨识符号12连接成一体，且每一个金属球体32的直径可以介于1mm～10mm。
步骤四:执行网印，当半导体组件20一个个间隔排列在底材10的晶粒区14上并且已经与底材10上的辨识符号12电性连后，由网印机依序将高分子材料网印在每一个半导体组件20上，以形成一颗颗间隔排列的网印体，而每一个网印体用以覆盖半导体组件20及金属线30；在本实施例，网印体只覆盖个别晶粒区14的区域，如图4A所示。而在本发明的另一实施例，当半导体组件20一个个间隔排列在底材10的晶粒区14上并且已经与底材10上的辨识符号12电性连后，由网印机对整个底材10上的半导体组件20以高分子材料整体网印，故形成单一网印体，其中，网印体覆盖多个半导体组件20及金属线30及底材10，如图4B所示。其中，在本发明的实施例中，网印机所使用的高分子材料为一种环氧树脂(Epoxy)。
步骤五:执行烘烤的固化程序，用以将网印体固化。
步骤六:执行剥离，是将底材与网印体分离。当底材10与网印体剥离后，即会使得网印体底部及多个金属球体32曝露出来。而在晶粒区14上配置有金属层60时，而当底材10与网印体剥离后，金属层60即会曝露出来。
步骤七:形成锡球，是将一整片封装结构中曝露出来的每一个金属球体32上形成锡膏(Solder Paste)后，再经过一热制程后，即会在每一个金属球体32上形成锡球(Solder Ball)，使得锡球16突出于封胶体底部。在此要说明，此形成锡球步骤为选择步骤，可以根据所使用的封装结构是平面网格数组封装(LandGrid Array；LGA)或是球格数组封装(Ball Grid Array；BGA)来决定是否要执行此一步骤；其中，当封装结构要形成BGA封装结构时，即要执行此步骤。
步骤八:执行切割，是经由雷射沿着切割线44进行切割后，即可以完成半导体组件20的封装，如图6B所示。
虽然本发明以前述之较佳实施例揭露如上，然其并非用以限定本创作，任何熟习本领域技艺者，例如，半导体组件20即不限定为内存，只要是经由半导体制程所形成的晶粒，均为本发明封装之目标；因此，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之专利保护范围须视本说明书所附之申请专利范围所界定者为准。

Claims (10)

1.一种半导体芯片的封装结构，其特征在于，包括:
芯片，其主动面上配置有多个焊接点；
多条金属导线，其一端与所述焊接点电性连接；
网印体，包覆所述芯片及所述金属导线；以及
多个金属接点，曝露在所述网印体外，而每一所述金属接点与所述金属导线的另一端电性连接成一体。
2.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述金属导线是以逆打线方式形成。
3.根据权利要求1所述的半导体芯片的封装结构，其特征在于，曝露在所述封胶体外的所述金属接点为平面网格数组封装(Land Grid Array；LGA)结构。
4.根据权利要求1所述的半导体芯片的封装结构，其特征在于，曝露在所述封胶体外的所述金属接点为球格数组封装(Ball Grid Array；BGA)结构。
5.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述网印体的材质为一种高分子材料。
6.一种半导体芯片的封装方法，其特征在于，包括:
提供底材，所述底材上形成有多个辨识记号；
提供芯片，其主动面上配置有多个焊接点，并将相对所述主动面的底部固接于所述底材上，并配置在所述辨识记号之间；
执行打线，是每一条金属导线的一端与所述焊接点电性连接，并将每一所述金属导线的另一端与每一所述辨识记号电性连接，并形成金属接点；
执行网印，将网印材料覆盖所述芯片及所述金属导线并与所述底材固接，形成网印体；
执行烘烤程序，是将所述网印材料固化；以及
执行剥离，是将所述底材与该网印体及所述盖体分离，以曝露出所述金属接点。
7.一种半导体芯片的封装方法，其特征在于，包括:
提供底材，所述底材上形成多个区域且每一所述区域上配置有多个辨识记号；
依序提供芯片，每一所述芯片的主动面上配置有多个焊接点，并将相对所述主动面的底部固接于所述底材的每一所述区域上，并配置在所述区域的所述辨识记号之间；
执行打线，是依序将每一所述金属导线的一端与所述焊接点电性连接，并将每一所述金属导线的另一端与每一所述辨识记号电性连接，并形成金属接点；
执行网印，将网印材料依序覆盖所述芯片及所述金属导线并与所述底材固接，形成网印体；以及
执行剥离，是将所述底材与所述网印体及所述盖体分离，以曝露出所述金属接点。
8.根据权利要求7或8项所述的半导体芯片的封装方法，其特征在于，所述底材上的记号为一种金属材料。
9.根据权利要求7或8项所述的半导体芯片的封装方法，其特征在于，于执行所述剥离程序后，进一步进行过锡程序。
10.根据权利要求1所述的半导体芯片的封装方法其特征在于，所述曝露在所述封胶体外的所述金属接点为球格数组封装(Ball Grid Array；BGA)结构。
CN201510536956.8A 2015-08-27 2015-08-27 简易半导体芯片封装结构及其封装方法 Pending CN106486443A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510536956.8A CN106486443A (zh) 2015-08-27 2015-08-27 简易半导体芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510536956.8A CN106486443A (zh) 2015-08-27 2015-08-27 简易半导体芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN106486443A true CN106486443A (zh) 2017-03-08

Family

ID=58234624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510536956.8A Pending CN106486443A (zh) 2015-08-27 2015-08-27 简易半导体芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN106486443A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224949A1 (en) * 2001-09-28 2005-10-13 Renesas Technology Corp. Semiconductor device and method of fabricating the same
US20080136001A1 (en) * 2006-03-20 2008-06-12 Micron Technology, Inc. Carrierless chip package for integrated circuit devices, and methods of making same
CN101421833A (zh) * 2003-12-09 2009-04-29 飞思卡尔半导体公司 矩栅阵列封装装置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224949A1 (en) * 2001-09-28 2005-10-13 Renesas Technology Corp. Semiconductor device and method of fabricating the same
CN101421833A (zh) * 2003-12-09 2009-04-29 飞思卡尔半导体公司 矩栅阵列封装装置及其形成方法
US20080136001A1 (en) * 2006-03-20 2008-06-12 Micron Technology, Inc. Carrierless chip package for integrated circuit devices, and methods of making same

Similar Documents

Publication Publication Date Title
US11355449B2 (en) Semiconductor device having EMI shielding structure and related methods
TWI437683B (zh) 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法
CN102931161B (zh) 半导体封装件及其制造方法
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6541310B1 (en) Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
CN102005432B (zh) 四面无引脚封装结构及其封装方法
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
CN101335217B (zh) 半导体封装件及其制法
CN103378019B (zh) 具有散热结构的半导体封装结构及其制造方法
US20110163430A1 (en) Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
CN206225352U (zh) 封装的半导体装置和导电的框结构
JP2015527753A (ja) 印刷形成による端子パッドを有するリードキャリア
CN107369654A (zh) 封装结构以及晶片加工方法
US9397082B2 (en) Multiple die lead frame packaging
US8106491B2 (en) Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
CN104217967A (zh) 半导体器件及其制作方法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN102148167A (zh) 可堆栈式封装结构的制造方法
US20120273931A1 (en) Integrated circuit chip package and manufacturing method thereof
CN106486443A (zh) 简易半导体芯片封装结构及其封装方法
CN201838581U (zh) 四面无引脚封装结构
CN100411121C (zh) 散热型封装结构及其制法
CN106486429A (zh) 半导体芯片封装结构及其封装方法
CN206849828U (zh) 封装结构
US8022516B2 (en) Metal leadframe package with secure feature

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308