CN206849828U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN206849828U CN206849828U CN201720613463.4U CN201720613463U CN206849828U CN 206849828 U CN206849828 U CN 206849828U CN 201720613463 U CN201720613463 U CN 201720613463U CN 206849828 U CN206849828 U CN 206849828U
- Authority
- CN
- China
- Prior art keywords
- chip
- metal column
- packaging material
- encapsulating structure
- plastic packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
公开了一种封装结构，包括：封胶层；芯片，位于所述封胶层上；塑封料，位于所述封胶层上，并且覆盖所述芯片；以及金属柱，包括相对的第一端和第二端，所述第一端与所述芯片接触，所述第二端暴露在所述塑封料外。根据本实用新型的封装结构，用塑封料以及封胶层将芯片包封起来，金属柱的第一端与芯片接触，第二端暴露在塑封料外。当金属柱的第一端与芯片的焊盘接触时，第二端可用于与其他电路进行电连接。金属柱相比现有打线式封装能够保证更大电流的通过，并且可以获得更小的导通电阻。当金属柱的第一端与芯片的发热区接触时，第二端可用于对芯片的发热区进行散热。
Description
技术领域
本实用新型涉及芯片封装技术领域，更具体地，涉及一种封装结构。
背景技术
随着当今科技的快速发展，对电子产品性能要求逐步提高的同时，也要求电路元件更小、更薄、更轻。这就意味着需要电子产品具备更小的体积，更大的电流，更小的导通电阻，以及更好的散热。
现有的电路芯片封装通常采用传统的打线方式的封装方案，将电路芯片用导电胶贴在金属框架上，然后通过金属导线将芯片焊盘与框架引脚相连，再通过塑封料包封起来。然而这种打线式的封装方案，很难保证通过大的电流，也难以获得小导通电阻，散热特性上也都受到限制。而另外有一些芯片采用倒装焊的方式，即将芯片焊点植球，然后将芯片翻转安装在框架上，这种倒装焊的方式能有效增大电流，并减小导通电阻，但并未解决封装体积大的问题。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种封装结构，缩小封装体积的同时获得能具有较小的导通电阻和/或更好的散热效果的电路产品芯片的封装。
根据本实用新型提供的一种封装结构，包括：封胶层；芯片，位于所述封胶层上；塑封料，位于所述封胶层上，并且覆盖所述芯片；以及金属柱，包括相对的第一端和第二端，所述第一端与所述芯片接触，所述第二端暴露在所述塑封料外。
优选地，所述芯片包括焊盘，所述金属柱的第一端与所述焊盘接触，所述金属柱的第二端用于电连接。
优选地，所述焊盘的数目为多个，多个所述焊盘之间的间距大于等于400微米。
优选地，所述芯片包括发热区，所述金属柱的第一端与所述发热区接触，所述金属柱的第二端用于散热。
优选地，所述芯片的发热区包括形成在所述芯片内的功率管。
优选地，所述金属柱的第二端与所述塑封料的外表面平齐。
优选地，所述金属柱的第二端的面积大于等于其第一端的面积。
优选地，所述封胶层厚度为20微米至30微米。
优选地，所述塑封料厚度为20微米至30微米。
根据本实用新型的封装结构，用塑封料以及封胶层将芯片包封起来，使得芯片与外界环境进行了隔离，减少了环境中水汽等对于芯片的影响。金属柱的第一端与芯片接触，第二端暴露在塑封料外。当金属柱的第一端与芯片的焊盘接触时，第二端可用于与其他电路进行电连接。金属柱相比现有打线式封装能够保证更大电流的通过，并且可以获得更小的导通电阻。当金属柱的第一端与芯片的发热区接触时，第二端可用于对芯片的发热区进行散热。
在优选的实施例中，芯片的焊盘的数目为多个，多个焊盘之间的间距大于等于400微米，金属柱可对于焊盘的位置设置，金属柱的第二端可以与塑封料的外表面平齐，金属柱通过化学镀形成，并且第二端的材质为易焊性金属金，使得具有电路产品芯片的封装结构与外界电路更方便焊接而实现电连接。
在优选的实施例中，封胶层厚度为20微米至30微米，塑封料厚度为20微米至30微米，并且在形成封胶层前还可以对晶片进行减薄，使得最终封装结构的体积与芯片的体积非常接近，满足芯片尺寸封装(Chip Scale Package，CSP)工艺的要求。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出根据本实用新型实施例的封装结构的立体图；
图2示出根据本实用新型实施例的封装结构的俯视图；
图3示出根据本实用新型实施例的封装结构的截面图；
图4示出根据本实用新型替代实施例的封装结构的立体图；
图5示出根据本实用新型实施例的晶片加工方法的流程图；
图6a至6g示出根据本实用新型实施例的晶片加工方法的各步骤的立体图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
应当理解，在描述某个结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将该结构翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。
在本实用新型的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1、图2以及图3分别示出根据本实用新型实施例的封装结构的立体图、俯视图以及截面图，其中图2中AA线示出截面图的截取位置。
封装结构100包括封胶层110、芯片120、塑封料130以及金属柱140。芯片120位于封胶层110上，塑封料130也位于封胶层110上，并且塑封料130覆盖芯片120。金属柱140包括相对的第一端和第二端，其中第一端与芯片120接触，第二端暴露在塑封料130外。
封胶层110的材质例如是环氧类封胶、有机硅类封胶、聚氨酯封胶以及紫外线光固化封胶等。封胶层110的颜色可以是透明无色的，也可以根据需要做出其他任意颜色。优选地，封胶层110的厚度为20微米至30微米。
芯片120可以是电路产品芯片，也可以是微机电芯片或其他芯片，本实施例中，芯片120为电路产品芯片，例如是应用在便携式设备中的DC-DC芯片。芯片120可以包括焊盘121，金属柱140对应于焊盘121的位置设置。金属柱140的第一端与焊盘121接触，金属柱140的第二端用于电连接。本实用新型实施例的封装结构应用于焊盘数量相对较小的电路产品芯片中效果更优。例如芯片120尺寸为1mm×1mm，其上设置有多个焊盘121，例如是四个，多个焊盘121的位置在芯片设计阶段完成布局。优选地，多个焊盘121之间的间距大于等于400微米。
塑封料130例如是环氧树脂，通过用塑封料130以及封胶层110将芯片120包封起来，使得芯片120与外界环境进行了隔离，减少了环境中水汽等对于芯片120的影响。塑封料130厚度优选为20微米至30微米。
金属柱140可以通过化学镀的方式形成，其材质可以包括锡、金等。本实施例中，金属柱140的第二端的材质为易焊性更强的金。金属柱140的第二端可以与塑封料130的外表面平齐，金属柱140的第二端的面积可以大于等于其第一端的面积，便于焊接或散热。
上述实施例中，芯片120包括焊盘121，金属柱140的第一端与芯片120的焊盘121接触，第二端可用于与其他电路进行电连接。金属柱140相比现有打线式封装能够保证更大电流的通过，并且可以获得更小的导通电阻。然而金属柱140与芯片120的接触可以不限于与其上的焊盘121连接。图4示出根据本实用新型替代实施例的封装结构的立体图，其中为清楚示出其内部结构，图中对部分结构剖切绘示。该封装结构200同样包括封胶层210、芯片220、塑封料230以及金属柱。与上述实施例不同的是，芯片220不仅包括焊盘221，还包括发热区222。金属柱可以包括第一金属柱240a和第二金属柱240b，其中，金属柱240a的第一端与芯片220的焊盘221接触，其第二端用于电连接；金属柱240b的第一端则与所述发热区222接触，其第二端用于散热。芯片220的发热区222可以包括形成在芯片220内的功率管。芯片220的版图设计可以进行适应性优化，焊盘221的间距、芯片220内部功率管位置都需要考虑到与外部电路例如是电路板的焊接能力。
根据本实用新型的封装结构，用塑封料以及封胶层将芯片包封起来，使得芯片与外界环境进行了隔离，减少了环境中水汽等对于芯片的影响。金属柱的第一端与芯片接触，第二端暴露在塑封料外。当金属柱的第一端与芯片的焊盘接触时，第二端可用于与其他电路进行电连接。金属柱相比现有打线式封装能够保证更大电流的通过，并且可以获得更小的导通电阻。当金属柱的第一端与芯片的发热区接触时，第二端可用于对芯片的发热区进行散热。
封胶层厚度以及塑封料厚度可以为20微米至30微米，使得最终封装结构的体积与芯片的体积非常接近，满足芯片尺寸封装(Chip Scale Package，CSP)工艺的要求。暴露在塑封体表面的金属柱第二端可以是根据芯片表面焊盘位置确定的，因此根据只要产品芯片焊点设计不同，封装出来的产品外形就不同，封装外形上可以灵活变化，完成的封装结构可以与传统打线封装的栅格阵列封装(Land Grid Array，LGA)、方形扁平无引脚封装(QuadFlat No-lead package，QFN)、双侧引脚扁平封装(Dual Flat package，DFN)外形非常接近，但比传统打线封装的LGA、QFN、DFN的体积更小。
此外，芯片的焊盘的数目可以为多个，多个焊盘之间的间距大于等于400微米，金属柱可对于焊盘的位置设置，金属柱的第二端可以与塑封料的外表面平齐，金属柱通过化学镀形成，并且第二端的材质为易焊性金属金，使得具有电路产品芯片的封装结构与外界电路更方便焊接而实现电连接。
本实用新型还提供一种晶片加工方法，用于形成多个封装结构。图5示出本实用新型实施例的晶片加工方法的流程图，本实施例的晶片加工方法包括步骤S01至步骤S08。以下以形成多个上述实施例的封装结构100为例进行说明。
在步骤S01中，提供具有多个芯片的晶片。如图6a，晶片1000包括相对的第一表面1100和第二表面1200，多个芯片120位于所述第一表面1100，多个芯片120分别包括焊盘121。
在步骤S02中，对所述晶片进行减薄。如图6b，使得晶片1000减薄后的厚度与最终封装成品的厚度接近。
在步骤S03中，在所述晶片的第二表面形成封胶层。如图6c，封胶层厚度可以为20微米至30微米。
在步骤S04中，在所述多个芯片上分别形成金属柱，所述金属柱包括相对的第一端和第二端，所述第一端对应与所述多个芯片接触。如图6d，本实施例的多个芯片分别包括焊盘121，形成金属柱的步骤包括在所述焊盘121上形成所述金属柱140。本实施例中，多个芯片120中的每个包括多个焊盘121，每个芯片120的多个焊盘121之间的间距可以大于等于400微米，当金属柱140对应多个焊盘121设置时，金属柱140之间的间距也大于等于400微米。此外，形成金属柱的步骤包括采用化学镀形成所述金属柱140，并且金属柱140的第二端的材质为易焊性更强的金。在替代的实施例中，多个芯片还可以分别包括发热区，而形成金属柱的步骤可以包括在所述发热区上形成所述金属柱。
在步骤S05中，图案化所述晶片，使得所述多个芯片相隔开。如图6e，图案化晶片例如是通过切割，通过较宽的切割线使得多个芯片120彼此相对独立。
在步骤S06中，在所述晶片的第一表面形成塑封料，所述塑封料覆盖所述多个芯片。如图6f，塑封料130厚度可以为20微米至30微米。
在步骤S07中，暴露所述金属柱的第二端。请继续参考图6f，本实施例中，暴露的步骤可以包括在形成所述塑封料的步骤S06中将金属柱140的第二端暴露在塑封料130外，同时优选金属柱140的第二端与塑封料130的外表面平齐。
在步骤S08中，图案化所述塑封料以及所述封胶层，得到相隔开的所述多个封装结构。如图6g，图案化塑封料以及封胶层的步骤例如是对整个晶片1000进行切割，此次切割的切割线可相比步骤S05中的切割线较细。经过上述步骤最终得到的多个封装结构100在测试完成后可以编带或者放置到料盘中出货。
上述实施例的晶片加工方法中，所述暴露的步骤是在形成所述塑封料的步骤S06中将金属柱140的第二端暴露在塑封料130外，再另外替代的实施例中，暴露的步骤还可以包括在图案化所述塑封料时将所述金属柱的第二端暴露在所述塑封料外。
根据本实用新型的晶片加工方法，用塑封料以及封胶层将芯片包封起来，使得芯片与外界环境进行了隔离，得到的封装结构减少了环境中水汽等对于芯片的影响。金属柱的第一端与芯片接触，第二端暴露在塑封料外。当金属柱的第一端与芯片的焊盘接触时，第二端可用于与其他电路进行电连接。金属柱相比现有打线式封装能够保证更大电流的通过，并且可以获得更小的导通电阻。当金属柱的第一端与芯片的发热区接触时，第二端可用于对芯片的发热区进行散热。
封胶层厚度以及塑封料厚度可以为20微米至30微米，使得最终封装结构的体积与芯片的体积非常接近，满足芯片尺寸封装(Chip Scale Package，CSP)工艺的要求。此外，芯片的焊盘的数目可以为多个，多个焊盘之间的间距大于等于400微米，金属柱可对于焊盘的位置设置，金属柱的第二端可以与塑封料的外表面平齐，金属柱通过化学镀形成，并且第二端的材质为易焊性金属金，使得最终得到的封装结构与外界电路更方便焊接而实现电连接。
本实用新型将半导体加工过程中的芯片设计、芯片制造、芯片封装的过程进行整合，在电路芯片设计过程中不仅仅要考虑芯片本身的参数、性能的设计，还需要通过优化芯片内部走线，使得焊盘位置与电路板的位置对应，便于使得到的封装结构直接贴装到电路板上。芯片封装过程(晶片加工过程)也与芯片制造过程联系得更加紧密，由于本实用新型在封装过程中不需要采用传统封装过程中的框架、金线或铜线，材料以及工艺过程都较简单，使得满足CSP封装工艺的封装过程可以直接由封装厂完成，也可以由流片厂完成。
在以上的描述中，对公知的结构要素和步骤并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来实现相应的结构要素和步骤。另外，为了形成相同的结构要素，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本实用新型的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本实用新型的范围之内。
Claims (9)
1.一种封装结构，其特征在于，包括：
封胶层；
芯片，位于所述封胶层上；
塑封料，位于所述封胶层上，并且覆盖所述芯片；
金属柱，包括相对的第一端和第二端，所述第一端与所述芯片接触，所述第二端暴露在所述塑封料外。
2.根据权利要求1所述的封装结构，其特征在于，所述芯片包括焊盘，所述金属柱的第一端与所述焊盘接触，所述金属柱的第二端用于电连接。
3.根据权利要求2所述的封装结构，其特征在于，所述焊盘的数目为多个，多个所述焊盘之间的间距大于等于400微米。
4.根据权利要求1所述的封装结构，其特征在于，所述芯片包括发热区，所述金属柱的第一端与所述发热区接触，所述金属柱的第二端用于散热。
5.根据权利要求4所述的封装结构，其特征在于，所述芯片的发热区包括形成在所述芯片内的功率管。
6.根据权利要求1所述的封装结构，其特征在于，所述金属柱的第二端与所述塑封料的外表面平齐。
7.根据权利要求1所述的封装结构，其特征在于，所述金属柱的第二端的面积大于等于其第一端的面积。
8.根据权利要求1所述的封装结构，其特征在于，所述封胶层厚度为20微米至30微米。
9.根据权利要求1所述的封装结构，其特征在于，所述塑封料厚度为20微米至30微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720613463.4U CN206849828U (zh) | 2017-05-27 | 2017-05-27 | 封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720613463.4U CN206849828U (zh) | 2017-05-27 | 2017-05-27 | 封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206849828U true CN206849828U (zh) | 2018-01-05 |
Family
ID=60797914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720613463.4U Active CN206849828U (zh) | 2017-05-27 | 2017-05-27 | 封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206849828U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
-
2017
- 2017-05-27 CN CN201720613463.4U patent/CN206849828U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107369654A (zh) | 封装结构以及晶片加工方法 | |
| CN106531636B (zh) | 制造半导体芯片封装件的方法和制造半导体封装件的方法 | |
| KR100630741B1 (ko) | 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법 | |
| TWI478302B (zh) | 具堆疊功能之晶圓級半導體封裝件 | |
| CN104037153B (zh) | 3d封装件及其形成方法 | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| CN102598258B (zh) | 用于微电子封装衬底的多个表面处理 | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| JP2006502596A (ja) | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール | |
| CN106449541A (zh) | 半导体封装件 | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| US11515229B2 (en) | Semiconductor package and manufacturing method thereof | |
| TWI469301B (zh) | 堆疊封裝間具有線接點互連之半導體多重封裝模組 | |
| CN106129030A (zh) | 半导体芯片封装构件 | |
| TW201227913A (en) | Three-dimensional system-in-package package-on-package structure | |
| CN103107099B (zh) | 半导体封装以及封装半导体器件的方法 | |
| JP2000252390A (ja) | 半導体デバイスとその製法 | |
| CN110299354A (zh) | 半导体封装 | |
| JP2005535103A (ja) | 半導体パッケージ装置ならびに製作および試験方法 | |
| US20190259689A1 (en) | Re-Routable Clip for Leadframe Based Product | |
| CN206849828U (zh) | 封装结构 | |
| US8283780B2 (en) | Surface mount semiconductor device | |
| CN106409785A (zh) | 一种薄型阵列塑料封装件及其生产方法 | |
| TW201737415A (zh) | 封裝基板的製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |