JPS6068640A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6068640A JPS6068640A JP59176659A JP17665984A JPS6068640A JP S6068640 A JPS6068640 A JP S6068640A JP 59176659 A JP59176659 A JP 59176659A JP 17665984 A JP17665984 A JP 17665984A JP S6068640 A JPS6068640 A JP S6068640A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- lead
- mold
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は配線基板への取り付は面積を小さくした半導体
装置に関する。 一般にシ゛半導体装置をプリント基板のような配以下余
白 線基板に取り付ける実装方法の１つとしては、第１図に
示すようＫ、半導体装置１の外囲器２の側面から延びる
屈曲した複数のり一ド３を外囲器の下面と平向となる方
向に延在させ、各リード３をプリント基板４の配線層５
における端子（ランド）６に重ね合せ、その後あらかじ
めランド６やリード表面に付着させておいたろう材とし
ての半８］を一時的に溶融させてランド６とリード３と
を半田７で接合する方法が採用されている。 しかし、この実装方法では、外囲器の側面から長く延び
るリード部分を介してプリント基板に半導体装置を取り
付けるため、同図で示すように、取付幅Ｂが大きく、実
装面積が広くなる欠点がある。 例えば、取付幅の大きくなる半導体装置は、特開昭５３
−８１０７６号に開示されている。 他方、本出願人は第２図で示すように、レジンからなる
外囲器（モールド部）８の中央上部が高く、その周辺部
が一段低い構造のレジンモールド型の半導体装置９を提
案している。これは、モールド部に気泡が発生したり、
外観不良となることを防止するために考えられた形状で
ある。′すなわち、従来のレジンモールド型半導体装置
にあっては回路素子を形作るベレット（半導体素子）や
リードの内端部を被うレジンからなるモールド部は上面
および下ωｉがそれぞれ平坦となるほば直方体の形状と
なっている。また、製品によっては、側部局面が上下か
ら斜めに突出し合い中央で突き合せ状態となっＣいる。 しかし、このような形状では、特にモールド部の薄型化
を図れば図る÷゛、！、と、レジンモールド時にベレッ
トの上面のモールド空間が周囲に較べて薄くなり、この
空間内を流れるレジンの流れがベレットの側面部に沿っ
て流れるレジンの流れに較べてその流速が遅くなるため
、ベレット上面を流れるレジンが完全にベレット上を流
れ終わらないうちに、リード上下面（ベレット側面部）
をｂｌすれるレジンおよびベレット下方を流れるレジン
が早く流れてベレｙ）を取り囲む状態となる。この結果
、ベレット上面の空気が抜けずに気泡となり、モ・−ル
ド内部に残留して耐湿性の低下を来たしたり、モールド
表面に残留して窪みとなり外観不良となる。そこで、本
出願人は、モールド型におけるモールド空間において、
ベンツ）３０の上面を流れるレジンの流速およびベレッ
トの周囲を回り込むようにして流れるレジンの流速をほ
ぼ近似させ、ベレット上面の究り（が確実に抜けるよう
に、ベレット周囲のリード１１の上下にあっては、モー
ルド空間の）１≠さくトマ、さ）を薄くしてレジンの流
れ抵抗を増大させることを考えた。そして、この結果の
一つとして、同図で示すようなモールド部８の上面が二
段形状をした半導体装置の出現となった。この段差はほ
ぼ０．５Ｂ前後であり、モールド部の全体のＪ９さはほ
ぼ１．５鰐前後となる。また、リードの厚さは０．１．
５Ｆ４と極めて薄い。 そこで、本発明者は外囲器から延びるリードを外囲器の
付は根部分で折り返し、リードの先端部を外囲器の周辺
部に沿って延在させることによって取付高さを増大させ
ることなく、かつ実装面積を小さくすることができると
とに気が付き本発明を成した。 したがって、本発明の目的は配線基板への半導体装置の
実装方法において実装面積、実装高さを小さくできる実
装方法を提供することにある。 このような目的を達成するために本発明は、中央部に半
導体素子をレジン封止した外囲器と外囲器の側面から延
びる複数のリードとを有する半導体装置において、複数
のリードは外囲器のイ１け根近傍で折り返し、半導体素
子周辺部の外囲器の表面に沿って延在していることを特
徴とする半導体装置であって以下実施例により本発明を
具体的に説明する。 第３図は本発明の半導体装置を実装した状態を示す。こ
のような 以下余白 状態に実装するためには、まず第２図で示すと同様な形
状の半導体装置１２を用意する。すなわち、モールド部
１３のペレット（半導体素子）の上部が周辺部１４より
もほぼ０．５鰐前後高い高台部分１５となるレジンモー
ルド型の半導体装ｆｆｆｔ１２ヲ製造するとともに、モ
ールド部１３の（ＩＩ、１１面から延びるリード１７を
モールド部１３の付は根部分で上方に折り返し、リード
先端部をモールド部ｊ３の低い周辺部１４上に延在させ
ておく。この折返リード部１８の上面はモールド部１３
の、に面（高台部分の上面）と同一となっている。叶だ
、プリント基板１９にあっては、表面の配線層２０の端
子（ランド）２１は前記半導体装置】２の折返リード部
Ｊ８と対応するように配設されている。また、モールド
部１３の側面から突出するり一ド１７の表面や、プリン
ト基板１９σ）表面に設ｋｌ゛た配線層２０の表面には
あらかじめ半田４ヒ、ディップしておく。そして、半導
体装置Ｊ２の実装置）聾に
装置に関する。 一般にシ゛半導体装置をプリント基板のような配以下余
白 線基板に取り付ける実装方法の１つとしては、第１図に
示すようＫ、半導体装置１の外囲器２の側面から延びる
屈曲した複数のり一ド３を外囲器の下面と平向となる方
向に延在させ、各リード３をプリント基板４の配線層５
における端子（ランド）６に重ね合せ、その後あらかじ
めランド６やリード表面に付着させておいたろう材とし
ての半８］を一時的に溶融させてランド６とリード３と
を半田７で接合する方法が採用されている。 しかし、この実装方法では、外囲器の側面から長く延び
るリード部分を介してプリント基板に半導体装置を取り
付けるため、同図で示すように、取付幅Ｂが大きく、実
装面積が広くなる欠点がある。 例えば、取付幅の大きくなる半導体装置は、特開昭５３
−８１０７６号に開示されている。 他方、本出願人は第２図で示すように、レジンからなる
外囲器（モールド部）８の中央上部が高く、その周辺部
が一段低い構造のレジンモールド型の半導体装置９を提
案している。これは、モールド部に気泡が発生したり、
外観不良となることを防止するために考えられた形状で
ある。′すなわち、従来のレジンモールド型半導体装置
にあっては回路素子を形作るベレット（半導体素子）や
リードの内端部を被うレジンからなるモールド部は上面
および下ωｉがそれぞれ平坦となるほば直方体の形状と
なっている。また、製品によっては、側部局面が上下か
ら斜めに突出し合い中央で突き合せ状態となっＣいる。 しかし、このような形状では、特にモールド部の薄型化
を図れば図る÷゛、！、と、レジンモールド時にベレッ
トの上面のモールド空間が周囲に較べて薄くなり、この
空間内を流れるレジンの流れがベレットの側面部に沿っ
て流れるレジンの流れに較べてその流速が遅くなるため
、ベレット上面を流れるレジンが完全にベレット上を流
れ終わらないうちに、リード上下面（ベレット側面部）
をｂｌすれるレジンおよびベレット下方を流れるレジン
が早く流れてベレｙ）を取り囲む状態となる。この結果
、ベレット上面の空気が抜けずに気泡となり、モ・−ル
ド内部に残留して耐湿性の低下を来たしたり、モールド
表面に残留して窪みとなり外観不良となる。そこで、本
出願人は、モールド型におけるモールド空間において、
ベンツ）３０の上面を流れるレジンの流速およびベレッ
トの周囲を回り込むようにして流れるレジンの流速をほ
ぼ近似させ、ベレット上面の究り（が確実に抜けるよう
に、ベレット周囲のリード１１の上下にあっては、モー
ルド空間の）１≠さくトマ、さ）を薄くしてレジンの流
れ抵抗を増大させることを考えた。そして、この結果の
一つとして、同図で示すようなモールド部８の上面が二
段形状をした半導体装置の出現となった。この段差はほ
ぼ０．５Ｂ前後であり、モールド部の全体のＪ９さはほ
ぼ１．５鰐前後となる。また、リードの厚さは０．１．
５Ｆ４と極めて薄い。 そこで、本発明者は外囲器から延びるリードを外囲器の
付は根部分で折り返し、リードの先端部を外囲器の周辺
部に沿って延在させることによって取付高さを増大させ
ることなく、かつ実装面積を小さくすることができると
とに気が付き本発明を成した。 したがって、本発明の目的は配線基板への半導体装置の
実装方法において実装面積、実装高さを小さくできる実
装方法を提供することにある。 このような目的を達成するために本発明は、中央部に半
導体素子をレジン封止した外囲器と外囲器の側面から延
びる複数のリードとを有する半導体装置において、複数
のリードは外囲器のイ１け根近傍で折り返し、半導体素
子周辺部の外囲器の表面に沿って延在していることを特
徴とする半導体装置であって以下実施例により本発明を
具体的に説明する。 第３図は本発明の半導体装置を実装した状態を示す。こ
のような 以下余白 状態に実装するためには、まず第２図で示すと同様な形
状の半導体装置１２を用意する。すなわち、モールド部
１３のペレット（半導体素子）の上部が周辺部１４より
もほぼ０．５鰐前後高い高台部分１５となるレジンモー
ルド型の半導体装ｆｆｆｔ１２ヲ製造するとともに、モ
ールド部１３の（ＩＩ、１１面から延びるリード１７を
モールド部１３の付は根部分で上方に折り返し、リード
先端部をモールド部ｊ３の低い周辺部１４上に延在させ
ておく。この折返リード部１８の上面はモールド部１３
の、に面（高台部分の上面）と同一となっている。叶だ
、プリント基板１９にあっては、表面の配線層２０の端
子（ランド）２１は前記半導体装置】２の折返リード部
Ｊ８と対応するように配設されている。また、モールド
部１３の側面から突出するり一ド１７の表面や、プリン
ト基板１９σ）表面に設ｋｌ゛た配線層２０の表面には
あらかじめ半田４ヒ、ディップしておく。そして、半導
体装置Ｊ２の実装置）聾に
【ｉ。
リード１７の折返リード部ｊ８をプリント基板１９のラ
ンド２１に重ね、この状態で全体加熱あるいは部分加熱
によって配線層２０およびリード１７に付着している半
田を一時的に溶かし、半田２２によって配線層２０のラ
ンド２１とこれに重なる折返リード部１８とを接続し、
実装を完了する。 このような実施例によれば、モールド部の両側から延び
る複数のリードはモールド部の付は根部分から段付部側
に折り返され、その折返リード部でプリント基板の配線
層に接続されるため、取付幅（Ｌ）が従来に較べて数鵡
狭くなる。この際、モールド部の高台部分の上面をプリ
ント基板面に接触させるよ５にすれば、従来と同様な取
付高さを維持できる。 なお、第３図に示すように、プリント基板１９０半導体
装置取付面にモールド部１３の高台部分１５が入る窪み
２３を設け、実装時にはこの窪み２３内にモールド部１
３の高台部分１５を一部挿入させるようにすることによ
って、実装高さく１】）を従来のようなモールド部１３
の厚さく高さ）（Ｈ）に較べて低く１−ることかできる
。この際、窪み２３を設けたプリント基板の窪み領域の
表面や内部には従来と同様に配線層２４を設け、プリン
ト基板における配線層密度の低下を来たさないようにし
、窪みを設けろことによってプリント基板が大型化する
のを防止する。 また、半導体装置としては、レジンモールド型に限らず
、ガラスセラミックパッケージ型等であってもよい。ま
た、配線基板としては、プリント基板に限定されるもの
ではなく、セラミ’７り基板等信の配線基板であっても
よし・。 以上のように、本発明の半導体装置を用いた実装方法に
よれば、実装高さを増加させることなく実装面積の縮小
化を図ることができるので、この方法によれば、半導体
装置を組み込む各種装置。 機器の小型化を図ることができる。 また、プリント基板に高台部分嵌合用の窪みを設けるこ
とによって、実装高さを低くでき、この方法の採用によ
る各種装置１機器の薄型化も図れる等多くの効果を奏す
る。
ンド２１に重ね、この状態で全体加熱あるいは部分加熱
によって配線層２０およびリード１７に付着している半
田を一時的に溶かし、半田２２によって配線層２０のラ
ンド２１とこれに重なる折返リード部１８とを接続し、
実装を完了する。 このような実施例によれば、モールド部の両側から延び
る複数のリードはモールド部の付は根部分から段付部側
に折り返され、その折返リード部でプリント基板の配線
層に接続されるため、取付幅（Ｌ）が従来に較べて数鵡
狭くなる。この際、モールド部の高台部分の上面をプリ
ント基板面に接触させるよ５にすれば、従来と同様な取
付高さを維持できる。 なお、第３図に示すように、プリント基板１９０半導体
装置取付面にモールド部１３の高台部分１５が入る窪み
２３を設け、実装時にはこの窪み２３内にモールド部１
３の高台部分１５を一部挿入させるようにすることによ
って、実装高さく１】）を従来のようなモールド部１３
の厚さく高さ）（Ｈ）に較べて低く１−ることかできる
。この際、窪み２３を設けたプリント基板の窪み領域の
表面や内部には従来と同様に配線層２４を設け、プリン
ト基板における配線層密度の低下を来たさないようにし
、窪みを設けろことによってプリント基板が大型化する
のを防止する。 また、半導体装置としては、レジンモールド型に限らず
、ガラスセラミックパッケージ型等であってもよい。ま
た、配線基板としては、プリント基板に限定されるもの
ではなく、セラミ’７り基板等信の配線基板であっても
よし・。 以上のように、本発明の半導体装置を用いた実装方法に
よれば、実装高さを増加させることなく実装面積の縮小
化を図ることができるので、この方法によれば、半導体
装置を組み込む各種装置。 機器の小型化を図ることができる。 また、プリント基板に高台部分嵌合用の窪みを設けるこ
とによって、実装高さを低くでき、この方法の採用によ
る各種装置１機器の薄型化も図れる等多くの効果を奏す
る。
第１図は従来の半導体装置の実装方法を示す一部断面図
、第２図は本出願人提案によるレジンモールド型半導体
装置の外観図、第３図は本発明の半導体装置を用いた実
装方法の一実施例による一部断面図、第４図は本発明の
半導体装置を用いた他の実施例による一部断面図である
。 １・・・半導体装置、２・・・外囲器、３ リード、４
・・・プリント基板、５・・配線層、６・・端子（ラン
ド）、７・・・半田、８・・・モールド部、９・・半導
体装置、１０・、パベレノト、１１・・リード、１２・
・・半導体装置、１３・・・モールド部、１４・・周辺
部、１５・・・高台部分、１７・・・リード、１８・折
返り−Ｆ部、１９・−プリント基板、２０・・配線層、
２１・一端子（ランド）、２２・・・半田、２３・・・
窪み、２４・・配線層。 第 １ 図 ？
、第２図は本出願人提案によるレジンモールド型半導体
装置の外観図、第３図は本発明の半導体装置を用いた実
装方法の一実施例による一部断面図、第４図は本発明の
半導体装置を用いた他の実施例による一部断面図である
。 １・・・半導体装置、２・・・外囲器、３ リード、４
・・・プリント基板、５・・配線層、６・・端子（ラン
ド）、７・・・半田、８・・・モールド部、９・・半導
体装置、１０・、パベレノト、１１・・リード、１２・
・・半導体装置、１３・・・モールド部、１４・・周辺
部、１５・・・高台部分、１７・・・リード、１８・折
返り−Ｆ部、１９・−プリント基板、２０・・配線層、
２１・一端子（ランド）、２２・・・半田、２３・・・
窪み、２４・・配線層。 第 １ 図 ？
Claims (1)
- １、中央部に半導体素子なレジン封屯した外囲器と外囲
器の側面から延びる複数のリードとを有する半導体装置
において、前記複数のリードは外囲器の付は根近傍で折
り返し、半導体素子周辺部の外囲器の表面に沿って延在
していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176659A JPS6068640A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176659A JPS6068640A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360678A Division JPS5521127A (en) | 1978-08-02 | 1978-08-02 | Method of mounting semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068640A true JPS6068640A (ja) | 1985-04-19 |
Family
ID=16017448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176659A Pending JPS6068640A (ja) | 1984-08-27 | 1984-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036052A (ja) * | 1989-06-02 | 1991-01-11 | Fujitsu Ltd | 半導体パッケージ |
-
1984
- 1984-08-27 JP JP59176659A patent/JPS6068640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036052A (ja) * | 1989-06-02 | 1991-01-11 | Fujitsu Ltd | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH1174442A (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US5559372A (en) | Thin soldered semiconductor package | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JPS63258050A (ja) | 半導体装置 | |
| JPS6068640A (ja) | 半導体装置 | |
| JPH08186212A (ja) | 樹脂封止型電子部品およびリードフレーム | |
| KR100244708B1 (ko) | 반도체 패키지 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JPS62500338A (ja) | 支持リ−ドの改良された構造をもつリ−ドフレ−ムおよびこれを用いる半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPS62298146A (ja) | 電子装置 | |
| JPS6068641A (ja) | 半導体装置の実装方法 | |
| JPH09129796A (ja) | 半導体装置 | |
| JPH05166964A (ja) | 半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH05299563A (ja) | 半導体装置およびその製造方法 | |
| KR0134168Y1 (ko) | 반도체 패키지 | |
| KR200164521Y1 (ko) | 티엘형 반도체 패키지 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 |