JP7004397B2 - 光学装置 - Google Patents

光学装置 Download PDF

Info

Publication number
JP7004397B2
JP7004397B2 JP2017114141A JP2017114141A JP7004397B2 JP 7004397 B2 JP7004397 B2 JP 7004397B2 JP 2017114141 A JP2017114141 A JP 2017114141A JP 2017114141 A JP2017114141 A JP 2017114141A JP 7004397 B2 JP7004397 B2 JP 7004397B2
Authority
JP
Japan
Prior art keywords
conductive portion
conductive
optical element
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017114141A
Other languages
English (en)
Other versions
JP2018207063A (ja
Inventor
力 島袋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017114141A priority Critical patent/JP7004397B2/ja
Priority to US16/002,219 priority patent/US10439117B2/en
Publication of JP2018207063A publication Critical patent/JP2018207063A/ja
Application granted granted Critical
Publication of JP7004397B2 publication Critical patent/JP7004397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Description

本発明は、光学装置に関する。
従来の半導体発光装置は、基板、光学素子、配線パターン、接合層、および、封止樹脂を備えている。配線パターンは、基板に形成されている。半導体発光素子は、接合層を介して配線パターンに配置されている。封止樹脂は、基材上に配置され、半導体発光素子および配線パターンを覆っている。
特開２０１５－１１５４３２号公報
本発明は、光学素子が導電層から脱離することを防止できる光学装置を提供することをその主たる課題とする。
本開示の第１の側面によると、基板と、前記基板に形成された導電層と、前記導電層に形成された絶縁層と、前記導電層に配置された第１光学素子と、前記第１光学素子を覆う封止樹脂部と、を備え、前記導電層は、第１導電箇所と、前記第１導電箇所から離間した第２導電箇所と、前記第１導電箇所から第１方向に延び出る第１導電部分と、を含み、前記第１導電部分は、前記第２導電箇所から、前記第１方向に交差する第２方向に対し離間しており、前記絶縁層は、前記第１導電部分に形成された第１絶縁部を含み、前記第１絶縁部は、前記第１方向において、前記第２導電箇所と重なる部位を有する、光学装置が提供される。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態の光学装置の斜視図である。 第１実施形態の光学装置の正面図である。 第１実施形態の光学装置の背面図である。 第１実施形態の光学装置の平面図である。 図４から封止樹脂部を省略した図である。 図５から絶縁層を省略した図である。 図６から光学素子およびワイヤを省略した図である。 第１実施形態の光学装置の底面図である。 図４のＩＸ－ＩＸ線に沿う断面図である。 図４のＸ－Ｘ線に沿う断面図である。 図４のＸＩ－ＸＩ線に沿う断面図である。 図４のＸＩＩ－ＸＩＩ線に沿う断面図である。 図４のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 第１実施形態の基板の部分拡大断面図である。 第１実施形態の光学装置の製造方法の一工程を示す平面図である。 第１実施形態の光学装置の製造方法の一工程を示す平面図である。 第１実施形態の光学装置の製造方法の一工程を示す平面図である。 第１実施形態の光学装置の製造方法の一工程を示す平面図である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
＜第１実施形態＞
図１～図１８を用いて、本発明の第１実施形態について説明する。
図１は、第１実施形態の光学装置の斜視図である。図２は、第１実施形態の光学装置の正面図である。図３は、第１実施形態の光学装置の背面図である。図４は、第１実施形態の光学装置の平面図である。
これらの図に示す光学装置Ａ１は、基板１と、導電層３と、第１光学素子４１と、第２光学素子４２と、第１ワイヤ４３と、第２ワイヤ４４と、第１接合層５１と、第２接合層５２と、絶縁層６と、封止樹脂部７と、を含む。図４では、封止樹脂部７を、二点鎖線を用いて示している。
基板１は、例えば絶縁性の材料よりなる。このような絶縁性の材料としては、例えば、絶縁性の樹脂もしくはセラミックなどが挙げられる。絶縁性の樹脂としては、例えば、エポキシ樹脂（たとえばガラスあるいは紙を含んでいてもよい）、フェノール樹脂、ポリイミド、およびポリエステルなどが挙げられる。セラミックとしては、例えば、Ａｌ2Ｏ3、ＳｉＣ、およびＡｌＮなどが挙げられる。基板１は、アルミニウムなどの金属よりなる基板に、絶縁膜が形成されたものであってもよい。基板１は、基板１の厚さ方向Ｚ１視において、矩形状を呈する。
基板１は、主面１１、裏面１３、第１側面１５Ａ、第２側面１５Ｂ、第３側面１５Ｃ、および第４側面１５Ｄを有する。
主面１１および裏面１３は、基板１の厚さ方向Ｚ１において、離間しており、互いに反対側を向く。主面１１および裏面１３はともに、平坦である。
第１側面１５Ａおよび第２側面１５Ｂは、第１方向Ｘ１に交差する第２方向Ｙ１に離間しており、互いに反対側を向く。第１側面１５Ａおよび第２側面１５Ｂはともに、主面１１および裏面１３につながっている。第１側面１５Ａおよび第２側面１５Ｂはともに、平坦である。本実施形態では、第１方向Ｘ１および第２方向Ｙ１は直交するが、直交していなくてもよい。たとえば、第１方向Ｘ１および第２方向Ｙ１のなす角度が６０度や８０度であってもよい。
第３側面１５Ｃおよび第４側面１５Ｄは、第１方向Ｘ１に離間しており、互いに反対側を向く。第３側面１５Ｃおよび第４側面１５Ｄはともに、主面１１および裏面１３につながっている。第３側面１５Ｃおよび第４側面１５Ｄはともに、平坦である。
図５は、図４から封止樹脂部を省略した図である。図６は、図５から絶縁層を省略した図である。図７は、図６から光学素子およびワイヤを省略した図である。
図５～図７等に示す導電層３は基板１に形成されている。導電層３は、第１光学素子４１および第２光学素子４２に電力を供給するための電流経路を構成する。
導電層３は、第１導電箇所３１Ａと、第１導電部分３２Ａと、第１導電部３３Ａと、第１追加導電部分３４Ａと、第２導電箇所３１Ｂと、第２導電部分３２Ｂと、第３導電部３３Ｃと、第３導電箇所３１Ｃと、第３導電部分３２Ｃと、第３導電部３３Ｃと、第２追加導電部分３４Ｃと、第４導電箇所３１Ｄと、第４導電部分３２Ｄと、第４導電部３３Ｄと、第１導電部３７Ａと、第２導電部３７Ｂと、第３導電部３７Ｃと、第４導電部３７Ｄと、第１裏面部３８Ａと、第２裏面部３８Ｂと、第３裏面部３８Ｃと、第４裏面部３８Ｄと、を含む。
図６等に示すように、第１導電箇所３１Ａと、第１導電部分３２Ａと、第１導電部３３Ａと、第１追加導電部分３４Ａと、第２導電箇所３１Ｂと、第２導電部分３２Ｂと、第３導電部３３Ｃと、第３導電箇所３１Ｃと、第３導電部分３２Ｃと、第３導電部３３Ｃと、第２追加導電部分３４Ｃと、第４導電箇所３１Ｄと、第４導電部分３２Ｄと、第４導電部３３Ｄとは、基板１における主面１１に形成されている。
第１導電箇所３１Ａには第１光学素子４１がボンディングされている。本実施形態では、第１導電箇所３１Ａの外郭形状の一部は円形状である。円形状とは、完全な円形および円形に類似する形状を含んでよく、以下同様である。本実施形態とは異なり、第１導電箇所３１Ａは円形状ではなく、他の形状（たとえば矩形状）であってもよい。矩形状は、完全な矩形および矩形に類似する形状を含んでいてもよく、以下同様である。
第１導電部分３２Ａは、第１導電箇所３１Ａから第１方向Ｘ１に延び出ている。第１導電部分３２Ａの第２方向Ｙ１における端縁と、第１ボンディングパッド３１Ａの第２方向Ｙ１における端縁は連続してつながっている。第１導電部分３２Ａは、第２導電箇所３１Ｂから、第１方向Ｘ１に交差する第２方向Ｙ１に対し離間している。本実施形態では、第１導電部分３２Ａの幅Ｌ２１（本実施形態では第２方向Ｙ１における寸法、図５参照）は、第１導電箇所３１Ａの直径Ｄ２１よりも小さい。
第１導電部３３Ａは、第１導電部分３２Ａにつながっている。第１導電部３３Ａは、基板１の主面１１における４つの角のうちの１つの近傍に形成されている。具体的には、第１導電部３３Ａは、厚さ方向Ｚ１視において、第１側面１５Ａと第３側面１５Ｃとに接している。
第１追加導電部分３４Ａは、第１導電箇所３１Ａから延び出ている。第１追加導電部分３４Ａは、基板１の厚さ方向Ｚ１視において、第１側面１５Ａに至っている。第１追加導電部分３４Ａは、基板１の厚さ方向Ｚ１視において、第１方向Ｘ１と第２方向Ｙ１とは異なる方向Ｄ３１（図５参照）に延びている。第１追加導電部分３４Ａは、絶縁層６から露出している。図５等に示すように、第１追加導電部分３４Ａは、第１側面１５Ａと面一である第１外側面３４１Ａを有する。
第２導電箇所３１Ｂは、第１導電箇所３１Ａから離間している。第２導電箇所３１Ｂには第２光学素子４２がボンディングされている。本実施形態では、第２導電箇所３１Ｂは円形状である。本実施形態とは異なり、第２導電箇所３１Ｂは円形状ではなく、他の形状（たとえば矩形状）であってもよい。
第２導電部分３２Ｂは、第２導電箇所３１Ｂから第１方向Ｘ１に延び出ている。本実施形態では、第２導電部分３２Ｂの幅Ｌ２２（本実施形態では第２方向Ｙ１における寸法）は、第２導電箇所３１Ｂの直径Ｄ２２よりも小さい。
第２導電部３３Ｂは、第２導電部分３２Ｂにつながっている。第２導電部３３Ｂは、基板１の主面１１における４つの角のうちの１つの近傍に形成されている。具体的には、第２導電部３３Ｂは、厚さ方向Ｚ１視において、第２側面１５Ｂと第３側面１５Ｃとに接している。第２導電部３３Ｂは、第１導電部３３Ａに対し第２方向Ｙ１に離間している。
本実施形態では、第３導電箇所３１Ｃは、第１導電箇所３１Ａおよび第２導電箇所３１Ｂから離間している。第３導電箇所３１Ｃは矩形状である。本実施形態とは異なり、第３導電箇所３１Ｃは矩形状ではなく、他の形状（たとえば円形状）であってもよい。
第３導電部分３２Ｃは、第３導電箇所３１Ｃから第２導電箇所３１Ｂとは反対側に延び出ている。第３導電部分３２Ｃおよび第４導電箇所３１Ｄは、第２方向Ｙ１に離間している。
第３導電部３３Ｃは、第３導電部分３２Ｃにつながっている。第３導電部３３Ｃは、基板１の主面１１における４つの角のうちの１つの近傍に形成されている。具体的には、第３導電部３３Ｃは、厚さ方向Ｚ１視において、第２側面１５Ｂと第４側面１５Ｄとに接している。
第２追加導電部分３４Ｃは、第３導電箇所３１Ｃあるいは第３導電部分３３Ｃから延び出ている。本実施形態では、第２追加導電部分３４Ｃは、第３導電箇所３１Ｃから延び出ている。本実施形態とは異なり、第３導電箇所３１Ｃから延び出ていてもよい。第２追加導電部分３４Ｃは、基板１の厚さ方向Ｚ１視において、第２側面１５Ｂに至っている。第２追加導電部分３４Ｃは、基板１の厚さ方向Ｚ１視において、第１方向Ｘ１と第２方向Ｙ１とは異なる方向に延びている。本実施形態では、第２追加導電部分３４Ｃは、基板１の厚さ方向Ｚ１視において、第１追加導電部分３４Ａが延びる方向と同一方向に延びている。本実施形態では、第２追加導電部分３４Ｃは、絶縁層６から露出している。図５等に示すように、第２追加導電部分３４Ｃは、第２側面１５Ｂと面一である第２外側面３４１Ｃを有する。本実施形態では、図６に示すように、第２追加導電部分３４Ｃの第２外側面３４１Ｃおよび第１追加導電部分３４Ａの第１外側面３４１Ａはいずれも、仮想線Ｌ１に対し、厚さ方向Ｚ１視において同一側（図６では左側）に位置している。仮想線Ｌ１は、第２方向Ｙ１に沿って延び、且つ、厚さ方向Ｚ１視における基板１の中心Ｃ１を通る。
本実施形態では、第４導電箇所３１Ｄは、第１導電箇所３１Ａ、第２導電箇所３１Ｂ、および第３導電箇所３１Ｃから離間している。第４導電箇所３１Ｄは円形状である。本実施形態とは異なり、第４導電箇所３１Ｄは矩形状ではなく、他の形状（たとえば円形状）であってもよい。
第４導電部分３２Ｄは、第４導電箇所３１Ｄから第３導電箇所３１Ｃとは反対側に延び出ている。
第４導電部３３Ｄは、第４導電部分３２Ｄにつながっている。第４導電部３３Ｄは、基板１の主面１１における４つの角のうちの１つの近傍に形成されている。具体的には、第４導電部３３Ｄは、厚さ方向Ｚ１視において、第１側面１５Ａと第４側面１５Ｄとに接している。
図８は、第１実施形態の光学装置の底面図である。
図８に示すように、第１裏面部３８Ａ、第２裏面部３８Ｂ、第３裏面部３８Ｃ、および第４裏面部３８Ｄはいずれも、裏面１３に形成されている。第１裏面部３８Ａ、第２裏面部３８Ｂ、第３裏面部３８Ｃ、および第４裏面部３８Ｄは、互いに離間している。本実施形態では、第１裏面部３８Ａ、第２裏面部３８Ｂ、第３裏面部３８Ｃ、および第４裏面部３８Ｄは、矩形状である。図８に示すように、裏面１３には、光学装置Ａ１の方向判別のための絶縁層８１が形成されている。第１裏面部３８Ａ、第２裏面部３８Ｂ、第３裏面部３８Ｃ、および第４裏面部３８Ｄはいずれも、光学装置Ａ１を実装基板に配置する際の実装端子となる。
図５、図６等に示す第１導電部３７Ａ、第２導電部３７Ｂ、第３導電部３７Ｃ、および第４導電部３７Ｄは基板１に形成された４つの貫通孔にそれぞれ形成されている。第１導電部３７Ａは、第１導電箇所３１Ａおよび第１裏面部３８Ａにつながっている。第２導電部３７Ｂは、第２導電箇所３１Ｂおよび第２裏面部３８Ｂにつながっている。第３導電部３７Ｃは、第３導電箇所３１Ｃおよび第３裏面部３８Ｃにつながっている。第４導電部３７Ｄは、第４導電箇所３１Ｄおよび第４裏面部３８Ｄにつながっている。
図９は、図４のＩＸ－ＩＸ線に沿う断面図である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。図１２は、図４のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図４のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
導電層３は、例えば、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕ、Ａｇなどの単種類または複数種類の金属からなる。図９～図１３に示すように、本実施形態においては、導電層３は、箇所３８１と、箇所３８２～３８４と、を含む。箇所３８２～３８４は、メッキによって形成されていてもよく、あるいは、スパッタリングやＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により形成されていてもよい。
箇所３８１は、たとえば、Ｃｕよりなる。箇所３８１は、基板１の主面１１および裏面１３に直接形成されている。箇所３８１は、Ｃｕに加え、Ｃｕ以外の他の材料を含んでいても良い。
箇所３８２は、たとえばＣｕよりなる。箇所３８２は、箇所３８１に形成されている。本実施形態では特に、箇所３８２は、箇所３８１に直接形成されている。本実施形態とは異なり、箇所３８１が箇所３８２に直接形成されておらず、箇所３８１および箇所３８２の間に他の箇所が介在していてもよい。箇所３８２は、主面１１に形成された箇所３８１と、裏面１３に形成された箇所３８１とを導通させる。図１４に示すように、箇所３８２は、第１導電部３７Ａ、第２導電部３７Ｂ、第３導電部３７Ｃ、および第４導電部３７Ｄを構成する。図１４は、基板１における貫通孔をレーザにより形成した場合の一例である。図１４に示した例とは異なり、基板１における貫通孔をドリルにより形成してもよい。図９、図１０等に示すように、箇所３８２は、導電層３のうち、絶縁層６に覆われた領域、および、絶縁層６から露出している領域のいずれの領域にも形成されている。すなわち、厚さ方向Ｚ１視においては、図４にて示した導電層３の全ての領域に、箇所３８２が形成されている。
箇所３８３は、たとえばＮｉよりなる。箇所３８３は、箇所３８２に形成されている。本実施形態では特に、箇所３８３は、箇所３８２に直接形成されている。本実施形態とは異なり、箇所３８３が箇所３８２に直接形成されておらず、箇所３８３および箇所３８２の間に他の箇所が介在していてもよい。箇所３８４は、たとえば、Ａｕよりなる。箇所３８４は、箇所３８３に形成されている。本実施形態では特に、箇所３８４は、箇所３８３に直接形成されている。本実施形態とは異なり、箇所３８４が箇所３８３に直接形成されておらず、箇所３８４と箇所３８３との間に他の箇所が介在していてもよい。図９、図１０等に示すように、箇所３８３および箇所３８４は、導電層３のうち、絶縁層６から露出している領域には形成されているが、絶縁層６に覆われた領域には形成されていない。
図５等に示す絶縁層６は、絶縁性を有する材質からなる。絶縁層６は、たとえばレジスト層と称されることがある。絶縁層６は、たとえば樹脂（ポリマー）よりなる。絶縁層６は、半透明な材料あるいは透明でない材料よりなる。絶縁層６は、主面１１および導電層３に形成されている。図９、図１０等に示すように、絶縁層６は、基板１および封止樹脂部７の間に介在しており、且つ、基板１および封止樹脂部７に接している。
図５等に示すように、絶縁層６は、第１絶縁部６１Ａと、第２絶縁部６１Ｃと、部位６３～６５と、を含む。
第１絶縁部６１Ａは、第１導電部分３２Ａに形成されている。第１絶縁部６１Ａは、第１方向Ｘ１において、第２導電箇所３１Ｂと重なる部位を有する。より好ましくは、第１絶縁部６１Ａは、第１方向Ｘ１において、第２接合層５２と重なる部位を有する。より好ましくは、第１絶縁部６１Ａは、第１方向Ｘ１において、第２光学素子４２に重なる部位を有する。好ましくは、第１絶縁部６１Ａの縁６１１Ａ（図５参照）は、第１導電箇所３１Ａよりも第１方向Ｘ１側に位置している。図５に示すように、縁６１１Ａは、第１方向Ｘ１において、第２光学素子４２と重なる位置に位置していても良い。あるいは、図５の想像線（二点鎖線）で示すように、第１絶縁部６１Ａの縁は、位置６１１Ｂに位置していてもよい。位置６１１Ｂは、第２光学素子４２よりも第１方向Ｘ１側であり、且つ、第１方向Ｘ１において、第２接合層５２と重なっている。あるいは、図５の想像線（二点鎖線）で示すように、第１絶縁部６１Ａの縁は、位置６１１Ｃに位置していてもよい。位置６１１Ｃは、第２接合層５２よりも第１方向Ｘ１側であり、且つ、第１方向Ｘ１において、第２ボンディングパッド３１Ｂと重なっている。
第２絶縁部６１Ｃは、第３導電部分３２Ｃに形成されている。第２絶縁部６１Ｃは、第１方向Ｘ１において、第４導電箇所３１Ｄと重なる部位を有する。より好ましくは、第２絶縁部６１Ｃは、第１方向Ｘ１において、第１ワイヤ４３と重なる部位を有する。第２絶縁部６１Ｃは、第２追加導電部分３４Ｃに形成されている。
部位６３は、第１導電部３３Ａおよび第２導電部３３Ｂに形成されている。部位６３は、第１絶縁部６１Ａにつながっている。部位６３は、厚さ方向Ｚ１視において、第１側面１５Ａ、第２側面１５Ｂ、および第３側面１５Ｃに接している。部位６４は、第３導電部３３Ｃに形成されている。部位６４は、厚さ方向Ｚ１視において、第２側面１５Ｂおよび第４側面１５Ｄに接している。部位６４は、第２絶縁部６１Ｃにつながっている。部位６５は、第４導電部３３Ｄに形成されている。部位６５は、厚さ方向Ｚ１視において、第１側面１５Ａおよび第４側面１５Ｄに接している。
図５等に示す第１光学素子４１は、導電層３における第１導電箇所３１Ａにボンディング（配置）されている。第２光学素子４２は、導電層３における第２導電箇所３１Ｂにボンディング（配置）されている。本実施形態では、第１光学素子４１および第２光学素子４２は各々発光素子あるいは受光素子である。本実施形態では第１光学素子４１および第２光学素子４２は各々、発光素子であり、光学装置Ａ１の光源となる。本実施形態においては更に、第１光学素子４１および第２光学素子４２は各々、ＬＥＤチップである。本実施形態における第１光学素子４１および第２光学素子４２は各々、ｎ型半導体層と活性層とｐ型半導体層とを有する。ｎ型半導体層は活性層に積層されている。活性層はｐ型半導体層に積層されている。よって、活性層はｎ型半導体層とｐ型半導体層との間に位置する。ｎ型半導体層、活性層、および、ｐ型半導体層は、例えば、ＧａＮよりなる。第１光学素子４１および第２光学素子４２は各々、互いに反対側を向く主面電極パッドおよび裏面電極パッドを有する。なお、これらの主面電極パッドおよび裏面電極パッドの図示は省略する。第１光学素子４１および第２光学素子４２は各々の発光色は特に限定されない。第１光学素子４１および第２光学素子４２の発光色が異なっていてもよいし、同一色であってもよい。
図５等に示す第１ワイヤ４３は第１光学素子４１および第４導電箇所３１Ｄにボンディングされている。第１ワイヤ４３は導電性の材料よりなる。第１ワイヤ４３は第１光学素子４１および第４導電箇所３１Ｄを導通させている。
図５等に示す第２ワイヤ４４は第２光学素子４２および第３導電箇所３１Ｃにボンディングされている。第２ワイヤ４４は導電性の材料よりなる。第２ワイヤ４４は第２光学素子４２および第３導電箇所３１Ｃを導通させている。
図５等に示す第１接合層５１は第１光学素子４１および導電層３（具体的には第１導電箇所３１Ａ）の間に介在する。本実施形態では第１接合層５１は導電性の材料よりなる。第１接合層５１はたとえば銀ペーストに由来する。本実施形態とは異なり第１接合層５１は絶縁性の材料よりなっていてもよい。図１１に示すように、第１接合層５１の一部が第１光学素子４１の側面４１１に這い上がっていてもよく、第１接合層５１は、第１光学素子４１の側面４１１に接していてもよい。本実施形態とは異なり、第１接合層５１が第１光学素子４１の側面に這い上がっていなくてもよい。
図５等に示す第２接合層５２は第２光学素子４２および導電層３（具体的には第２導電箇所３１Ｂ）の間に介在する。本実施形態では第２接合層５２は導電性の材料よりなる。第２接合層５２はたとえば銀ペーストに由来する。本実施形態とは異なり第２接合層５２は絶縁性の材料よりなっていてもよい。図１０に示すように、第２接合層５２の一部が第２光学素子４２の側面４２１に這い上がっていてもよく、第２接合層５２は、第２光学素子４２の側面４２１に接していてもよい。本実施形態とは異なり、第２接合層５２が第２光学素子４２の側面に這い上がっていなくてもよい。
図９、図１０等に示す封止樹脂部７は、基板１、第１光学素子４１、第２光学素子４２、導電層３、絶縁層６、第１ワイヤ４３、および第２ワイヤ４４を覆っている。本実施形態では、封止樹脂部７は、光を透過させる樹脂からなる。このような樹脂としては、たとえば、透明あるいは半透明の、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、もしくは、ポリビニル系樹脂などが挙げられる。封止樹脂部７は、第１光学素子４１からの光によって励起されることにより異なる波長の光を発する蛍光材料を含むものであってもよい。本実施形態では、樹脂部がいわゆる黒樹脂である場合と異なり、封止樹脂部７にはフィラーが混入していない。
封止樹脂部７は、モールド成型により形成される。封止樹脂部７は、方向Ｘ１において、基板１よりも小さい。本実施形態においては、封止樹脂部７は、四角錐台状である。封止樹脂部７は、四角錐台状に限らず、基板１の厚さ方向Ｚ１に突き出る半球体状であってもよく、基板１の厚さ方向Ｚ１前方の面を凹面にしてもよい。本実施形態とは異なり、封止樹脂部７および第１光学素子４１を包囲するリフレクタが基板１に配置されていてもよい。本実施形態とは異なり、封止樹脂部７の厚さ方向Ｚ１の形状は、基板１の厚さ方向Ｚ１視の形状と同一であってもよい。
図１２、図１３に示すように、封止樹脂部７は、第１外面７１および第２外面７２を含む。図１２に示すように、第１外面７１は、第１追加導電部分３４Ａにおける第１外側面３４１Ａと面一である。図１３に示すように、第２外面７２は、第２追加導電部分３４Ｃにおける第２外側面３４１Ｃと面一である。
次に、本実施形態に係る光学装置Ａ１の製造方法について、図１５、図１８を参照し、説明する。本実施形態においては、複数の光学装置Ａ１を製造する場合を例に説明する。なお、以下の説明では、上記と同一または類似の構成については上記と同一の符号を付す。
まず、矩形状の基板１００（図１５参照）を用意する。基板１００は、図１等に示す基板１を複数個形成可能なサイズである。基板１００は、上記基板１の材質と同じ材料（すなわちガラスエポキシ樹脂）からなる。次に、基板１００に導電層３を形成する。導電層３は、部位３４Ｍを含む。部位３４Ｍは、第１導電箇所３１Ａおよび第３導電部分３２Ｃとつながっている。部位３４Ｍは、後に、第１追加導電部分３４Ａおよび第２追加導電部分３４Ｃになる。なお、この時点においては、図９、図１０に示した箇所３８１および箇所３８２が形成されている。部位３４Ｍは、メッキを形成するための、第１導電箇所３１Ａおよび第３導電部分３２Ｃ間の導通経路を確保している。
次に、図１６に示すように、導電層３が形成された基板１００に絶縁層６を形成する。たとえば、基板１００にフィルム状のレジストを圧着し貼り付けてもよいし、ペースト状のレジストを塗布してもよい。次に、図示は省略するが、図９、図１０等に示した箇所３８３，３８４を形成する。
次に、図１７に示すように、第１光学素子４１および第２光学素子４２を、第１接合層５１、第２接合層５２をそれぞれ介在させて、導電層３に配置する。次に、第１ワイヤ４３を、第１光学素子４１と導電層３とにボンディングする。同様に、第２ワイヤ４４を、第２光学素子４２と導電層３とにボンディングする。
次に、図１８に示すように、上述の封止樹脂部７をモード成型により形成した後に、封止樹脂部７が形成された中間品を線Ｄｃ１に沿ってダイシングすることにより、図１等に示す光学装置Ａ１が複数個製造される。なお、上記光学装置Ａ１の製造方法において、複数の光学装置Ａ１を製造する場合を例に説明したが、１つずつ製造してもよい。
次に、本実施形態の作用効果について説明する。
本実施形態においては、絶縁層６は、第１導電部分３２Ａに形成された第１絶縁部６１Ａを含み、第１絶縁部６１Ａは、第１方向Ｘ１において、第２導電箇所３１Ｂと重なる部位を有する。このような構成によると、導電層３におけるより多くの領域が、絶縁層６に覆われうる。導電層３と封止樹脂部７とは、絶縁層６と封止樹脂部７と比べて、密着しにくい。したがって、本実施形態によると、封止樹脂部７が導電層３から脱離することに伴って、封止樹脂部７に密着している第１光学素子４１が、第１導電箇所３１Ａから脱離することを、防止できる。同様の理由により、第２光学素子４２が第２導電箇所３１Ｂから脱離することを、防止できる。
仮に、縁６１１Ａが第１導電箇所３１Ａ上に位置していたならば、封止樹脂部７が絶縁層６と密着する領域が過度に大きくなり、第１光学素子４１が第１導電箇所３１Ａから脱離しにくくなる。その結果、封止樹脂部７のうち、第１光学素子４１Ａの近傍の部位にクラックが生じるおそれがある。本実施形態では、第１絶縁部６１Ａにおける縁６１１Ａが、第１導電箇所３１Ａよりも第１方向Ｘ１側に位置している。このような構成によると、上記のクラックが封止樹脂部７に生じることを抑制できる。更に、第１絶縁部６１Ａの縁が、図５の位置６１１Ａ，６１１Ｂ，６１１Ｃにある場合には、第１光学素子４１に応力が集中することを抑制できるので、第１光学素子４１が第１導電箇所３１Ａから脱離しにくくなる効果を享受できる。
本実施形態においては、第１絶縁部６１Ａは、第１方向Ｘ１において、第２接合層５２と重なる部位を有する。このような構成によると、導電層３における更に多くの領域が、絶縁層６に覆われうる。その結果、第１光学素子４１が、第１導電箇所３１Ａから脱離することを、抑制できる。同様の理由により、第２光学素子４２が第２導電箇所３１Ｂから脱離することを、抑制できる。
本実施形態においては、第１絶縁部６１Ａは、第１方向Ｘ１において、第２光学素子４２に重なる部位を有する。このような構成によると、導電層３における更に多くの領域が、絶縁層６に覆われうる。その結果、第１光学素子４１が、第１導電箇所３１Ａから脱離することを、抑制できる。同様の理由により、第２光学素子４２が第２導電箇所３１Ｂから脱離することを、抑制できる。
本実施形態においては、導電層３は、第１導電箇所３１Ａから延び出る第１追加導電部分３４Ａを含む。第１追加導電部分３４Ａは、基板１の厚さ方向Ｚ１視において、第１側面１５Ａに至っている。このような構成によると、第１光学素子４１にて発生した熱を、第１追加導電部分３４Ａを介して、光学装置Ａ１の外部の放出しやすくなる。これにより、第１光学素子４１が過度に高温となることを防止できる。
本実施形態においては、導電層３は、第３導電箇所３１Ｃあるいは第３導電部分３２Ｃから延び出る第２追加導電部分３４Ｃを含む。第２追加導電部分３４Ｃは、基板１の厚さ方向Ｚ１視において、第２側面１５Ｂに至っている。このような構成によると、第２光学素子４２にて発生した熱を、第２ワイヤ４４および第２追加導電部分３４Ｃを介して、光学装置Ａ１の外部の放出しやすくなる。これにより、第２光学素子４２が過度に高温となることを防止できる。
本実施形態においては、第１追加導電部分３４Ａは、基板１の厚さ方向Ｚ１視において、第１方向Ｘ１と第２方向Ｙ１とは異なる方向に延びている。このような構成によると、第１追加導電部分３４Ａをより長くすることができる。これにより、光学装置Ａ１の外部から、第１追加導電部分３４Ａを伝って湿気が第１導電箇所３１Ａや第１光学素子４１に至ることを、防止できる。
本実施形態においては、第２追加導電部分３４Ｃは、基板１の厚さ方向Ｚ１視において、第１方向Ｘ１と第２方向Ｙ１とは異なる方向に延びている。このような構成によると、第２追加導電部分３４Ｃをより長くすることができる。これにより、光学装置Ａ１の外部から、第２追加導電部分３４Ｃを伝って湿気が第３導電箇所３１Ｃや第２ワイヤ４４に至ることを、防止できる。
図１５では、部位３４Ｍが、第３導電箇所３１Ｃにつながっておらず、第３導電部分３２Ｃにつながっている。これにより、光学装置Ａ１の製造の際に、第１導電箇所３１Ａに配置されるペースト（後に第１接合層５１となる）が、部位３４Ｍを伝って第３導電箇所３１Ｃに至ることを防止できる。その結果、第２ワイヤ４４を適切に、第３導電箇所３１Ｃにボンディングできる。
図１７では、絶縁層６の縁６９が部位３４Ｍ上に位置している。これにより、光学装置Ａ１の製造の際に、上記ペーストが部位３４Ｍを伝ってきたとしても、縁６９において、上記ペーストをせき止めることができる。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
上記実施形態は、以下の付記を含む。
［付記１］
基板と、
前記基板に形成された導電層と、
前記導電層に形成された絶縁層と、
前記導電層に配置された第１光学素子と、
前記第１光学素子を覆う封止樹脂部と、を備え、
前記導電層は、第１導電箇所と、前記第１導電箇所から離間した第２導電箇所と、前記第１導電箇所から第１方向に延び出る第１導電部分と、を含み、
前記第１導電部分は、前記第２導電箇所から、前記第１方向に交差する第２方向に対し離間しており、
前記絶縁層は、前記第１導電部分に形成された第１絶縁部を含み、前記第１絶縁部は、前記第１方向において、前記第２導電箇所と重なる部位を有する、光学装置。
［付記２］
前記導電層に配置された第２光学素子を更に備え、
前記第１光学素子は、前記第１導電箇所に配置されており、
前記第２光学素子は、前記第２導電箇所に配置されている、付記１に記載の光学装置。
［付記３］
前記第１光学素子および前記第１導電箇所の間に介在する第１接合層と、
前記第２光学素子および前記第２導電箇所の間に介在する第２接合層と、を更に備え、
前記第１絶縁部は、前記第１方向において、前記第２接合層と重なる部位を有する、付記２に記載の光学装置。
［付記４］
前記第１絶縁部は、前記第１方向において、前記第２光学素子に重なる部位を有する、付記３に記載の光学装置。
［付記５］
前記基板は、前記第２方向に互いに離間する第１側面および第２側面を含み、前記第１側面および前記第２側面は、互いに反対側を向いており、
前記導電層は、前記第１導電箇所から延び出る第１追加導電部分を含み、
前記第１追加導電部分は、前記基板の厚さ方向視において、前記第１側面に至っている、付記２ないし付記４のいずれかに記載の光学装置。
［付記６］
前記第１追加導電部分は、前記基板の厚さ方向視において、前記第１方向と前記第２方向とは異なる方向に延びている、付記５に記載の光学装置。
［付記７］
前記第１追加導電部分は、前記絶縁層から露出している、付記５または付記６に記載の光学装置。
［付記８］
前記第１追加導電部分は、前記第１側面と面一である第１外側面を有する、付記５ないし付記７のいずれかに記載の光学装置。
［付記９］
前記導電層は、前記第２導電箇所から延び出る第２導電部分を含む、付記５に記載の光学装置。
［付記１０］
前記導電層は、前記第１導電箇所および前記第２導電箇所から離間する第３導電箇所と、前記第３導電箇所から前記第２導電箇所とは反対側に延び出る第３導電部分と、を含み、
前記絶縁層は、前記第３導電部分に形成された第２絶縁部を含む、付記９に記載の光学装置。
［付記１１］
前記導電層は、前記第３導電箇所あるいは前記第３導電部分から延び出る第２追加導電部分を含み、
前記第２追加導電部分は、前記基板の厚さ方向視において、前記第２側面に至っている、付記１０に記載の光学装置。
［付記１２］
前記第２追加導電部分は、前記基板の厚さ方向視において、前記第１導電部分が延びる方向と同一方向に延びている、付記１１に記載の光学装置。
［付記１３］
前記第２追加導電部分は、前記絶縁層から露出している、付記１１または付記１２に記載の光学装置。
［付記１４］
前記第２追加導電部分は、前記第２側面と面一である第２外側面を有し、
前記第２追加導電部分の前記第２外側面および前記第１追加導電部分の前記第１外側面はいずれも、前記第２方向に沿って延びる仮想線であって、前記厚さ方向視における前記基板の中心を通る仮想線に対し、前記厚さ方向視において同一側に位置している、付記１１ないし付記１３のいずれかに記載の光学装置。
［付記１５］
前記絶縁層は、前記第２追加導電部分に形成されている、付記１１ないし付記１４のいずれかに記載の光学装置。
［付記１６］
前記第１光学素子にボンディングされた第１ワイヤと、
前記第２光学素子にボンディングされた第２ワイヤと、を更に備える、付記２ないし付記１５のいずれかに記載の光学装置。
１ 基板
１１ 主面
１３ 裏面
１５Ａ 第１側面
１５Ｂ 第２側面
１５Ｃ 第３側面
１５Ｄ 第４側面
３ 導電層
３１Ａ 第１導電箇所
３１Ｂ 第２導電箇所
３１Ｃ 第３導電箇所
３１Ｄ 第４導電箇所
３２Ａ 第１導電部分
３２Ｂ 第２導電部分
３２Ｃ 第３導電部分
３２Ｄ 第４導電部分
３３Ａ 第１導電部
３３Ｂ 第２導電部
３３Ｃ 第３導電部
３３Ｄ 第４導電部
３４１Ａ 第１外側面
３４１Ｃ 第２外側面
３４Ａ 第１追加導電部分
３４Ｃ 第２追加導電部分
３４Ｍ 部位
３７Ａ 第１導電部
３７Ｂ 第２導電部
３７Ｃ 第３導電部
３７Ｄ 第４導電部
３８１ 箇所
３８２ 箇所
３８３ 箇所
３８４ 箇所
３８Ａ 第１裏面部
３８Ｂ 第２裏面部
３８Ｃ 第３裏面部
３８Ｄ 第４裏面部
４１ 第１光学素子
４２ 第２光学素子
４３ 第１ワイヤ
４４ 第２ワイヤ
５１ 第１接合層
５２ 第２接合層
６ 絶縁層
６１１Ａ 縁
６１Ａ 第１絶縁部
６１Ｃ 第２絶縁部
６３ 部位
６４ 部位
６５ 部位
６９ 縁
７ 封止樹脂部
７１ 第１外面
７２ 第２外面
８１ 絶縁層
Ａ１ 光学装置
Ｃ１ 中心
Ｌ１ 仮想線
Ｘ１ 第１方向
Ｙ１ 第２方向
Ｚ１ 厚さ方向

Claims (14)

  1. 基板と、
    前記基板に形成された導電層と、
    前記導電層に形成された絶縁層と、
    前記導電層に配置された第１光学素子と、
    前記第１光学素子を覆う封止樹脂部と、を備え、
    前記導電層は、第１導電箇所と、前記第１導電箇所から離間した第２導電箇所と、前記第１導電箇所から第１方向に延び出る第１導電部分と、を含み、
    前記第１導電部分は、前記第２導電箇所から、前記第１方向に交差する第２方向に対し離間しており、
    前記絶縁層は、前記第１導電部分に形成された第１絶縁部を含み、前記第１絶縁部は、前記第２方向に沿って見て、前記第２導電箇所と重なる部位を有し、
    前記導電層に配置された第２光学素子を更に備え、
    前記第１光学素子は、前記第１導電箇所に配置されており、
    前記第２光学素子は、前記第２導電箇所に配置されており、
    前記基板は、前記第２方向に互いに離間する第１側面および第２側面を含み、前記第１側面および前記第２側面は、互いに反対側を向いており、
    前記導電層は、前記第１導電箇所から延び出る第１追加導電部分を含み、
    前記第１追加導電部分は、前記基板の厚さ方向視において、前記第１側面に至っている、
    光学装置。
  2. 前記第１光学素子および前記第１導電箇所の間に介在する第１接合層と、
    前記第２光学素子および前記第２導電箇所の間に介在する第２接合層と、を更に備え、
    前記第１絶縁部は、前記第２方向に沿って見て、前記第２接合層と重なる部位を有する、請求項１に記載の光学装置。
  3. 前記第１絶縁部は、前記第２方向に沿って見て、前記第２光学素子に重なる部位を有する、請求項２に記載の光学装置。
  4. 前記第１追加導電部分は、前記基板の厚さ方向視において、前記第１方向と前記第２方向とは異なる方向に延びている、請求項１に記載の光学装置。
  5. 前記第１追加導電部分は、前記絶縁層から露出している、請求項１または請求項２に記載の光学装置。
  6. 前記第１追加導電部分は、前記第１側面と面一である第１外側面を有する、請求項１ないし請求項５のいずれかに記載の光学装置。
  7. 前記導電層は、前記第２導電箇所から延び出る第２導電部分を含む、請求項６に記載の光学装置。
  8. 前記導電層は、前記第１導電箇所および前記第２導電箇所から離間する第３導電箇所と、前記第３導電箇所から前記第２導電箇所とは反対側に延び出る第３導電部分と、を含み、
    前記絶縁層は、前記第３導電部分に形成された第２絶縁部を含む、請求項７に記載の光学装置。
  9. 前記導電層は、前記第３導電箇所あるいは前記第３導電部分から延び出る第２追加導電部分を含み、
    前記第２追加導電部分は、前記基板の厚さ方向視において、前記第２側面に至っている、請求項８に記載の光学装置。
  10. 前記第２追加導電部分は、前記基板の厚さ方向視において、前記第１追加導電部分が延びる方向と同一方向に延びている、請求項９に記載の光学装置。
  11. 前記第２追加導電部分は、前記絶縁層から露出している、請求項９または請求項１０に記載の光学装置。
  12. 前記第２追加導電部分は、前記第２側面と面一である第２外側面を有し、
    前記第２追加導電部分の前記第２外側面および前記第１追加導電部分の前記第１外側面はいずれも、前記第２方向に沿って延びる仮想線であって、前記厚さ方向視における前記基板の中心を通る仮想線に対し、前記厚さ方向視において同一側に位置している、請求項９ないし請求項１１のいずれかに記載の光学装置。
  13. 前記絶縁層は、前記第２追加導電部分に形成されている、請求項９ないし請求項１２のいずれかに記載の光学装置。
  14. 前記第１光学素子にボンディングされた第１ワイヤと、
    前記第２光学素子にボンディングされた第２ワイヤと、を更に備える、請求項１ないし請求項１３のいずれかに記載の光学装置。
JP2017114141A 2017-06-09 2017-06-09 光学装置 Active JP7004397B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017114141A JP7004397B2 (ja) 2017-06-09 2017-06-09 光学装置
US16/002,219 US10439117B2 (en) 2017-06-09 2018-06-07 Optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017114141A JP7004397B2 (ja) 2017-06-09 2017-06-09 光学装置

Publications (2)

Publication Number Publication Date
JP2018207063A JP2018207063A (ja) 2018-12-27
JP7004397B2 true JP7004397B2 (ja) 2022-01-21

Family

ID=64563671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017114141A Active JP7004397B2 (ja) 2017-06-09 2017-06-09 光学装置

Country Status (2)

Country Link
US (1) US10439117B2 (ja)
JP (1) JP7004397B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468170B1 (ko) * 2012-12-26 2014-12-08 연세대학교 산학협력단 환자 이송 장치

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183406A (ja) 1998-12-15 2000-06-30 Matsushita Electric Works Ltd 発光ダイオード
JP2002314143A (ja) 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003264267A (ja) 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005538550A (ja) 2002-09-04 2005-12-15 クリー　インコーポレイテッド 電力表面取り付けの発光ダイ・パッケージ
JP2008288228A (ja) 2007-05-15 2008-11-27 Sony Corp 発光装置、光源装置、及び液晶表示装置
WO2009011302A1 (ja) 2007-07-13 2009-01-22 Rohm Co., Ltd. Ｌｅｄモジュールおよびｌｅｄドットマトリクス表示装置
JP2009105198A (ja) 2007-10-23 2009-05-14 Sanyo Electric Co Ltd プリント配線基板およびそれを備えた発光装置
JP2011003798A (ja) 2009-06-19 2011-01-06 Japan Aviation Electronics Industry Ltd 電気接続部材およびそれを用いたソケットコネクタ
US20110156090A1 (en) 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
JP2012186450A (ja) 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
JP2012517709A5 (ja) 2010-01-29 2012-11-29
JP2014160756A (ja) 2013-02-20 2014-09-04 Stanley Electric Co Ltd 発光素子モジュール
JP2015115432A (ja) 2013-12-11 2015-06-22 ローム株式会社 半導体装置
JP2015201605A (ja) 2014-04-10 2015-11-12 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
DE102009008738A1 (de) 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
KR101380390B1 (ko) * 2013-06-28 2014-04-02 서울반도체 주식회사 방습 ｌｅｄ 패키지

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183406A (ja) 1998-12-15 2000-06-30 Matsushita Electric Works Ltd 発光ダイオード
JP2002314143A (ja) 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003264267A (ja) 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005538550A (ja) 2002-09-04 2005-12-15 クリー　インコーポレイテッド 電力表面取り付けの発光ダイ・パッケージ
JP2008288228A (ja) 2007-05-15 2008-11-27 Sony Corp 発光装置、光源装置、及び液晶表示装置
WO2009011302A1 (ja) 2007-07-13 2009-01-22 Rohm Co., Ltd. Ｌｅｄモジュールおよびｌｅｄドットマトリクス表示装置
JP2009105198A (ja) 2007-10-23 2009-05-14 Sanyo Electric Co Ltd プリント配線基板およびそれを備えた発光装置
US20110156090A1 (en) 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
JP2011003798A (ja) 2009-06-19 2011-01-06 Japan Aviation Electronics Industry Ltd 電気接続部材およびそれを用いたソケットコネクタ
JP2012517709A5 (ja) 2010-01-29 2012-11-29
JP2012186450A (ja) 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
JP2014160756A (ja) 2013-02-20 2014-09-04 Stanley Electric Co Ltd 発光素子モジュール
JP2015115432A (ja) 2013-12-11 2015-06-22 ローム株式会社 半導体装置
JP2015201605A (ja) 2014-04-10 2015-11-12 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468170B1 (ko) * 2012-12-26 2014-12-08 연세대학교 산학협력단 환자 이송 장치

Also Published As

Publication number Publication date
JP2018207063A (ja) 2018-12-27
US10439117B2 (en) 2019-10-08
US20180358524A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
JP4863193B2 (ja) 半導体発光装置
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP2012186450A (ja) Ｌｅｄモジュール
JP2005197479A (ja) Ｌｅｄ基板
JP6855787B2 (ja) 発光素子
US9537019B2 (en) Semiconductor device
JP2013161903A (ja) 半導体装置およびその製造方法
KR20130051206A (ko) 발광소자 모듈
TWI455363B (zh) 發光二極體封裝結構及其製造方法
JP5745784B2 (ja) 発光ダイオード
JP7004397B2 (ja) 光学装置
CN111405777A (zh) 发光装置的制造方法
JP2007335734A (ja) 半導体装置
JP7283938B2 (ja) 半導体発光装置
JP5779406B2 (ja) 照明装置
JP4831958B2 (ja) 表面実装型ｌｅｄ
JP5114773B2 (ja) 表面実装型発光装置
JP2005353802A (ja) 発光ダイオード
JP2022180523A (ja) 半導体装置
JP5912471B2 (ja) 半導体デバイス
JP5809965B2 (ja) 半導体発光素子
WO2010140693A1 (ja) 電子部品
TWI482321B (zh) 具有傾斜結構之發光二極體封裝之方法
JP5995579B2 (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7004397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150