JP2022180523A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022180523A
JP2022180523A JP2022150183A JP2022150183A JP2022180523A JP 2022180523 A JP2022180523 A JP 2022180523A JP 2022150183 A JP2022150183 A JP 2022150183A JP 2022150183 A JP2022150183 A JP 2022150183A JP 2022180523 A JP2022180523 A JP 2022180523A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
main surface
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022150183A
Other languages
English (en)
Other versions
JP7349544B2 (ja
Inventor
智一郎 外山
Tomoichiro Toyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018120766A external-priority patent/JP7148292B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2022180523A publication Critical patent/JP2022180523A/ja
Application granted granted Critical
Publication of JP7349544B2 publication Critical patent/JP7349544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

【課題】従来の半導体発光装置は、配線パターンは、基板に形成され、半導体発光素子は、接合層を介して配線パターンに配置され、封止樹脂は、基材上に配置され、半導体発光素子および配線パターンを覆っている。【解決手段】半導体装置は、主面と、裏面と、前記主面および前記裏面をつなぐ側面と、を有する基板であって、平面視において前記側面から凹み、かつ前記主面から前記裏面まで延びる内側面を有する凹部が形成された基板と、前記主面に配置された主面電極と、前記裏面に配置された裏面電極と、前記凹部の前記内側面に配置され、かつ前記主面電極と前記裏面電極とを導通させる中間電極と、前記主面電極に搭載された半導体素子と、を備え、平面視において、前記主面電極は、前記主面と前記側面との境界よりも前記主面の内方に位置する周縁を有しており、前記裏面電極は、前記裏面と前記側面との境界よりも前記裏面の内方に位置する周縁を有している。【選択図】図２４

Description

本開示は、半導体装置に関する。
従来の半導体発光装置は、基板、発光素子、配線パターン、接合層、および、封止樹脂を備えている。配線パターンは、基板に形成されている。半導体発光素子は、接合層を介して配線パターンに配置されている。封止樹脂は、基材上に配置され、半導体発光素子および配線パターンを覆っている。
本開示の第１の側面によると、互いに反対側を向く主面および裏面を含む基板と、第１主面導電部および第２主面導電部を含み、前記基板の前記主面に形成された主面導電層と、前記基板の前記裏面に形成された裏面導電層と、前記基板の厚さ方向視において前記第１主面導電部および前記裏面導電層に重なり且つ前記基板を貫通する第１導電部分と、前記主面導電層に配置された光学素子と、前記厚さ方向視において前記光学素子を囲む内側面を含み、前記基板に配置されたリフレクタと、を備え、前記第１主面導電部には、前記光学素子が配置され、前記第２主面導電部は、前記厚さ方向視において前記第１主面導電部と前記リフレクタの前記内側面との間に位置し、前記第２主面導電部は、前記厚さ方向視において、前記リフレクタの内側面から離間している、光学装置が提供される。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態の光学装置の斜視図である。 第１実施形態の光学装置の正面図である。 第１実施形態の光学装置の背面図である。 第１実施形態の光学装置の左側面図である。 第１実施形態の光学装置の右側面図である。 第１実施形態の光学装置の平面図である。 図６のＶＩＩ－ＶＩＩ線に沿う断面図である。 図６のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 第１実施形態の光学装置の底面図である。 第１実施形態の光学素子の近傍を拡大して示す図である。 第１実施形態の変形例の光学素子の平面図である。 第１実施形態の光学素子の製造方法の一工程を示す図である。 第１実施形態の光学素子の製造方法の一工程を示す図である。 第１実施形態の光学素子の製造方法の一工程を示す図である。 第１実施形態の第１変形例の光学素子の平面図である。 図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 第１実施形態の第１変形例の光学素子の製造方法の一工程を示す図である。 第１実施形態の第２変形例の光学素子の平面図である。 図１９のＸＸ－ＸＸ線に沿う断面図である。 第１実施形態の第２変形例の光学素子の底面図である。 本開示の第２実施形態にかかる半導体装置の斜視図（封止樹脂を透過）である。 図２２に示す半導体装置の平面図（封止樹脂を透過）である。 図２３に対して被覆材および封止樹脂を省略した半導体装置の平面図である。 図２２に示す半導体装置の底面図である。 図２２に示す半導体装置の左側面図である。 図２３のＶＩ－ＶＩ線に沿う断面図である。 図２７の部分拡大図（凹部付近）である。 図２７の部分拡大図（半導体素子付近）である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図３０のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図２２に示す半導体装置の製造方法を説明する断面図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図３４のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図３６のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図２２に示す半導体装置を配線基板に実装したときの断面図である。 本開示の第３実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図４１に対して被覆材および封止樹脂を省略した平面図である。 図４１に示す半導体装置の左側面図である。 図４１のＸＬＩＶ－ＸＬＩＶ線に沿う断面図である。 図４４の部分拡大図（半導体素子付近）である。
以下、本開示の実施の形態につき、図面を参照して具体的に説明する。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂに積層されている」および「ある物Ａがある物Ｂ上に積層されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接積層されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに積層されていること」を含む。
＜第１実施形態＞
図１～図１４を用いて、本開示の第１実施形態について説明する。
図１は、第１実施形態の光学装置の斜視図である。図２は、第１実施形態の光学装置の正面図である。図３は、第１実施形態の光学装置の背面図である。図４は、第１実施形態の光学装置の左側面図である。図５は、第１実施形態の光学装置の右側面図である。図６は、第１実施形態の光学装置の平面図である。
これらの図に示す光学装置Ａ１は、基板１と、主面導電層３１と、第１導電部分３４Ａと、第２導電部分３４Ｂと、裏面導電層３８と、光学素子４１と、ワイヤ４２と、接合層５と、光透過樹脂部７と、リフレクタ８と、を含む。
基板１は、例えば絶縁性の材料よりなる。このような絶縁性の材料としては、例えば、絶縁性の樹脂もしくはセラミックなどが挙げられる。絶縁性の樹脂としては、例えば、エポキシ樹脂（たとえばガラスあるいは紙を含んでいてもよい）、フェノール樹脂、ポリイミド、およびポリエステルなどが挙げられる。セラミックとしては、例えば、Ａｌ2Ｏ3、ＳｉＣ、およびＡｌＮなどが挙げられる。基板１は、アルミニウムなどの金属よりなる基板に、絶縁膜が形成されたものであってもよい。基板１は、基板１の厚さ方向Ｚ１視において、矩形状を呈する。
基板１は、主面１１、裏面１３、第１側面１５Ａ、第２側面１５Ｂ、第３側面１５Ｃ、および第４側面１５Ｄを有する。主面１１、裏面１３、第１側面１５Ａ、第２側面１５Ｂ、第３側面１５Ｃ、および第４側面１５Ｄはいずれも矩形状である。
主面１１および裏面１３は、基板１の厚さ方向Ｚ１において、離間しており、互いに反対側を向く。主面１１および裏面１３はともに、平坦である。
第１側面１５Ａおよび第２側面１５Ｂは、第１方向Ｘ１に離間しており、互いに反対側を向く。第１側面１５Ａおよび第２側面１５Ｂはともに、主面１１および裏面１３につながっている。第１側面１５Ａおよび第２側面１５Ｂはともに、平坦である。
第３側面１５Ｃおよび第４側面１５Ｄは、第２方向Ｙ１に離間しており、互いに反対側を向く。第３側面１５Ｃおよび第４側面１５Ｄはともに、主面１１および裏面１３につながっている。第３側面１５Ｃおよび第４側面１５Ｄはともに、平坦である。
図６等に示す主面導電層３１と、第１導電部分３４Ａと、第２導電部分３４Ｂと、裏面導電層３８とは、光学素子４１に電力を供給するための電流経路を構成する。主面導電層３１と、第１導電部分３４Ａと、第２導電部分３４Ｂと、裏面導電層３８とは、例えば、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕなどの単種類または複数種類の金属からなる。本実施形態においては、図７に示すように、主面導電層３１と、裏面導電層３８とは、Ｃｕ（たとえば層３９１がＣｕ層の一例である）上にＡｕめっき（たとえば層３９２がＡｕ層の一例である）されて形成されている。主面導電層３１と、第１導電部分３４Ａと、第２導電部分３４Ｂと、裏面導電層３８と、の材質はここに挙げたものに特に限定されない。
主面導電層３１は、基板１の主面１１に形成されている。第１主面導電部３１１Ａと、第２主面導電部３１２Ａと、第３主面導電部３１３Ａと、第４主面導電部３１Ｂと、を含む。
第１主面導電部３１１Ａには、光学素子４１が配置されている。本実施形態では、第１主面導電部３１１Ａの外郭形状の一部は円形状である。円形状とは、完全な円形および円形に類似する形状を含んでよく、以下同様である。本実施形態とは異なり、第１主面導電部３１１Ａは、円形状ではなく他の形状（たとえば矩形状）であってもよい。矩形状は、完全な矩形および矩形に類似する形状を含んでいてもよく、以下同様である。
第２主面導電部３１２Ａは、第１主面導電部３１１Ａに対し第１方向Ｘ１に離間している。本実施形態とは異なり、第２主面導電部３１２Ａは、第１方向Ｘ１に傾斜する方向に離間していてもよい。本実施形態では、第２主面導電部３１２Ａの外郭形状の一部は楕円形状である。楕円形状とは、完全な楕円形および楕円形に類似する形状を含んでよく、以下同様である。本実施形態とは異なり、第２主面導電部３１２Ａは、楕円形状ではなく他の形状（たとえば矩形状や円形状）であってもよい。
第３主面導電部３１３Ａは、第１主面導電部３１１Ａと第２主面導電部３１２Ａにつながる。第３主面導電部３１３Ａは、厚さ方向Ｚ１視において、第１主面導電部３１１Ａと第２主面導電部３１２Ａの間に位置している。第３主面導電部３１３Ａは、第１主面導電部３１１Ａから第１方向Ｘ１に沿って延びている。図６に示すように、第１方向Ｘ１および厚さ方向Ｚ１に直交する第２方向Ｙ１における、第３主面導電部３１３Ａの寸法Ｌ１３は、第２方向Ｙ１における第１主面導電部３１１Ａの寸法Ｌ１１よりも、小さくてもよい。図６に示すように、第１方向Ｘ１および厚さ方向Ｚ１に直交する第２方向Ｙ１における、第３主面導電部３１３Ａの寸法Ｌ１３は、第２方向Ｙ１における第２主面導電部３１２Ａの寸法Ｌ１２よりも、小さくてもよい。
第４主面導電部３１Ｂには、ワイヤ４２がボンディングされている。第４主面導電部３１Ｂは、第１主面導電部３１１Ａに対し第１方向Ｘ１に離間している。本実施形態では、第４主面導電部３１Ｂの外郭形状の一部は楕円形状である。本実施形態とは異なり、第４主面導電部３１Ｂは、楕円形状ではなく他の形状（たとえば矩形状や円形状）であってもよい。
図７は、図６のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図６のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、第１実施形態の光学装置の底面図である。
図７～図９に示すように、裏面導電層３８は、基板１の裏面１３に形成されている。裏面導電層３８は、第１裏面導電部３８Ａおよび第２裏面導電部３８Ｂを含む。
第１裏面導電部３８Ａの一部は、基板１の厚さ方向Ｚ１視において、第２主面導電部３１２Ａに重なっている。第１裏面導電部３８Ａは、厚さ方向Ｚ１視において、基板１の裏面１３と第３側面１５Ｃとの境界から、基板１の裏面１３と第４側面１５Ｄとの境界に至っている。本実施形態では、光学装置Ａ１の製造時に、各光学装置Ａ１における配線パターン（後に裏面導電層３８等になる）同士を導通させ、メッキを行うことができるようにするためである。本実施形態では、第１裏面導電部３８Ａは、部位３８１ＡＡ、３８２ＡＡ、３８３ＡＡを含む。部位３８１ＡＡは矩形状である。部位３８２ＡＡは、部位３８１ＡＡから、基板１の裏面１３と第３側面１５Ｃとの境界に向かって延び、基板１の裏面１３と第３側面１５Ｃとの境界に至っている。部位３８２ＡＡは、方向Ｘ１において、第１導電部分３４Ａとは異なる位置に位置している。部位３８３ＡＡは、部位３８１ＡＡから、基板１の裏面１３と第４側面１５Ｄとの境界に向かって延び、基板１の裏面１３と第４側面１５Ｄとの境界に至っている。部位３８３ＡＡは、方向Ｘ１において、第１導電部分３４Ａとは異なる位置に位置している。部位３８２ＡＡ、３８３ＡＡが、方向Ｘ１において第１導電部分３４Ａとは異なる位置に位置していることは、たとえば、光学装置Ａ１を実装する際に用いるハンダをより好適な形状とすることができる点において、好ましい。これにより、より実装しやすい光学装置Ａ１が提供されうる。
第２裏面導電部３８Ｂは、第１裏面導電部３８Ａに対し第１方向Ｘ１に離間している。第２裏面導電部３８Ｂの一部は、基板１の厚さ方向Ｚ１視において、第４主面導電部３１Ｂに重なっている。第２裏面導電部３８Ｂは、厚さ方向Ｚ１視において、基板１の裏面１３と第３側面１５Ｃとの境界から、基板１の裏面１３と第４側面１５Ｄとの境界に至っている。本実施形態では、光学装置Ａ１の製造時に、各光学装置Ａ１における配線パターン（後に裏面導電層３８等になる）同士を導通させ、メッキを行うことができるようにするためである。本実施形態では、第２裏面導電部３８Ｂは、部位３８１ＢＢ、３８２ＢＢ、３８３ＢＢを含む。部位３８１ＢＢは矩形状である。部位３８２ＢＢは、部位３８１ＢＢから、基板１の裏面１３と第３側面１５Ｃとの境界に向かって延び、基板１の裏面１３と第３側面１５Ｃとの境界に至っている。部位３８２ＢＢは、方向Ｘ１において、第２導電部分３４Ｂとは異なる位置に位置している。部位３８３ＢＢは、部位３８１ＢＢから、基板１の裏面１３と第４側面１５Ｄとの境界に向かって延び、基板１の裏面１３と第４側面１５Ｄとの境界に至っている。部位３８３ＢＢは、方向Ｘ１において、第２導電部分３４Ｂとは異なる位置に位置している。部位３８２ＢＢ、３８３ＢＢが、方向Ｘ１において第２導電部分３４Ｂとは異なる位置に位置していることは、たとえば、光学装置Ａ１を実装する際に用いるハンダをより好適な形状とすることができる点において、好ましい。これにより、より実装しやすい光学装置Ａ１が提供されうる。
図６、図７等に示す第１導電部分３４Ａは、基板１を貫通している。第１導電部分３４Ａは、基板１に形成された貫通孔内に形成されている。第１導電部分３４Ａは、基板１の厚さ方向Ｚ１視において第１主面導電部３１１Ａおよび第１裏面導電部３８Ａに重なっている。第１導電部分３４Ａは、第１主面導電部３１１Ａおよび第１裏面導電部３８Ａにつながっている。厚さ方向Ｚ１視において、第１導電部分３４Ａの全領域は、第１主面導電部３１１Ａおよび第１裏面導電部３８Ａに重なっている。図６に示した例とは異なり、図１１に示すように、第１導電部分３４Ａは、厚さ方向Ｚ１視において、第２主面導電部３１２Ａに重なっていてもよい。
第２導電部分３４Ｂは、基板１を貫通している。第２導電部分３４Ｂは、基板１に形成された貫通孔内に形成されている。第２導電部分３４Ｂは、基板１の厚さ方向Ｚ１視において第４主面導電部３１Ｂおよび第２裏面導電部３８Ｂに重なっている。第２導電部分３４Ｂは、第４主面導電部３１Ｂおよび第２裏面導電部３８Ｂにつながっている。厚さ方向Ｚ１視において、第２導電部分３４Ｂの全領域は、第４主面導電部３１Ｂおよび第２裏面導電部３８Ｂに重なっている。
本実施形態では、第１導電部分３４Ａおよび第２導電部分３４Ｂは各々、厚さ方向Ｚ１視において円形状である。本実施形態とは異なり、厚さ方向Ｚ１視における第１導電部分３４Ａおよび第２導電部分３４Ｂの各形状は、円形状以外の形状であってもよい。
図７等に示す光学素子４１は、第１主面導電部３１１Ａに配置されている。光学素子には発光素子および受光素子が含まれる。本実施形態では光学素子４１は発光素子であり、光学装置Ａ１の光源となる。本実施形態においては更に、光学素子４１は、ＬＥＤチップである。本実施形態における光学素子４１は、ｎ型半導体層と活性層とｐ型半導体層とを有する。ｎ型半導体層は活性層に積層されている。活性層はｐ型半導体層に積層されている。よって、活性層はｎ型半導体層とｐ型半導体層との間に位置する。ｎ型半導体層、活性層、および、ｐ型半導体層は、例えば、ＧａＮよりなる。光学素子４１は、互いに反対側を向く主面電極パッドおよび裏面電極パッドを有する。なお、これらの主面電極パッドおよび裏面電極パッドの図示は省略する。光学素子４１は、基板１に搭載されている。光学素子４１の発光色は特に限定されない。
ワイヤ４２は光学素子４１および第４主面導電部３１Ｂにボンディングされている。ワイヤ４２は導電性の材料よりなる。ワイヤ４２は光学素子４１および第４主面導電部３１Ｂを導通させている。本実施形態では、ワイヤ４２は、厚さ方向Ｚ１視において第１方向Ｘ１に沿って延びている。
図７、図１０等に示すように、接合層５は光学素子４１および第１主面導電部３１１Ａの間に介在する。接合層５はたとえば銀ペーストに由来する。本実施形態とは異なり接合層５は絶縁性の材料よりなっていてもよい。本実施形態では、接合層５は、光学素子４１の側面４１１と、第１主面導電部３１１Ａに接していることが好ましい。このことは、光学素子４１を接合層５がより強固に保持できる点において好ましい。
図６、図７、図８等に示すリフレクタ８は、基板１に配置されている。たとえば、リフレクタ８は、接合層８９によって基板１に接合されているとよい。図７、図８に示すように、接合層８９は、リフレクタ８の内側に染み出した部位８９１を有していてもよい（後述の実施形態や変形例における接合層８９が、図７、図８に示した部位８９１を有していてもよい）。リフレクタ８は、光の透過を遮断する材料よりなることが好ましい。たとえば、リフレクタ８は、光学素子４１が発光素子である場合には、当該発光素子から放たれる光を透過させない材料よりなりうる。あるいは、リフレクタ８は、光学素子４１が受光素子である場合には、当該受光素子が受光可能な光を透過させない材料よりなりうる。リフレクタ８は、たとえば、一体成型されたものであってもよい（すなわち、一体物であってもよい）。光学素子４１が発光素子である場合には、リフレクタ８は発光素子から放たれた光が横に漏れることを抑制しうる。
本実施形態においては、リフレクタ８および基板１は、互いに同一の材料を含む。たとえば、リフレクタ８がエポキシ樹脂よりなり、基板１が、ガラスを含むエポキシ樹脂よりなっているとよい。この場合、リフレクタ８および基板１がいずれも、エポキシ樹脂を含んでいるといえる。本実施形態とは異なり、リフレクタ８が基板１を構成する材料と異なる材料からなっていてもよい。たとえば、リフレクタ８が、液晶ポリマーやナイロンによりなっていてもよい。
リフレクタ８は、リフレクタ表面８１１と、リフレクタ裏面８１２と、第１リフレクタ外側面８１Ａと、第２リフレクタ外側面８１Ｂと、第３リフレクタ外側面８１Ｃと、内側面８３と、を含む。
リフレクタ表面８１１は、基板１の主面１１の向く方向と同一方向を向いている。本実施形態では、リフレクタ表面８１１は、縁８１１Ａおよび縁８１１Ｂを有する。縁８１１Ａは、矩形状であり、リフレクタ表面８１１における外側に位置する。縁８１１Ｂは湾曲しており、リフレクタ表面８１１における内側に位置する。図３等に示す例においては、実施形態では、縁８１１Ｂと基板１の主面１１との方向Ｚ１における離間距離は、縁８１１Ａと基板１の主面１１との方向Ｚ１における離間距離よりも、小さい。このことは、たとえば、光学装置Ａ１を製造する際に、光学素子４１を保持する器具やワイヤをボンディングするための器具が、リフレクタ８１の内側面８３に接触することを回避するのに好ましい。また、光学装置Ａ１を移動させる際に光学装置Ａ１を掴む器具が、リフレクタ外側面８１Ｃ、８１Ｄ等を掴みやすくする点において好ましい。平坦な面と凹面とを有する。リフレクタ裏面８１２は、リフレクタ表面８１１の向く方向とは反対方向を向いている。本実施形態では、リフレクタ裏面８１２は平坦である。
内側面８３は、リフレクタ表面８１１およびリフレクタ裏面８１２につながっている。内側面８３は、リフレクタ表面８１１からリフレクタ裏面８１２に向かって延びている。本実施形態においては、内側面８３は、リフレクタ表面８１１およびリフレクタ裏面８１２と９０度をなす。本実施形態とは異なり、内側面８３は、リフレクタ表面８１１およびリフレクタ裏面８１２と９０度と異なる角度をなしていなくてもよい。すなわち、内側面８３は、方向Ｚ１に対し傾斜していてもよい。
図６に示すように、内側面８３は、厚さ方向Ｚ１視において光学素子４１を囲んでいる。本実施形態においては、厚さ方向Ｚ１視において、内側面８３の内側に、主面導電層３１が全領域にわたって位置している。本実施形態においては、厚さ方向Ｚ１視において、内側面８３の内側に、第１導電部分３４Ａおよび第２端縁部３５Ｂが全領域にわたって位置している。図６では、第２主面導電部３１２Ａは、厚さ方向Ｚ１視において第１主面導電部３１１Ａとリフレクタ８の内側面８３との間に位置する。第２主面導電部３１２Ａと内側面８３との離間距離ＬＡは、たとえば、４０～１００μｍである。離間距離ＬＡは、第２主面導電部３１２Ａと第１主面導電部３１１Ａとの離間距離ＬＢよりも、小さくてもよい。図６では、第４主面導電部３１Ｂは、厚さ方向Ｚ１視において、リフレクタ８の内側面８３から離間している。第４主面導電部３１Ｂと内側面８３との離間距離ＬＣは、たとえば、４０～１００μｍである。
内側面８３は、第１部位８３Ａと、第２部位８３Ｂと、第３部位８３Ｃと、第４部位８３Ｄと、を含む。第１部位８３Ａおよび第２部位８３Ｂは、第１方向Ｘ１に互いに離間している。本実施形態では、第１部位８３Ａおよび第２部位８３Ｂは、厚さ方向Ｚ１視において、半円形状である。第３部位８３Ｃおよび第４部位８３Ｄは、第２方向Ｙ１に互いに離間している。第３部位８３Ｃおよび第４部位８３Ｄは各々、第１部位８３Ａおよび第２部位８３Ｂにつながっている。本実施形態では、第３部位８３Ｃおよび第４部位８３Ｄは、厚さ方向Ｚ１視において直線状である。
本実施形態とは異なり、第１部位８３Ａおよび第２部位８３Ｂが、半円形状ではなく直線状であってもよい。本実施形態とは異なり、内側面８３が、厚さ方向Ｚ１視において円形状であってもよい。
図６、図７等に示す第１リフレクタ外側面８１Ａおよび第２リフレクタ外側面８１Ｂは、第１方向Ｘ１に離間しており、互いに反対側を向く。第１リフレクタ外側面８１Ａおよび第２リフレクタ外側面８１Ｂはともに、リフレクタ表面８１１およびリフレクタ裏面８１２につながっている。第１リフレクタ外側面８１Ａおよび第２リフレクタ外側面８１Ｂはともに、平坦である。
図６、図８等に示す第３リフレクタ外側面８１Ｃおよび第４リフレクタ外側面８１Ｄは、第２方向Ｙ１に離間しており、互いに反対側を向く。第３リフレクタ外側面８１Ｃおよび第４リフレクタ外側面８１Ｄはともに、リフレクタ表面８１１およびリフレクタ裏面８１２につながっている。第３リフレクタ外側面８１Ｃおよび第４リフレクタ外側面８１Ｄはともに、平坦である。
第１側面１５Ａと第１リフレクタ外側面８１Ａとは面一であり、第２側面１５Ｂと第２リフレクタ外側面８１Ｂとは面一であり、第３側面１５Ｃと第３側面１５Ｃとは面一であり、第４側面１５Ｄと第４リフレクタ外側面８１Ｄとは面一である。これは、基板１となる基板１００（後述）と、リフレクタ８となるリフレクタ８００（後述）とが同時にダイシングされるためである。
次に、本実施形態に係る光学装置Ａ１の製造方法について、図１２～図１４を参照し、説明する。本実施形態においては、複数の光学装置Ａ１を製造する場合を例に説明する。なお、以下の説明では、上記と同一または類似の構成については上記と同一の符号を付す。
まず、矩形状の基板１００（図１２参照）を用意する。基板１００は、図１２等に示す基板１を複数個形成可能なサイズである。基板１００は、上記基板１の材質と同じ材料（すなわちガラスエポキシ樹脂）からなる。次に、基板１００に配線パターン（上述の主面導電層３１、裏面導電層３８等）を形成する。配線パターンは、Ｃｕ箔にＡｕめっきを施すことにより、形成される。
次に、図１３に示すように、リフレクタ８００を、たとえば接着剤を用いて基板１００に貼り付ける。リフレクタ８００には複数の開口（内側面８３を有する）が形成されている。複数の開口は、たとえば、ドリルにより形成されていてもよいし、金型により形成されていてもよい。
次に、図１４に示すように、光学素子４１を、接合層５を介して、主面導電層３１に配置する。次に、ワイヤ４２を、光学素子４１と主面導電層３１とにワイヤボンディングする。これにより、光学素子４１と主面導電層３１とが導通する。
次に、図１４に示した中間品を、線８９１に沿ってダイシングする。これにより、図６等に示す光学装置Ａ１が複数個製造される。中間品のダイシングの際、基板１００およびリフレクタ８００は同時にダイシングされうる。なお、上記光学装置Ａ１の製造方法において、複数の光学装置Ａ１を製造する場合を例に説明したが、１つずつ製造してもよい。
次に、本実施形態の作用効果について説明する。
本実施形態においては、第１主面導電部３１１Ａは、光学素子４１が配置され、第２主面導電部３１２Ａは、厚さ方向Ｚ１視において第１主面導電部３１１Ａとリフレクタ８の内側面８３との間に位置する。第２主面導電部３１２Ａは、厚さ方向Ｚ１視において、リフレクタ８の内側面８３から離間している。このような構成によると、リフレクタ８を主面導電部３１２Ｂ等上を避けて配置することにより、リフレクタ８を基板１上により安定的に配置することができる。これにより、光学素子４１からの光をより高輝度に反射することができる。
本実施形態においては、リフレクタ８（図１３では、リフレクタ８００）を基板１に配置する際に、第２主面導電部３１２Ａがリフレクタ８に重なることを極力防止できる。これにより、リフレクタ８を第２主面導電部３１２Ａにより形成される段差上に配置することを極力防止できる。その結果、リフレクタ８が傾くことを極力防止しつつ、正確に基板１に配置される。
本実施形態においては、主面導電層３１は全領域にわたって、厚さ方向Ｚ１視において、内側面８３の内側に位置している。このような構成によると、リフレクタ８が主面導電層３１に重なることを極力防止できる。これにより、リフレクタ８が傾くことを極力防止しつつ、更に正確に基板１に配置される。
本実施形態においては、光学装置Ａ１が接合層５を備える。接合層５は、光学素子４１および主面導電層３１に接しており、且つ、光学素子４１および主面導電層３１の間に介在している。本実施形態においては、光学装置Ａ１の製造の際、接合層５となるペーストが、主面導電層３１１から第２主面導電部３１２Ａへと伝わった後に、リフレクタ８の内側面８３に至ることを抑制できる。これにより、ペーストが、リフレクタ８の内側面８３を伝って、主面導電層３１の他の部分（たとえば、第４主面導電部３１Ｂ）に伝わることを抑制できる。このことは、接合層５が導電性を有する際には、第４主面導電部３１Ｂと、第２主面導電部３１２Ａとの短絡を極力防止できるので、有益である。
本実施形態においては、リフレクタ８および基板１は、互いに同一の材料を含む。本実施形態においては、リフレクタ８および基板１の熱膨張係数を同一あるいはより近似させることができる。これにより、光学装置Ａ１の使用時には、リフレクタ８および基板１は、同程度、熱膨張あるいは熱収縮しうる。そのため、リフレクタ８および基板１が反ることを抑制できる。
＜第１実施形態の第１変形例＞
図１５～図１８を用いて、本開示の第１実施形態の第１変形例について説明する。
なお、以下の説明では、上記と同一または類似の構成については上記と同一の符号を付し、説明を適宜省略する。
図１５は、第１実施形態の第１変形例の光学素子の平面図である。図１６は、図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。図１７は、図１５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。
本変形例の光学装置Ａ２は、光透過樹脂部７を更に備える点において、光学装置Ａ１とは異なり、その他についてはＡ１と同様である。図１５～図１７では、光透過樹脂部７を二点鎖線を用いて示している。
光透過樹脂部７は、基板１に配置されている。光透過樹脂部７は、基材１、光学素子４１、主面導電層３１、ワイヤ４２、およびリフレクタ８を覆っている。光透過樹脂部７は、光を透過させる材料よりなる。光透過樹脂部７は、たとえば、光学素子４１が発光素子である場合には、当該発光素子から放たれる光を透過させる材料よりなりうる。あるいは、光透過樹脂部７は、光学素子４１が受光素子である場合には、当該受光素子が受光可能な光を透過させる材料よりなりうる。光透過樹脂部７を構成する樹脂としては、たとえば、透明あるいは半透明の、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、および、ポリビニル系樹脂などが挙げられる。
光透過樹脂部７は、たとえば、一体成型されたものであってもよい（すなわち、一体物であってもよい）。光透過樹脂部７は、光学素子４１からの光によって励起されることにより異なる波長の光を発する蛍光材料を含むものであってもよい。本実施形態では、樹脂部がいわゆる黒樹脂である場合と異なり、光透過樹脂部７にはフィラーが混入していない。光透過樹脂部７は、たとえば、モールド成形により形成されうる。
光透過樹脂部７は、第１光透過部位７１および第２光透過部位７２を有する。第１光透過部位７１は、第２光透過部位７２および基板１の間に位置している。第１光透過部位７１は、光透過外面７１１Ａと、光透過外面７１１Ｂと、光透過外面７１１Ｃと、光透過外面７１１Ｄと、を有する。
光透過外面７１１Ａは、リフレクタ８のリフレクタ表面８１１と面一である。光透過外面７１１Ｂは、リフレクタ８のリフレクタ表面８１１と面一である。光透過外面７１１Ａ、光透過外面７１１Ｂ、およびリフレクタ表面８１１には、光学装置Ａ２の製造時において、金型の平坦面が押し当てられる。光透過外面７１１Ｃおよび光透過外面７１１Ｄ（２つの光透過外面）は互いに反対側を向く。光透過外面７１１Ｃは、平坦であり、第３リフレクタ外側面８１Ｃおよび第３側面１５Ｃと面一である。光透過外面７１１Ｄは、平坦であり、第４リフレクタ外側面８１Ｄおよび第４側面１５Ｄと面一である。これは、基板１となる基板１００（後述）と、リフレクタ８となるリフレクタ８００（後述）と、光透過樹脂部７となる光透過樹脂部７００と、が同時にダイシングされるためである。
第２光透過部位７２は、曲面７２１を有する。曲面７２１は、基板１から光学素子４１に向かう方向に膨らんでいる。曲面７２１は、厚さ方向Ｚ１視において、光学素子４１に重なっている。
光学装置Ａ２を製造するには、図１４までは光学装置Ａ１の製造方法と同様のプロセスを実行するとよい。図１４以降は、図１８に示すように、基板１００に、光透過樹脂部７００を金型成型により形成する。次に、図１８に示した中間品を、線８９２に沿ってダイシングすることにより、光学装置Ａ２が製造される。
本変形例によると、光学装置Ａ１に関して述べた利点に加え、下記の利点を享受できる。
図１７に示すように、光学装置Ａ２においては、光透過外面７１１Ｃおよび第３リフレクタ外側面８１Ｃは面一であり、光透過外面７１１Ｄおよび第４リフレクタ外側面８１Ｄは面一である。このような構成によると、光学素子４１が発光素子である場合には、当該発光素子から発せられ、光透過樹脂部７内を進む光より多くを、光透過外面７１１Ｃあるいは光透過外面７１１Ｄにおいて全反射させることができる。これにより、より多くの光を厚さ方向Ｚ１に放つことが可能となる。逆に、光学素子４１が受光素子である場合には、光学装置Ａ２に向かって厚さ方向Ｚ１に進んでくる光をより多く、当該受光素子が受けることができる。以上により、より高特性の光学装置Ａ２が提供される。
＜第１実施形態の第２変形例＞
図１９～図２１を用いて、本開示の第１実施形態の第２変形例について説明する。
図１９は、第１実施形態の第２変形例の光学素子の平面図である。図２０は、図１９のＸＸ－ＸＸ線に沿う断面図である。図２１は、第１実施形態の第２変形例の光学素子の底面図である。
本変形例の光学装置Ａ３は、主面導電層、裏面導電層、第１導電部分、および第２導電部分の形状が、光学装置Ａ２とは異なり、その他の点は同様である。
基材１は、主面１１、裏面１３、第１側面１５Ａ、第２側面１５Ｂ、第３側面１５Ｃ、および第４側面１５Ｄを有する。
主面１１および裏面１３は、基材１の厚さ方向Ｚ１において、離間しており、互いに反対側を向く。主面１１および裏面１３はともに、平坦である。
第１側面１５Ａおよび第２側面１５Ｂは、第１方向Ｘ１に離間しており、互いに反対側を向く。第１側面１５Ａおよび第２側面１５Ｂはともに、主面１１および裏面１３につながっている。第１側面１５Ａおよび第２側面１５Ｂはともに、平坦である。
基板１には、第１凹部１６Ａおよび第２凹部１６Ｂが形成されている。第１凹部１６Ａおよび第２凹部１６Ｂはそれぞれ、第１側面１５Ａおよび第２側面１５Ｂから基材１の内側に向け凹んでいる。第１凹部１６Ａおよび第２凹部１６Ｂはともに、主面１１から裏面１３にわたって形成されている。本実施形態においては、第１凹部１６Ａおよび第２凹部１６Ｂは、基材１の厚さ方向Ｚ１視において、半円形状をなす。
第３側面１５Ｃおよび第４側面１５Ｄは、第２方向Ｙ１に離間しており、互いに反対側を向く。第３側面１５Ｃおよび第４側面１５Ｄはともに、主面１１および裏面１３につながっている。第３側面１５Ｃおよび第４側面１５Ｄはともに、平坦である。
主面導電層３１は、第１主面導電部３１１Ａと、第２主面導電部３１２Ａと、第１端縁部３５Ａと、第４主面導電部３１Ｂと、第２端縁部３５Ｂと、を含む。第１主面導電部３１１Ａは、光学装置Ａ１に関して述べた説明をできるので、ここでは説明を省略する。
第２主面導電部３１２Ａは、第１方向Ｘ１に第１主面導電部３１１Ａから延びている。図１９に示すように、第１端縁部３５Ａは、第１凹部１６Ａの縁１６１Ａに沿って延びている。本実施形態では、第１端縁部３５Ａは、半円環状である。第１端縁部３５Ａは、第２主面導電部３１２Ａにつながっている。第２端縁部３５Ｂは、第２凹部１６Ｂの縁１６１Ｂに沿って延びている。本実施形態では、第２端縁部３５Ｂは、半円環状である。第２端縁部３５Ｂは、第４主面導電部３１Ｂにつながっている。
第１導電部分３７Ａは、第１凹部１６Ａの内側面に形成され、且つ、第１端縁部３５Ａにつながっている。第２導電部分３７Ｂは、第２凹部１６Ｂの内側面に形成され、且つ、第２端縁部３５Ｂにつながっている。光学装置Ａ３が配線基板に実装された時には、第１導電部分３７Ａおよび第２導電部分３７Ｂにはハンダが付着する。これにより、ハンダフィレットが形成される。
図２１に示すように、裏面導電層３８は、第１裏面導電部３８Ａおよび第２裏面導電部３８Ｂを含む。
第１裏面導電部３８Ａは、第１導電部分３７Ａにつながっている。第１裏面導電部３８Ａは、縁３８１Ａ～３８７Ａを含む。縁３８１Ａは、第１方向Ｘ１に沿って延びる。縁３８２Ａは、第２方向Ｙ１に沿って延び、縁３８１Ａにつながっている。縁３８３Ａは、第１方向Ｘ１に沿って延び、縁３８２Ａにつながっている。縁３８４Ａは、第２方向Ｙ１に沿って延び、縁３８１Ａにつながっている。縁３８４Ａは、縁３８２Ａよりも短い。縁３８５Ａは、円弧状であり、縁３８４Ａにつながっている。縁３８５Ａは、基材１の裏面１３の第１方向Ｘ１における端に至っている。縁３８６Ａは、第２方向Ｙ１に沿って延び、縁３８３Ａにつながっている。縁３８６Ａは、縁３８２Ａよりも短い。縁３８７Ａは、円弧状であり、縁３８６Ａにつながっている。縁３８７Ａは、基材１の裏面１３の第１方向Ｘ１における端に至っている。
第２裏面導電部３８Ｂは、第２導電部分３７Ｂにつながっている。第２裏面導電部３８Ｂは、縁３８１Ｂ～３８７Ｂを含む。縁３８１Ｂは、第１方向Ｘ１に沿って延びる。縁３８２Ｂは、第２方向Ｙ１に沿って延び、縁３８１Ｂにつながっている。縁３８３Ｂは、第１方向Ｘ１に沿って延び、縁３８２Ｂにつながっている。縁３８４Ｂは、第２方向Ｙ１に沿って延び、縁３８１Ｂにつながっている。縁３８４Ｂは、縁３８２Ｂよりも短い。縁３８５Ｂは、円弧状であり、縁３８４Ｂにつながっている。縁３８５Ｂは、基材１の裏面１３の第１方向Ｘ１における端に至っている。縁３８６Ｂは、第２方向Ｙ１に沿って延び、縁３８３Ｂにつながっている。縁３８６Ｂは、縁３８２Ｂよりも短い。縁３８７Ｂは、円弧状であり、縁３８６Ｂにつながっている。縁３８７Ｂは、基材１の裏面１３の第１方向Ｘ１における端に至っている。
本実施形態によっても、光学装置Ａ２で述べたのと同様の作用効果を奏する。
本開示は、上述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示の第１実施形態は、以下の付記を含む。
［付記Ａ１］
互いに反対側を向く主面および裏面を含む基板と、
第１主面導電部および第２主面導電部を含み、前記基板の前記主面に形成された主面導電層と、
前記基板の前記裏面に形成された裏面導電層と、
前記基板の厚さ方向視において前記第１主面導電部および前記裏面導電層に重なり且つ前記基板を貫通する第１導電部分と、
前記主面導電層に配置された光学素子と、
前記厚さ方向視において前記光学素子を囲む内側面を含み、前記基板に配置されたリフレクタと、を備え、
前記第１主面導電部には、前記光学素子が配置され、前記第２主面導電部は、前記厚さ方向視において前記第１主面導電部と前記リフレクタの前記内側面との間に位置し、
前記第２主面導電部は、前記厚さ方向視において、前記リフレクタの内側面から離間している、光学装置。
［付記Ａ２］
前記光学素子および前記主面導電層に接しており、且つ、前記光学素子および前記主面導電層の間に介在している接合層を更に備える、付記Ａ１に記載の光学装置。
［付記Ａ３］
前記主面導電層は全領域にわたって、前記厚さ方向視において、前記内側面の内側に位置している、付記Ａ１または付記Ａ２に記載の光学装置。
［付記Ａ４］
前記第１導電部分は、前記厚さ方向視において、前記内側面の内側に位置している、付記Ａ１ないし付記Ａ３のいずれかに記載の光学装置。
［付記Ａ５］
前記第２主面導電部と前記内側面との離間距離は、前記第２主面導電部と前記第１主面導電部との離間距離よりも、小さい、付記Ａ１ないし付記Ａ４のいずれかに記載の光学装置。
［付記Ａ６］
前記主面導電層は、前記第１主面導電部と前記第２主面導電部とにつながる第３主面導電部を含み、前記第３主面導電部は、前記厚さ方向視において、前記第１主面導電部と前記第２主面導電部の間に位置している、付記Ａ１ないし付記Ａ５のいずれかに記載の光学装置。
［付記Ａ７］
前記第３主面導電部は、前記第１主面導電部から第１方向に沿って延びており、
前記第１方向および前記厚さ方向に直交する第２方向における、前記第３主面導電部の寸法は、前記第２方向における前記第１主面導電部の寸法よりも、小さい、付記Ａ６に記載の光学装置。
［付記Ａ８］
前記第２方向における、前記第３主面導電部の寸法は、前記第２方向における前記第２主面導電部の寸法よりも、小さい、付記Ａ７に記載の光学装置。
［付記Ａ９］
前記光学素子および前記主面導電層にボンディングされたワイヤを更に備え、
前記主面導電層は、前記ワイヤがボンディングされた第４主面導電部を含み、
前記第４主面導電部は、前記厚さ方向視において、前記リフレクタの前記内側面から離間している、付記Ａ６ないし付記Ａ８のいずれかに記載の光学装置。
［付記Ａ１０］
前記基板の厚さ方向視において前記第４主面導電部および前記裏面導電層に重なり且つ前記基板を貫通する第２導電部分を更に備え、
前記第２導電部分は、前記厚さ方向視において、前記内側面の内側に位置している、付記Ａ９に記載の光学装置。
［付記Ａ１１］
前記裏面導電層は、第１裏面導電部および第２裏面導電部を含み、
前記第１裏面導電部は、前記厚さ方向視において前記第１導電部分と前記リフレクタとに重なっており、
前記第２裏面導電部は、前記厚さ方向視において前記第２導電部分と前記リフレクタとに重なっている、付記Ａ１０に記載の光学装置。
［付記Ａ１２］
前記基板は、互いに反対側を向く２つの側面を有し、
前記裏面導電層は、前記厚さ方向視において、前記基板の前記裏面と前記２つの側面の一方との境界から、前記基板の前記裏面と前記２つの側面の他方との境界に至っている、付記Ａ１に記載の光学装置。
［付記Ａ１３］
前記リフレクタおよび前記基板は、互いに同一の材料を含む、付記Ａ１ないし付記Ａ１２のいずれかに記載の光学装置。
［付記Ａ１４］
前記リフレクタは、光の透過を遮断する材料よりなる、付記Ａ１１ないし付記Ａ１３のいずれかに記載の光学装置。
［付記Ａ１５］
前記基板に配置された光透過樹脂部を更に備え、
前記光透過樹脂部は、互いに反対側を向く２つの光透過外面を有し、
前記リフレクタは、互いに反対側を向く２つのリフレクタ外側面を有し、
前記２つの光透過外面および前記２つのリフレクタ外側面はいずれも、前記基板の厚さ方向に直交しており、
前記２つの光透過外面は、前記２つのリフレクタ外側面と、それぞれ面一である、付記Ａ１ないし付記Ａ１４のいずれかに記載の光学装置。
［付記Ａ１６］
前記光透過樹脂部は、前記基板から前記光学素子に向かう方向に膨らむ曲面を有する、付記Ａ１５に記載の光学装置。
１ 基板
１１ 主面
１３ 裏面
１５Ａ 第１側面
１５Ｂ 第２側面
１５Ｃ 第３側面
１５Ｄ 第４側面
１６１Ａ 縁
１６１Ｂ 縁
１６Ａ 第１凹部
１６Ｂ 第２凹部
３１ 主面導電層
３１１Ａ 第１主面導電部
３１２Ａ 第２主面導電部
３１３Ａ 第３主面導電部
３１Ｂ 第４主面導電部
３４Ａ 第１導電部分
３４Ｂ 第２導電部分
３５Ａ 第１端縁部
３５Ｂ 第２端縁部
３７Ａ 第１導電部分
３７Ｂ 第２導電部分
３８ 裏面導電層
３８１ＡＡ 部位
３８１ＢＢ 部位
３８２ＡＡ 部位
３８２ＢＢ 部位
３８３ＡＡ 部位
３８３ＢＢ 部位
３８Ａ 第１裏面導電部
３８Ｂ 第２裏面導電部
４１ 光学素子
４２ ワイヤ
５ 接合層
７ 光透過樹脂部
７００ 光透過樹脂部
７１ 第１光透過部位
７１１Ａ 光透過外面
７１１Ｂ 光透過外面
７１１Ｃ 光透過外面
７１１Ｄ 光透過外面
７２ 第２光透過部位
７２１ 曲面
８ リフレクタ
８００ リフレクタ
８１１ リフレクタ表面
８１２ リフレクタ裏面
８１Ａ 第１リフレクタ外側面
８１Ｂ 第２リフレクタ外側面
８１Ｃ 第３リフレクタ外側面
８１Ｄ 第４リフレクタ外側面
８３ 内側面
８３Ａ 第１部位
８３Ｂ 第２部位
８３Ｃ 第３部位
８３Ｄ 第４部位
８９ 接合層
Ａ１ 光学装置
Ａ２ 光学装置
Ａ３ 光学装置
Ｌ１１ 寸法
Ｌ１２ 寸法
Ｌ１３ 寸法
ＬＡ 距離
ＬＢ 距離
ＬＣ 距離
Ｘ１ 第１方向
Ｙ１ 第２方向
Ｚ１ 厚さ方向
〔第２実施形態〕
図２２～図２９に基づき、本開示の第２実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１、主面電極２１、裏面電極２２、中間電極２３、配線２９、半導体素子３１、ワイヤ４、被覆材５１および封止樹脂５２を備える。なお、図２２および図２３は、理解の便宜上、封止樹脂５２を透過して示している。これらの図において、透過した封止樹脂５２の外形を想像線（二点鎖線）で示している。
これらの図に示す半導体装置Ａ１０は、半導体素子３１が発光ダイオードであるＬＥＤパッケージである。半導体装置Ａ１０は、対象となる配線基板に表面実装される形式のものである。図２２および図２３に示すように、基板１の厚さ方向ｚ視（以下「平面視」という。）において、半導体装置Ａ１０は、矩形状である。ここで、説明の便宜上、基板１の厚さ方向ｚ（以下、単に「厚さ方向ｚ」という。）に対して直交する半導体装置Ａ１０の長手方向を第１方向ｘと呼ぶ。また、厚さ方向ｚおよび第１方向ｘの双方に対して直交する半導体装置Ａ１０の短手方向を第２方向ｙと呼ぶ。なお、本開示の「一方向」とは、第１方向ｘのことを指す。
基板１は、図２２～図２７に示すように、主面電極２１、裏面電極２２、中間電極２３および配線２９が配置され、かつ半導体素子３１および封止樹脂５２を支持する電気絶縁部材である。基板１は、たとえばガラスエポキシ樹脂やアルミナ（Ａｌ2Ｏ3）などから構成される。図２２～図２４に示すように、平面視における基板１は、第１方向ｘに延びる矩形状である。基板１は、主面１１、裏面１２および側面１３を有する。
図２２～図２４、図２６および図２７に示すように、主面１１は、一方の厚さ方向ｚを向く。主面１１には、半導体素子３１を搭載する主面電極２１が配置されている。また、本実施形態では、主面１１には、配線２９および被覆材５１が配置されている。
図２２および図２５～図２７に示すように、裏面１２は、他方の厚さ方向ｚを向く。このため、主面１１および裏面１２は、厚さ方向ｚにおいて互いに反対側を向く。裏面１２には、半導体装置Ａ１０を対象となる配線基板に実装するための裏面電極２２が配置されている。
図２２～図２７に示すように、側面１３は、主面１１および裏面１２の双方に交差している。側面１３は、第１方向ｘにおいて互いに離間した一対の第１領域１３１と、第２方向ｙにおいて互いに離間した一対の第２領域１３２とを有する。
図２２～図２５に示すように、凹部１４は、側面１３の一対の第１領域１３１の各々から、平面視において基板１の内方に凹むように形成されている。なお、側面１３の一対の第２領域１３２には、凹部１４が形成されていない。図２４～図２８に示すように、凹部１４は、平面視において側面１３から凹み、かつ厚さ方向ｚにおいて主面１１および裏面１２に到達した内側面１４１を有する。内側面１４１は、側面１３から凹む第１領域１４１ａと、第１領域１４１ａから凹む第２領域１４１ｂとを有する。本実施形態では、第２方向ｙにおいて互いに離間した一対の第１領域１４１ａの間に、第２領域１４１ｂが位置する。このため、本実施形態にかかる凹部１４は、一対の第１領域１４１ａと、第２領域１４１ｂとにより構成され、かつ厚さ方向ｚにおいて基板１を貫通する二重溝となっている。第１領域１４１ａおよび第２領域１４１ｂは、ともに平面視において基板１の内方に向けて凹である曲面である。第２領域１４１ｂに、主面電極２１と裏面電極２２とを導通させる中間電極２３が配置されている。中間電極２３は、第１方向ｘにおいて互いに離間した第１中間電極２３１および第２中間電極２３２を含む。
主面電極２１は、図２２～図２４および図２７に示すように、主面１１に配置された導電部材である。本実施形態では、主面電極２１は、半導体素子３１が搭載される第１主面電極２１１と、第１方向ｘにおいて第１主面電極２１１と離間する第２主面電極２１２とを含む。図２８および図２９に示すように、主面電極２１は、Ｃｕ層２０１およびめっき層２０２を構成要素として含む。Ｃｕ層２０１は、Ｃｕから構成され、かつ基板１に接する要素である。本実施形態では、Ｃｕ層２０１は、第１層２０１ａおよび第２層２０１ｂを含む。このうち、第１層２０１ａが、主面１１に接している。第２層２０１ｂは、第１層２０１ａを覆っている。第１層２０１ａは、半導体装置Ａ１０の製造において基板１の主面１１および裏面１２の双方に貼り付けられた銅箔である。また、第２層２０１ｂは、無電解めっきにより形成されたものである。第２層２０１ｂは、凹部１４の第２領域１４１ｂに中間電極２３を配置するために必要となる。また、めっき層２０２は、Ｃｕ層２０１（ここでは第２層２０１ｂ）を覆う金属層から構成される要素である。めっき層２０２は、たとえば互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。なお、めっき層２０２は、Ａｇ層のみから構成される場合であってもよい。
図２３および図２４に示すように、第１主面電極２１１は、基部２１１ａ、搭載部２１１ｂおよび連結部２１１ｃを有する。基部２１１ａは、主面１１と内側面１４１の一方の領域（図２４の左側に位置）との境界の一部に、その周縁の一部が位置する部分である。基部２１１ａは、平面視において所定の幅を径方向に有する円弧状である。主面１１と内側面１４１の第２領域１４１ｂとの境界に位置する基部２１１ａの周縁に、第１中間電極２３１がつながっている。搭載部２１１ｂは、半導体素子３１が搭載される部分である。搭載部２１１ｂは、その周縁が半導体素子３１を囲む四辺を含んで構成されている。連結部２１１ｃは、基部２１１ａと搭載部２１１ｂとを連結する部分である。連結部２１１ｃは、平面視において第１方向ｘに延びる帯状である。
図２３および図２４に示すように、第２主面電極２１２は、基部２１２ａおよび端子部２１２ｂを有する。基部２１２ａは、主面１１と内側面１４１の他方の領域（図２４の右側に位置）との境界の一部に、その周縁の一部が位置する部分である。第２方向ｙに沿った軸を対称軸としたとき、基部２１２ａの形状は、基部２１１ａの形状と線対称である。主面１１と内側面１４１の第２領域１４１ｂとの境界に位置する基部２１２ａの周縁に、第２中間電極２３２がつながっている。端子部２１２ｂは、半導体素子３１に導通するワイヤ４が接続される部分である。端子部２１２ｂは、平面視において第１方向ｘに延びる帯状である。
図２４に示すように、主面電極２１の周縁は、主面１１と側面１３との境界よりも主面１１の内方に位置する。また、主面１１と内側面１４１の第１領域１４１ａとの境界の一部に、主面電極２１（第１主面電極２１１の基部２１１ａおよび第２主面電極２１２の基部２１２ａ）の周縁の一部が位置する。
裏面電極２２は、図２２、図２５および図２７に示すように、裏面１２に配置された導電部材である。裏面電極２２は、第１方向ｘにおいて互いに離間した第１裏面電極２２１および第２裏面電極２２２を含む。裏面１２と内側面１４１との境界の一部に、裏面電極２２の周縁の一部が位置する。裏面１２と内側面１４１の第２領域１４１ｂとの境界に位置する裏面電極２２の周縁に、中間電極２３がつながっている。具体的には、裏面１２と一方の第２領域１４１ｂ（図２５の左側に位置）との境界に位置する第１裏面電極２２１の周縁に、第１中間電極２３１がつながっている。あわせて、裏面１２と他方の第２領域１４１ｂ（図２５の右側に位置）との境界に位置する第２裏面電極２２２の周縁に、第２中間電極２３２がつながっている。また、図２８に示すように、裏面電極２２は、Ｃｕ層２０１およびめっき層２０２を構成要素として含む。裏面電極２２の構成要素は、主面電極２１の構成要素と同一である。このため、Ｃｕ層２０１の第１層２０１ａが、裏面１２に接している。
図２５に示すように、裏面電極２２の周縁は、裏面１２と側面１３との境界よりも裏面１２の内方に位置する。また、裏面１２と内側面１４１の第１領域１４１ａとの境界の一部に、裏面電極２２の周縁の一部が位置する。
中間電極２３は、図２２および図２４～図２７に示すように、内側面１４１の第２領域１４１ｂに配置された導電部材である。厚さ方向ｚにおいて、中間電極２３の一端が主面電極２１につながり、中間電極２３の他端が裏面電極２２につながっている。このため、中間電極２３は、主面電極２１と裏面電極２２とを導通させる。また、図２８に示すように、中間電極２３は、Ｃｕ層２０１の第２層２０１ｂと、めっき層２０２とを構成要素として含む。第２層２０１ｂが、第２領域１４１ｂに接している。
図２４～図２６に示すように、中間電極２３の周縁は、内側面１４１と側面１３との境界よりも内側面１４１の内方に位置する。本実施形態では、中間電極２３は、内側面１４１の第２領域１４１ｂに配置され、内側面１４１の第１領域１４１ａには配置されない構成となっている。
配線２９は、図２２～図２４に示すように、主面１１に配置され、かつ主面電極２１につながる導電部材である。配線２９は、主面電極２１とは異なる導電部材である。本実施形態では、第２方向ｙにおける第１主面電極２１１の連結部２１１ｃと、第２主面電極２１２の端子部２１２ｂとのそれぞれの両端に配線２９がつながっている。配線２９は、平面視において第２方向ｙに沿って延びる帯状である。配線２９は、第２方向ｙにおいて互いに離間した主面１１の一対の周縁に到達している。配線２９の幅（第１方向ｘにおける長さ）は、端子部２１２ｂの幅（第２方向ｙにおける長さ）よりも短く設定されている。配線２９は、図２８に示すＣｕ層２０１（第１層２０１ａおよび第２層２０１ｂ）と、めっき層２０２とを構成要素として含む。配線２９の構成要素は、主面電極２１および裏面電極２２と同一である。配線２９は、主面電極２１、裏面電極２２および中間電極２３を構成するめっき層２０２を、電解めっきにより形成するために配置される。
半導体素子３１は、半導体装置Ａ１０の機能の中枢となる部分である。図２９に示すように、本実施形態にかかる半導体素子３１は、ｐ型半導体層３１ｃおよびｎ型半導体層３１ｄが互いに積層された発光素子である。本実施形態にかかる半導体素子３１は、より具体的には発光ダイオードであるが、これ以外にＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ ＬＡＳＥＲ）であってもよい。本実施形態にかかる半導体素子３１には、ｐ型半導体層３１ｃおよびｎ型半導体層３１ｄとの間には活性層３１ｅが形成されており、半導体素子３１は、活性層３１ｅより光を発する。たとえば、半導体素子３１が青色光を発する場合、ｐ型半導体層３１ｃおよびｎ型半導体層３１ｄを構成する主要材料にＧａＮ（窒化ガリウム）が用いられ、活性層３１ｅを構成する材料にＩｎＧａＮ（窒化インジウムガリウム）が用いられる。なお、半導体素子３１は、たとえばフォトダイオードなどの受光素子であってもよい。さらに、半導体素子３１は、たとえばダイオードのような非光学素子であってもよい。
図２９に示すように、半導体素子３１は、主面１１と同方向を向く素子主面３１ａと、素子主面３１ａとは反対側を向く素子裏面３１ｂとを有する。素子主面３１ａは、ｎ型半導体層３１ｄの一部である。素子主面３１ａには、導電性を有するワイヤ４が接続される第２電極３１２が形成されている。このため、第２電極３１２が、半導体素子３１のｎ側電極（カソード）に該当する。また、素子裏面３１ｂは、ｐ型半導体層３１ｃに接する第１電極３１１の一部である。このため、第１電極３１１が、半導体素子３１のｐ側電極（アノード）に該当する。半導体素子３１が第１主面電極２１１の搭載部２１１ｂに搭載されたとき、素子裏面３１ｂは第１主面電極２１１に対向する。あわせて、第１電極３１１は、導電性を有する接合層３２を介して第１主面電極２１１に導通する。本実施形態にかかる接合層３２は、たとえばＡｇを含むエポキシ樹脂を主剤とした合成樹脂（いわゆるＡｇペースト）から構成される。接合層３２は、半導体素子３１のダイボンディング材が硬化したものである。
ワイヤ４は、図２３、図２４および図２７に示すように、半導体素子３１と第２主面電極２１２とを導通させる導電部材である。ワイヤ４の一端は、半導体素子３１の第２電極３１２に接続されている。ワイヤ４の他端は、第２主面電極２１２の端子部２１２ｂに接続されている。ワイヤ４は、たとえばＡｕから構成される。
被覆材５１は、図２２、図２３、図２６および図２７に示すように、主面１１に配置され、かつ平面視において凹部１４の少なくとも一部に重なる電気絶縁部材である。被覆材５１は、たとえばソルダ－レジストフィルムである。本実施形態では、被覆材５１は、平面視において凹部１４の全部と重なり、かつ第１主面電極２１１の基部２１１ａと、第２主面電極２１２の基部２１２ａとを覆っている。
封止樹脂５２は、図２６および図２７に示すように、主面１１に支持され、かつ半導体素子３１を覆う部材である。図２２、図２３および図２７に示すように、封止樹脂５２は、平面視において第１方向ｘに互いに離間した一対の外縁５２１を有する。外縁５２１は、被覆材５１に接し、かつ平面視において凹部１４に重なる区間を有する。半導体素子３１が発光素子（発光ダイオードなど）または受光素子（フォトダイオードなど）である場合、封止樹脂５２は、透光性を有する合成樹脂である。当該合成樹脂は、たとえばシリコーン樹脂である。特に半導体素子３１が発光ダイオードである場合、封止樹脂５２には、蛍光体（図示略）が含有されていてもよい。たとえば、半導体素子３１が青色光を発する場合、黄色の蛍光体を封止樹脂５２に含有させることによって、半導体装置Ａ１０から白色光が出射される。また、半導体素子３１が紫色の近紫外線を発する場合、赤色、青色および緑色の３色の蛍光体を封止樹脂５２に含有させることによって、半導体装置Ａ１０から演色性が高い白色光が出射される。なお、半導体素子３１が非光学素子（ダイオードなど）である場合、封止樹脂５２は、たとえば黒色のエポキシ樹脂である。
次に、図３０～図３９に基づき、半導体装置Ａ１０の製造方法の一例について説明する。
図３０～図３９において示される基材８１（詳細は後述）の厚さ方向ｚ、第１方向ｘおよび第２方向ｙは、図２２～図２９において示される厚さ方向ｚ、第１方向ｘおよび第２方向ｙに相当する。また、図３２の断面位置および範囲は、図３１と同一である。
最初に、図３０および図３１に示すように、厚さ方向ｚにおいて互いに反対側を向く主面８１１および裏面８１２を有する基材８１に、厚さ方向ｚに貫通する孔８１３を複数形成する。図３０に示すように、基材８１において想像線（二点鎖線）で囲まれた領域が、半導体装置Ａ１０の基板１に相当する。基材８１は、たとえばガラスエポキシ樹脂から構成される。孔８１３は、たとえばドリルやレーザにより形成される。図３１に示すように、孔８１３は、主面８１１および裏面８１２の双方に交差する内周面８１３ａを有する。本実施形態では、主面８１１および裏面８１２には、導電性を有するＣｕ箔層８２１が形成されている。Ｃｕ箔層８２１が、半導体装置Ａ１０のＣｕ層２０１の第１層２０１ａに相当する。Ｃｕ箔層８２１は、プレスにより主面８１１および裏面８１２にＣｕ箔を圧着することにより形成することができる。なお、Ｃｕ箔層８２１の形成は、省略してもよい。
次いで、基材８１に導電層８２を形成する。導電層８２が、半導体装置Ａ１０の主面電極２１、裏面電極２２および中間電極２３に相当する。導電層８２を形成する工程では、下地層８２２を形成する工程と、下地層８２２の一部を除去する工程と、めっき層８２３を形成する工程とを含む。
まず、図３２に示すように、主面８１１と、裏面８１２と、孔８１３の内周面８１３ａとに、導電性を有する下地層８２２を形成する。下地層８２２が、半導体装置Ａ１０のＣｕ層２０１の第２層２０１ｂに相当する。下地層８２２は、無電解めっきによりＣｕを析出させることによって形成される。下地層８２２を形成したとき、孔８１３の内周面８１３ａは下地層８２２により覆われる。また、主面８１１および裏面８１２においては、Ｃｕ箔層８２１が下地層８２２に覆われる。Ｃｕ箔層８２１の形成を省略した場合は、主面８１１および裏面８１２は、孔８１３の内周面８１３ａと同じく下地層８２２に覆われる。
次いで、下地層８２２の一部を除去する。下地層８２２の一部を除去する工程では、下地層８２２のパターニングを行う工程と、一対の補助孔８１４を基材８１に形成する工程とを含む。
まず、図３３に示すように、下地層８２２のパターニングを行う。パターニングの手法は、たとえばウェットエッチングである。この場合、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液がエッチング液として適用される。下地層８２２のパターニングは、主面８１１および裏面８１２に形成されたＣｕ箔層８２１および下地層８２２を対象とする。孔８１３の内周面８１３ａに形成された下地層８２２は、パターニングの対象外である。このとき、主面８１１および裏面８１２に形成されたＣｕ箔層８２１および下地層８２２には、一対の切欠部８２２ａが複数形成される。一対の切欠部８２２ａは、第２方向ｙにおける孔８１３の両側に形成され、かつ第２方向ｙにおいて孔８１３と離間している。
次いで、図３４および図３５に示すように、孔８１３につながり、かつ基材８１を貫通する一対の補助孔８１４を複数形成する。一対の補助孔８１４は、平面視において孔８１３の中心を通る線Ｌ（図３４において示される一点鎖線）が延びる方向（第２方向ｙ）における孔８１３の両側に形成する。この場合において、各々の補助孔８１４の中心が線Ｌを通るようにする。各々の補助孔８１４の直径は、孔８１３の直径よりも小となるようにする。一対の補助孔８１４の形成に伴い、一対の切欠部８２２ａが消失する。
図３３～図３５に示す工程を経ることによって、下地層８２２の一部の除去が完了する。このとき、図３４に示すように、主面８１１および裏面８１２に形成されたＣｕ箔層８２１および下地層８２２の周縁が、平面視において線Ｌに対して離間している。また、図３５に示すように、孔８１３の内周面８１３ａにつながる一対の補助孔８１４の内周面８１４ａには、下地層８２２が形成されていない。このため、孔８１３の内周面８１３ａに形成された下地層８２２の周縁も、平面視において線Ｌに対して離間している。
次いで、図３６および図３７に示すように、下地層８２２を覆うめっき層８２３を形成する。めっき層８２３が、半導体装置Ａ１０のめっき層２０２に相当する。めっき層８２３は、電解めっきにより金属層を析出することによって形成される。当該金属層は、たとえば互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層である。あるいは、当該金属層は、Ａｇ層であってもよい。ここで、電解めっきは、第２方向ｙに沿って延びる配線８２ａを導電経路とすることにより行うことができる。配線８２ａが、半導体装置Ａ１０の配線２９に相当する。配線８２ａは、第２方向ｙにおいて主面８１１に形成されたＣｕ箔層８２１および下地層８２２を相互に連結している。配線８２ａは、主面８１１に位置する導電層８２と同時に形成される。
図３２～図３７に示す工程を経ることよって、導電層８２の形成が完了する。主面８１１に形成された導電層８２が、半導体装置Ａ１０の主面電極２１および配線２９に相当する。裏面８１２に形成された導電層８２が、半導体装置Ａ１０の裏面電極２２に相当する。孔８１３の内周面８１３ａに形成された導電層８２が、半導体装置Ａ１０の中間電極２３に相当する。
次いで、図３８に示すように、平面視において孔８１３および一対の補助孔８１４に重なる被覆材８５１を主面８１１に配置する。被覆材８５１が、半導体装置Ａ１０の被覆材５１に相当する。被覆材８５１を配置した後、主面８１１に形成された導電層８２に半導体素子８３をダイボンディングにより搭載する。半導体素子８３が、半導体装置Ａ１０の半導体素子３１に相当する。半導体素子８３を搭載した後、半導体素子８３と、主面８１１に形成され、かつ第１方向ｘにおいて半導体素子８３が搭載された導電層８２とは離間する導電層８２と、を接続するワイヤ８４をワイヤボンディングにより形成する。ワイヤ８４が、半導体装置Ａ１０のワイヤ４に相当する。
次いで、図３９に示すように、半導体素子８３を覆う封止樹脂８５２を形成する。封止樹脂８５２が、半導体装置Ａ１０の封止樹脂５２に相当する。封止樹脂８５２は、たとえばトランスファモールド成形により形成される。封止樹脂８５２を形成した後、基材８１および封止樹脂５２を切断線ＣＬ（図３９において示される一点鎖線）に沿って切断（ダイシング）することによって、基材８１を個片に分割する。切断線ＣＬは、第１方向ｘおよび第２方向ｙに沿った格子状に設定される。第１方向ｘに沿った切断線ＣＬにおいては、基材８１および封止樹脂５２とともに、配線８２ａが切断される。第２方向ｙに沿った切断線ＣＬは、孔８１３および一対の補助孔８１４の各中心を通過するように設定される。第２方向ｙに沿った切断線ＣＬにおいては、基材８１のみが切断される。したがって、本工程では、導電層８２は、切断線ＣＬに沿って全く切断されない。本工程により分割された各々の個片が半導体装置Ａ１０となる。このとき、基材８１に形成された孔８１３および一対の補助孔８１４が、半導体装置Ａ１０の凹部１４に相当する。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０の基板１には、側面１３から凹み、かつ主面１１および裏面１２に到達した内側面１４１を有する凹部１４が形成されている。内側面１４１には、主面１１に配置された主面電極２１と、裏面１２に配置された裏面電極２２とを導通させる中間電極２３が配置されている。この場合において、主面電極２１の周縁は、主面１１と側面１３との境界よりも主面１１の内方に位置し、裏面電極２２の周縁は、裏面１２と側面１３との境界よりも裏面１２の内方に位置する。このような構成をとることによって、図３９に示す工程において基材８１を切断した際、個片となった半導体装置Ａ１０の主面電極２１および裏面電極２２の周縁には、基材８１の切断に起因した金属バリが発生しない。したがって、半導体装置Ａ１０によれば、半導体装置Ａ１０の小型化を図った場合であっても、見栄えの悪化や実装性の低下の要因となる電極（主面電極２１および裏面電極２２）の金属バリの発生回避が可能となる。
中間電極２３の周縁は、内側面１４１と側面１３との境界よりも内側面１４１の内方に位置する。本実施形態では、中間電極２３は、内側面１４１の第２領域１４１ｂにのみ配置される構成となっている。半導体装置Ａ１０を対象となる配線基板に実装した際、中間電極２３は、半田フィレットの形成を促す重要な部分となる。このような構成をとることによって、図３９に示す工程において基材８１を切断した際、主面電極２１および裏面電極２２と同じく、中間電極２３の周縁には、基材８１の切断に起因した金属バリが発生しない。このことは、半導体装置Ａ１０の見栄えや実装性をより向上させる上で好適である。
半導体装置Ａ１０では、主面１１と内側面１４１の第１領域１４１ａとの境界の一部に、主面電極２１の周縁の一部が位置し、かつ裏面１２と内側面１４１の第１領域１４１ａとの境界の一部に、裏面電極２２の周縁の一部が位置する構成となっている。このような構成をとることによって、図３３に示す工程において下地層８２２のパターニングを行った際、平面視において孔８１３の周縁の全周が導電層８２により囲まれた状態にすることができる。このことは、孔８１３の内周面８１３ａに形成された下地層８２２がパターニングにより不当に除去されないことを意味する。したがって、半導体装置Ａ１０の製造において、内周面８１３ａに形成された導電層８２（半導体装置Ａ１０の中間電極２３）に欠損が生じることを回避することができる。
半導体装置Ａ１０の凹部１４の内側面１４１において、第１領域１４１ａおよび第２領域１４１ｂは、ともに曲面である。このことは、図３０および図３４に示す工程において基材８１に孔８１３および一対の補助孔８１４を形成する際、これらがドリルやレーザを用いて容易に形成することができることを意味する。
半導体装置Ａ１０の製造において、図３２に示すように、孔８１３の内周面８１３ａに位置する下地層８２２は、無電解めっきにより形成することができる。このため、内周面８１３ａにおいても導電層８２（半導体装置Ａ１０の中間電極２３）を適切に形成することができる。
半導体装置Ａ１０は、主面１１に配置され、かつ平面視において凹部１４の少なくとも一部に重なる被覆材５１を備える。このような構成をとることによって、図３９に示す工程において封止樹脂５２を形成した際、孔８１３および一対の補助孔８１４に封止樹脂５２が流入することを防止できる。このことは、被覆材５１によって、半導体装置Ａ１０の中間電極２３に封止樹脂５２が付着することを回避されることを意味する。たとえば、図２２、図２３および図２７に示すように、封止樹脂５２の外縁５２１は、被覆材５１に接し、かつ平面視において凹部１４に重なる区間を有することは、中間電極２３に封止樹脂５２が付着することが回避された結果を表している。したがって、被覆材５１を備えることによって、中間電極２３を半導体装置Ａ１０の外部に露出させることができる。
図４０は、リフロー方式により半導体装置Ａ１０を配線基板６１に実装したときの状態を示す断面図である。図４０の断面位置は、図２７の断面位置と同一である。半導体装置Ａ１０を配線基板６１に実装したとき、裏面電極２２と配線基板６１との間に導電接合層６２が介在する。導電接合層６２は、たとえばクリーム半田から構成される。導電接合層６２は、裏面電極２２に加え、中間電極２３にも接する。中間電極２３に接する導電接合層６２には、第１方向ｘに対して傾斜したフィレットが形成されている。中間電極２３は、当該フィレットの形成を促す効果があり、これにより配線基板６１に対する半導体装置Ａ１０の実装強度の向上を図ることができる。
〔第３実施形態〕
図４１～図４５に基づき、本開示の第３実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。なお、図４１は、理解の便宜上、封止樹脂５２を透過して示しており、透過した封止樹脂５２の外形を想像線で示している。
半導体装置Ａ２０は、主面電極２１の構成と、半導体素子３１の構造形式とが先述した半導体装置Ａ２０と異なる。半導体装置Ａ２０は、半導体装置Ａ１０と同じく、半導体素子３１が発光ダイオードであるＬＥＤパッケージである。
本実施形態では、図４１および図４２に示すように、主面電極２１は、第１方向ｘにおいて互いに離間する第１主面電極２１３および第２主面電極２１４を含む。半導体素子３１は、第１主面電極２１３および第２主面電極２１４の双方に搭載されている。なお、主面電極２１がＣｕ層２０１（第１層２０１ａおよび第２層２０１ｂ）およびめっき層２０２から構成されていることは、半導体装置Ａ１０の主面電極２１と同一である。
図４１および図４２に示すように、第１主面電極２１３は、基部２１３ａ、搭載部２１３ｂおよび連結部２１３ｃを有する。基部２１３ａは、主面１１と内側面１４１の一方の領域（図４２の左側）との境界の一部に、その周縁の一部が位置する部分である。基部２１３ａは、平面視において所定の幅を径方向に有する円弧状である。主面１１と内側面１４１の第２領域１４１ｂとの境界に位置する基部２１３ａの周縁に、第１中間電極２３１がつながっている。搭載部２１３ｂは、半導体素子３１が搭載される部分である。搭載部２１３ｂは、平面視において第２方向ｙに延びる帯状である。連結部２１３ｃは、基部２１３ａと搭載部２１３ｂとを連結する部分である。連結部２１３ｃは、平面視において第１方向ｘに延びる帯状である。
図４１および図４２に示すように、第２主面電極２１４は、基部２１４ａ、搭載部２１４ｂおよび連結部２１４ｃを有する。第２方向ｙに沿った軸を対称軸としたとき、第２主面電極２１４の形状は、第１主面電極２１３の形状と線対称の関係となっている。基部２１４ａは、第１主面電極２１３の基部２１３ａに対応している。主面１１と内側面１４１の第２領域１４１ｂとの境界に位置する基部２１４ａの周縁に、第２中間電極２３２がつながっている。搭載部２１４ｂは、第１主面電極２１３の搭載部２１３ｂに対応している。搭載部２１４ｂに、半導体素子３１が搭載される。連結部２１４ｃは、第１主面電極２１３の連結部２１３ｃに対応している。連結部２１４ｃは、基部２１４ａと搭載部２１４ｂとを連結している。
本実施形態では、図４１～図４５に示すように、主面１１に対向する半導体素子３１の素子裏面３１ｂには、第１電極３１１および第２電極３１２が形成されている。第１電極３１１は、半導体素子３１を構成するｐ型半導体層（図示略）に導通している。第２電極３１２は半導体素子３１を構成するｎ型半導体層（図示略）に導通している。したがって、本実施形態にかかる半導体素子３１は、いわゆるフリップチップである。第１電極３１１は、導電性を有する接合層３２を介して第１主面電極２１３に導通する。第２電極３１２は、接合層３２を介して第２主面電極２１４に導通する。本実施形態にかかる接合層３２は、たとえば半田ペーストから構成される。接合層３２は、当該半田ペーストがリフローを経て硬化したものである。したがって、本実施形態では、ワイヤ４は省略されている。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、半導体装置Ａ１０と同じく、主面電極２１、裏面電極２２および中間電極２３を備えている。主面電極２１の周縁は、主面１１と側面１３との境界よりも主面１１の内方に位置し、裏面電極２２の周縁は、裏面１２と側面１３との境界よりも裏面１２の内方に位置する。したがって、半導体装置Ａ２０によっても、半導体装置Ａ１０の小型化を図った場合であっても、見栄えの悪化や実装性の低下の要因となる電極（主面電極２１および裏面電極２２）の金属バリの発生回避が可能となる。
本実施形態にかかる半導体素子３１は、いわゆるフリップチップであるため、半導体装置Ａ２０では、ワイヤ４が省略されている。このため、ワイヤ４を配置するためのスペースが不要となることから、パッケージの寸法を半導体装置Ａ１０における寸法と同一としたとき、たとえば輝度向上のために半導体素子３１をより大型化にすることができる。あるいは、半導体素子３１の寸法を半導体装置Ａ１０における寸法と同一とすれば、半導体装置Ａ２０のパッケージの寸法をより小型化にすることができる。
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
上記開示の第２、第３実施形態は、以下の付記を含む。
［付記Ｂ１］
厚さ方向において互いに反対側を向く主面および裏面と、前記主面および前記裏面の双方に交差する側面と、を有する基板であって、前記側面から凹み、かつ前記主面および前記裏面に到達した内側面を有する凹部が形成された基板と、
前記主面に配置された主面電極と、
前記裏面に配置された裏面電極と、
前記内側面に配置され、かつ前記主面電極と前記裏面電極とを導通させる中間電極と、
前記主面電極に搭載された半導体素子と、を備え、
前記主面電極の周縁は、前記主面と前記側面との境界よりも前記主面の内方に位置し、
前記裏面電極の周縁は、前記裏面と前記側面との境界よりも前記裏面の内方に位置する、半導体装置。
［付記Ｂ２］
前記中間電極の周縁は、前記内側面と前記側面との境界よりも前記内側面の内方に位置する、付記Ｂ１に記載の半導体装置。
［付記Ｂ３］
前記内側面は、前記側面から凹む第１領域と、前記第１領域から凹む第２領域と、を有し、
前記中間電極は、前記第２領域に配置されている、付記Ｂ２に記載の半導体装置。
［付記Ｂ４］
前記第１領域および前記第２領域は、ともに曲面である、付記Ｂ３に記載の半導体装置。
［付記Ｂ５］
前記主面と前記第１領域との境界の一部に、前記主面電極の周縁の一部が位置し、
前記裏面と前記第１領域との境界の一部に、前記裏面電極の周縁の一部が位置する、付記Ｂ３または４に記載の半導体装置。
［付記Ｂ６］
前記側面は、前記厚さ方向に対して直交する一方向において互いに離間した一対の領域を有し、
前記凹部は、各々の当該領域から凹むように形成されている、付記Ｂ１ないし５のいずれかに記載の半導体装置。
［付記Ｂ７］
前記主面電極は、前記半導体素子が搭載される第１主面電極と、前記一方向において前記第１主面電極と離間する第２主面電極と、を含み、
前記半導体素子と前記第２主面電極とを導通させるワイヤをさらに備える、付記Ｂ６に記載の半導体装置。
［付記Ｂ８］
前記半導体素子は、前記主面と同方向を向く素子主面と、前記素子主面とは反対側を向く素子裏面と、を有し、
前記素子裏面は、導電性を有する接合層を介して前記第１主面電極に導通する第１電極の一部であり、
前記素子主面には、前記ワイヤが接続される第２電極が形成されている、付記Ｂ７に記載の半導体装置。
［付記Ｂ９］
前記主面電極は、前記一方向において互いに離間する第１主面電極および第２主面電極を含み、
前記半導体素子は、前記第１主面電極および前記第２主面電極の双方に搭載されている、付記Ｂ６に記載の半導体装置。
［付記Ｂ１０］
前記半導体素子は、前記主面に対向する素子裏面を有し、
前記素子裏面には、導電性を有する接合層を介して前記第１主面電極に導通する第１電極と、前記接合層を介して前記第２主面電極に導通する第２電極と、が形成されている、付記Ｂ９に記載の半導体装置。
［付記Ｂ１１］
前記主面電極と、前記裏面電極と、前記中間電極と、は、いずれも前記基板に接するＣｕ層を構成要素として含む、付記Ｂ１ないし１０のいずれかに記載の半導体装置。
［付記Ｂ１２］
前記半導体素子は、発光ダイオードであり、
透光性を有し、かつ前記半導体素子を覆う封止樹脂をさらに備える、付記Ｂ１ないし１１のいずれかに記載の半導体装置。
［付記Ｂ１３］
前記封止樹脂には、蛍光体が含有されている、付記Ｂ１２に記載の半導体装置。
［付記Ｂ１４］
前記主面に配置され、かつ前記基板の厚さ方向視において前記凹部の少なくとも一部に重なる被覆材をさらに備える、付記Ｂ１２または１３に記載の半導体装置。
［付記Ｂ１５］
厚さ方向において互いに反対側を向く主面および裏面を有する基材に、前記厚さ方向に貫通する孔を形成することと、
前記主面と、前記裏面と、前記孔の内周面と、に導電性を有する下地層を形成することと、
前記下地層の一部を除去することと、を備え、
前記下地層の一部を除去することは、前記主面および前記裏面に形成された前記下地層の周縁が、前記基材の厚さ方向視において前記孔の中心を通る線に対して離間するように、前記下地層の一部を除去することを含む、半導体装置の製造方法。
［付記Ｂ１６］
前記下地層の一部を除去することは、前記基材の厚さ方向視において前記孔の中心を通る線が延びる方向の両側に、前記孔につながる一対の補助孔を前記基材に形成することを含む、付記Ｂ１５に記載の半導体装置の製造方法。
［付記Ｂ１７］
前記下地層を形成することは、無電解めっきにより前記孔の内周面に前記下地層を形成することを含む、付記Ｂ１５または１６に記載の半導体装置の製造方法。
Ａ１０，Ａ２０：半導体装置
１：基板
１１：主面
１２：裏面
１３：側面
１３１：第１領域
１３２：第２領域
１４：凹部
１４１：内側面
１４１ａ：第１領域
１４１ｂ：第２領域
２１：主面電極
２１１：第１主面電極
２１１ａ：基部
２１１ｂ：搭載部
２１１ｃ：連結部
２１２：第２主面電極
２１２ａ：基部
２１２ｂ：端子部
２１３：第１主面電極
２１３ａ：基部
２１３ｂ：搭載部
２１３ｃ：連結部
２１４：第２主面電極
２１４ａ：基部
２１４ｂ：搭載部
２１４ｃ：連結部
２２：裏面電極
２２１：第１裏面電極
２２２：第２裏面電極
２３：中間電極
２３１：第１中間電極
２３２：第２中間電極
２９：配線
２０１：Ｃｕ層
２０１ａ：第１層
２０１ｂ：第２層
２０２：めっき層
３１：半導体素子
３１ａ：素子主面
３１ｂ：素子裏面
３１ｃ：ｐ型半導体層
３１ｄ：ｎ型半導体層
３１ｅ：活性層
３１１：第１電極
３１２：第２電極
３２：接合層
４：ワイヤ
５１：被覆材
５２：封止樹脂
５２１：外縁
６１：配線基板
６２：導電接合層
８１：基材
８１１：主面
８１２：裏面
８１３：孔
８１３ａ：内周面
８１４：補助孔
８１４ａ：内周面
８２：導電層
８２ａ：配線
８２１：Ｃｕ箔層
８２２：下地層
８２２ａ：切欠部
８２３：めっき層
８３：半導体素子
８４：ワイヤ
８５１：被覆材
８５２：封止樹脂
Ｌ：線
ＣＬ：切断線
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (20)

  1. 主面と、裏面と、前記主面および前記裏面をつなぐ側面と、を有する基板であって、平面視において前記側面から凹み、かつ前記主面から前記裏面まで延びる内側面を有する凹部が形成された基板と、
    前記主面に配置された主面電極と、
    前記裏面に配置された裏面電極と、
    前記凹部の前記内側面に配置され、かつ前記主面電極と前記裏面電極とを導通させる中間電極と、
    前記主面電極に搭載された半導体素子と、を備え、
    平面視において、前記主面電極は、前記主面と前記側面との境界よりも前記主面の内方に位置する周縁を有しており、
    前記裏面電極は、前記裏面と前記側面との境界よりも前記裏面の内方に位置する周縁を有している、半導体装置。
  2. 平面視において、前記中間電極は、前記凹部の前記内側面と前記基板の前記側面との境界よりも前記凹部の内方に位置する周縁を有している、請求項１に記載の半導体装置。
  3. 前記凹部の前記内側面は、前記基板の前記側面から凹む第１領域と、前記第１領域から凹む第２領域と、を有し、
    前記中間電極は、前記第２領域に配置されている、請求項１または２に記載の半導体装置。
  4. 前記第１領域は、前記中間電極から露出している、請求項３に記載の半導体装置。
  5. 前記第１領域および前記第２領域は、各々、曲面である、請求項３または４に記載の半導体装置。
  6. 平面視において、前記第２領域の曲率半径は、前記第１領域の曲率半径よりも大である、請求項５に記載の半導体装置。
  7. 平面視において、前記主面と前記第１領域との境界の一部に、前記主面電極の前記周縁の一部が重なり、
    平面視において、前記裏面と前記第１領域との境界の一部に、前記裏面電極の前記周縁の一部が重なる、請求項３ないし６のいずれかに記載の半導体装置。
  8. 平面視において、前記基板の前記側面は、互いに離間した一対の領域を有し、
    前記凹部は、前記一対の領域の各々から凹んでいる、請求項１ないし７のいずれかに記載の半導体装置。
  9. ワイヤをさらに備えており、
    前記主面電極は、前記半導体素子が搭載された第１主面電極と、前記第１主面電極から離間した第２主面電極と、を含み、
    前記ワイヤは、前記半導体素子と前記第２主面電極とを互いに導通させる、請求項１に記載の半導体装置。
  10. 導電性の接合層をさらに備えており、
    前記半導体素子は、素子主面と、前記素子主面とは反対側の素子裏面と、を有し、
    前記素子裏面は、前記接合層を介して前記第１主面電極に導通しており、
    前記素子主面には、前記ワイヤが接続される電極が形成されている、請求項９に記載の半導体装置。
  11. 前記主面電極、前記裏面電極および前記中間電極は、各々、前記基板に接するＣｕ層を含んでいる、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 透光性の封止樹脂をさらに備えており、
    前記半導体素子は、発光ダイオードであり、前記封止樹脂は、前記発光ダイオードを覆っている、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 前記封止樹脂は、蛍光体を含有している、請求項１２に記載の半導体装置。
  14. 前記基板の前記主面に配置された被覆材をさらに備えており、
    平面視において、前記被覆材は、前記凹部の少なくとも一部に重なっている、請求項１２または１３のいずれかに記載の半導体装置。
  15. 前記被覆材は、平面視において長状の矩形であり、かつ前記基板の前記側面に面一状の端面を有している、請求項１４に記載の半導体装置。
  16. 前記半導体素子は、前記被覆材から露出している、請求項１４に記載の半導体装置。
  17. 前記被覆材の厚さは、前記基板の厚さよりも小さい、請求項１４に記載の半導体装置。
  18. 前記封止樹脂の一部は、前記被覆材の上面に接している、請求項１４ないし１７のいずれかに記載の半導体装置。
  19. 前記封止樹脂は、シリコーン樹脂またはエポキシ樹脂のいずれか一方からなり、
    前記被覆材は、ソルダーレジストからなる、請求項１８に記載の半導体装置。
  20. 平面視において、前記封止樹脂は、前記基板の前記側面から前記半導体素子側に離間した直線状の外縁を有している、請求項１８に記載の半導体装置。
JP2022150183A 2017-08-25 2022-09-21 半導体装置 Active JP7349544B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017162186 2017-08-25
JP2017161929 2017-08-25
JP2017162186 2017-08-25
JP2017161929 2017-08-25
JP2018120766A JP7148292B2 (ja) 2017-08-25 2018-06-26 光学装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018120766A Division JP7148292B2 (ja) 2017-08-25 2018-06-26 光学装置

Publications (2)

Publication Number Publication Date
JP2022180523A true JP2022180523A (ja) 2022-12-06
JP7349544B2 JP7349544B2 (ja) 2023-09-22

Family

ID=65438011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022150183A Active JP7349544B2 (ja) 2017-08-25 2022-09-21 半導体装置

Country Status (2)

Country Link
US (2) US10559723B2 (ja)
JP (1) JP7349544B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559723B2 (en) * 2017-08-25 2020-02-11 Rohm Co., Ltd. Optical device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837251A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH08330637A (ja) * 1995-06-02 1996-12-13 Stanley Electric Co Ltd 表面実装型発光ダイオード
JPH0936432A (ja) * 1995-07-17 1997-02-07 Sharp Corp 横発光型ｌｅｄおよびその製造方法
JPH10135492A (ja) * 1996-10-29 1998-05-22 Citizen Electron Co Ltd スルーホール電極付き電子部品およびその製造方法
JPH1126639A (ja) * 1997-07-09 1999-01-29 Ngk Spark Plug Co Ltd 配線基板集合体及びこれから得られた配線基板
JP2001352102A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 光半導体装置
CN2929969Y (zh) * 2006-06-27 2007-08-01 亿光电子工业股份有限公司 横向发光二极管装置
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
US20120256219A1 (en) * 2011-04-11 2012-10-11 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method of manufacturing the same
JP2013171912A (ja) * 2012-02-20 2013-09-02 Stanley Electric Co Ltd 発光装置
JP2014216329A (ja) * 2013-04-22 2014-11-17 Ｅ＆Ｅ Ｊａｐａｎ株式会社 チップｌｅｄの製造方法
JP2015115432A (ja) * 2013-12-11 2015-06-22 ローム株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759492B (zh) * 2003-03-10 2010-04-28 丰田合成株式会社 固体元件装置的制造方法
US20080025030A9 (en) * 2003-09-23 2008-01-31 Lee Kong W Ceramic packaging for high brightness LED devices
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP4996101B2 (ja) * 2006-02-02 2012-08-08 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2008053290A (ja) * 2006-08-22 2008-03-06 Rohm Co Ltd 光半導体装置およびその製造方法
US8049230B2 (en) * 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
US8207554B2 (en) * 2009-09-11 2012-06-26 Soraa, Inc. System and method for LED packaging
WO2012050110A1 (ja) * 2010-10-12 2012-04-19 ローム株式会社 Ｌｅｄモジュール
JP4870233B1 (ja) 2011-02-14 2012-02-08 Ｅ＆Ｅ Ｊａｐａｎ株式会社 チップｌｅｄ
US9618712B2 (en) * 2012-02-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate and method of making the same
JP2014207313A (ja) * 2013-04-12 2014-10-30 セイコーエプソン株式会社 電子部品、電子機器、および移動体
JP6318004B2 (ja) * 2014-05-27 2018-04-25 ローム株式会社 Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
US10559723B2 (en) * 2017-08-25 2020-02-11 Rohm Co., Ltd. Optical device
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837251A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JPH08330637A (ja) * 1995-06-02 1996-12-13 Stanley Electric Co Ltd 表面実装型発光ダイオード
JPH0936432A (ja) * 1995-07-17 1997-02-07 Sharp Corp 横発光型ｌｅｄおよびその製造方法
JPH10135492A (ja) * 1996-10-29 1998-05-22 Citizen Electron Co Ltd スルーホール電極付き電子部品およびその製造方法
JPH1126639A (ja) * 1997-07-09 1999-01-29 Ngk Spark Plug Co Ltd 配線基板集合体及びこれから得られた配線基板
JP2001352102A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 光半導体装置
CN2929969Y (zh) * 2006-06-27 2007-08-01 亿光电子工业股份有限公司 横向发光二极管装置
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
US20120256219A1 (en) * 2011-04-11 2012-10-11 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method of manufacturing the same
JP2013171912A (ja) * 2012-02-20 2013-09-02 Stanley Electric Co Ltd 発光装置
JP2014216329A (ja) * 2013-04-22 2014-11-17 Ｅ＆Ｅ Ｊａｐａｎ株式会社 チップｌｅｄの製造方法
JP2015115432A (ja) * 2013-12-11 2015-06-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7349544B2 (ja) 2023-09-22
US10896996B2 (en) 2021-01-19
US10559723B2 (en) 2020-02-11
US20200135981A1 (en) 2020-04-30
US20190067527A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
TWI481070B (zh) 薄型發光二極體封裝
US8125000B2 (en) Light emitting device package having dual recessed substrate
TWI476946B (zh) 發光二極體裝置及其製造方法
JP2009117536A (ja) 樹脂封止発光体及びその製造方法
TWI505519B (zh) 發光二極體燈條及其製造方法
KR101461154B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP7349544B2 (ja) 半導体装置
JP2002324919A (ja) 発光ダイオードおよびその製造方法
JP7148292B2 (ja) 光学装置
JP2007335734A (ja) 半導体装置
KR20080056925A (ko) 발광 소자 패키지 및 그 제조방법
JP2006128457A (ja) 発光素子および発光装置
KR101778141B1 (ko) 반도체 발광소자 및 이의 제조방법
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
KR101863549B1 (ko) 반도체 발광소자
KR102471801B1 (ko) 반도체 발광소자
JP6543391B2 (ja) 半導体装置
KR102338179B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102325808B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101824589B1 (ko) 반도체 발광소자 구조물
KR101855189B1 (ko) 반도체 발광소자
KR101772551B1 (ko) 반도체 발광 구조물 및 이의 제조방법
KR20170109167A (ko) 반도체 발광소자
KR101806790B1 (ko) 반도체 발광소자
KR101806789B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7349544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150