JP2001160629A - チップ型半導体装置 - Google Patents

チップ型半導体装置

Info

Publication number
JP2001160629A
JP2001160629A JP34407199A JP34407199A JP2001160629A JP 2001160629 A JP2001160629 A JP 2001160629A JP 34407199 A JP34407199 A JP 34407199A JP 34407199 A JP34407199 A JP 34407199A JP 2001160629 A JP2001160629 A JP 2001160629A
Authority
JP
Japan
Prior art keywords
sealing body
chip
chip substrate
sealing
side face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34407199A
Other languages
English (en)
Inventor
Tadahiro Okazaki
忠宏 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34407199A priority Critical patent/JP2001160629A/ja
Publication of JP2001160629A publication Critical patent/JP2001160629A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

(57)【要約】 【課題】 チップ型半導体装置において、生産効率を低
下させることなく封止体の容積を小さくして、装置の小
型・軽量化を図る。また封止体からの吸湿を抑えて、封
止体と電極との密着性の低下を防止する。 【解決手段】 封止用樹脂により形成された封止体の側
面の少なくとも一部を、端子部を備えていない側のチッ
プ基板側面と同一平面をなすようにし、かつチップ基板
側面と同一平面をなす封止体の側面の面積を封止体の最
大たて断面積の10〜50%の範囲とする。このとき、
封止用樹脂をキャビティへより円滑に圧入させる観点か
ら、封止体の前記側面の全面を前記チップ基板側面と同
一平面をなすようにするのが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はチップ型半導体装置
に関し、より詳細には従来のものよりも小型・軽量で、
しかも吸湿性が抑えられたチップ型半導体装置に関する
ものである。
【0002】
【従来の技術】近年の電子機器の小型・軽量化傾向に伴
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置(以下、チップ型装置と記すことがある)は
直方体ブロックに近い形を通常はしており、その底面ま
たは底面に近い側面に端子電極が形成されている。この
端子電極と回路基板上の配線パターンとが接触するよう
にチップ型装置を回路基板上に配設し、クリーム半田な
どの導電性接着剤を用いてチップ型装置を基板上に固着
している。
【0003】従来の代表的なチップ型装置の形態を図5
に示す。平面視長矩形状をしたチップ基板1の上面長手
方向両端部にはそれぞれ端子電極2,2’が形成されて
いる。そして基板1の表面には、端子電極2に導通する
第1の導電パターン9が端子電極2と一体に形成され、
同様に端子電極2’に導通する第2の導電パターン10
が端子電極2’と一体に形成されている。第1の導電パ
ターン9には半導体素子(この図ではLEDチップ)5
が導電性接着剤で固着され、また第2の導電パターン1
0にはワイヤボンディング部(不図示)が形成され、半
導体素子5の上面電極(不図示)とボンディングワイヤ
6によって結線されている。そして、半導体素子5およ
びボンディングワイヤ6、第1及び第2の導電パターン
9,10を覆うように封止用樹脂(この図では透明また
は半透明の樹脂)からなる封止体7が形成されている。
【0004】このような従来のチップ型装置は、効率的
な製造を行うために大略次のようにして製造される。ま
ず、ガラスエポキシ等からなるチップ基板1の表面に、
Cu,Ni,Auなどの導電膜を印刷や蒸着などにより
形成し、不要部分をエッチングなどにより除去して電極
被膜2,2’および導電パターン9,10となる部分を
形成する。次に図6に示すように複数本のスリット61
をチップ基板1に設けて複数本の桟62を形成する。こ
のときこの桟62の両側縁部には、端子部となる電極被
膜2,2’が相互対向状に形成され、第1電極被膜2か
ら桟62の幅方向に延びる複数の第1導体パターン9は
等間隔に形成されるとともに、第2電極被膜2’から桟
62の幅方向に延びる複数の第2導体パターン10も等
間隔に形成される。そしてスリット61の内周面には電
極被膜(不図示)が形成され、さらにチップ基板の裏
側、すなわち各桟62の裏側には三次電極(不図示)が
形成される。
【0005】上記のようなチップ基板に対し、各桟62
の第1電極被膜2に導通する第1導体パターン9上に
は、それぞれ半導体素子(この図ではLEDチップ)5
がボンディングされる。そうして、各半導体素子5の上
面パッド(不図示)と第2導体パターン10との間は、
ボンディングワイヤによって結線される。各桟62にそ
の長手方向に並ぶ各チップボンディング部の全てに半導
体素子5をボンディングし、かつ所定のワイヤボンディ
ングがなされると、各桟62の上面をその長手方向に一
連に覆う封止体7が、たとえばトランスファモールド法
によって形成される。
【0006】封止用樹脂による封止は例えば次のように
して行われる。図6の桟62の長手方向の断面図(B−
B線断面図)を図7に示す。図7(a)〜(c)に示す
ように、まず桟62の長手方向上面を、半導体素子5の
上面に固着されたボンディングワイヤを完全に覆う程度
の深さの溝が桟62の長手方向に形成された樹脂型63
で覆い、当該桟62と樹脂型63とで密閉空間(キャビ
ティ)を作る。そこへエポキシ樹脂などの封止用樹脂を
圧入して所定温度で硬化させて封止体7を形成する(図
7(c))。封止体7を形成した後の桟62の斜視図を
図8に示す。そして図7(c)および図8の破線で示す
ように一定長さごとに桟62をダイシングなどで切断し
て、図5に示した従来のチップ型装置を得る。
【0007】
【発明が解決しようとする課題】ところで前記封止体
は、半導体素子および第1及び第2の導電パターンなど
を保護するために設けられるものであり、本来これらを
封止さえすればよいのであるが、前記の製造方法によれ
ば、各桟の長手方向上面に直方体状に形成された封止体
をダイシングで切断するためチップ型装置の両側面は必
然的に垂直面となる。このため必要以上に封止体の容積
が大きくなり、小型・軽量化という要望に十分には応じ
られていない。
【0008】またダイシングで切断した封止体の切断面
は表面が粗く、外気との接触面積が広くなるため水分を
吸収しやすい。このためチップ型装置を長時間使用する
と、大気中の水分をエポキシ樹脂などの封止用樹脂が吸
収し、封止用樹脂と電極との密着性が低下して、ボンデ
ィングワイヤが切れたり、あるいは電極から剥離すると
いう問題が生じる。
【0009】一方、封止体の容積を小さくすることのみ
を実現するためには、たとえば図9に示すような方法に
よればよい。すなわち各半導体素子5に対応するよう
に、封止すべき部分を囲む孔65を形成した枠体64を
桟62の表面に固着する。そしてこの孔65内に封止用
樹脂を注ぎ込み、所定温度で硬化させて各半導体素子5
ごとに個別の封止体7を形成し、図9(c)の破線で示
す部分をダイシングなどで切断する。この方法によれば
確かに、必要な部分だけを封止したチップ型装置が製造
できる。しかしこの製造方法では、それぞれの孔65に
個別に封止用樹脂を充填しなければならず、生産効率が
低下するおそれがある。
【0010】本発明はこのような従来の問題に鑑みなさ
れたものであり、その目的は、生産効率を低下させるこ
となく封止体の容積を小さくして、装置の小型・軽量化
を図ることにある。また本発明の目的は、封止体からの
吸湿を抑えて、封止体と電極との密着性の低下を防止す
ることにある。
【0011】
【課題を解決するための手段】前記課題を解決するため
本発明では、両端に端子部を備えたチップ基板の表面に
導電パターンを形成し、該導電パターン上に半導体素子
を固着し、該半導体素子を含めたチップ基板表面の少な
くとも一部を封止用樹脂で封止したチップ型半導体装置
において、前記封止用樹脂により形成された封止体の側
面の少なくとも一部が、端子部を備えていない側のチッ
プ基板側面と同一平面をなし、かつ該チップ基板側面と
同一平面をなす封止体の側面の面積が前記封止体の最大
たて断面積の10〜50%の範囲とした。
【0012】このとき封止用樹脂をキャビティへより円
滑に圧入させる観点から、封止体の前記側面の全面が、
前記チップ基板側面と同一平面をなすようにするのが好
ましい。
【0013】
【発明の実施の形態】本発明者は、チップ基板の表面に
形成される封止体の容積を小さくして、チップ型装置の
小型・軽量化を図ると共に、封止体からの吸湿を抑える
ことを課題として鋭意検討した結果、封止体の側面の少
なくとも一部を、端子部を備えていない側のチップ基板
側面と同一平面をなすようにし、かつ該チップ基板側面
と同一平面をなす封止体の側面の面積を特定範囲とする
ことにより上記課題を解決し得ることを見出し本発明を
なすに至った。
【0014】すなわち、本発明のチップ型装置では、封
止体の側面の少なくとも一部を、端子部を備えていない
側のチップ基板側面と同一平面をなすようにしたこと
で、従来と同じように生産効率の高いトランスファーモ
ールド法によって封止体を形成できるようになった。ま
たチップ基板側面と同一平面をなす封止体の側面の面積
を封止体の最大たて断面積の10〜50%の範囲とした
ことで、封止体容積を小さくすることができ、チップ型
装置の小型・軽量化を図ることができた。同時にダイシ
ングなどにより形成される切断面からの吸湿をも抑える
ことができた。
【0015】図1に本発明のチップ型半導体装置の一実
施態様を示す。なお、図1に示すチップ型装置でも、図
5に示す従来のチップ型装置と同様に、チップ基板1の
表面には端子電極2,2’が形成され、そして半導体素
子を固着した第1の導電パターンおよびワイヤボンディ
ング部を有する第2の導電パターンがこれら端子電極
2,2’にそれぞれ導通するようにそれぞれ形成されて
いるが、封止体7の内部構成はここでは省略し封止体の
構造について以下説明する。
【0016】半導体素子および第1,第2の導電パター
ン、端子電極の一部を覆う封止体7は、四角錐の上部を
一定高さで水平に切断した形状を有すると共に、端子電
極2,2’が形成されていない側のチップ基板1の側面
と同一平面をなす面71を有している。
【0017】本発明のチップ型装置の製造過程を図3に
示す。図3は、図6に示す複数の桟62の長手方向の断
面図である。まず、半導体素子5を完全に覆い且つ図に
おいて半導体素子5を中心として左右方向に浅くなるよ
うな断面台形状の切り込み67が、固着された半導体素
子5に対応するように連続して形成された樹脂型66
を、桟62の長手方向上面に固定し、桟62と樹脂型6
6との間に密閉空間(キャビティ)を作る。そこへエポ
キシ樹脂などの封止用樹脂を圧入して所定温度で硬化さ
せて封止体7を形成する(図3(b))。そして桟62
を、図3(c)の破線で示すように一定長さごとにダイ
シングなどで切断すると、図1に示したチップ型装置が
得られる。
【0018】つまり、本発明において、封止体の側面の
一部が、端子部を備えていない側のチップ基板側面と同
一平面をなすとは、前記チップ型装置の封止体の形成工
程において、前記桟の長手方向に封止用樹脂を流すため
に必要な通路部分がダイシングなどで切断されたことを
意味する。ここで、チップ基板の側面と同一平面をなす
封止体の側面の面積、すなわち通路部分の断面積は、封
止体の最大たて断面積の10〜50%の範囲であること
が必要である。封止体の前記側面の面積が最大たて断面
積の10%より小さいと、封止用樹脂をキャビティに十
分に供給することが困難となり、封止体が未完全なチッ
プ型装置ができる。一方、封止体の前記側面の面積が最
大たて断面積の50%より大きいと、封止用樹脂の充填
には優れるが、装置の小型・軽量化および切断面からの
吸湿の抑制という本発明の目的が達成できない。より好
ましい封止体の前記側面の面積は、最大たて断面積の1
0〜20%の範囲である。なお、本発明における封止体
の最大たて断面積とは、封止体のたて断面積の中で最大
面積を意味する。どの断面が最大面積となるかは封止体
の形状によって変わる。例えば図1に示すチップ型装置
の封止体では、A−A線断面が最大のたて断面積とな
る。A−A線断面図を図2に示す。図2における斜線部
面積が封止体の最大たて断面図である。
【0019】封止体の前記側面は、少なくともその一部
がチップ基板側面と同一平面をなしていればよい。図4
に本発明のチップ型装置の実施態様を示す。もちろん本
発明はこれら実施態様に何ら限定されるものではない。
図4(a)は、封止体の前記側面の全面を前記のチップ
基板側面と同一平面をなすようにし、且つ封止体の正面
形状を逆T字状としたものである。図4(b)は、図4
(a)と同じ正面形状で、封止体の前記側面の一部のみ
を前記のチップ基板側面と同一平面をなすようにしたも
のである。この中でも、封止用樹脂をキャビティへより
円滑に圧入させる観点からは、図4(a)のような、封
止体の前記側面の全面を前記チップ基板側面と同一平面
をなすようにしたものが望ましい。
【0020】また、封止体の前記側面は、その面積が前
記範囲であれば、その形状に特に限定はなく四角形や三
角形、上半円などいずれの形状であってもよい。
【0021】また封止体は全体形状は、半導体素子を含
めたチップ基板表面の少なくとも一部を覆うものであれ
ば特に限定はなく、本発明のチップ型装置が用いられる
器具や部品の形状などから適宜決定すればよい。
【0022】本発明で使用する封止用樹脂としては特に
限定はなく、例えばエポキシ樹脂や不飽和ポリエステル
樹脂、シリコーン樹脂、ユリア・メラミン樹脂などが挙
げられ、この中でも半導体素子として半導体発光素子を
使用する場合には、透光性などの点からエポキシ樹脂が
より好適に使用できる。エポキシ樹脂としては、一分子
中に2個以上のエポキシ基を有するものでエポキシ樹脂
成形材料として使用されるものであれば制限はなく、フ
ェノールノボラック型エポキシ樹脂、オルクレゾールノ
ボラック型エポキシ樹脂を代表するフェノール類とアル
デヒド類のノボラック樹脂をエポキシ化したもの、ビス
フェノールA、ビスフェノールF、ビスフェノールS、
水添ビスフェノールAなどのジグリシジルエーテル、フ
タル酸、ダイマー酸などの多塩基酸とエピクロルヒドリ
ンの反応により得られるジグリシジルエステル型エポキ
シ樹脂、ジアミノジフェニルメタン、イソシアヌル酸な
どのポリアミンとエピクロルヒドリンの反応により得ら
れるグリシジルアミン型エポキシ樹脂、オレフィン結合
を過酢酸などの過酸により、酸化して得られる綿状脂肪
族エポキシ樹脂、および脂環族エポキシ樹脂などを挙げ
ることができ、これらを単独であるいは2以上の混合物
として使用することができる。これらのエポキシ樹脂は
十分に精製されたもので、常温で液状であっても固形で
あってもよいが、液化時の外観ができる限り透明なもの
を使用するのが好ましい。
【0023】本発明のチップ型装置の製造方法として
は、図3および図6で示したような型により成形するも
のであれば特に限定はなく、圧縮成形やトランスファー
成形、射出成形など従来公知の成形法を用いることがで
きる。この中でも樹脂の充てん性の点で、トランスファ
ー成形が特に好ましい。トランスファー成形の成形条件
は通常、成形温度140〜160℃、圧力400〜1,
200N/cm2、成形時間1〜5minの範囲であ
る。
【0024】また本発明の半導体素子としては特に限定
はなく、例えば発光素子や受光素子、複合素子など従来
公知の半導体素子を使用することができる。
【0025】本発明のチップ型装置の回路基板などへの
装着は、例えば回路基板上の配線パターンと当該チップ
型半導体装置の端子電極とを接触するように回路基板上
に配設した後、クリーム半田などの導電性接着剤を端子
電極および配線パターンに塗布し、リフロー炉で加熱し
てクリーム半田を溶融させることにより行われる。
【0026】
【発明の効果】本発明のチップ型半導体装置では、封止
体の側面の少なくとも一部を端子部を備えていない側の
チップ基板側面と同一平面をなすようにし、かつチップ
基板側面と同一平面をなす封止体の側面の面積を前記封
止体の最大たて断面積の10〜50%の範囲としたの
で、トランスファー成形などの生産効率の高い製法で製
造することができ、しかも封止体の容積を小さくして、
装置の小型・軽量化を図ることができた。
【0027】またダイシングなどによる切断面が従来品
に比べ小さくなるので、封止体からの吸湿を抑えること
ができ、封止体と電極との密着性の低下を防止できた。
【図面の簡単な説明】
【図1】 本発明のチップ型半導体装置の一実施態様を
示す斜視図である。
【図2】 図1のA−A線断面図である。
【図3】 図1のチップ型半導体装置の製造工程を示す
断面図である。
【図4】 本発明のチップ型半導体装置の他の実施態様
を示す斜視図である。
【図5】 従来のチップ型半導体装置の斜視図である。
【図6】 チップ型半導体装置の製造中間体の平面図で
ある。
【図7】 従来のチップ型半導体装置の製造工程を示す
断面図である。
【図8】 従来のチップ型半導体装置の中間製品の斜視
図である。
【図9】 従来のチップ型半導体装置の他の製造工程を
示す断面図である。
【符号の説明】
1 チップ基板 2、2’ 端子電極(端子部) 5 半導体素子 7 封止体 9 第1の導電パターン 10 第2の導電パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 両端に端子部を備えたチップ基板の表面
    に導電パターンを形成し、該導電パターン上に半導体素
    子を固着し、該半導体素子を含めたチップ基板表面の少
    なくとも一部を封止用樹脂で封止したチップ型半導体装
    置において、 前記封止用樹脂により形成された封止体の側面の少なく
    とも一部が、端子部を備えていない側のチップ基板側面
    と同一平面をなし、かつ該チップ基板側面と同一平面を
    なす封止体の側面の面積が前記封止体の最大たて断面積
    の10〜50%の範囲であることを特徴とするチップ型
    半導体装置。
  2. 【請求項2】 封止体の前記側面の全面が、前記チップ
    基板側面と同一平面をなす請求項1記載のチップ型半導
    体装置。
JP34407199A 1999-12-03 1999-12-03 チップ型半導体装置 Pending JP2001160629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34407199A JP2001160629A (ja) 1999-12-03 1999-12-03 チップ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34407199A JP2001160629A (ja) 1999-12-03 1999-12-03 チップ型半導体装置

Publications (1)

Publication Number Publication Date
JP2001160629A true JP2001160629A (ja) 2001-06-12

Family

ID=18366441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34407199A Pending JP2001160629A (ja) 1999-12-03 1999-12-03 チップ型半導体装置

Country Status (1)

Country Link
JP (1) JP2001160629A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005801A (ja) * 2005-06-20 2007-01-11 Samsung Electro-Mechanics Co Ltd 金属反射層を形成したledパッケージ及びその製造方法
JPWO2009066430A1 (ja) * 2007-11-19 2011-03-31 パナソニック株式会社 半導体発光装置および半導体発光装置の製造方法
US7985980B2 (en) 2007-10-31 2011-07-26 Sharp Kabushiki Kaisha Chip-type LED and method for manufacturing the same
JP2011529628A (ja) * 2008-07-29 2011-12-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005801A (ja) * 2005-06-20 2007-01-11 Samsung Electro-Mechanics Co Ltd 金属反射層を形成したledパッケージ及びその製造方法
US7687292B2 (en) 2005-06-20 2010-03-30 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package with metal reflective layer and method of manufacturing the same
US7985980B2 (en) 2007-10-31 2011-07-26 Sharp Kabushiki Kaisha Chip-type LED and method for manufacturing the same
US8206999B2 (en) 2007-10-31 2012-06-26 Sharp Kabushiki Kaisha Chip-type LED and method for manufacturing the same
JPWO2009066430A1 (ja) * 2007-11-19 2011-03-31 パナソニック株式会社 半導体発光装置および半導体発光装置の製造方法
JP2011529628A (ja) * 2008-07-29 2011-12-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体素子
US9099622B2 (en) 2008-07-29 2015-08-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US9831394B2 (en) 2008-07-29 2017-11-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US10580941B2 (en) 2008-07-29 2020-03-03 Osram Oled Gmbh Optoelectronic semiconductor component
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11796163B2 (en) 2020-05-12 2023-10-24 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Similar Documents

Publication Publication Date Title
US6911353B2 (en) Semiconductor device and method of manufacturing same
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
JP3784976B2 (ja) 半導体装置
US6841414B1 (en) Saw and etch singulation method for a chip package
KR102213604B1 (ko) 반도체 패키지 장치
JP2000077725A (ja) 半導体のパッケージおよびその製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
CN103107272A (zh) 基板、发光装置、以及基板的制造方法
JP2001244688A (ja) 高周波モジュール部品及びその製造方法
CN1658736A (zh) 电路装置
US6197616B1 (en) Method of fabricating semiconductor device
JP2001223285A (ja) チップ型半導体装置及びその製造方法
JP2001160629A (ja) チップ型半導体装置
JP2004014801A (ja) 半導体装置およびその製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JPWO2002095824A1 (ja) 電源回路装置
JP2001196641A (ja) 表面実装型の半導体装置
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2001203291A (ja) チップ型半導体装置
JP2001168397A (ja) チップ型半導体装置
KR100214532B1 (ko) 칼럼 리드 패키지의 제조 방법
JP2001102638A (ja) チップ型半導体装置
JPS62226649A (ja) ハイブリツド型半導体装置
JPH0645657A (ja) 発光装置