JP2004014857A - チップタイプ光半導体素子 - Google Patents
チップタイプ光半導体素子 Download PDFInfo
- Publication number
- JP2004014857A JP2004014857A JP2002167418A JP2002167418A JP2004014857A JP 2004014857 A JP2004014857 A JP 2004014857A JP 2002167418 A JP2002167418 A JP 2002167418A JP 2002167418 A JP2002167418 A JP 2002167418A JP 2004014857 A JP2004014857 A JP 2004014857A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- type optical
- bonding pad
- chip
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Abstract
【課題】従来のこの種のチップタイプ光半導体素子においては、ワイヤボンディングパットがハンダリフロー時に熱を受けやすく、金ワイヤの外れなどが生じやすくなり信頼性が低下する問題点を生じていた。
【解決手段】本発明によりワイヤボンディングパット２ｅは、ハンダ付け端子２ｂの設けられた辺の幅の略中心位置で引き出され略鍵形状に迂回する引出線２ｆにより接続されているチップタイプ光半導体素子としたことで、ダイシング工程でチップタイプ光半導体素子１の四隅部に集中して生じ易い応力歪みにより、ハンダリフロー時に素子基板２とケース５との間に生じる剥離が、ハンダリフロー工程の繰り返しによりワイヤボンディングパット２ｅまで達するものとなり、これによりワイヤボンディングパット２ｅと金ワイヤ４に接触不良を生じて不良となるのを引出線２ｅの迂回により防止し課題を解決する。
【選択図】 図１
【解決手段】本発明によりワイヤボンディングパット２ｅは、ハンダ付け端子２ｂの設けられた辺の幅の略中心位置で引き出され略鍵形状に迂回する引出線２ｆにより接続されているチップタイプ光半導体素子としたことで、ダイシング工程でチップタイプ光半導体素子１の四隅部に集中して生じ易い応力歪みにより、ハンダリフロー時に素子基板２とケース５との間に生じる剥離が、ハンダリフロー工程の繰り返しによりワイヤボンディングパット２ｅまで達するものとなり、これによりワイヤボンディングパット２ｅと金ワイヤ４に接触不良を生じて不良となるのを引出線２ｅの迂回により防止し課題を解決する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＬＥＤ、ホトダイオードなど光半導体に関するものであり、詳細には半導体素子がハンダ付け端子を有する素子基板上にマウントされていて、回路基板への取付けを行なう際にはハンダリフローにより行なわれるチップタイプ光半導体素子の構成に係るものである。
【０００２】
【従来の技術】
従来のこの種のチップタイプ光半導体素子９０の構成の例を示すものが図３であり、セラミック、プリント基板など絶縁性部材で形成された素子基板９１には対峙する２辺に導電性部材によるハンダ付け端子９１ａ、９１ｂが設けられると共に、素子ボンディングパット９１ｃ、ワイヤボンディングパット９１ｄも設けられ、前記素子ボンディングパット９１ｃは一方のハンダ付け端子９１ａに、前記ワイヤボンディングパット９１ｄは他方のハンダ付け端子９１ｂにそれぞれ引出線９１ｅにより接続されている。
【０００３】
そして、前記素子ボンディングパット９１ｃには、例えばＬＥＤチップなどの半導体チップ９２がマウントされると共に、この半導体チップ９２とワイヤボンディングパット９１ｄとは金ワイヤ９３により接続されている。このようにマウント、ワイヤボンディングにより素子基板９１と配線が行なわれた前記半導体チップ９２を覆っては、例えば透明エポキシ樹脂のポッティングモールドなどによりケース９４が形成され、前記半導体チップ９２の湿度による劣化などを防止するものとされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来のチップタイプ光半導体素子９０においては生産時に、図４に示すように複数個を一体で形成しカッターにより分割して個別のチップタイプ光半導体素子９０を得る工程が、生産性の向上の面から行なわれることが多く、このときに、カッターブレードによる応力歪みがケース９４の四隅のコーナー部に残留しやすいものとなっている。
【０００５】
このような状態で回路基板上に載置しハンダリフローにより回路基板への取付けを行なうと、リフロー時の加熱により上記残留した応力歪み部分に素子基板９１とケース９４とに剥離を生じるものとなる。そして剥離が生じると、素子基板９１とケース９４との間にハンダの侵入を生じ、これにより、ワイヤボンディングパット９１ｄと金ワイヤ９３とに接触不良を生じるなどして、チップタイプ光半導体素子９０が不良となる問題点を生じている。
【０００６】
【課題を解決するための手段】
本発明は上記した従来の課題を解決するための具体的手段として、素子基板の対峙する辺に設けられるハンダ付け端子の一方に接続されている素子ボンディングパットにマウントされ、前記ハンダ付け端子の他方に接続されているワイヤボンディングパットにワイヤボンドにより配線が行なわれた半導体チップを樹脂で覆いケースが形成されて、回路基板にはハンダリフローにより取付けが行なわれるチップタイプ光半導体素子において、前記ワイヤボンディングパットは、前記ハンダ付け端子の設けられた辺の幅の略中心位置で他方のハンダ付け端子から引き出され略鍵形状に迂回する引出線により接続されていることを特徴とするチップタイプ光半導体素子を提供することで課題を解決するものである。
【０００７】
【発明の実施の形態】
つぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図１および図２に符号１で示すものは本発明に係るチップタイプ光半導体素子であり、このチップタイプ光半導体素子１は素子基板２と、半導体チップ３と、金ワイヤ４、および、ケース５とから構成されるものである点は従来例のものと同様である。
【０００８】
そして、前記素子基板２は図１に示すように対峙する二辺にハンダ付け端子２ａ、２ｂが設けられるものであり、このハンダ付け端子２ａ、２ｂにより回路基板（図示は省略する）への取付けが行なわれると共に、該ハンダ付け端子２ａ、２ｂを介して半導体チップ３の取付け、および、配線が行なわれるものである点も従来例のものと同様である。
【０００９】
よって、前記素子基板２の上面の略中心となる位置には、前記半導体チップ３をマウントするための素子ボンディングパット２ｃが設けられ、この素子ボンディングパット２ｃは、引出線２ｄにより例えば一方であるハンダ付け端子２ａの側へ接続されている。また、前記素子基板２の上面の適宜位置にはワイヤボンディングパット２ｅが設けられ、半導体チップ３とワイヤボンディングパット２ｅ間には金ワイヤ４による配線が行なわれるものである点も従来例と同様である。
【００１０】
また、前記ワイヤボンディングパット２ｅは、従来例と同様に、他方のハンダ付け端子２ｂに接続されるものであるが、本発明においては従来例のごとくに他方のハンダ付け端子２ｂに対して最短距離で引出線が設けられることはなく、前記他方のハンダ付け端子２ｂが設けられた辺の幅の略中心位置で他方のハンダ付け端子２ｂから引き出され、そして、略鍵形状に迂回してワイヤボンディングパット２ｅに達する引出線２ｆとされている。
【００１１】
そして、図１に示すように、金ワイヤ４により半導体チップ３とワイヤボンディングパット２ｅとの間の配線が行なわれ、しかる後に図２に示すように、例えば透明エポキシ樹脂などによりケース５が形成されてチップタイプ光半導体素子１が形成される。ついで、上記の構成とした本発明のチップタイプ光半導体素子１の作用、および、効果について説明を行なう。
【００１２】
以上のようにして形成されたチップタイプ光半導体素子１を回路基板（図示せず）に取付けを行なう際には、従来例と同様にハンダリフロー法により行なわれる。そして、このときに、特に四隅の部分においては、チップタイプ光半導体素子１を個別に分離するために行なわれる切断工程での応力歪みが残留し、この応力歪みの存在により剥離を生じるものとなることは避けられないものである。
【００１３】
よって、本発明においても、リフロー時のハンダが前記、前記ハンダ付け端子２ｂを伝わり上記剥離により生じた間隙に入り込むものとなることは避けられない。しかしながら本発明によればハンダ付け端子２ｂとワイヤボンディングパット２ｅとを接続する引出線２ｆは、ハンダ付け端子２ｂが設けられた辺の幅方向の中心近傍でワイヤボンディングパット２ｅとの接続を行なっている。
【００１４】
ここで、ハンダ付け端子２ｂと引出線２ｆとが接続された位置について考察してみると、この位置は上記切断工程においてカッターブレードから最も距離が離れる位置であり、即ち、切断工程時の応力歪みの発生が最も少ない位置である。よって、リフロー時における加熱によっても素子基板２とケース５とに剥離が生じることはない。
【００１５】
よって、上記リフロー時にハンダ付け端子２ｂを伝わりハンダが四隅から素子基板２（ハンダ付け端子２ｂ）と、ケース５との間隙に侵入してきたときにも引出線２ｆが接続されている位置まで達するものとは成らず、侵入は阻止されるものとなる。従って、前記引出線２ｆの更に先方に位置しているワイヤボンディングパット２ｅ、言い替えれば金ワイヤ４がボンディングされている位置までハンダが達することは全くなく、ハンダの侵入に起因する接触不良の発生は完全に防止されるものとなる。
【００１６】
【表１】
【００１７】
【表２】
【００１８】
表１は本発明のチップタイプ光半導体素子１の耐リフロー性を比較検証するために行なわれた従来例の耐リフロー性を示す表であり、回路基板にチップタイプ光半導体素子など電子部品を実装する場合には回路構成の複雑さなどの要因により複数回のリフロー工程が繰り返されることが多い。よって、検証は５回のリフロー工程を行ない、その１回毎に剥離発生の有無を確認している。
【００１９】
尚、表中に記載されている樹脂剥離、あるいは、パッド剥離は、この剥離が生じた時点で直ちチップタイプ光半導体素子の不点灯など不具合を発生するものではないが、湿度などの侵入による酸化、腐食の進行により使用時間の経過と共に不具合発生の要因となり寿命短縮の大きな要因となり、剥離発生は可能な限りに少ないことが好ましい。
【００２０】
以上の判定基準により表１を検討してみると、１回目のリフローが終了した時点では樹脂剥離、パッド剥離は共に生じておらず、従来例においても１回のリフロー工程に対しては充分に耐え得る品質であることが確認できる。しかしながら、２回のリフロー工程が終了した時点では５９％のものに樹脂（ケース５）と素子基板２との間に剥離の発生が認められる。
【００２１】
そして、３回目のリフロー工程が終了した時点では剥離は一層に進行し、遂には、３７％のものが金ワイヤ４がボンディングされているワイヤボンディングパット２ｅにまで達するものとなる。従って、この状態まで剥離が進行すると、使用過程における不点灯など不具合の発生確率はかなり高いものとなり、信頼性は著しく損なわれるものとなる。
【００２２】
４回目のリフロー工程の終了後においては、剥離を生じないものは皆無になると共に、不良発生の要因となる確率の高いワイヤボンディングパット２ｅにまで達したものが８８％に至るものとなり、５回目の終了後においては、９２％まで達するものとなる。よって、これらの結果から従来例のものは２回以上リフロー工程を繰り返すと信頼性は確実に低下するものとなると判断できる。
【００２３】
表２は本発明に係るチップタイプ光半導体素子１の、同様な試験結果を示すものであり、本発明により、略中心位置で他方のハンダ付け端子２ｂから引き出され、略鍵形状に迂回してワイヤボンディングパット２ｅに達する引出線２ｆとしたことで、ワイヤボンディングパット２ｅにはハンダ付け端子２ｂから直接に伝導される熱量が減ずるものとなっている。
【００２４】
この結果、５回のリフロー工程を繰り返した後にもパッド剥離を生じるものは１個もなく、即ち、本発明によれば、複数回のリフロー工程を繰り返した後にも、チップタイプ光半導体素子１は対し、当初の信頼性が保たれるものとすることができるのである。尚、本発明は半導体チップ３がＬＥＤチップ、ホトダイオードなどである時の例で説明したが、例えばダイオード、トランジスタ、ＩＣ素子など光半導体以外の半導体チップに応用しても当然に有効である。
【００２５】
【発明の効果】
以上に説明したように、本発明によりワイヤボンディングパットは、ハンダ付け端子の設けられた辺の幅の略中心位置でハンダ付け端子から引き出され略鍵形状に迂回する引出線により接続されているチップタイプ光半導体素子としたことで、ダイシング工程でチップタイプ光半導体素子の四隅部に集中して生じ易い応力歪みにより、ハンダリフロー時に素子基板とケースとの間に生じる剥離が、ハンダリフロー工程の繰り返しによりワイヤボンディングパットまで達するものとなり、これによりワイヤボンディングパットと金ワイヤに接触不良を生じて不良となるのを、上記引出線の迂回により防止し、もって、この種のチップタイプ光半導体素子の信頼性の向上に極めて優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係るチップタイプ光半導体素子を要部で示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】従来例を示す平面図である。
【図４】この種のチップタイプ光半導体素子生産時のカッテイング工程を示す説明図である。
【符号の説明】
１……チップタイプ光半導体素子
２……素子基板
２ａ……一方のハンダ付け端子
２ｂ……他方のハンダ付け端子
２ｃ……素子ボンディングパット
２ｄ……引出線
２ｅ……ワイヤボンディングパット
２ｆ……引出線
３……半導体チップ
４……金ワイヤ
５……ケース
【発明の属する技術分野】
本発明はＬＥＤ、ホトダイオードなど光半導体に関するものであり、詳細には半導体素子がハンダ付け端子を有する素子基板上にマウントされていて、回路基板への取付けを行なう際にはハンダリフローにより行なわれるチップタイプ光半導体素子の構成に係るものである。
【０００２】
【従来の技術】
従来のこの種のチップタイプ光半導体素子９０の構成の例を示すものが図３であり、セラミック、プリント基板など絶縁性部材で形成された素子基板９１には対峙する２辺に導電性部材によるハンダ付け端子９１ａ、９１ｂが設けられると共に、素子ボンディングパット９１ｃ、ワイヤボンディングパット９１ｄも設けられ、前記素子ボンディングパット９１ｃは一方のハンダ付け端子９１ａに、前記ワイヤボンディングパット９１ｄは他方のハンダ付け端子９１ｂにそれぞれ引出線９１ｅにより接続されている。
【０００３】
そして、前記素子ボンディングパット９１ｃには、例えばＬＥＤチップなどの半導体チップ９２がマウントされると共に、この半導体チップ９２とワイヤボンディングパット９１ｄとは金ワイヤ９３により接続されている。このようにマウント、ワイヤボンディングにより素子基板９１と配線が行なわれた前記半導体チップ９２を覆っては、例えば透明エポキシ樹脂のポッティングモールドなどによりケース９４が形成され、前記半導体チップ９２の湿度による劣化などを防止するものとされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来のチップタイプ光半導体素子９０においては生産時に、図４に示すように複数個を一体で形成しカッターにより分割して個別のチップタイプ光半導体素子９０を得る工程が、生産性の向上の面から行なわれることが多く、このときに、カッターブレードによる応力歪みがケース９４の四隅のコーナー部に残留しやすいものとなっている。
【０００５】
このような状態で回路基板上に載置しハンダリフローにより回路基板への取付けを行なうと、リフロー時の加熱により上記残留した応力歪み部分に素子基板９１とケース９４とに剥離を生じるものとなる。そして剥離が生じると、素子基板９１とケース９４との間にハンダの侵入を生じ、これにより、ワイヤボンディングパット９１ｄと金ワイヤ９３とに接触不良を生じるなどして、チップタイプ光半導体素子９０が不良となる問題点を生じている。
【０００６】
【課題を解決するための手段】
本発明は上記した従来の課題を解決するための具体的手段として、素子基板の対峙する辺に設けられるハンダ付け端子の一方に接続されている素子ボンディングパットにマウントされ、前記ハンダ付け端子の他方に接続されているワイヤボンディングパットにワイヤボンドにより配線が行なわれた半導体チップを樹脂で覆いケースが形成されて、回路基板にはハンダリフローにより取付けが行なわれるチップタイプ光半導体素子において、前記ワイヤボンディングパットは、前記ハンダ付け端子の設けられた辺の幅の略中心位置で他方のハンダ付け端子から引き出され略鍵形状に迂回する引出線により接続されていることを特徴とするチップタイプ光半導体素子を提供することで課題を解決するものである。
【０００７】
【発明の実施の形態】
つぎに、本発明を図に示す実施形態に基づいて詳細に説明する。図１および図２に符号１で示すものは本発明に係るチップタイプ光半導体素子であり、このチップタイプ光半導体素子１は素子基板２と、半導体チップ３と、金ワイヤ４、および、ケース５とから構成されるものである点は従来例のものと同様である。
【０００８】
そして、前記素子基板２は図１に示すように対峙する二辺にハンダ付け端子２ａ、２ｂが設けられるものであり、このハンダ付け端子２ａ、２ｂにより回路基板（図示は省略する）への取付けが行なわれると共に、該ハンダ付け端子２ａ、２ｂを介して半導体チップ３の取付け、および、配線が行なわれるものである点も従来例のものと同様である。
【０００９】
よって、前記素子基板２の上面の略中心となる位置には、前記半導体チップ３をマウントするための素子ボンディングパット２ｃが設けられ、この素子ボンディングパット２ｃは、引出線２ｄにより例えば一方であるハンダ付け端子２ａの側へ接続されている。また、前記素子基板２の上面の適宜位置にはワイヤボンディングパット２ｅが設けられ、半導体チップ３とワイヤボンディングパット２ｅ間には金ワイヤ４による配線が行なわれるものである点も従来例と同様である。
【００１０】
また、前記ワイヤボンディングパット２ｅは、従来例と同様に、他方のハンダ付け端子２ｂに接続されるものであるが、本発明においては従来例のごとくに他方のハンダ付け端子２ｂに対して最短距離で引出線が設けられることはなく、前記他方のハンダ付け端子２ｂが設けられた辺の幅の略中心位置で他方のハンダ付け端子２ｂから引き出され、そして、略鍵形状に迂回してワイヤボンディングパット２ｅに達する引出線２ｆとされている。
【００１１】
そして、図１に示すように、金ワイヤ４により半導体チップ３とワイヤボンディングパット２ｅとの間の配線が行なわれ、しかる後に図２に示すように、例えば透明エポキシ樹脂などによりケース５が形成されてチップタイプ光半導体素子１が形成される。ついで、上記の構成とした本発明のチップタイプ光半導体素子１の作用、および、効果について説明を行なう。
【００１２】
以上のようにして形成されたチップタイプ光半導体素子１を回路基板（図示せず）に取付けを行なう際には、従来例と同様にハンダリフロー法により行なわれる。そして、このときに、特に四隅の部分においては、チップタイプ光半導体素子１を個別に分離するために行なわれる切断工程での応力歪みが残留し、この応力歪みの存在により剥離を生じるものとなることは避けられないものである。
【００１３】
よって、本発明においても、リフロー時のハンダが前記、前記ハンダ付け端子２ｂを伝わり上記剥離により生じた間隙に入り込むものとなることは避けられない。しかしながら本発明によればハンダ付け端子２ｂとワイヤボンディングパット２ｅとを接続する引出線２ｆは、ハンダ付け端子２ｂが設けられた辺の幅方向の中心近傍でワイヤボンディングパット２ｅとの接続を行なっている。
【００１４】
ここで、ハンダ付け端子２ｂと引出線２ｆとが接続された位置について考察してみると、この位置は上記切断工程においてカッターブレードから最も距離が離れる位置であり、即ち、切断工程時の応力歪みの発生が最も少ない位置である。よって、リフロー時における加熱によっても素子基板２とケース５とに剥離が生じることはない。
【００１５】
よって、上記リフロー時にハンダ付け端子２ｂを伝わりハンダが四隅から素子基板２（ハンダ付け端子２ｂ）と、ケース５との間隙に侵入してきたときにも引出線２ｆが接続されている位置まで達するものとは成らず、侵入は阻止されるものとなる。従って、前記引出線２ｆの更に先方に位置しているワイヤボンディングパット２ｅ、言い替えれば金ワイヤ４がボンディングされている位置までハンダが達することは全くなく、ハンダの侵入に起因する接触不良の発生は完全に防止されるものとなる。
【００１６】
【表１】
【表２】
表１は本発明のチップタイプ光半導体素子１の耐リフロー性を比較検証するために行なわれた従来例の耐リフロー性を示す表であり、回路基板にチップタイプ光半導体素子など電子部品を実装する場合には回路構成の複雑さなどの要因により複数回のリフロー工程が繰り返されることが多い。よって、検証は５回のリフロー工程を行ない、その１回毎に剥離発生の有無を確認している。
【００１９】
尚、表中に記載されている樹脂剥離、あるいは、パッド剥離は、この剥離が生じた時点で直ちチップタイプ光半導体素子の不点灯など不具合を発生するものではないが、湿度などの侵入による酸化、腐食の進行により使用時間の経過と共に不具合発生の要因となり寿命短縮の大きな要因となり、剥離発生は可能な限りに少ないことが好ましい。
【００２０】
以上の判定基準により表１を検討してみると、１回目のリフローが終了した時点では樹脂剥離、パッド剥離は共に生じておらず、従来例においても１回のリフロー工程に対しては充分に耐え得る品質であることが確認できる。しかしながら、２回のリフロー工程が終了した時点では５９％のものに樹脂（ケース５）と素子基板２との間に剥離の発生が認められる。
【００２１】
そして、３回目のリフロー工程が終了した時点では剥離は一層に進行し、遂には、３７％のものが金ワイヤ４がボンディングされているワイヤボンディングパット２ｅにまで達するものとなる。従って、この状態まで剥離が進行すると、使用過程における不点灯など不具合の発生確率はかなり高いものとなり、信頼性は著しく損なわれるものとなる。
【００２２】
４回目のリフロー工程の終了後においては、剥離を生じないものは皆無になると共に、不良発生の要因となる確率の高いワイヤボンディングパット２ｅにまで達したものが８８％に至るものとなり、５回目の終了後においては、９２％まで達するものとなる。よって、これらの結果から従来例のものは２回以上リフロー工程を繰り返すと信頼性は確実に低下するものとなると判断できる。
【００２３】
表２は本発明に係るチップタイプ光半導体素子１の、同様な試験結果を示すものであり、本発明により、略中心位置で他方のハンダ付け端子２ｂから引き出され、略鍵形状に迂回してワイヤボンディングパット２ｅに達する引出線２ｆとしたことで、ワイヤボンディングパット２ｅにはハンダ付け端子２ｂから直接に伝導される熱量が減ずるものとなっている。
【００２４】
この結果、５回のリフロー工程を繰り返した後にもパッド剥離を生じるものは１個もなく、即ち、本発明によれば、複数回のリフロー工程を繰り返した後にも、チップタイプ光半導体素子１は対し、当初の信頼性が保たれるものとすることができるのである。尚、本発明は半導体チップ３がＬＥＤチップ、ホトダイオードなどである時の例で説明したが、例えばダイオード、トランジスタ、ＩＣ素子など光半導体以外の半導体チップに応用しても当然に有効である。
【００２５】
【発明の効果】
以上に説明したように、本発明によりワイヤボンディングパットは、ハンダ付け端子の設けられた辺の幅の略中心位置でハンダ付け端子から引き出され略鍵形状に迂回する引出線により接続されているチップタイプ光半導体素子としたことで、ダイシング工程でチップタイプ光半導体素子の四隅部に集中して生じ易い応力歪みにより、ハンダリフロー時に素子基板とケースとの間に生じる剥離が、ハンダリフロー工程の繰り返しによりワイヤボンディングパットまで達するものとなり、これによりワイヤボンディングパットと金ワイヤに接触不良を生じて不良となるのを、上記引出線の迂回により防止し、もって、この種のチップタイプ光半導体素子の信頼性の向上に極めて優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係るチップタイプ光半導体素子を要部で示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】従来例を示す平面図である。
【図４】この種のチップタイプ光半導体素子生産時のカッテイング工程を示す説明図である。
【符号の説明】
１……チップタイプ光半導体素子
２……素子基板
２ａ……一方のハンダ付け端子
２ｂ……他方のハンダ付け端子
２ｃ……素子ボンディングパット
２ｄ……引出線
２ｅ……ワイヤボンディングパット
２ｆ……引出線
３……半導体チップ
４……金ワイヤ
５……ケース
Claims (1)
- 素子基板の対峙する辺に設けられるハンダ付け端子の一方に接続されている素子ボンディングパットにマウントされ、前記ハンダ付け端子の他方に接続されているワイヤボンディングパットにワイヤボンドにより配線が行なわれた半導体チップを樹脂で覆いケースが形成されて、回路基板にはハンダリフローにより取付けが行なわれるチップタイプ光半導体素子において、前記ワイヤボンディングパットは、前記ハンダ付け端子の設けられた辺の幅の略中心位置で他方のハンダ付け端子から引き出され略鍵形状に迂回する引出線により接続されていることを特徴とするチップタイプ光半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167418A JP2004014857A (ja) | 2002-06-07 | 2002-06-07 | チップタイプ光半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167418A JP2004014857A (ja) | 2002-06-07 | 2002-06-07 | チップタイプ光半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014857A true JP2004014857A (ja) | 2004-01-15 |
Family
ID=30434666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167418A Pending JP2004014857A (ja) | 2002-06-07 | 2002-06-07 | チップタイプ光半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004014857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515355A (ja) * | 2005-11-09 | 2009-04-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基板への光素子の組み立て方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194383A (ja) * | 1982-05-07 | 1983-11-12 | Sumitomo Electric Ind Ltd | 連続組立発光ダイオ−ド |
| JPS62140758U (ja) * | 1986-02-28 | 1987-09-05 | ||
| JPH0350338U (ja) * | 1989-09-20 | 1991-05-16 | ||
| JPH054529U (ja) * | 1991-06-27 | 1993-01-22 | ローム株式会社 | チツプ型発光ダイオードの構造 |
| JPH07235696A (ja) * | 1994-02-25 | 1995-09-05 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| JPH1126647A (ja) * | 1997-07-07 | 1999-01-29 | Sharp Corp | 光半導体装置 |
| JPH11112036A (ja) * | 1997-09-30 | 1999-04-23 | Sharp Corp | 面実装半導体装置 |
| JPH11340378A (ja) * | 1998-05-22 | 1999-12-10 | Sanken Electric Co Ltd | 半導体発光装置の製造方法 |
| JPH11340517A (ja) * | 1998-05-22 | 1999-12-10 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2001127345A (ja) * | 1999-10-27 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体発光装置およびその製造方法 |
| JP2001177160A (ja) * | 1999-10-07 | 2001-06-29 | Denso Corp | 表面実装型発光ダイオード |
| JP2001223285A (ja) * | 2000-02-09 | 2001-08-17 | Rohm Co Ltd | チップ型半導体装置及びその製造方法 |
| JP2001352102A (ja) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
-
2002
- 2002-06-07 JP JP2002167418A patent/JP2004014857A/ja active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194383A (ja) * | 1982-05-07 | 1983-11-12 | Sumitomo Electric Ind Ltd | 連続組立発光ダイオ−ド |
| JPS62140758U (ja) * | 1986-02-28 | 1987-09-05 | ||
| JPH0350338U (ja) * | 1989-09-20 | 1991-05-16 | ||
| JPH054529U (ja) * | 1991-06-27 | 1993-01-22 | ローム株式会社 | チツプ型発光ダイオードの構造 |
| JPH07235696A (ja) * | 1994-02-25 | 1995-09-05 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| JPH1126647A (ja) * | 1997-07-07 | 1999-01-29 | Sharp Corp | 光半導体装置 |
| JPH11112036A (ja) * | 1997-09-30 | 1999-04-23 | Sharp Corp | 面実装半導体装置 |
| JPH11340378A (ja) * | 1998-05-22 | 1999-12-10 | Sanken Electric Co Ltd | 半導体発光装置の製造方法 |
| JPH11340517A (ja) * | 1998-05-22 | 1999-12-10 | Sanken Electric Co Ltd | 半導体発光装置 |
| JP2001177160A (ja) * | 1999-10-07 | 2001-06-29 | Denso Corp | 表面実装型発光ダイオード |
| JP2001127345A (ja) * | 1999-10-27 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体発光装置およびその製造方法 |
| JP2001223285A (ja) * | 2000-02-09 | 2001-08-17 | Rohm Co Ltd | チップ型半導体装置及びその製造方法 |
| JP2001352102A (ja) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515355A (ja) * | 2005-11-09 | 2009-04-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基板への光素子の組み立て方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076181B1 (en) | Lead plating technique for singulated IC packages | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| US9153529B2 (en) | Pre-soldered leadless package | |
| KR20150083781A (ko) | 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정 | |
| EP3243216A1 (en) | Qfn package with improved contact pins | |
| JP2013239644A (ja) | 半導体発光装置 | |
| US20220319869A1 (en) | Package assembly for plating with selective molding | |
| US20070087587A1 (en) | Method for manufacturing circuit board for semiconductor package | |
| US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
| US7638862B2 (en) | Die attach paddle for mounting integrated circuit die | |
| EP2361000A1 (en) | Leadless chip package mounting method and carrier | |
| US9484294B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004014857A (ja) | チップタイプ光半導体素子 | |
| JPH09232499A (ja) | 半導体装置 | |
| JP2002280479A (ja) | 表面実装型の半導体装置 | |
| JP2009224529A (ja) | 半導体装置およびその製造方法 | |
| US5484097A (en) | Fabrication of hybrid semiconductor devices | |
| JPH1079466A (ja) | 半導体装置 | |
| US20080006937A1 (en) | Solderability Improvement Method for Leaded Semiconductor Package | |
| US20230411273A1 (en) | Semiconductor device | |
| KR101020832B1 (ko) | 반도체 패키지 쏘잉 방법 | |
| JPH097492A (ja) | 電子ヒューズ | |
| JP2006032470A (ja) | 電子装置 | |
| KR200331878Y1 (ko) | 반도체패키지의 실장구조 | |
| JP4769837B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |