TW201922069A - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TW201922069A
TW201922069A TW107130670A TW107130670A TW201922069A TW 201922069 A TW201922069 A TW 201922069A TW 107130670 A TW107130670 A TW 107130670A TW 107130670 A TW107130670 A TW 107130670A TW 201922069 A TW201922069 A TW 201922069A
Authority
TW
Taiwan
Prior art keywords
conductive layer
pattern
layer
disposed
circuit board
Prior art date
Application number
TW107130670A
Other languages
English (en)
Other versions
TWI674820B (zh
Inventor
趙城晤
金潤泰
Original Assignee
韓商Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商Ｌｇ伊諾特股份有限公司 filed Critical 韓商Ｌｇ伊諾特股份有限公司
Publication of TW201922069A publication Critical patent/TW201922069A/zh
Application granted granted Critical
Publication of TWI674820B publication Critical patent/TWI674820B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種根據一實施例的印刷電路板包括：一絕緣層；一第一襯墊，其安置於該絕緣層之一第一表面上；一第一導電層，其安置於該第一襯墊上且包括金(Au)；一第二襯墊，其安置於該絕緣層之一第二表面上；以及一第二導電層，其安置於該第二襯墊上且包括金(Au)，其中該第一導電層為連接至一導線之一導電層，該第二導電層為連接至一焊料之一導電層，且該第一導電層比該第二導電層厚。

Description

印刷電路板
本發明係關於一種印刷電路板，且更特定言之，係關於一種包括在上部部分及下部部分處具有不同厚度之上部導電層及下部導電層之印刷電路板，及一種製造印刷電路板之方法。
印刷電路板(printed circuit board，PCB)藉由使用諸如銅之導電材料將線路圖案列印在電絕緣基板處形成，且因此PCB指代正好在將電子組件安裝在其上之前的板。亦即，為了在平坦表面上密集地安裝各種類型之電子組件，PCB指代具有平坦表面之電路板，在該平坦表面上每個組件之安裝位置固定且固定地列印連接組件之電路圖案。
一般而言，用於包括在上述PCB中之電路圖案之表面處理方法使用有機可焊性保護劑(organic solderability preservative，OSP)方法、電解鎳/金方法、電解鎳/金-鈷合金方法、無電鍍鎳/鈀/金方法等等。
此處，上述表面處理方法取決於其用途而變化，且該用途包括例如焊接、線接合及連接件。
圖1為說明根據相關技術之印刷電路板之視圖。
參看圖1，印刷電路板10包括複數個絕緣層11、安置於該複數個絕緣層11之表面處之電路圖案12，及經組態以穿過該複數個絕緣層11當中的至少一個且電連接安置於不同層處之電路圖案之通孔13。
另外，第一襯墊14安置於絕緣層上，該絕緣層安置於該複數個絕緣層11當中的最上部層處，且上部導電層15安置於第一襯墊14上。
另外，第二襯墊16安置在絕緣層下方，該絕緣層安置於該複數個絕緣層11當中的最下部層處，且下部導電層17安置在第二襯墊16 下方。
另外，具有開口之保護層18安置在安置於最下部層處之絕緣層下方，藉由該開口曝露下部導電層17之表面之至少一部分。
在上述印刷電路板10中，分別將具有不同功能之襯墊安置於該複數個絕緣層11之最上部部分及最下部部分處。亦即，第一襯墊14可為用於線接合之襯墊，其經由導線電連接至電子組件(未展示)。另外，第二襯墊16可為用於焊接之襯墊，其經由黏合構件(未展示)電連接至外部基板。
上部導電層15及下部導電層17分別安置於第一襯墊14及第二襯墊16之表面處。安置上部導電層15及下部導電層17以執行線接合或焊接以及防止襯墊之氧化之目的。
然而，儘管上部導電層及下部導電層之厚度取決於襯墊之用途而不同，但在相關技術中上部導電層15及下部導電層17形成為具有相同厚度。此時，上部導電層15及下部導電層17通常包括金(Au)。因此，在相關技術中，基於上部導電層15所需之厚度形成下部導電層17之厚度，使得存在歸因於金之不必要的消耗而導致製造成本提高之問題。另外，在相關技術中，為了減小包括金之上部導電層或下部導電層之電鍍厚度，銅/鎳主要形成為底層，使得存在產品厚度歸因於層之增大而增大的問題。
在根據本發明之實施例中，提供有一種具有新結構之印刷電路板及一種製造印刷電路板之方法。
另外，在根據本發明之實施例中，提供有一種能夠使用在形成襯墊時所使用之電鍍晶種層電解電鍍上部導電層及下部導電層之印刷電路板，及一種製造印刷電路板之方法。
另外，在根據本發明之實施例中，提供有一種能夠形成取決於襯墊之用途具有不同厚度之上部導電層及下部導電層之印刷電路板，及一種製造印刷電路板之方法。
另外，在根據本發明之實施例中，提供有一種能夠在包括銅 之襯墊上直接形成包括金之上部導電層及下部導電層之印刷電路板，及一種製造印刷電路板之方法。
另外，在根據本發明之實施例中，提供有一種具有襯墊之印刷電路板，該襯墊包括使上表面之至少一部分具有一曲率之第一圖案及填充第一圖案之彎曲部分之第二圖案；及一種製造印刷電路板之方法。
另外，在本發明中，提供有一種包括有一部分在襯墊上之上部導電層及下部導電層之印刷電路板，該部分自襯墊之側表面突出至襯墊外部且該部分之至少一部分並不與襯墊接觸；及一種製造印刷電路板之方法。
另外，本發明之目標不限於上述內容，且自以下描述熟習此項技術者將清楚地理解其他目標。
一種根據實施例之印刷電路板包括：絕緣層；第一襯墊，其安置於該絕緣層之第一表面上；第一導電層，其安置於該第一襯墊上且包括金(Au)；第二襯墊，其安置於該絕緣層之第二表面上；以及第二導電層，其安置於該第二襯墊上且包括金(Au)，其中該第一導電層為連接至導線之導電層，該第二導電層為連接至焊料之導電層，且該第一導電層比該第二導電層厚。
另外，該絕緣層包括複數個絕緣層，該第一襯墊安置於絕緣層之上表面上，該絕緣層安置於該複數個絕緣層之最上部部分處，且該第二襯墊安置在絕緣層之下表面下方，該絕緣層安置於該複數個絕緣層之最下部部分處。
另外，該第一襯墊具有比該第二襯墊窄的寬度。
另外，該第一導電層具有在0.2至0.8μm範圍內之厚度，且該第二導電層具有在0.05至0.3μm範圍內之厚度。
另外，該第一襯墊及該第二襯墊中之每一者包括安置於最上部絕緣層或最下部絕緣層之表面處且包括銅之電鍍晶種層、安置於該電鍍晶種層上且包括銅之第一圖案，及安置於該第一圖案上且包括銅之第二圖案。
另外，該第一圖案比該第二圖案厚。
另外，第一圖案之上表面之中心部分低於其外側部分定位。
另外，第二圖案之下表面之一部分低於第一圖案之上表面之一部分定位。
另外，第一及第二導電層中之每一者包括與第二圖案接觸之第一區域，及自第一區域延伸且與電鍍晶種層、第一圖案及第二圖案間隔開之第二區域，且第二區域並不與電鍍晶種層、第一圖案及第二圖案接觸。
另外，該第二區域包括與第二圖案之上表面直接接觸之第一部分及與第二圖案之側表面直接接觸之第二部分。
另外，該第一導電層以複數形式安置在絕緣層之第一表面上，且第二導電層以複數形式安置在絕緣層之第二表面下方。
另外，根據實施例之印刷電路板包括：絕緣層；安置於絕緣層上之襯墊；以及安置於襯墊上之導電層，其中該導電層包括與襯墊之上表面直接接觸之第一區域、自第一區域延伸且與襯墊之側表面直接接觸之第二區域，及自第二區域延伸且與襯墊間隔開之第三區域。
另外，襯墊之上表面之寬度大於其下表面之寬度。
另外，該襯墊包括安置於絕緣層之第一表面上之第一襯墊及安置於絕緣層之與第一表面相對的第二表面上之第二襯墊，且該導電層包括安置於第一襯墊上且包括金(Au)之第一導電層及安置於第二襯墊上且包括金(Au)之第二導電層，且第一及第二導電層中之每一者包括第一至第三區域。
另外，第一導電層之第一區域在縱向方向上之厚度大於第二導電層之第一區域在縱向方向上之厚度。
另外，第一導電層之第二區域在橫向方向上之厚度大於第二導電層之第二區域在橫向方向上之厚度。
另外，該第一襯墊及該第二襯墊中之每一者包括安置於絕緣層之第一表面或第二表面上且包括銅之電鍍晶種層、安置於該電鍍晶種層上且包括銅之第一圖案，及安置於該第一圖案上且包括銅之第二圖案。
另外，第一導電層之第三區域之端部部分高於構成第一襯墊之第一圖案之上表面的外側區域定位，且第二導電層之第三區域之端部部分低於構成第二襯墊之第一圖案之下表面的外側區域定位。
另外，第一導電層之第三區域在縱向方向上之厚度不同於第二導電層之第三區域在縱向方向上之厚度。
同時，根據實施例之製造印刷電路板之方法包括：堆疊複數個絕緣層且在該複數個絕緣層之表面處形成電路圖案；分別在安置於該複數個絕緣層之最上部部分處之絕緣層處及安置於該複數個絕緣層之最下部部分處之絕緣層處形成第一及第二電鍍晶種層；分別在第一及第二電鍍晶種層上形成第一襯墊及第二襯墊；以及在電鍍槽中繼續進行電解電鍍，在該電鍍槽中，上面形成有第一襯墊之表面上及上面形成有第二襯墊之表面上之電鍍空間間隔開以在第一襯墊上形成第一導電層且在第二襯墊上形成第二導電層，其中該第一導電層在形成有第二導電層之同一電鍍槽中形成為具有大於該第二導電層之厚度的厚度。
另外，第一導電層及第二導電層之形成包括以不同方式施加形成第一導電層之電鍍條件及形成第二導電層之電鍍條件以同時形成具有不同厚度之第一導電層及第二導電層。
另外，第一及第二導電層中之每一者由包括金之金屬形成。
另外，第一襯墊及第二襯墊之形成包括分別在第一及第二電鍍晶種層上形成由包括銅之金屬形成之第一圖案；對所形成第一圖案之上表面進行預處理以具有一曲率；以及在經預處理之第一圖案上形成厚度比第一圖案薄的由包括銅之金屬形成之第二圖案。
另外，第二圖案之下表面之一部分低於第一圖案之上表面之一部分定位。
另外，第一及第二導電層中之每一者包括與第二圖案接觸之第一區域，及自第一區域延伸且與電鍍晶種層、第一圖案及第二圖案間隔開之第二區域，其中該第二區域並不與電鍍晶種層、第一圖案及第二圖案接觸。
[有利效應]
根據本發明之實施例，由於填充第一圖案之邊緣區域之第二圖案形成於第一圖案上，且上部導電層及下部導電層形成於所形成第二圖案上，因此有可能解決在上部導電層或下部導電層在遮罩之間滲透時出現的可靠性問題。
另外，根據本發明之實施例，在形成第二圖案之後形成上部導電層及下部導電層，使得上部導電層及下部導電層中自襯墊之側表面突出至襯墊外部的部分可最小化，且因此可確保上部導電層及下部導電層之結構可靠性(穩定性)。
另外，根據本發明之實施例，在形成第二圖案之後形成上部導電層及下部導電層，使得第二圖案之下表面之一部分低於第一圖案之上表面安置，且第二圖案之厚度比第一圖案之厚度薄，且因此可防止上部導電層及下部導電層自身之擴張。
另外，根據本發明之實施例，包括金(Au)之上部導電層及下部導電層藉由使用在形成第一圖案及第二圖案時所使用之電鍍晶種層而形成，使得可移除在相關技術中已充當金(Au)導電層之晶種層的鎳(Ni)晶種層，且因此，不僅可減小印刷電路板產品之厚度，並且可歸因於一種製程之效率藉由技術效果改良產品之經濟效益。
另外，根據本發明之實施例，可自圖案結構移除鎳層，且因此不僅可改良圖案之導電性，並且可解決構成圖案之銅與鎳之間出現的介接性質問題。
另外，根據本發明之實施例，以不同方式施加安置於用於線接合之襯墊上之上部導電層之厚度及安置於用於焊接之襯墊上之下部導電層之厚度，使得用於上部導電層及下部導電層之金之消費成本可減小，且因此厚度可減小。
另外，根據本發明之實施例，具有不同厚度之上部導電層及下部導電層可藉由一個同步製程形成，且因此可改良製造製程之效率。
10‧‧‧印刷電路板
11‧‧‧絕緣層
12‧‧‧電路圖案
13‧‧‧通孔
14‧‧‧第一襯墊
15‧‧‧上部導電層
16‧‧‧第二襯墊
17‧‧‧下部導電層
18‧‧‧保護層
100‧‧‧印刷電路板
110‧‧‧絕緣基板
111‧‧‧絕緣層
112‧‧‧電路圖案
113‧‧‧通孔
115‧‧‧遮罩
120‧‧‧第一襯墊
121‧‧‧電鍍晶種層
122‧‧‧第一個第一圖案
122a‧‧‧第一鍍層
122b‧‧‧第一鍍層
123‧‧‧第一個第二圖案
125‧‧‧金屬層
130‧‧‧上部導電層
140‧‧‧第二襯墊
141‧‧‧電鍍晶種層
142‧‧‧第二個第一圖案
142a‧‧‧第二鍍層
142b‧‧‧第二鍍層
143‧‧‧第二個第二圖案
145‧‧‧金屬層
150‧‧‧下部導電層
160‧‧‧第一鈍化層
170‧‧‧第二鈍化層
175‧‧‧黏合構件
180‧‧‧焊錫膏
190‧‧‧電子組件
195‧‧‧導線
200‧‧‧電鍍設備
210‧‧‧電鍍槽
211‧‧‧第一電鍍空間
212‧‧‧第二電鍍空間
220‧‧‧第一基座
221‧‧‧第一插入部分
230‧‧‧第二基座
231‧‧‧第二插入部分
240‧‧‧電極/第一陽極電極
250‧‧‧電極/第二陽極電極
260‧‧‧電極/第三陽極電極
270‧‧‧電極/第四陽極電極
280‧‧‧第一密封部分
290‧‧‧阻擋部分
a‧‧‧第一擴張區域
b‧‧‧第二擴張區域
H1‧‧‧第一高度
H2‧‧‧第二高度
H3‧‧‧高度
H4‧‧‧第四高度
H5‧‧‧第五高度
H6‧‧‧高度
圖1為說明根據相關技術之印刷電路板之視圖。
圖2為說明根據本發明之實施例之印刷電路板100之視圖。
圖3為特定地說明展示在圖2中之第一襯墊120及上部導電層130之視圖。
圖4為特定地說明展示在圖2中之第二襯墊140及下部導電層150之視圖。
圖5為說明展示在圖3及圖4中之懸垂結構之經修改實例的視圖。
圖6為說明根據本發明之實施例之電鍍設備之視圖，且圖7為說明展示在圖6中之電鍍設備之基板支撐件之詳細結構的視圖。
圖8至圖15為用於解釋根據本發明之實施例之製造印刷電路板之方法之製程序列的視圖。
在下文中，將參看附圖詳細描述本發明之實施例，使得熟習本發明所屬技術者可容易地進行實施。然而，本發明可以許多不同形式實施且不限於本文中所描述之實施例。
貫穿本說明書，除非另外特定陳述，否則當一部分被稱作「包括」一元件時，其意謂該部分亦可包括其他元件而非不包括其他元件。
另外，在圖式中未展示與細節描述不相關之結構及元件以清楚地描述本發明，可誇示厚度以清楚地解釋各個層及區域，且在以下描述中藉由類似元件符號指定類似元件。
應理解，當諸如層、膜、區域、板等之部分被稱作在另一部分「上」時，該部分可「直接形成於另一部分上」，或第三部分可插入於該等部分之間。否則，當一部分「直接形成於另一部分上」時，其意謂該等部分之間不存在第三部分。
在本發明中，提供有一種新印刷電路板(PCB)，基於驟沸過程，可在填充藉由預處理過程蝕刻的圖案之隅角部分之後對該印刷電路板執行表面處理過程；及一種製造印刷電路板之方法。
另外，在本發明中，提供有一種印刷電路板，其中上部導電層及下部導電層同時形成在安置於板之上部部分處的用於線接合之襯墊處及安置於板之下部部分處的用於焊接之襯墊處且具有不同厚度；及一種用於製造印刷電路板之方法。
圖2為說明根據本發明之實施例之印刷電路板100之視圖。
參看圖2，印刷電路板100包括絕緣基板110、第一襯墊120、上部導電層130、第二襯墊140、下部導電層150、第一鈍化層160、第二鈍化層170、黏合構件175、焊錫膏180、電子組件190及導線195。此處，上部導電層130可被稱為第一導電層，且下部導電層150可被稱為第二導電層。然而，在下文中，取決於在絕緣基板110上居中安置的導電層中之每一者之位置，上部導電層及下部導電層將分別被稱作上部導電層及下部導電層，以便區分導電層中之每一者。
參看圖2，絕緣基板110可具有平板結構。絕緣基板110可為印刷電路板(PCB)。此處，絕緣基板110可實施為單個基板，且替代地，可實施為依序堆疊複數個絕緣層之多層基板。
因此，絕緣基板110包括複數個絕緣層111。如圖2中所示，該複數個絕緣層111可包括來自最上部部分之第一絕緣層、第二絕緣層、第三絕緣層、第四絕緣層、第五絕緣層及第六絕緣層。另外，電路圖案112可安置於第一至第六絕緣層之表面中之每一者處。
亦即，該複數個絕緣層111為上面安置有能夠改變佈線之電路且可包括所有印刷之基板、接線板，及由能夠在絕緣層之表面處形成電路圖案112之絕緣材料形成的絕緣基板。
該複數個絕緣層111可為剛性或可撓性的。例如，絕緣層111可包括玻璃或塑膠。特定言之，絕緣層111可包括以化學方式回火的/半回火的玻璃，諸如鹼石灰玻璃、鋁矽酸鹽玻璃等等；回火的或可撓性塑膠，諸如聚醯亞胺(PI)、聚對苯二甲酸伸乙酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等等；或藍寶石。
另外，絕緣層111可包括在光學上各向同性膜。例如，絕緣 層111可包括環烯烴共聚物(COC)、環烯烴聚合物(COP)、在光學上各向同性PC、在光學上各向同性聚甲基丙烯酸甲酯(PMMA)等等。
另外，絕緣層111可在具有彎曲表面時部分彎曲。亦即，絕緣層111可部分具有平面且可在具有彎曲表面時部分彎曲。特定言之，絕緣層111之端部部分可在具有彎曲表面時彎曲，或在表面曲率隨機時彎曲或撓曲。
另外，絕緣層111可為具有可撓性之可撓性基板。另外，絕緣層111可為曲面或彎曲基板。此時，絕緣層111可形成佈線佈局以供基於電路設計連接電路組件之電力佈線，且電導體可安置於絕緣材料上。另外，電組件可安裝在絕緣層111上，且絕緣層111可形成經組態以連接電組件以形成電路之佈線，且可以機械方式固定組件，除用以電連接組件以外。
電路圖案112中之每一者安置於絕緣層111之表面處。電路圖案112可為用於傳輸電信號之佈線，且可由具有高導電性之金屬材料形成。為此，電路圖案112可由選自以下中之至少一種金屬材料形成：金(Au)、銀(Ag)、鉑(Pt)、鈦(Ti)、錫(Sn)、銅(Cu)及鋅(Zn)。另外，電路圖案112可由包括選自以下中之至少一種金屬材料之膏狀物或焊錫膏形成：金(Au)、銀(Ag)、鉑(Pt)、鈦(Ti)、錫(Sn)、銅(Cu)及鋅(Zn)，其接合強度極佳。較佳地，電路圖案112可由具有高導電性且成本相對低之銅(Cu)形成。
電路圖案112可藉由製造PCB之一般過程形成，諸如加色法、減色法、經修改半加色法(modified semi additive process，MSAP)、半加色法(semi additive process，SAP)等等，且其詳細描述在本文中將省略。
在絕緣層111中形成至少一個通孔113。穿過該複數個絕緣層111中之至少一者安置通孔113。通孔113可僅穿過該複數個絕緣層111中之一者，且替代地，可通常穿過該複數個絕緣層111中之至少兩個絕緣層形成。因此，通孔113將安置於不同絕緣層之表面處之電路圖案彼此電連接。
可藉由使用導電材料填充穿過該複數個絕緣層111中之至 少一者之穿孔(未展示)而形成通孔113。
該穿孔可藉由機械、雷射及化學處理中之任一者而形成。當穿孔由機械處理形成時，可使用諸如研磨、鑽孔及選路之方法。當穿孔由雷射處理形成時，可使用UV或CO2雷射之方法。且當穿孔由化學處理形成時，可藉由使用包括胺基矽烷、酮等化學品使絕緣層111開口。
同時，雷射處理為材料之一部分藉由將光能集中在表面處而熔融及蒸發以呈所需形狀的切割方法。可易於處理藉由電腦程式形成之複合物，且可處理難以藉由其他方法切割之複合材料。
另外，藉由雷射之處理可具有至少0.005mm之切割直徑，且具有可經處理之廣泛範圍之厚度。
較佳使用釔鋁石榴石(yttrium aluminum garnet，YAG)雷射或CO2雷射或紫外線(UV)雷射作為雷射處理鑽孔器。YAG雷射為能夠處理銅箔層及絕緣層兩者之雷射，且CO2雷射為僅能夠處理絕緣層之雷射。
當形成穿孔時，藉由使用導電材料填充穿孔內部而形成通孔113。形成通孔113之金屬材料可為選自以下中之任一種：銅(Cu)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)及鈀(Pd)。可藉由無電極電鍍、電解電鍍、網版印刷、濺鍍、蒸發、噴墨及分配，或其組合中之任一者來填充導電材料。
第一襯墊120安置於絕緣層上，該絕緣層安置於該複數個絕緣層111之最上部部分處，且第二襯墊140安置在絕緣層下方，該絕緣層安置於該複數個絕緣層111之最下部部分處。
換言之，第一襯墊120安置於該複數個絕緣層111當中形成電子組件190之最上部絕緣層111上。第一襯墊120可以複數形式形成於最上部絕緣層上。另外，第一襯墊120之一部分可充當用於信號傳輸之圖案且其另一部分可充當藉由導線195電連接至電子組件190之內部引線。換言之，第一襯墊120包括用於線接合之線接合襯墊。
另外，第二襯墊140安置在該複數個絕緣層111當中與外部基板(未展示)附接之最下部絕緣層下方。如同第一襯墊120，第二襯墊140之一部分亦充當用於信號傳輸之圖案，且其另一部分可充當外部引線，其中 安置黏合構件175以供外部基板之附接。換言之，第二襯墊140包括用於焊接之焊接襯墊。
另外，上部導電層130安置於第一襯墊120上且下部導電層150安置在第二襯墊140下方。上部導電層130及下部導電層150由相同材料形成且增強線接合或焊接特性，同時分別保護第一襯墊120及第二襯墊140。
為此，上部導電層130及下部導電層150由包括金(Au)之金屬形成。較佳地，上部導電層130及下部導電層150可僅包括純金(純度為99%或更高)，或可由包括金(Au)之合金形成。當上部導電層130及下部導電層150由包括金之合金形成時，該合金可由包括鈷之金合金形成。
焊錫膏180安置於該複數個絕緣層當中之最上部絕緣層處。焊錫膏為用於固定附接至絕緣基板110之電子組件190之黏合劑。因此，焊錫膏180可被稱為黏合劑。該黏合劑可為導電黏合劑，或替代地，該黏合劑可為非導電黏合劑。亦即，印刷電路板100可為基板，電子組件190以線接合方式與該基板附接，使得電子組件190之端子(未展示)並不安置於黏合劑上。另外，該黏合劑並不電連接至電子組件190。因此，可使用非導電黏合劑作為黏合劑，或替代地，可使用導電黏合劑作為黏合劑。
導電黏合劑主要分為各向異性導電黏合劑及各向同性導電黏合劑，且基本上由諸如Ni、Au/聚合物或Ag之導電粒子，及熱固性與熱塑性樹脂，或混合兩種樹脂之特性的共混類型絕緣樹脂構成。
另外，非導電黏合劑亦可為聚合性黏合劑且較佳可為非導電聚合物黏合劑，包括熱固性樹脂、熱塑性樹脂、填料、固化劑及固化促進劑。
另外，第一鈍化層160安置於最上部絕緣層上，藉由該第一鈍化層曝露上部導電層130之表面之至少一部分。安置第一鈍化層160以保護最上部絕緣層之表面，且該第一鈍化層可例如為阻焊層。
另外，導線195接合至上部導電層130，使得第一襯墊120及電子組件190可彼此電連接。
此處，電子組件190可包括裝置及晶片兩者。該裝置可分為 主動裝置及被動裝置。主動裝置指代積極地使用非線性特性之裝置。被動裝置指代並不使用非線性特性之裝置，即使線性及非線性特性兩者均存在。另外，被動裝置可包括電晶體、IC半導體晶片等等且被動裝置可包括冷凝器、電阻器、電感器等等。將被動裝置連同普通半導體封裝一起安裝在基板上以便提高為主動裝置之半導體晶片之信號處理速度、執行濾波功能等。
因此，電子組件190可包括所有半導體晶片、發光二極體晶片及其他驅動晶片。
另外，樹脂模製部分形成於最上部絕緣層上，使得電子組件190、導線195及線接合之上部導電層130可受該樹脂模製部分保護。
同時，第二鈍化層170安置在該複數個絕緣層當中之最下部絕緣層下方。第二鈍化層170具有曝露下部導電層150之表面之開口，該表面上安置有黏合構件175。第二鈍化層170可由阻焊層形成。
黏合構件175安置在藉由第二鈍化層170之開口曝露之下部導電層150下方。黏合構件175為用於焊接之構件。
黏合構件175提供印刷電路板100與外部基板之間的黏合力。黏合構件175可由焊球形成，或替代地可藉由使用黏合膏狀物或銅芯焊球形成。
另外，黏合膏狀物可由用於電傳導之導電材料形成，且此時，當黏合膏狀物由導電材料形成時，該黏合膏狀物可較佳由選自由以下組成之群之導電材料形成：銅、銀、金、鋁、碳奈米管及其組合。
在下文中，將更詳細地描述第一襯墊120、第二襯墊140、上部導電層130及下部導電層150。
圖3為特定地說明展示在圖2中之第一襯墊120及上部導電層130之視圖，且圖4為特定地說明展示在圖2中之第二襯墊140及下部導電層150之視圖。
參看圖3及圖4，上部導電層130及下部導電層150具有分別相對於第一襯墊120及第二襯墊140之懸垂結構。
首先，參看圖3，第一襯墊120安置於絕緣層上，該絕緣層 安置於該複數個絕緣層之最上部部分處。
第一襯墊120包括安置於最上部絕緣層上之電鍍晶種層121、安置於電鍍晶種層121上之第一個第一圖案122及安置於第一個第一圖案122上之第一個第二圖案123。另外，上部導電層130安置於第一個第二圖案123上。
電鍍晶種層121安置於最上部絕緣層上。較佳地，電鍍晶種層121之下表面與最上部絕緣層之上表面直接接觸。電鍍晶種層121之上表面及下表面具有相同寬度。
換言之，電鍍晶種層121之上表面之寬度指代自電鍍晶種層121之上表面之一端至其另一端之實際長度，且電鍍晶種層121之下表面之寬度指代自電鍍晶種層121之下表面之一端至其另一端之實際長度。因此，下文描述之寬度可經界定為如上文所描述之自一端至另一端之實際長度。
另外，電鍍晶種層121之水平橫截面可具有各種形狀中之任一者，諸如環形形狀、正方形形狀、三角形形狀、橢圓形形狀、扇形形狀及星形形狀。
電鍍晶種層121可為用於電解電鍍第一個第一圖案122及第一個第二圖案123之晶種層且亦可為用於電解電鍍上部導電層130之晶種層。換言之，上部導電層130以及第一個第一圖案122與第一個第二圖案123可藉由將電鍍晶種層121電解電鍍為晶種層而形成。
電路圖案部分安置於電鍍晶種層121上。該電路圖案部分包括第一個第一圖案122及第一個第二圖案123。第一個第一圖案122及第一個第二圖案123由相同金屬材料形成。較佳地，第一個第一圖案122及第一個第二圖案123可由銅(Cu)形成，或可進一步包括導電金屬材料，同時包括銅(Cu)。
第一個第一圖案122形成於電鍍晶種層121上。第一個第一圖案122之上表面具有一曲率。因此，第一個第一圖案122之下表面之寬度不同於第一個第一圖案122之上表面之寬度。此處，寬度指代如上文所描述之自一端至另一端之實際長度，且由於第一個第一圖案122之上表面具有 一曲率，因此第一個第一圖案122之上表面之寬度(實際長度)大於第一個第一圖案122之下表面之寬度(實際長度)。此時，第一個第一圖案122之上表面之自一端至另一端之直線距離與第一個第一圖案122之下表面之自一端至另一端之直線距離相同。
第一個第二圖案123安置於第一個第一圖案122上。安置第一個第二圖案123以覆蓋第一個第一圖案122之上表面。因此，第一個第二圖案123之下表面之曲率對應於第一個第一圖案122之上表面之曲率。換言之，第一個第一圖案122之上表面可具有向上突出之凸面形狀。另外，第一個第二圖案123之下表面可具有向內凹入以覆蓋凸面的第一個第一圖案122之上表面之凹面形狀。
安置第一個第二圖案123以填充第一個第一圖案122之經移除邊緣區域。因此，第一個第二圖案123之下表面之至少一部分低於第一個第一圖案122之上表面之至少一部分定位。此時，第一個第二圖案123覆蓋第一個第一圖案122之整個上表面。因此，形成第一個第二圖案123之下表面，使得一部分中與第一個第一圖案122之上表面接觸之至少一部分低於第一個第一圖案122之上表面之至少一部分定位。
因此，第一個第二圖案123之下表面之外側部分低於第一個第一圖案122之上表面中除了其外側部分之剩餘中心部分定位。亦即，第一個第二圖案123之下表面之最外側部分低於第一個第一圖案122之上表面中除了其外側部分之剩餘中心部分定位。
另外，第一個第二圖案123之下表面之最外側部分及第一個第一圖案122之上表面之最外側部分低於第一個第一圖案122之上表面中除了其外側部分之剩餘中心部分定位。
另外，第一個第二圖案123之下表面之最外側部分及第一個第一圖案122之上表面之最外側部分低於第一個第一圖案122之上表面中除了其外側部分之剩餘中心部分及第一個第二圖案123之下表面中除了其外側部分之剩餘中心部分兩者定位。
另外，第一個第二圖案123之外側部分之厚度大於第一個第 二圖案123之中心部分之厚度。
因此，在垂直於最上部絕緣層之上表面之第一方向上自第一個第二圖案123之下表面之外側部分至最上部絕緣層的距離小於自第一個第二圖案123之下表面中除了外側部分之中心部分至最上部絕緣層之距離。
另外，第一個第二圖案123之厚度自第一個第二圖案123之中心部分朝向其外側部分逐漸增大。相反地，第一個第一圖案122之厚度自第一個第一圖案122之中心部分朝向其外側部分逐漸減小。
另外，第一個第二圖案123之寬度可朝向其上部部分逐漸增大。換言之，第一個第二圖案123之側表面之至少一部分在縱向方向上相較於第一個第一圖案122之側表面突出。換言之，第一個第二圖案123之左側表面之至少一部分包括在左側縱向方向上相較於第一個第一圖案122之左側表面進一步突出之部分。另外，第一個第二圖案123之右側表面之至少一部分包括在右側縱向方向上相較於第一個第一圖案122之右側表面進一步突出之部分。
同時，第一個第一圖案122可具有第一高度H1且第一個第二圖案123可具有第二高度H2。此處，高度可指代電鍍晶種層121、第一個第一圖案122及第一個第二圖案123中之每一者在豎直方向上之厚度。
電鍍晶種層121之高度低於第一個第一圖案122之第一高度H1。亦即，電鍍晶種層121之厚度比第一個第一圖案122之厚度薄。
另外，第一個第一圖案122之第一高度H1可高於第一個第二圖案123之第二高度H2。換言之，第一個第一圖案122之厚度比第一個第二圖案123之厚度厚。
此時，第一個第二圖案123之厚度可在範圍1至13μm內。較佳地，第一個第二圖案123之厚度可在3至10μm範圍內。更佳地，第一個第二圖案123之厚度可在3至6μm範圍內。
亦即，當第一個第二圖案123之厚度超過1μm時，可防止根據本發明之上部導電層之擴張現象，且當第一個第二圖案123之高度在自3至6μm範圍內時，上部導電層130之懸垂部分可最小化且可完全防止 上部導電層130之擴張現象。此處，該擴張現象可包括上部導電層130之金屬在上部導電層130之電鍍過程中擴散至底層之第一個第二圖案123中的現象。另外，該擴張現象可包括構成上部導電層130之金屬材料在上部導電層130之電鍍過程中穿透至遮罩與第一個第二圖案123之間的空間中的現象。
上部導電層130安置於第一個第二圖案123上。此時，上部導電層130包括不與第一襯墊120接觸之非接觸區域及與第一襯墊120接觸之接觸區域。
換言之，上部導電層130包括接觸區域，其中上部導電層130與電鍍晶種層121、第一個第一圖案122及第一個第二圖案123中之至少一者接觸。此時，上部導電層130之該接觸區域可與第一個第二圖案123接觸。換言之，上部導電層130之下表面包括接觸部分，其中上部導電層130之下表面與第一個第二圖案123之上表面及第一個第二圖案123之側表面接觸。
另外，上部導電層130與電鍍晶種層121、第一個第一圖案122及第一個第二圖案123間隔開，且包括上部導電層130並不與所有電鍍晶種層121、第一個第一圖案122及第一個第二圖案123接觸的非接觸區域。換言之，上部導電層130之下表面包括非接觸部分，其由於上部導電層130之下表面並不與電鍍晶種層121、第一個第一圖案122及第一個第二圖案123接觸而浮於空氣中。此時，上部導電層130之下表面之非接觸部分可為上部導電層130之下表面之外側部分。另外，上部導電層130之下表面之接觸部分可為上部導電層130之下表面中除了其下表面之外側部分的剩餘中心部分。
如上文所描述，上部導電層130並不僅安置在第一個第二圖案123之上表面處，而是彎曲至少一次且亦安置在第一個第二圖案123之側表面處。另外，安置於第一個第二圖案123之側表面處的上部導電層130之一部分之端部部分與第一個第二圖案123間隔開。因此，上部導電層130具有懸垂結構且安置於第一襯墊120上，更特定言之，安置於第一個第二圖 案123上。
同時，上部導電層130之非接觸部分之寬度可在3至7μm範圍內。較佳地，上部導電層130之非接觸部分之寬度可在3至4μm範圍內。此處，非接觸部分之寬度可指代圖式中非接觸部分在縱向方向上之厚度(或長度、高度或寬度)。
同時，可藉由上部導電層130中所需之特性判定上部導電層130之高度H3。換言之，藉由安置在上部導電層130下方之第一襯墊120之功能判定上部導電層130之厚度。
此處，形成第一襯墊120以用於接合電連接至電子組件190之導線195的線接合。因此，上部導電層130應具有足以符合線接合特性之厚度。因此，上部導電層130可具有符合0.2至0.8μm範圍之厚度。此時，當上部導電層130具有小於0.2μm之厚度時，其在線接合之後可能不滿足BPT(5g或更高之BPT規格)所需之準則。另外，當上部導電層130具有超過0.8μm之厚度時，存在材料成本歸因於形成上部導電層130之金(Au)之過量使用而提高的問題。因此，在本發明中，上部導電層130具有符合0.2至0.8μm範圍之厚度。此處，上部導電層130之厚度可指代上部導電層130在側向方向上之厚度。
同時，如上文所描述，本發明之上部導電層130僅包括包括金(Au)之層。換言之，將包括金之上部導電層130直接安置於由包括銅之金屬形成之第一個第二圖案123上。
亦即，在本發明中，移除安置於銅層與典型的習知上部導電層之金(Au)之間的鎳層。此係由於當第一個第二圖案123形成於第一個第一圖案122上時，可解決上部導電層130之擴張現象(上文清楚地描述)，且上部導電層130由作為晶種層之電鍍晶種層121形成，該晶種層在形成第一個第一圖案122及第一個第二圖案123時使用。
此時，典型銅與鎳相比具有如此高的導電性。亦即，鎳之導電性僅約為銅之導電性之14.9%。因此，在本發明中，由於形成第一個第二圖案123替代鎳層，因此金(Au)層可直接形成於銅層上，且因此可解決 由鎳之形成所引起之所有可靠性問題。換言之，在相關技術中，歸因於發生在銅與鎳之間的金屬之間的特性差異，第一個第一圖案122與鎳層之間存在介接特性問題，且存在歸因於鎳層而導致的導電性降低之問題。然而，在本發明中，包括金(Au)之上部導電層藉由使用在形成第一個第一圖案及第一個第二圖案時所使用之電鍍晶種層而形成，使得可移除在相關技術中已充當金(Au)導電層之晶種層的鎳(Ni)晶種層，且因此，不僅可減小印刷電路板產品之厚度，並且可歸因於一種製程之效率藉由技術效果改良產品之經濟效益。另外，根據本發明之實施例，可自圖案結構移除鎳層，且因此不僅可改良圖案之導電性，並且可解決構成圖案之銅與鎳之間出現的介接性質問題。
同時，參看圖4，第二襯墊140安置在絕緣層下方，該絕緣層安置於該複數個絕緣層之最下部部分處。此時，如圖4中所示，下部導電層150安置於第二襯墊140上，但圖4實質上說明實際產品完全顛倒之狀態。在下文中，為方便解釋起見，假定第二襯墊140形成於該複數個絕緣層當中之最下部絕緣層上。但，實際上，第二襯墊140安置在最下部絕緣層之下表面下方，且下部導電層150安置在第二襯墊140下方。
第二襯墊140包括安置於最下部絕緣層上之電鍍晶種層141、安置於電鍍晶種層141上之第二個第一圖案142及安置於第二個第一圖案142上之第二個第二圖案143。另外，下部導電層150安置於第二個第二圖案143上。
電鍍晶種層141安置於最下部絕緣層上。較佳地，電鍍晶種層141之下表面與最下部絕緣層之上表面直接接觸。電鍍晶種層141之上表面及下表面具有相同寬度。
電鍍晶種層141可為用於電解電鍍第二個第一圖案142及第二個第二圖案143之晶種層且亦可為用於電解電鍍下部導電層150之晶種層。換言之，下部導電層150以及第二個第一圖案142與第二個第二圖案143可藉由將電鍍晶種層141電解電鍍為晶種層而形成。
第二襯墊140之電路圖案部分安置於電鍍晶種層141上。該 電路圖案部分包括第二個第一圖案142及第二個第二圖案143。第二個第一圖案142及第二個第二圖案143由相同金屬材料形成。較佳地，第二個第一圖案142及第二個第二圖案143可由銅(Cu)形成，或可進一步包括導電金屬材料，同時包括銅(Cu)。
第二個第一圖案142形成於電鍍晶種層141上。第二個第一圖案142之上表面具有一曲率。因此，第二個第一圖案142之下表面之寬度不同於第二個第一圖案142之上表面之寬度。此處，寬度指代如上文所描述之自一端至另一端之實際長度，且由於第二個第一圖案142之上表面具有一曲率，因此第二個第一圖案142之上表面之寬度(實際長度)大於第二個第一圖案142之下表面之寬度(實際長度)。此時，第二個第一圖案142之上表面之自一端至另一端之直線距離與第二個第一圖案142之下表面之自一端至另一端之直線距離相同。
第二個第二圖案143安置於第二個第一圖案142上。安置第二個第二圖案143以覆蓋第二個第一圖案142之上表面。因此，第二個第二圖案143之下表面的曲率對應於第二個第一圖案142之上表面的曲率。換言之，第二個第一圖案142之上表面可具有向上突出之凸面形狀。另外，第二個第二圖案143之下表面可具有向內凹入以覆蓋凸面的第二個第一圖案142之上表面之凹面形狀。
安置第二個第二圖案143以填充第二個第一圖案142之經移除邊緣區域。因此，第二個第二圖案143之下表面之至少一部分低於第二個第一圖案142之上表面之至少一部分定位。此時，第二個第二圖案143覆蓋第二個第一圖案142之整個上表面。因此，形成第二個第二圖案143之下表面，使得一部分中與第二個第一圖案142之上表面接觸之至少一部分低於第二個第一圖案142之上表面之至少一部分定位。
因此，第二個第二圖案143之下表面之外側部分低於第二個第一圖案142之上表面中除了其外側部分之剩餘中心部分定位。亦即，第二個第二圖案143之下表面之最外側部分低於第二個第一圖案142之上表面中除了其外側部分之剩餘中心部分定位。
另外，第二個第二圖案143之下表面之最外側部分及第二個第一圖案142之上表面之最外側部分低於第二個第一圖案142之上表面中除了其外側部分之剩餘中心部分定位。
另外，第二個第二圖案143之下表面之最外側部分及第二個第一圖案142之上表面之最外側部分低於第二個第一圖案142之上表面中除了其外側部分之剩餘中心部分及第二個第二圖案143之下表面中除了其外側部分之剩餘中心部分兩者定位。
另外，第二個第二圖案143之外側部分之厚度大於第二個第二圖案143之中心部分之厚度。
因此，在垂直於最下部絕緣層之上表面之第一方向上自第二個第二圖案143之下表面之外側部分至最下部絕緣層的距離小於自第二個第二圖案143之下表面中除了外側部分之中心部分至最下部絕緣層的距離。
另外，第二個第二圖案143之厚度自第二個第二圖案143之中心部分朝向其外側部分逐漸增大。相反地，第二個第一圖案142之厚度自第二個第一圖案142之中心部分朝向其外側部分逐漸減小。
另外，第二個第二圖案143之寬度可朝向其上部部分逐漸增大。換言之，第二個第二圖案143之側表面之至少一部分在縱向方向上相較於第二個第一圖案142之側表面突出。換言之，第二個第二圖案143之左側表面之至少一部分包括在左側縱向方向上相較於第二個第一圖案142之左側表面進一步突出之部分。另外，第二個第二圖案143之右側表面之至少一部分包括在右側縱向方向上相較於第二個第一圖案142之右側表面進一步突出之部分。
同時，第二個第一圖案142可具有第四高度H4且第二個第二圖案143可具有第五高度H5。此處，高度可指代電鍍晶種層141、第二個第一圖案142及第二個第二圖案143中之每一者在豎直方向上之厚度。
電鍍晶種層141之高度低於第二個第一圖案142之第四高度H4。亦即，電鍍晶種層141之厚度比第二個第一圖案142之厚度薄。
另外，第二個第一圖案142之第四高度H4可高於第二個第 二圖案143之第五高度H5。換言之，第二個第一圖案142之厚度比第二個第二圖案143之厚度厚。
此時，第二個第二圖案143之厚度可在1至13μm範圍內。較佳地，第二個第二圖案143之厚度可在3至10μm範圍內。更佳地，第二個第二圖案143之厚度可在3至6μm範圍內。
亦即，當第二個第二圖案143之厚度超過1μm時，可防止根據本發明之下部導電層之擴張現象，且當第二個第二圖案143之高度在自3至6μm範圍內時，下部導電層150之懸垂部分可最小化且可完全防止下部導電層150之擴張現象。此處，該擴張現象可包括下部導電層150之金屬在下部導電層150之電鍍過程中擴散至底層之第二個第二圖案143中的現象。另外，該擴張現象可包括構成下部導電層150之金屬材料在下部導電層150之電鍍過程中穿透至遮罩與第二個第二圖案143之間的空間中的現象。
下部導電層150安置於第二個第二圖案143上。此時，下部導電層150包括不與第二襯墊140接觸之非接觸區域及與第二襯墊140接觸之接觸區域。
換言之，下部導電層150包括接觸區域，其中下部導電層150與電鍍晶種層141、第二個第一圖案142及第二個第二圖案143中之至少一者接觸。此時，下部導電層150之接觸區域可與第二個第二圖案143接觸。換言之，下部導電層150之下表面包括接觸部分，其中下部導電層150之下表面與第二個第二圖案143之上表面及第二個第二圖案143之側表面接觸。
另外，下部導電層150與電鍍晶種層141、第二個第一圖案142及第二個第二圖案143間隔開，且包括非接觸區域，其中下部導電層150並不與所有電鍍晶種層141、第二個第一圖案142及第二個第二圖案143接觸。換言之，下部導電層150之下表面包括非接觸部分，其由於下部導電層150之下表面並不與電鍍晶種層141、第二個第一圖案142及第二個第二圖案143接觸而浮於空氣中。此時，下部導電層150之下表面之非接觸部分可 為下部導電層150之下表面之外側部分。另外，下部導電層150之下表面之接觸部分可為下部導電層150之下表面中除了其下表面之外側部分之剩餘中心部分。
如上文所描述，下部導電層150並不僅安置在第二個第二圖案143之上表面處，而是彎曲至少一次且亦安置在第二個第二圖案143之側表面處。另外，安置於第二個第二圖案143之側表面處的下部導電層150之一部分之端部部分與第二個第二圖案143間隔開。因此，下部導電層150具有懸垂結構且安置於第二襯墊140上，更特定言之，安置於第二個第二圖案143上。
同時，下部導電層150之非接觸部分之寬度可在2至6μm範圍內。較佳地，下部導電層150之非接觸部分之寬度可在2至3μm範圍內。
此處，下部導電層150之非接觸部分之寬度可指代圖式中在縱向方向上之厚度(或長度、高度或寬度)。
此時，下部導電層150之厚度及上部導電層130之厚度彼此不同。因此，下部導電層150中非接觸部分之寬度不同於上部導電層130中非接觸部分之寬度。較佳地，上部導電層130比下部導電層150厚，使得下部導電層150中非接觸部分之寬度可小於上部導電層130中非接觸部分之寬度。
換言之，上部導電層130及下部導電層150中之每一者可包括與第一或第二襯墊之上表面直接接觸之第一區域、自第一區域延伸且與第一或第二襯墊之側表面直接接觸之第二區域，及自第二區域延伸且與第一及第二襯墊間隔開之第三區域。
另外，第一區域之上部導電層130在縱向方向上之厚度可大於第一區域之下部導電層150在縱向方向上之厚度。另外，第二區域之上部導電層130在側向方向上之厚度可大於第二區域之下部導電層150在側向方向上之厚度。
另外，上部導電層130之第三區域之端部部分高於構成第一 襯墊之第一個第一圖案之上表面的外側區域定位，且下部導電層150之第三區域之端部部分低於構成第二襯墊之第二個第一圖案之下表面的外側區域定位。
另外，第三區域之上部導電層130在縱向方向上之厚度可不同於第三區域之下部導電層150在縱向方向上之厚度。
在本發明中，可因厚度差異使上部導電層或下部導電層中第三區域之厚度最小化，且因此可使歸因於自第二區域偏離之第三區域而出現的問題最小化。
同時，可藉由下部導電層150中所需之特性判定下部導電層150之高度H6。換言之，藉由安置在下部導電層150下方之第二襯墊140之功能判定下部導電層150之厚度。
此時，形成第二襯墊140以供接合至外部基板之焊接接合。因此，下部導電層150應具有足以符合焊接特性之厚度。因此，下部導電層150可具有符合0.05至0.3μm範圍之厚度。此時，當下部導電層150具有小於5μm之厚度時，可曝露為底層之第二個第二圖案。另外，當下部導電層150具有超過0.3μm之厚度時，存在材料成本歸因於形成下部導電層150之金(Au)之過量使用而提高的問題。因此，在本發明中，下部導電層150具有符合0.05至0.3μm範圍之厚度。同時，在下部導電層150之厚度範圍內，包括上部導電層130之厚度。此時，即使厚度範圍中之一些值重疊，下部導電層150及上部導電層130之厚度亦形成為彼此不同。例如，當下部導電層150之厚度為0.3μm時，上部導電層130之厚度可在0.31至0.8μm範圍內，其大於0.3μm但不在0.2至0.8μm範圍內。
同時，如上文所描述，本發明之下部導電層150僅包括包括金(Au)之層。換言之，將包括金之下部導電層150直接安置於由包括銅之金屬形成之第二個第二圖案143上。
同時，如上文所描述，上部導電層130及下部導電層150由相同金屬材料形成且以相同過程形成，但具有不同厚度。換言之，形成於經形成用於線接合之第一襯墊120上之上部導電層130比形成於經形成用於 焊接之第二襯墊140上之下部導電層150厚。
此時，在本發明中，將上部導電層130及下部導電層150引入至一個電鍍槽中，且因此，同時在絕緣基板110之兩個表面處執行電鍍過程，使得形成具有不同厚度之上部導電層130及下部導電層150。
同時，展示於圖3及圖4中之上部金屬層之懸垂結構僅僅為實施例，且可以不同方式修改該懸垂結構。
圖5為說明展示在圖3及圖4中之懸垂結構之經修改實例的視圖。
參看圖5，上部導電層130之下表面可僅與第一個第二圖案123之上表面接觸。換言之，在圖3中，上部導電層130不僅與第一個第二圖案123之上表面接觸，並且與其側表面接觸。但，如圖5之(a)中所示，上部導電層130之下表面可僅與第一個第二圖案123之上表面接觸，且因此，上部導電層130之下表面可在平行於第一個第二圖案123之上表面之方向上延伸。
另外，如圖5之(b)中所示，上部導電層130之下表面可與第一個第二圖案123之上表面及側表面兩者接觸。然而，上部導電層130之非接觸區域可具有不在垂直於上部導電層130之上表面之方向上延伸的形狀，但在向外方向上彎曲。
另外，如圖5之(c)中所示，上部導電層130之下表面可與第一個第二圖案123之上表面及側表面兩者接觸。然而，上部導電層130之非接觸區域可具有不在垂直於上部導電層130之上表面之方向上延伸的形狀，但在向內方向上彎曲。
儘管在相關技術中同時形成上部導電層130及下部導電層150，但上部導電層130及下部導電層150歸因於製造製程問題具有相同厚度。此係由於為形成導電層中之每一者之金屬材料的金離子之吸附量並不對當前變化做出反應。換言之，在相關技術中，豎直地將絕緣基板110引入豎直電鍍槽中，使得分別電鍍絕緣基板110之上表面及下表面。
此時，電鍍槽中在絕緣基板110之上表面處用於電鍍之空間 及在絕緣基板110之下表面處用於電鍍之空間彼此連接，使得電鍍溶液在上表面區域與下表面區域之間自由移動。因此，即使將用於上表面之電鍍電流及用於下表面之電鍍電流以不同方式施加至彼此，歸因於鍍金溶液之高導電性及電鍍設備之機架裝備機構之限制，亦指示在區域中之每一者中所形成之金離子之吸附量類似，使得難以將上部導電層130及下部導電層150控制為所要厚度。
同時，如上文所描述，在習知電鍍設備中，當替代金(Au)使用銅(Cu)或鎳(Ni)之電鍍溶液執行電鍍時，由於銅或鎳之導電性及離子遷移率明顯低於金之導電性及離子遷移率，因此難以在兩個表面處形成不同電鍍層，甚至在如上文所描述之打開狀態下。
然而，當鍍金時，存在以下情況：歸因於金離子之遷移率及高導電性，離子在不同電流密度下轉移至相對表面，使得形成在兩個表面處之上部導電層130及下部導電層150具有相同厚度。
另外，如上文所描述，由於第一襯墊120之區域比第二襯墊140之區域窄且關於第二襯墊140之電鍍面積大於第一襯墊120之電鍍面積，因此在相關技術中，當在電鍍過程中施加相同電流密度時，關於面積較大之第二襯墊140之電流流向面積較小之第一襯墊120，且因此，具有相同厚度之導電層形成在第一襯墊120及第二襯墊140處。
另一方面，在本發明中，上部導電層130及下部導電層150藉由新方法形成，使得上部導電層130及下部導電層150可甚至藉由同時電鍍絕緣基板110之兩個表面形成為具有不同厚度。
圖6為說明根據本發明之實施例之電鍍設備之視圖，且圖7為說明展示在圖6中之電鍍設備之基板支撐件之詳細結構的視圖。
參看圖6，電鍍設備200包括容納鍍金溶液之電鍍槽210，複數個電極240、250、260及270，第一基座220及第二基座230。
將鍍金(Au)溶液容納於電鍍槽210中。另外，將電鍍槽210之內部劃分成第一電鍍空間211及第二電鍍空間212。另外，該複數個電極包括引入至第一電鍍空間211中的用於電鍍至少一個基板之上表面之 第一陽極電極240及引入至第一電鍍空間211中的用於電鍍至少一個基板之下表面之第二陽極電極250。另外，將引入至第一電鍍空間211中的用於電鍍基板之陰極電極安置在第一基座220中。
另外，該複數個電極包括引入至第二電鍍空間212中的用於電鍍至少一個基板之上表面之第三陽極電極260及引入至第二電鍍空間212中的用於電鍍至少一個基板之下表面之第四陽極電極270。另外，將引入至第二電鍍空間212中的用於電鍍基板之陰極電極安置在第二基座230中。
同時，能夠豎直地插入至少一個基板之第一插入部分221形成在第一基座220中。另外，能夠豎直地插入至少一個基板之第二插入部分231亦形成在第二基座230中。
另外，將用於電鍍之基板豎直地插入至第一插入部分221及第二插入部分231中之每一者中，使得相對於基板之上表面及下表面執行電鍍過程。
此時，可相對於基板之上表面及下表面依序執行電鍍過程，或替代地，可同時執行電鍍過程。同時，在本發明中，供應至第一陽極電極240及第三陽極電極260之電流與供應至第二陽極電極250及第四陽極電極270之電流彼此不同。此時，在相關技術中，電鍍溶液在第一基座220與第二基座230中自由移動，且即使如上文所描述執行電流控制，上表面及下表面處之電鍍厚度亦彼此相等。
另外，第一襯墊120之寬度及第二襯墊140之寬度彼此不同。較佳地，由於第一襯墊120用於線接合，因此第一襯墊120可形成為具有足以確保線接合空間之寬度，且第二襯墊140應具有可安置黏合構件175之足夠空間。因此，第一襯墊120具有第一寬度且第二襯墊140具有第二寬度，且此時，第一寬度比第二寬度窄。換言之，由於第一襯墊120及第二襯墊140具有不同寬度，因此在相關技術中，難以分別在第一襯墊120及第二襯墊140上形成具有所要厚度之導電層。
然而，在本發明中，在獨立空間(藉由基座阻擋之間隔開空間)中相對於基板之上表面及下表面繼續進行電鍍過程，使得有可能藉由電 流控制精確控制所要厚度。
參看圖7，插入有基板100之第一插入部分形成在第一基座220中，且將基板100插入至所形成插入部分中。
此時，第一密封部分280包圍插入有基板之區域，且用於分隔第一基座220之左側區域與右側區域之阻擋部分290亦形成在第一密封部分280之周邊處。此時，阻擋部分290相較於供應至電鍍槽中之電鍍溶液形成在更高位置處。
因此，第一密封部分280及阻擋部分290包圍在插入至第一基座220中之基板周圍的空間，使得可藉由使用獨立空間，亦即單獨電鍍溶液來電鍍所插入基板之上表面及下表面。
因此，在本發明中，以不同方式施加在基板之上表面處用於電鍍之電流密度條件及在基板之下表面處用於電鍍之電流密度條件，使得在導電層中之每一者所需之確切厚度下進行電鍍。
根據本發明之實施例，由於填充第一圖案之邊緣區域之第二圖案形成於第一圖案上，且導電層形成於所形成第二圖案上，因此有可能解決在導電層滲透至遮罩中時出現的可靠性問題。
另外，根據本發明之實施例，在形成第二圖案之後形成導電層，使得自襯墊之側表面突出至外部的導電層之一部分可最小化，且因此可確保導電層之結構可靠性(穩定性)。
另外，根據本發明之實施例，在形成第二圖案之後形成導電層，使得第二圖案之下表面之一部分低於第一圖案之上表面安置，且第二圖案之厚度比第一圖案之厚度薄，且因此可防止導電層自身之擴張。
另外，根據本發明之實施例，包括金(Au)之導電層藉由使用在形成第一圖案及第二圖案時所使用之電鍍晶種層而形成，使得可移除在相關技術中已充當金(Au)導電層之晶種層的鎳(Ni)晶種層，且因此，不僅可減小印刷電路板產品之厚度，並且可歸因於一種製程之效率藉由技術效果改良產品之經濟效益。
另外，根據本發明之實施例，可自圖案結構移除鎳層，且因 此不僅可改良圖案之導電性，並且可解決構成圖案之銅與鎳之間出現的介接性質問題。
另外，根據本發明之實施例，以不同方式施加安置於用於線接合之襯墊上之上部導電層之厚度及安置於用於焊接之襯墊上之下部導電層之厚度，使得可減小導電層中所使用之金之消費成本，且因此可減小厚度。
另外，根據本發明之實施例，可藉由一個同步製程形成具有不同厚度之複數個導電層，且因此可改良製造製程之效率。
在下文中，將詳細描述根據本發明之實施例之用於製造印刷電路板之方法。
圖8至圖15為用於解釋根據本發明之實施例之製造印刷電路板之方法之製程序列的視圖。
首先，製造多層絕緣基板110。此係由於絕緣層111經製備，金屬層(未展示)形成於絕緣層111上，且所形成金屬層經蝕刻以形成電路圖案112。接著，將額外絕緣層堆疊於上面形成有該電路圖案之絕緣層111之兩個表面上，且因此，可反覆地執行金屬層形成及蝕刻過程以製造多層絕緣基板110。此時，可在堆疊絕緣層之過程中藉由在需要通孔113之部分中執行貫通孔形成過程及金屬材料填充過程而形成通孔113。
此時，製造多層絕緣基板110之過程在此項技術中熟知，且因此將省略其詳細描述。
接著，金屬層125及金屬層145分別形成在多層絕緣基板110之最上部絕緣層及最下部絕緣層處。
金屬層125及金屬層145充當用於電解電鍍第一襯墊120與第二襯墊140及上部導電層130與下部導電層150之晶種層。
金屬層125及金屬層145可藉由無電極電鍍形成。此時，當金屬層125及金屬層145藉由無電極電鍍形成時，可將粗糙度引入至最上部絕緣層及最下部絕緣層之表面以用於執行簡單的電鍍。
可藉由依序執行脫脂過程、軟腐蝕過程、預先的催化劑處理 過程、催化劑處理過程、敏化過程、無電極電鍍過程及防止氧化處理過程而處理無電極電鍍法。另外，金屬層125及金屬層145可藉由使用電漿替代電鍍濺鍍金屬粒子而形成。
此時，可另外在電鍍金屬層125及金屬層145之前執行移除最上部絕緣層及最下部絕緣層之表面污跡的去污跡過程。執行去污跡過程以使得最上部絕緣層及最下部絕緣層之表面變得粗略，以使電鍍易於形成金屬層125及145。
接著，參看圖9，遮罩115形成於金屬層125及145上。此時，遮罩115具有曝露金屬層125及145之表面之至少一部分以形成第一襯墊120及第二襯墊140的開口。此時，可使用乾膜作為遮罩115。
同時，由於第一襯墊120之寬度與第二襯墊140之寬度彼此不同，因此安置於最上部絕緣層上之遮罩之開口之寬度與安置於最下部絕緣層下方之遮罩之開口之寬度可彼此不同。
此時，遮罩可經歷電漿處理過程。該電漿處理過程選擇性地執行且並非要包括的必需過程。然而，當執行電漿處理過程時，上部導電層130及下部導電層150之非接觸部分具有不同寬度或形狀，且在進行電漿處理之狀況下呈現更佳的寬度或形狀。因此，為了獲得更佳的結果，執行電漿處理過程可較佳。
接著，當形成遮罩115時，填充遮罩115之開口的第一鍍層122a及第二鍍層142a藉由將金屬層125及145電解電鍍為晶種層而形成。第一鍍層122a及第二鍍層142a可藉由電解電鍍導電材料，例如包括銅之金屬而形成。
接著，參看圖10，經由拋光操作，執行拋光過程以拋光第一鍍層122a與第二鍍層142a之表面及遮罩115之表面。
拋光過程指代平坦地拋光經電鍍的第一鍍層122a及第二鍍層142a之表面，使得形成經拋光的第一鍍層122b及第二鍍層142b之操作。
此時，在拋光過程中，經拋光的第一鍍層122b與第二鍍層142b具有經拋光的第一鍍層122b及第二鍍層142b之上表面在縱向方向上 突出較長的擴張現象。換言之，當執行拋光過程時，第一鍍層122b及第二鍍層142b擴展至遮罩115中。因此，經拋光的第一鍍層122b包括擴張至遮罩中之第一擴張區域(a)，且第二鍍層142b亦包括擴張至遮罩中之第二擴張區域(b)。
接著，參看圖11，當執行拋光過程時，經由預處理過程蝕刻經拋光的第一鍍層122b及第二鍍層142b之上部區域。此處，當執行預處理過程時，不僅經拋光的第一鍍層122b及第二鍍層142b之上表面經蝕刻，並且在其上表面與側表面之間的介面處發生蝕刻。
因此，當完成預處理過程時，形成上表面具有預定曲率之第一個第一圖案122及第二個第一圖案142。
接著，參看圖12，當完成預處理過程時，第一個第二圖案123及第二個第二圖案143經由執行驟沸電鍍過程形成於第一個第一圖案122及第二個第一圖案142上。
當完成驟沸電鍍過程時，如圖13中所示，上部導電層130形成於第一個第二圖案123上，且下部導電層150形成於第二個第二圖案143上。
此時，上部導電層130及下部導電層150形成為具有不同厚度。
接著，如圖14中所示，移除安置於該金屬層上之遮罩115。
如圖15中所示，金屬層125及145經蝕刻以移除剩餘部分，除了安置在第一個第一圖案122及第二個第一圖案142下方之晶種層。此時，在金屬層125及145之蝕刻過程中，第一個第一圖案122、第一個第二圖案123、第二個第一圖案142及第二個第二圖案143之側表面之至少一部分可經蝕刻。因此，上部導電層130及下部導電層150具有如圖式中所示之懸垂結構。
根據本發明之實施例，由於填充第一圖案之邊緣區域之第二圖案形成於第一圖案上，且上部導電層及下部導電層分別形成於所形成第二圖案上，因此有可能解決在上部導電層或下部導電層滲透至遮罩中時出 現的可靠性問題。
另外，根據本發明之實施例，在形成第二圖案之後形成上部導電層或下部導電層，使得上部導電層及下部導電層中自襯墊之側表面突出至其外部之部分可最小化，且因此可確保上部導電層及下部導電層之結構可靠性(穩定性)。
另外，根據本發明之實施例，在形成第二圖案之後形成上部導電層及下部導電層，使得第二圖案之下表面之一部分可低於第一圖案之上表面安置，且第二圖案之厚度可比第一圖案之厚度薄，且因此可防止上部導電層或下部導電層自身之擴張。
另外，根據本發明之實施例，包括金(Au)之上部導電層及下部導電層藉由使用在形成第一圖案及第二圖案時所使用之電鍍晶種層而形成，使得可移除在相關技術中已充當金(Au)導電層之晶種層的鎳(Ni)晶種層，且因此，不僅可減小印刷電路板產品之厚度，並且可歸因於一種製程之效率藉由技術效果改良產品之經濟效益。
另外，根據本發明之實施例，可自圖案結構移除鎳層，且因此不僅可改良圖案之導電性，並且可解決構成圖案之銅與鎳之間出現的介接性質問題。
另外，根據本發明之實施例，以不同方式施加安置於用於線接合之襯墊上之上部導電層之厚度及安置於用於焊接之襯墊上之下部導電層之厚度，使得用於上部導電層及下部導電層之金之消費成本可減小，且因此厚度可減小。
另外，根據本發明之實施例，具有不同厚度之複數個導電層可分別藉由一個同步製程形成，且因此可改良製造製程之效率。
上述實施例中所描述之該等特性、結構及效應包括在至少一個實施例但不限於一個實施例中。另外，實施例中之每一者中所說明的特性、結構、效應等等可由一般熟習實施例所屬之技術者甚至相對於其他實施例而組合或修改。因此，將認為與此組合及此修改相關之內容包括在實施例之範疇內。
實施例主要描述於上文中。但，其僅為實例且並不限制實施例。熟習實施例所屬技術者可瞭解，可在不背離實施例之基本特性之情況下進行上文未呈現之若干變化及應用。例如，實施例中特定表示之每個組件均可有所變化。另外，與此變化及此應用相關之差異應被視為包括在以下申請專利範圍中所界定之實施例之範疇內。

Claims (20)

  1. 一種印刷電路板，包含：一絕緣層；一第一襯墊，其安置於該絕緣層之一第一表面上；一第一導電層，其安置於該第一襯墊上且包括金(Au)；一第二襯墊，其安置於該絕緣層之一第二表面上；以及一第二導電層，其安置於該第二襯墊上且包括金(Au)，其中該第一導電層為連接至一導線之一導電層，該第二導電層為連接至一焊料之一導電層，且該第一導電層比該第二導電層厚。
  2. 如請求項1之印刷電路板，其中：該絕緣層包括複數個絕緣層；該第一襯墊安置於一絕緣層之一上表面上，該絕緣層安置於該複數個絕緣層之一最上部部分處；且該第二襯墊安置在一絕緣層之一下表面下方，該絕緣層安置於該複數個絕緣層之一最下部部分處。
  3. 如請求項1之印刷電路板，其中該第一襯墊具有比該第二襯墊窄之一寬度。
  4. 如請求項1之印刷電路板，其中該第一導電層具有在0.2μm至0.8μm範圍內之一厚度，且該第二導電層具有在0.05μm至0.3μm範圍內之一厚度。
  5. 如請求項2之印刷電路板，其中該第一襯墊及該第二襯墊中之每一者包括：一電鍍晶種層，其安置於該最上部絕緣層或該最下部絕緣層之一表面處且包括銅；一第一圖案，其安置於該電鍍晶種層上且包括銅；以及一第二圖案，其安置於該第一圖案上且包括銅。
  6. 如請求項5之印刷電路板，其中該第一圖案比該第二圖案厚。
  7. 如請求項5之印刷電路板，其中該第一圖案之一上表面之一中心部分 低於其一外側部分定位。
  8. 如請求項7之印刷電路板，其中該第二圖案之一下表面之一部分低於該第一圖案之該上表面之一部分定位。
  9. 如請求項5之印刷電路板，其中該第一導電層及該第二導電層中之每一者包括與該第二圖案接觸之一第一區域，及自該第一區域延伸且與該電鍍晶種層、該第一圖案及該第二圖案間隔開之一第二區域，其中該第二區域並不與該電鍍晶種層、該第一圖案及該第二圖案接觸。
  10. 如請求項9之印刷電路板，其中該第二區域包括與該第二圖案之一上表面直接接觸之一第一部分及與該第二圖案之一側表面直接接觸之一第二部分。
  11. 如請求項1之印刷電路板，其中該第一導電層以複數形式安置在該絕緣層之該第一表面上，且該第二導電層以複數形式安置在該絕緣層之該第二表面下方。
  12. 一種印刷電路板，包含：一絕緣層；一襯墊，其安置於該絕緣層上；以及一導電層，其安置於該襯墊上，其中該導電層包括：一第一區域，其與該襯墊之一上表面直接接觸；一第二區域，其自該第一區域延伸且與該襯墊之一側表面直接接觸；以及一第三區域，其自該第二區域延伸且與該襯墊間隔開。
  13. 如請求項12之印刷電路板，其中該襯墊之該上表面之一寬度大於其一下表面之一寬度。
  14. 如請求項13之印刷電路板，其中：該襯墊包括安置於該絕緣層之一第一表面上之一第一襯墊及安置於該絕緣層之與該第一表面相對的一第二表面上之一第二襯墊；該導電層包括安置於該第一襯墊上且包括金(Au)之一第一導電層及 安置於該第二襯墊上且包括金(Au)之一第二導電層；且該第一導電層及該第二導電層中之每一者包括該等第一至第三區域。
  15. 如請求項14之印刷電路板，其中該第一導電層之該第一區域在一縱向方向上之一厚度大於該第二導電層之該第一區域在一縱向方向上之一厚度。
  16. 如請求項14之印刷電路板，其中該第一導電層之該第二區域在一橫向方向上之一厚度大於該第二導電層之該第二區域在一橫向方向上之一厚度。
  17. 如請求項14之印刷電路板，其中該第一襯墊及該第二襯墊中之每一者包括：一電鍍晶種層，其安置於該絕緣層之該第一表面或該第二表面上且包括銅；一第一圖案，其安置於該電鍍晶種層上且包括銅；以及一第二圖案，其安置於該第一圖案上且包括銅。
  18. 如請求項17之印刷電路板，其中該第一導電層之該第三區域之一端部部分高於構成該第一襯墊之該第一圖案之一上表面的一外側區域定位，且該第二導電層之該第三區域之一端部部分低於構成該第二襯墊之該第一圖案之一下表面的一外側區域定位。
  19. 如請求項14之印刷電路板，其中該第一導電層之該第三區域在一縱向方向上之一厚度不同於該第二導電層之該第三區域在一縱向方向上之一厚度。
  20. 如請求項14之印刷電路板，其中該第一導電層為直接連接至一導線之一導電層，且該第二導電層為直接連接至一焊料之一導電層。
TW107130670A 2017-09-29 2018-08-31 印刷電路板 TWI674820B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170127395 2017-09-29
??10-2017-0127395 2017-09-29
??10-2018-0063237 2018-06-01
KR1020180063237A KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201922069A true TW201922069A (zh) 2019-06-01
TWI674820B TWI674820B (zh) 2019-10-11

Family

ID=66164334

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108126529A TWI741325B (zh) 2017-09-29 2018-08-31 印刷電路板
TW107130670A TWI674820B (zh) 2017-09-29 2018-08-31 印刷電路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108126529A TWI741325B (zh) 2017-09-29 2018-08-31 印刷電路板

Country Status (4)

Country Link
US (1) US11876004B2 (zh)
KR (2) KR102531762B1 (zh)
CN (2) CN113923851B (zh)
TW (2) TWI741325B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088227A (ko) 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437760A (en) * 1981-12-07 1984-03-20 The Perkin-Elmer Corp. Reusable electrical overlay measurement circuit and process
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Ｅｍｉ対策用回路基板
US5707902A (en) 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6080494A (en) 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
TW453141B (en) * 1998-09-28 2001-09-01 Ibiden Co Ltd Printed circuit board and its manufacture method
TW413874B (en) 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6372540B1 (en) * 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US20040099961A1 (en) 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
KR100499006B1 (ko) 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6972152B2 (en) 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP3800215B2 (ja) * 2003-09-29 2006-07-26 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板、半導体装置、及びそれらの製造方法
CN1791311B (zh) 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
TWI302426B (en) 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
TWI302813B (en) * 2006-01-11 2008-11-01 Via Tech Inc Circuit board and electronic assembly
TWI294678B (en) 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US20080093109A1 (en) 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
JP2008243853A (ja) 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
CN101287331B (zh) * 2007-04-10 2010-12-08 全懋精密科技股份有限公司 电路板电性连接垫的导电结构
KR100826360B1 (ko) 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
US20080308307A1 (en) 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP4706690B2 (ja) * 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
FR2944985B1 (fr) * 2009-04-29 2011-07-01 Hms 634 Ltd Systeme mecanique de guidage automatique d'une ou plusieurs torches d'une unite de soudage
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
MY160373A (en) 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
JP5675443B2 (ja) 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR101897013B1 (ko) 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
TWI444123B (zh) 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
JP5865771B2 (ja) 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
KR20140028906A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP2015159197A (ja) 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP2016021534A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
KR101758857B1 (ko) * 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170040842A (ko) * 2015-10-05 2017-04-14 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170041333A (ko) * 2015-10-06 2017-04-17 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
TWI599283B (zh) * 2015-12-07 2017-09-11 南亞電路板股份有限公司 印刷電路板及其製作方法
KR101742433B1 (ko) * 2016-04-21 2017-05-31 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
EP3487088B1 (en) 2017-11-16 2023-03-01 Juniper Networks, Inc. Establishing communication with multiple networks to enable continuous communication coverage across the multiple networks

Also Published As

Publication number Publication date
KR20190038269A (ko) 2019-04-08
CN113923850B (zh) 2023-12-15
TW201946510A (zh) 2019-12-01
CN113923851A (zh) 2022-01-11
CN113923851B (zh) 2023-12-22
US11876004B2 (en) 2024-01-16
CN113923850A (zh) 2022-01-11
KR20230066541A (ko) 2023-05-16
KR102531762B1 (ko) 2023-05-12
TWI674820B (zh) 2019-10-11
TWI741325B (zh) 2021-10-01
US20220246445A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
CN109587928B (zh) 印刷电路板
KR20200015974A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
US11039536B2 (en) Printed circuit board and printed circuit board strip
JP2005244033A (ja) 電極パッケージ及び半導体装置
KR20230066541A (ko) 회로기판
US20130308289A1 (en) Tape for electronic devices with reinforced lead crack
CN109661124A (zh) 一种ic载板新型表面处理方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
CN108738230B (zh) 电路板结构及其制造方法
US20230413425A1 (en) Circuit board
KR102119807B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20220146383A (ko) 반도체 패키지
JP2023529907A (ja) 回路基板｛ｃｉｒｃｕｉｔ ｂｏａｒｄ｝
JP4396863B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4400755B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP2008060141A (ja) 電子部品搭載用基材とその製造方法