CN113923850A - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN113923850A
CN113923850A CN202111093676.6A CN202111093676A CN113923850A CN 113923850 A CN113923850 A CN 113923850A CN 202111093676 A CN202111093676 A CN 202111093676A CN 113923850 A CN113923850 A CN 113923850A
Authority
CN
China
Prior art keywords
pad
conductive layer
pattern
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111093676.6A
Other languages
English (en)
Other versions
CN113923850B (zh
Inventor
赵城晤
金润泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN202111093676.6A priority Critical patent/CN113923850B/zh
Priority claimed from CN201811147545.XA external-priority patent/CN109587928B/zh
Publication of CN113923850A publication Critical patent/CN113923850A/zh
Application granted granted Critical
Publication of CN113923850B publication Critical patent/CN113923850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Abstract

根据实施例的印刷电路板包括：绝缘层；第一焊盘，所述第一焊盘设置在绝缘层的第一表面上；第一导电层，所述第一导电层设置在第一焊盘上并包含金(Au)；第二焊盘，所述第二焊盘设置在绝缘层的第二表面上；以及第二导电层，所述第二导电层设置在第二焊盘上并包含金(Au)，其中，第一导电层是连接到配线的导电层，第二导电层是连接到焊料的导电层，并且第一导电层比所述第二导电层厚。

Description

电路基板
本案是分案申请，其母案为申请日为2018年9月29日、优先权日为2017年9月29日、发明名称为“印刷电路板”、申请号为201811147545.X的申请。
技术领域
本发明涉及一种印刷电路板，更具体地说，涉及一种印刷电路板及其制造方法，该印刷电路板在上部和下部包括具有不同厚度的上导电层和下导电层。
背景技术
通过利用诸如铜的导电材料在电绝缘基板上印刷电路线图案来形成印刷电路板(PCB)，因此PCB是指即将在上面安装电子元件之前的板。也就是说，为了在平坦表面上密集地安装各种类型的电子元件，PCB是指具有平坦表面的电路板，在该平坦表面上固定有每个元件的安装位置并且固定地印刷有对元件进行连接的电路图案。
通常，上述PCB中包括的电路图案的表面处理方法使用有机保焊(OSP：organicsolderability preservative)方法、电解镍/金方法、电解镍/金-钴合金方法、化学镀镍/钯/金方法等。
这里，上述表面处理方法根据其用途而变化，用途包括例如钎焊、丝焊和连接器。
图1是示出根据现有技术的印刷电路板的图。
参照图1，印刷电路板10包括：多个绝缘层11；电路图案12，设置在多个绝缘层11的表面上；以及通路13，配置成贯穿多个绝缘层11中的至少一个并且电连接设置在不同层的电路图案。
另外，第一焊盘14设置在设于多个绝缘层11中的最上层上的绝缘层上，并且上导电层15设置在第一焊盘14上。
此外，第二焊盘16设置在设于多个绝缘层11中的最下层上的绝缘层的下面，并且下导电层17设置在第二焊盘16的下面。
此外，具有开口的保护层18设置在设于最下层上的绝缘层的下面，下导电层17的至少一部分表面经由该开口露出。
在上述的印刷电路板10中，具有不同功能的焊盘分别设置在多个绝缘层11的最上部和最下部。也就是说，第一焊盘14可以是用于丝焊的焊盘，其经由配线电连接到电子元件(未示出)。另外，第二焊盘16可以是用于钎焊的焊盘，其经由粘接部件(未示出)电连接到外部基板。
上导电层15和下导电层17分别设置在第一焊盘14和第二焊盘16的表面上。上导电层15和下导电层17设置成执行丝焊或钎焊，同时为了防止焊盘氧化。
然而，虽然上导电层和下导电层的厚度根据焊盘的用途不同而不同，但是在相关技术中上导电层15和下导电层17形成为具有相同的厚度。此时，上导电层15和下导电层17通常包含金(Au)。因此，在现有技术中，基于上导电层15所需的厚度形成下导电层17的厚度，因而存在由于金的不必要的消耗引起的制造成本增加的问题。此外，在现有技术中，为了减小包含金的上导电层或下导电层的镀层厚度，铜/镍主要形成为底层(underlyinglayer)，因而存在由于层的增加导致产品厚度增加的问题。
发明内容
技术问题
在根据本发明的实施例中，提供一种具有新结构的印刷电路板及其制造方法。
另外，在根据本发明的实施例中，提供一种印刷电路板及其制作方法，该印刷电路板能够使用在形成焊盘时使用的电镀种子层对上导电层和下导电层进行电解电镀。
此外，在根据本发明的实施例中，提供一种印刷电路板及其制造方法，该印刷电路板能够根据焊盘的用途形成具有不同厚度的上导电层和下导电层。
此外，在根据本发明的实施例中，提供一种印刷电路板及其制造方法，该印刷电路板能够在包含铜的焊盘上直接形成包含金的上导电层和下导电层。
另外，在根据本发明的实施例中，提供一种印刷电路板及其制造方法，该印刷电路板具有焊盘，该焊盘包括第一图案和第二图案，该第一图案的至少一部分上表面具有曲率，该第二图案填充第一图案的曲率部分。
此外，在本发明中，提供一种印刷电路板及其制造方法，该印刷电路板包括上导电层和下导电层，下导电层的一部分位于焊盘上，该部分从焊盘的侧表面突出到其外侧并且其至少一部分不与焊盘接触。
此外，本发明的目的不限于上述内容，并且本领域技术人员从以下描述中将清楚地理解其他目的。
技术方案
根据实施例的印刷电路板包括：绝缘层；第一焊盘，所述第一焊盘设置在绝缘层的第一表面上；第一导电层，所述第一导电层设置在所述第一焊盘上并包含金(Au)；第二焊盘，所述第二焊盘设置在所述绝缘层的第二表面上；以及第二导电层，所述第二导电层设置在所述第二焊盘上并包含金(Au)，其中，所述第一导电层是连接到配线的导电层，所述第二导电层是连接到焊料的导电层，并且所述第一导电层比所述第二导电层厚。
此外，所述绝缘层包括多个绝缘层，所述第一焊盘设置在设于所述多个绝缘层的最上部上的绝缘层的上表面上，所述第二焊盘设置在设于所述多个绝缘层的最下部的绝缘层的下表面的下面。
此外，所述第一焊盘具有比所述第二焊盘窄的宽度。
此外，所述第一导电层的厚度在0.2μm至0.8μm的范围内，所述第二导电层的厚度在0.05μm至0.3μm的范围内。
另外，所述第一焊盘和所述第二焊盘中的每一个包括：电镀种子层，设置在最上面的绝缘层或最下面的绝缘层的表面上并且包含铜；第一图案，设置在电镀种子层上并且包含铜；以及第二图案，设置在所述第一图案上并且包含铜。
进一步，所述第一图案比所述第二图案厚。
进一步，所述第一图案的上表面的中央部分位于比其外侧部分低的位置。
另外，所述第二图案的下表面的一部分位于比所述第一图案的上表面的一部分低的位置。
进一步，所述第一导电层和所述第二导电层中的每一个包括：与所述第二图案接触的第一区域；以及从所述第一区域延伸并与所述电镀种子层、所述第一图案和所述第二图案间隔开的第二区域，并且所述第二区域不与所述电镀种子层、所述第一图案和所述第二图案接触。
进一步，所述第二区域包括：与所述第二图案的上表面直接接触的第一部分；以及与所述第二图案的侧表面直接接触的第二部分。
另外，所述第一导电层在所述绝缘层的所述第一表面上设置多个，并且所述第二导电层在所述绝缘层的所述第二表面的下方设置多个。
进一步，根据实施例的印刷电路板包括：绝缘层；焊盘，设置在所述绝缘层上；以及导电层，设置在所述焊盘上，其中，所述导电层包括：与所述焊盘的上表面直接接触的第一区域；从所述第一区域延伸并与所述焊盘的侧表面直接接触的第二区域；以及从所述第二区域延伸并与所述焊盘间隔开的第三区域。
进一步，所述焊盘的上表面的宽度大于所述焊盘的下表面的宽度。
此外，所述焊盘包括设置在所述绝缘层的第一表面上的第一焊盘、以及设置在所述绝缘层的与所述第一表面相对的第二表面上的第二焊盘，所述导电层包括：设置在所述第一焊盘上并包含金(Au)的第一导电层；以及设置在所述第二焊盘上并包含金(Au)的第二导电层，并且所述第一导电层和所述第二导电层中的每一个包括第一区域至第三区域。
进一步，所述第一区域在所述第一导电层的纵向方向上的厚度大于所述第一区域在所述第二导电层的纵向方向上的厚度。
进一步，所述第二区域在所述第一导电层的横向方向上的厚度大于所述第二区域在所述第二导电层的横向方向上的厚度。
另外，所述第一焊盘和所述第二焊盘中的每一个包括：电镀种子层，设置在所述绝缘层的所述第一表面或所述第二表面上并且包含铜；第一图案，设置在所述电镀种子层上并且包含铜；以及第二图案，设置在所述第一图案上并且包含铜。
进一步，所述第一导电层的所述第三区域的端部位于比构成所述第一焊盘的所述第一图案的上表面的外侧区域高的位置，所述第二导电层的所述第三区域的端部位于比构成所述第二焊盘的所述第一图案的下表面的外侧区域低的位置。
进一步，所述第三区域在所述第一导电层的纵向方向上的厚度与所述第三区域在所述第二导电层的纵向方向上的厚度不同。
另一方面，根据实施例的印刷电路板的制造方法包括：堆叠多个绝缘层并在所述多个绝缘层的表面上形成电路图案；在设于所述多个绝缘层的最上部上的绝缘层和设于所述多个绝缘层的最下部上的绝缘层上分别形成第一电镀种子层和第二电镀种子层；分别在所述第一电镀种子层和所述第二电镀种子层上形成第一焊盘和第二焊盘；在电镀槽中进行电解电镀，在所述电镀槽中，形成有所述第一焊盘的表面上的电镀空间和形成有所述第二焊盘的表面上的电镀空间分离，以在所述第一焊盘上形成第一导电层并且在所述第二个焊盘上形成第二导电层，其中，所述第一导电层形成为具有比形成有所述第二导电层的同一电镀槽中的所述第二导电层的厚度大的厚度。
另外，形成所述第一导电层和所述第二导电层包括：形成所述第一导电层的电镀条件以及形成所述第二导电层的电镀条件被不同地设定，以同时形成具有不同厚度的所述第一导电层和所述第二导电层。
进一步，所述第一导电层和所述第二导电层中的每一个由包含金的金属形成。
进一步，形成所述第一焊盘和所述第二焊盘包括：分别在所述第一电镀种子层和所述第二电镀种子层上形成由包含铜的金属形成的第一图案；预处理所形成的第一图案的上表面使其具有曲率；并且在预处理后的第一图案上形成由包含铜的金属形成的第二图案，所述第二图案具有比预处理后的第一图案上的第一图案薄的厚度。
另外，所述第二图案的下表面的一部分位于比所述第一图案的上表面低的位置。
进一步，所述第一导电层和所述第二导电层中的每一个包括与所述第二图案接触的第一区域、以及从所述第一区域延伸并且与所述电镀种子层、所述第一图案和所述第二图案间隔开的第二区域，其中，所述第二区域不与所述电镀种子层、所述第一图案和所述第二图案接触。
有益效果
根据本发明的实施例，由于在第一图案上形成填充第一图案的边缘区域的第二图案，并且在所形成的第二图案上形成上导电层和下导电层，因此能够解决上导电层或下导电层渗透到掩模之间时发生的可靠性问题。
另外，根据本发明的实施例，在形成第二图案之后形成上导电层和下导电层，因而可以最小化上导电层和下导电层的从焊盘的侧表面突出到其外侧的部分，因此可以确保上导电层和下导电层的结构可靠性(稳定性)。
进一步，根据本发明的实施例，在形成第二图案之后形成上导电层和下导电层，因此第二图案的下表面的一部分设置成低于第一图案的上表面，并且第二图案的厚度比第一图案的厚度薄，因此可以防止上导电层和下导电层的过度扩散本身。
进一步，根据本发明的实施例，通过使用在形成第一图案和第二图案时使用的电镀种子层形成包含金(Au)的上导电层和下导电层，因此可以去除在现有技术中用作金(Au)导电层的种子层的镍(Ni)种子层，并且因此，不仅可以减小印刷电路板产品的厚度，而且通过由于工艺效率产生的技术效果可以提高产品的经济效率。
此外，根据本发明的实施例，可以从图案结构去除镍层，因此，不仅可以改善图案的导电性，而且还可以解决构成图案的铜和镍之间发生的界面特性的问题。
此外，根据本发明的实施例，设于用于丝焊的焊盘上的上导电层的厚度和设于用于钎焊的焊盘上的下导电层的厚度被不同地设定，因而可以减小用于上导电层和下导电层的金的消耗成本，并因此可以减小厚度。
进一步，根据本发明的实施例，可以通过一个同步工艺形成具有不同厚度的上导电层和下导电层，因此可以提高制造工艺的效率。
附图说明
图1是示出根据现有技术的印刷电路板的图。
图2是示出根据本发明的实施例的印刷电路板100的图。
图3是具体示出图2中所示的第一焊盘120和上导电层130的图。
图4是具体示出图2中所示的第二焊盘140和下导电层150的图。
图5是示出图3和图4中所示的悬垂结构的变型例的图。
图6是示出根据本发明的实施例的电镀设备的图，并且图7是示出图6中所示的电镀设备的基板支撑部的详细结构的图。
图8至图15是用于说明根据本发明的实施例的印刷电路板的制造方法的工艺步骤的图。
具体实施方式
在下文中，将参考附图详细描述本发明的实施例，使得本发明所属领域的技术人员可以容易地执行。然而，本发明可以以许多不同的形式实施，并且不限于这里描述的实施例。
在整个说明书中，当部分被称为“包括”元件时，这意味着该部分也可以包括其他元件而不排除其他元件，除非另有特别说明。
此外，为了清楚地描述本发明，在附图中未示出与细节描述无关的结构和元件，可以夸大厚度以清楚地解释各种层和区域，以下描述中的类似元件由类似的附图标记表示。
应当理解，当诸如层、膜、区域、板等的部分被称为在另一部分“上”时，它可以“直接形成在”另一部分上，或者第三部分可以插设在这些部分之间。否则，当部分“直接形成在”另一部分上时，这意味着在这些部分之间没有第三部分。
在本发明中，提供一种新的印刷电路板(PCB)及其制造方法，在新的印刷电路板(PCB)中，可以基于闪蒸工艺在对通过预处理工艺蚀刻后的图案的角部进行填充之后执行表面处理工艺。
另外，在本发明中，提供一种印刷电路板及其制造方法，在印刷电路板中，在设于板的上部上的用于丝焊的焊盘以及设于板的下部上的用于钎焊的焊盘上同时形成上导电层和下导电层，并且上导电层和下导电层具有不同的厚度。
图2是示出根据本发明的实施例的印刷电路板100的图。
参照图2，印刷电路板100包括绝缘基板110、第一焊盘120、上导电层130、第二焊盘140、下导电层150、第一钝化层160、第二钝化层170、粘接部件175、焊膏180、电子元件190和配线195。这里，上导电层130可以称为第一导电层，下导电层150可以称为第二导电层。然而，在下文中，为了区分每个导电层，根据每个导电层居中设置于绝缘基板110上的位置，上导电层和下导电层分别称为上导电层和下导电层。
参照图2，绝缘基板110可以具有平板结构。绝缘基板110可以是印刷电路板(PCB)。这里，绝缘基板110可以实施为单个基板，或者，可以实施为依次堆叠有多个绝缘层的多层基板。
因此，绝缘基板110包括多个绝缘层111。如图2所示，多个绝缘层111从最上部开始可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第五绝缘层和第六绝缘层。另外，电路图案112可以设置在第一绝缘层至第六绝缘层的每个表面上。
也就是说，多个绝缘层111是其上设置有能够改变配线的电路的基板，并且可以包括由能够在绝缘层的表面上形成电路图案112的绝缘材料形成的印刷板、配线板以及绝缘基板全体。
多个绝缘层111可以为刚性或柔性。例如，绝缘层111可以包含玻璃或塑料。具体地，绝缘层111可以包括：化学钢化/半钢化玻璃，例如钠钙玻璃、铝硅酸盐玻璃等；钢化塑料或柔性塑料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等；或蓝宝石。
进一步，绝缘层111可以包括光学各向同性膜。例如，绝缘层111可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
进一步，绝缘层111可以具有弯曲表面的同时部分地弯折。也就是说，绝缘层111可以部分地具有平面并且可以具有弯曲表面的同时部分地弯折。具体地，绝缘层111的端部可以具有弯曲表面的同时弯折，或者具有随机曲率的表面的同时弯折或屈曲。
另外，绝缘层111可以是具有柔性的柔性基板。此外，绝缘层111可以是弯曲的基板或弯折的基板。此时，绝缘层111可以形成基于电路设计来连接电路元件的用于电气配线的配线布局，并且电导体可以设置在绝缘材料上。进一步，电子元件可以安装在绝缘层111上，绝缘层111可以形成配线，配线设置成连接电子元件以形成电路，并且配线除了用于对元件进行电连接之外还可以机械地固定元件。
电路图案112中的每一个设置在绝缘层111的表面上。电路图案112可以是用于传输电信号的配线，并且可以由具有高导电率的金属材料形成。为此，电路图案112可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。另外，电路图案112可以由粘接强度优异的、包含选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料的膏或焊膏形成。优选地，电路图案112可以由具有高导电率和相对较低成本的铜(Cu)形成。
电路图案112可以通过制造PCB的一般工艺形成，例如，加成工艺、减成工艺、改性半加成工艺(MSAP)、半加成工艺(SAP)等，这里将省略其详细描述。
在绝缘层111中形成至少一个通孔113。通孔113被设置成穿过多个绝缘层111中的至少一个。通孔113可以仅穿过多个绝缘层111中的一个，或者，可以形成为共同穿过多个绝缘层111中的至少两个绝缘层。因此，通孔113使设置在不同绝缘层的表面上的电路图案彼此电连接。
可以通过用导电材料填充穿过多个绝缘层111中的至少一个绝缘层的贯通孔(未示出)来形成通孔113。
贯通孔可以通过机械、激光和化学处理中的任一种来形成。当通过机械加工形成贯通孔时，可以使用诸如铣削、钻孔和布线的方法。当通过激光加工形成贯通孔时，可以使用UV或CO2激光的方法。当通过化学加工形成贯通孔时，可以通过使用包括氨基硅烷、酮等的化学物质来在绝缘层111上开孔。
另一方面，激光加工是一种切割方法，其中通过将光能集中在表面上以使材料的一部分熔化并蒸发来获得所需的形状。可以容易地加工基于计算机程序的复杂成型，并且可以加工通过其他方法难以切割的复合材料。
另外，基于激光的加工可以具有至少0.005mm的切割直径，并且具有可以加工的宽范围的厚度。
优选使用钇铝石榴石(YAG)激光器或CO2激光器或紫外(UV)激光器作为激光加工钻头。YAG激光器是能够加工铜箔层和绝缘层的激光器，CO2激光器是能够仅加工绝缘层的激光器。
当形成贯通孔时，通过用导电材料填充贯通孔的内部来形成通孔113。形成通孔113的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任一种。可以通过化学镀、电解电镀、丝网印刷、溅射、蒸镀、喷墨和分配中的任一种或其组合来填充导电材料。
第一焊盘120设置在设于多个绝缘层111的最上部上的绝缘层上，第二焊盘140设置在设于多个绝缘层111的最下部上的绝缘层的下面。
换句话说，第一焊盘120设置在多个绝缘层111中的形成有电子元件190的最上面的绝缘层111上。第一焊盘120可以在最上面的绝缘层上形成多个。另外，第一焊盘120的一部分可以用作用于信号传输的图案，第一焊盘120的其他部分可以用作通过配线195电连接到电子元件190的内部引线。换句话说，第一焊盘120包括用于丝焊的丝焊焊盘。
另外，第二焊盘140设置在多个绝缘层111中的附接有外部基板(未示出)的最下面的绝缘层。与第一焊盘120相同，第二焊盘140的一部分也用作用于信号传输的图案，并且其另一部分可以用作外部配线，该外部配线中设置粘接部件175用于附接外部基板。换句话说，第二焊盘140包括用于焊接的焊盘。
另外，上导电层130设置在第一焊盘120上，并且下导电层150设置在第二焊盘140下方。上导电层130和下导电层150由相同材料形成，并且保护各第一焊盘120和第二焊盘140的同时增加丝焊或钎焊的特性。
为此，上导电层130和下导电层150由包括金(Au)的金属形成。优选地，上导电层130和下导电层150可以仅包含纯金(纯度99％或更高)，或者可以由包括金(Au)的合金形成。当上导电层130和下导电层150由包含金的合金形成时，合金可以由包含钴的金合金形成。
焊膏180设置在多个绝缘层中的最上面的绝缘层上。焊膏是用于固定附接到绝缘基板110的电子元件190的粘合剂。因此，焊膏180可以称为粘合剂。粘合剂可以是导电粘合剂，或者可替代地，粘合剂可以是非导电粘合剂。也就是说，印刷电路板100可以是电子元件190以丝焊方式被附接的基板，因而电子元件190的端子(未示出)不设置在粘合剂上。另外，粘合剂未电连接到电子元件190。因此，可以使用非导电粘合剂作为粘合剂，或者可替代地，可以使用导电粘合剂作为粘合剂。
导电粘合剂大致分为各向异性导电粘合剂和各向同性导电粘合剂，并且基本上由诸如Ni、Au/聚合物或Ag的导电颗粒、以及热固性和热塑性树脂或混合两种树脂的特性的混合型绝缘树脂组成。
另外，非导电粘合剂也可以是聚合物粘合剂，并且可以优选地是非导电聚合物粘合剂，非导电聚合物粘合剂包括热固性树脂、热塑性树脂、填料、固化剂和固化促进剂。
此外，第一钝化层160设置在最上面的绝缘层上，上导电层130的至少一部分表面经由第一钝化层160露出。第一钝化层160设置成保护最上面的绝缘层的表面，并且例如可以是阻焊剂。
另外，配线195粘接到上导电层130，使得第一焊盘120和电子元件190可以相互电连接。
这里，电子元件190可以包括器件和芯片双方。器件可以分为有源器件和无源器件。有源器件指的是主动使用非线性特性的器件。无源器件指的是即使存在线性特性和非线性特性也不使用非线性特性的器件。另外，无源器件可以包括晶体管、IC半导体芯片等，并且无源器件可以包括电容器、电阻器、电感器等。无源器件与普通半导体封装一起安装在基板上，从而提高半导体芯片的信号处理速度。半导体芯片是有源器件，执行滤波功能等。
因此，电子元件190可以包括半导体芯片、发光二极管芯片和其他驱动芯片全体。
另外，树脂模制部分形成在最上面的绝缘层上，因此电子元件190、配线195和丝焊后的上导电层130可以被树脂模制部分保护。
另一方面，第二钝化层170设置在多个绝缘层中的最下绝缘层的下方。第二钝化层170具有露出下导电层150的设置粘接部件175的表面的开口。第二钝化层170可以由阻焊剂形成。
粘接部件175设置在经由第二钝化层170的开口露出的下导电层150的下方。粘接部件175是用于焊接的构件。
粘接部件175在印刷电路板100和外部基板之间提供粘接力。粘接部件175可以由焊球形成，或者可替代地可以通过使用粘合膏或铜芯焊球形成。
另外，粘合膏可以由用于导电的导电材料形成，并且此时，当粘合膏由导电材料形成时，粘合膏可以优选地由选自由铜、银、金、铝、碳纳米管及其组合组成的组中的导电材料形成。
在下文中，将更详细地描述第一焊盘120、第二焊盘140、上导电层130和下导电层150。
图3是具体地示出图2中所示的第一焊盘120和上导电层130的图，并且图4是具体示出图2中所示的第二焊盘140和下导电层150的图。
参照图3和图4，上导电层130和下导电层150分别具有相对于第一焊盘120和第二焊盘140的悬垂结构。
首先，参考图3，第一焊盘120设置在设置于多个绝缘层的最上部上的绝缘层上。
第一焊盘120包括：设置在最上面的绝缘层上的电镀种子层121；设置在电镀种子层121上的第一焊盘的第一图案122；以及设置在第一焊盘的第一图案122上的第一焊盘的第二图案123。另外，上导电层130设置在第一焊盘的第二图案123上。
电镀种子层121设置在最上面的绝缘层上。优选地，电镀种子层121的下表面与最上面的绝缘层的上表面直接接触。电镀种子层121的上表面和下表面具有相同的宽度。
换句话说，电镀种子层121的上表面的宽度是指从电镀种子层121的上表面的一端到其另一端的实际长度，并且电镀种子层121的下表面的宽度是指从电镀种子层121的下表面的一端到其另一端的实际长度。因此，下面描述的宽度可以被定义为如上所述从一端到另一端的实际长度。
另外，电镀种子层121的水平横截面可以具有下述各种形状中的任何一种，例如，圆形、正方形、三角形、椭圆形、扇形和星形。
电镀种子层121可以是用于第一焊盘的第一图案122和第一焊盘的第二图案123的电解电镀的种子层，并且还可以是用于上导电层130的电解电镀的种子层。换句话说，可以通过将电镀种子层121电解电镀作为种子层来形成上导电层130以及第一焊盘的第一图案122和第一焊盘的第二图案123。
电路图案部分设置在电镀种子层121上。电路图案部分包括第一焊盘的第一图案122和第一焊盘的第二图案123。第一焊盘的第一图案122和第一焊盘的第二图案123由相同的金属材料形成。优选地，第一焊盘的第一图案122和第一焊盘的第二图案123可以由铜(Cu)形成，或者可以包含铜(Cu)的同时进一步包含导电金属材料。
第一焊盘的第一图案122形成在电镀种子层121上。第一焊盘的第一图案122的上表面具有曲率。因此，第一焊盘的第一图案122的下表面的宽度不同于第一焊盘的第一图案122的上表面的宽度。这里，宽度是指如上所述从一端到另一端的实际长度，并且由于第一焊盘的第一图案122的上表面具有曲率，因此第一焊盘的第一图案122的上表面的宽度(实际长度)大于第一焊盘的第一图案122的下表面的宽度(实际长度)。此时，第一焊盘的第一图案122的上表面的一端到另一端的直线距离与第一焊盘的第一图案122的下表面的一端到另一端的直线距离相同。
第一焊盘的第二图案123设置在第一焊盘的第一图案122上。第一焊盘的第二图案123设置成覆盖第一焊盘的第一图案122的上表面。因此，第一焊盘的第二图案123的下表面具有与第一焊盘的第一图案122的上表面对应的曲率。换句话说，第一焊盘的第一图案122的上表面可以具有向上突出的凸起形状。另外，第一焊盘的第二图案123的下表面可以具有向内凹陷以覆盖凸起的第一焊盘的第一图案122的上表面的凹陷形状。
第一焊盘的第二图案123设置成填充第一焊盘的第一图案122的被去除的边缘区域。因此，第一焊盘的第二图案123的下表面的至少一部分位于比第一焊盘的第一图案122的上表面的至少一部分低的位置。此时，第一焊盘的第二图案123覆盖第一焊盘的第一图案122的整个上表面。因此，第一焊盘的第二图案123的下表面形成为使得与第一焊盘的第一图案122的上表面接触的部分的至少一部分位于比第一焊盘的第一图案122的上表面的至少一部分低的位置。
因此，第一焊盘的第二图案123的下表面的外侧部分位于比第一焊盘的第一图案122的上表面的除其外侧部分以外的剩余中央部分低的位置。即，第一焊盘的第二图案123的下表面的最外侧部分位于比第一焊盘的第一图案122的上表面的除其外侧部分以外的剩余中央部分低的位置。
此外，第一焊盘的第二图案123的下表面的最外侧部分和第一焊盘的第一图案122的上表面的最外侧部分位于比第一焊盘的第一图案122的上表面的除其外侧部分以外的剩余中央部分低的位置。
此外，第一焊盘的第二图案123的下表面的最外侧部分和第一焊盘的第一图案122的上表面的最外侧部分位于比第一焊盘的第一图案122的上表面的除其外侧部分以外的剩余中央部分和第一焊盘的第二图案123的下表面的除其外侧部分以外的剩余中央部分这两者低的位置。
另外，第一焊盘的第二图案123的外侧部分的厚度大于第一焊盘的第二图案123的中央部分的厚度。
因此，在与最上面的绝缘层的上表面垂直的第一方向上第一焊盘的第二图案123的下表面的外侧部分到最上面的绝缘层的距离，小于从除第一焊盘的第二图案123的下表面的外侧部分之外的中央部分到最上面的绝缘层的距离。
另外，第一焊盘的第二图案123的厚度从其中央部分朝着第一焊盘的第二图案123的外侧部分逐渐增大。相反，第一焊盘的第一图案122的厚度从其中央部分朝着第一焊盘的第一图案122的外侧部分逐渐减小。
另外，第一焊盘的第二图案123的宽度可以朝着其上部逐渐增大。换句话说，第一焊盘的第二图案123的侧表面的至少一部分在纵向方向上比第一焊盘的第一图案122的侧表面突出。换句话说，第一焊盘的第二图案123的左侧表面的至少一部分包括在左侧纵向方向上比第一焊盘的第一图案122的左侧表面进一步突出的部分。此外，第一焊盘的第二图案123的右侧表面的至少一部分包括在右侧纵向方向上比第一焊盘的第一图案122的右侧表面进一步突出的部分。
另一方面，第一焊盘的第一图案122可以具有第一高度H1，并且第一焊盘的第二图案123可以具有第二高度H2。这里，高度可以指电镀种子层121、第一焊盘的第一图案122和第一焊盘的第二图案123中的每一个在竖直方向上的厚度。
电镀种子层121的高度低于第一焊盘的第一图案122的第一高度H1。即，电镀种子层121的厚度比第一焊盘的第一图案122的厚度薄。
此外，第一焊盘的第一图案122的第一高度H1可以高于第一焊盘的第二图案123的第二高度H2。换句话说，第一焊盘的第一图案122的厚度比第一焊盘的第二图案123的厚度厚。
此时，第一焊盘的第二图案123的厚度可以在1μm至13μm的范围内。优选地，第一焊盘的第二图案123的厚度可以在3μm到10μm的范围内。更优选地，第一焊盘的第二图案123的厚度可以在3μm至6μm的范围内。
即，当第一焊盘的第二图案123的厚度大于1μm时，可以防止根据本发明的上导电层的过度扩散现象，并且当第一焊盘的第二图案123的高度在3μm至6μm的范围内时，上导电层130的悬垂部分可以被最小化，并且可以完全防止上导电层130的过度扩散现象。这里，过度扩散现象可以包括在上导电层130的电镀过程中上导电层130的金属扩散到下层的第一焊盘的第二图案123中的现象。另外，过度扩散现象可以包括在上导电层130的电镀过程中构成上导电层130的金属材料渗透到掩模和第一焊盘的第二图案123之间的空间中的现象。
上导电层130设置在第一焊盘的第二图案123上。此时，上导电层130包括不与第一焊盘120接触的非接触区域以及与第一焊盘120接触的接触区域。
换句话说，上导电层130包括接触区域，在该接触区域中，上导电层130与电镀种子层121、第一焊盘的第一图案122和第一焊盘的第二图案123中的至少一个接触。此时，上导电层130的接触区域可以与第一焊盘的第二图案123接触。换句话说，上导电层130的下表面包括接触部分，在该接触部分中，上导电层130的下表面与第一焊盘的第二图案123的上表面和第一焊盘的第二图案123的侧表面接触。
此外，上导电层130与电镀种子层121、第一焊盘的第一图案122和第一焊盘的第二图案123间隔开，并且包括非接触区域，在该非接触区域中，上导电层130不与电镀种子层121、第一焊盘的第一图案122和第一焊盘的第二图案123全体接触。换句话说，上导电层130的下表面包括非接触部分，当上导电层130的下表面不与电镀种子层121、第一焊盘的第一图案122和第一焊盘的第二图案123接触时，该非接触部分浮在空气中。此时，上导电层130的下表面的非接触部分可以是上导电层130的下表面的外侧部分。此外，上导电层130的下表面的接触部分可以是上导电层130的下表面的除其下表面的外侧部分之外的剩余中央部分。
如上所述，上导电层130不是仅设置在第一焊盘的第二图案123的上表面上，而是至少弯曲一次并且还设置在第一焊盘的第二图案123的侧表面上。另外，设置在第一焊盘的第二图案123的侧表面上的、上导电层130的部分的端部与第一焊盘的第二图案123间隔开。因此，上导电层130具有悬垂结构，并且设置在第一焊盘120上，更具体地，设置在第一焊盘的第二图案123上。
另一方面，上导电层130的非接触部分的宽度可以在3μm至7μm的范围内。优选地，上导电层130的非接触部分的宽度可以在3μm至4μm的范围内。这里，非接触部分的宽度可以指图中非接触部分在纵向上的厚度(或长度、高度或宽度)。
另一方面，上导电层130的高度H3可以由上导电层130中所需的特性确定。换句话说，上导电层130的厚度由设置在上导电层130下方的第一焊盘120的功能确定。
这里，第一焊盘120被形成用于丝焊，在丝焊中焊接电连接到电子元件190的配线195。因此，上导电层130应具有足以满足丝焊特性的厚度。因此，上导电层130可以具有满足0.2至0.8μm范围的厚度。此时，当上导电层130的厚度小于0.2μm时，在丝焊之后可能不满足BPT(BPT规格为5g或更多)所要求的标准。另外，当上导电层130的厚度大于0.8μm时，存在以下问题：由于形成上导电层130的金(Au)的过度使用引起的材料成本增加。因此，在本发明中，上导电层130的厚度满足0.2至0.8μm的范围。这里，上导电层130的厚度可以指上导电层130在横向上的厚度。
另一方面，如上所述，本发明的上导电层130仅包括包含金(Au)的层。换句话说，包含金的上导电层130直接设置在由包含铜的金属形成的第一焊盘的第二图案123上。
即，在本发明中，设置在铜层和典型的以往的上导电层的金(Au)之间的镍层被去除。这是因为，当第一焊盘的第二图案123形成在第一焊盘的第一图案122上时，可以解决上导电层130的过度扩散现象(上面清楚地进行了描述)，并且上导电层130由作为种子层的电镀种子层121形成，在形成第一焊盘的第一图案122和第一焊盘的第二图案123时使用该电镀种子层121。
此时，与镍相比，典型的铜具有非常高的导电性。也就是说，镍的导电率仅为铜的导电率的约14.9％。因此，在本发明中，由于形成第一焊盘的第二图案123而不形成镍层，所以金(Au)层可以直接形成在铜层上，因此，可以解决由形成镍引起的所有的可靠性问题。换句话说，在现有技术中，由于铜和镍之间出现的金属之间的特性差异，第一焊盘的第一图案122和镍层之间的界面特性存在问题，并且存在由于镍层引起的导电性降低的问题。然而，在本发明中，使用在形成第一焊盘的第一图案和第一焊盘的第二图案时使用的电镀种子层形成包含金(Au)的上导电层，因此在现有技术中用作金(Au)导电层的种子层的镍(Ni)种子层可以被去除，并且因此，不仅可以减小印刷电路板产品的厚度，而且，通过由于工艺效率产生的技术效果可以提高产品的经济效率。此外，根据本发明的实施例，可以从图案结构中去除镍层，因此，不仅可以改善图案的导电性，而且还可以解决构成图案的铜和镍之间发生界面性能的问题。
另一方面，参考图4，第二焊盘140设置在设置于多个绝缘层的最下部上的绝缘层的下方。此时，如图4所示，下导电层150设置在第二焊盘140上，但是图4基本上示出了实际产品上下颠倒的状态。在下文中，为了便于说明，假设第二焊盘140形成在多个绝缘层中的最下面的绝缘层上。但是，实际上，第二焊盘140设置在最下面的绝缘层的下表面的下方，并且下导电层150设置在第二焊盘140下方。
第二焊盘140包括：设置在最下面的绝缘层上的电镀种子层141；设置在电镀种子层141上的第二焊盘的第一图案142；以及设置在第二焊盘的第一图案142上的第二焊盘的第二图案143。另外，下导电层150设置在第二焊盘的第二图案143上。
电镀种子层141设置在最下面的绝缘层上。优选地，电镀种子层141的下表面与最下面的绝缘层的上表面直接接触。电镀种子层141的上表面和下表面具有相同的宽度。
电镀种子层141可以是用于第二焊盘的第一图案142和第二焊盘的第二图案143的电解电镀的种子层，并且还可以用于下导电层150的电解电镀的种子层。换句话说，下导电层150以及第二焊盘的第一图案142和第二焊盘的第二图案143可以通过将电镀种子层141电解电镀作为种子层来形成。
第二焊盘140的电路图案部分设置在电镀种子层141上。电路图案部分包括第二焊盘的第一图案142和第二焊盘的第二图案143。第二焊盘的第一图案142和第二焊盘的第二图案143由相同的金属材料形成。优选地，第二焊盘的第一图案142和第二焊盘的第二图案143可以由铜(Cu)形成，或者可以包含铜(Cu)的同时进一步包含导电金属材料。
第二焊盘的第一图案142形成在电镀种子层141上。第二焊盘的第一图案142的上表面具有曲率。因此，第二焊盘的第一图案142的下表面的宽度不同于第二焊盘的第一图案142的上表面的宽度。这里，宽度是指如上所述从一端到另一端的实际长度，并且，由于第二焊盘的第一图案142的上表面具有曲率，因此第二焊盘的第一图案142的上表面的宽度(实际长度)大于第二焊盘的第一图案142的下表面的宽度(实际长度)。此时，第二焊盘的第一图案142的上表面的一端到另一端的直线距离与第二焊盘的第一图案142的下表面的一端到另一端的直线距离相同。
第二焊盘的第二图案143设置在第二焊盘的第一图案142上。第二焊盘的第二图案143设置成覆盖第二焊盘的第一图案142的上表面。因此，第二焊盘的第二图案143的下表面具有与第二焊盘的第一图案142的上表面对应的曲率。换句话说，第二焊盘的第一图案142的上表面可以具有向上突出的凸起形状。另外，第二焊盘的第二图案143的下表面可以具有向内凹陷以覆盖凸起的第二焊盘的第一图案142的上表面的凹陷形状。
第二焊盘的第二图案143设置成填充第二焊盘的第一图案142的被去除的边缘区域。因此，第二焊盘的第二图案143的下表面的至少一部分位于比第二焊盘的第一图案142的上表面的至少一部分低的位置。此时，第二焊盘的第二图案143覆盖第二焊盘的第一图案142的整个上表面。因此，第二焊盘的第二图案143的下表面形成为使得与第二焊盘的第一图案142的上表面接触的部分的至少一部分位于比第二焊盘的第一图案142的上表面的至少一部分低的位置。
因此，第二焊盘的第二图案143的下表面的外侧部分位于比第二焊盘的第一图案142的上表面的除其外侧部分以外的剩余中央部分低的位置。即，第二焊盘的第二图案143的下表面的最外侧部分位于比第二焊盘的第一图案142的上表面的除其外侧部分以外的剩余中央部分低的位置。
此外，第二焊盘的第二图案143的下表面的最外侧部分和第二焊盘的第一图案142的上表面的最外侧部分位于比第二焊盘的第一图案142的上表面的除其外侧部分以外的剩余中央部分低的位置。
此外，第二焊盘的第二图案143的下表面的最外侧部分和第二焊盘的第一图案142的上表面的最外侧部分位于比第二焊盘的第一图案142的上表面的除其外侧部分以外的剩余中央部分和第二焊盘的第二图案143的下表面的除其外侧部分以外的剩余中央部分这两者低的位置。
另外，第二焊盘的第二图案143的外侧部分的厚度大于第二焊盘的第二图案143的中央部分的厚度。
因此，在与最下面的绝缘层的上表面垂直的第一方向上从第二焊盘的第二图案143的下表面的外侧部分到最下面的绝缘层的距离小于从除第二焊盘的第二图案143的下表面的外侧部分之外的中央部分到最下面的绝缘层的距离。
另外，第二焊盘的第二图案143的厚度从其中央部分朝着第二焊盘的第二图案143的外侧部分逐渐增大。相反，第二焊盘的第一图案142的厚度从其中央部分朝着第二焊盘的第一图案142的外侧部分逐渐减小。
另外，第二焊盘的第二图案143的宽度可以朝着其上部逐渐增大。换句话说，第二焊盘的第二图案143的侧表面的至少一部分在纵向方向上比第二焊盘的第一图案142的侧表面突出。换句话说，第二焊盘的第二图案143的左侧表面的至少一部分包括在左侧纵向方向上比第二焊盘的第一图案142的左侧表面进一步突出的部分。此外，第二焊盘的第二图案143的右侧表面的至少一部分包括在右侧纵向方向上比第二焊盘的第一图案142的右侧表面进一步突出的部分。
另一方面，第二焊盘的第一图案142可以具有第四高度H4，并且第二焊盘的第二图案143可以具有第五高度H5。这里，高度可以指的是电镀种子层141、第二焊盘的第一图案142和第二焊盘的第二图案143在竖直方向上的厚度。
电镀种子层141的高度低于第二焊盘的第一图案142的第四高度H4。也就是说，电镀种子层141的厚度比第二焊盘的第一图案142的厚度薄。
此外，第二焊盘的第一图案142的第四高度H4可以高于第二焊盘的第二图案143的第五高度H5。换句话说，第二焊盘的第一图案142的厚度比第二焊盘的第二图案143的厚度厚。
此时，第二焊盘的第二图案143的厚度可以在1至13μm的范围内。优选地，第二焊盘的第二图案143的厚度可以在3到10μm的范围内。更优选地，第二焊盘的第二图案143的厚度可以在3至6μm的范围内。
也就是说，当第二焊盘的第二图案143的高度大于1μm时，可以防止根据本发明的下导电层的过度扩散现象，当第二焊盘的第二图案143的高度在3μm至6μm的范围内时，下导电层150的悬垂部分可以被最小化，并且可以完全防止下导电层150的过度扩散现象。这里，过度扩散现象可以包括在下导电层150的电镀过程中下导电层150的金属扩散到下层的第二焊盘的第二图案143中的现象。另外，过度扩散现象可以包括在下导电层150的电镀过程中构成下导电层150的金属材料渗透到掩模和第二焊盘的第二图案143之间的空间中的现象。
下导电层150设置在第二焊盘的第二图案143上。此时，下导电层150包括不与第二焊盘140接触的非接触区域以及与第二焊盘140接触的接触区域。
换句话说，下导电层150包括接触区域，在该接触区域中，下导电层150与电镀种子层141、第二焊盘的第一图案142和第二焊盘的第二图案143中的至少一个接触。此时，下导电层150的接触区域可以与第二焊盘的第二图案143接触。换句话说，下导电层150的下表面包括接触部分，在该接触部分中，下导电层150的下表面与第二焊盘的第二图案143的上表面和第二焊盘的第二图案143的侧表面接触。
此外，下导电层150与电镀种子层141、第二焊盘的第一图案142和第二焊盘的第二图案143间隔开，并且包括非接触区域，在该非接触区域中，下导电层150不与电镀种子层141、第二焊盘的第一图案142和第二焊盘的第二图案143全体接触。换句话说，下导电层150的下表面包括非接触部分，当下导电层150的下表面不与电镀种子层141、第二焊盘的第一图案142和第二焊盘的第二图案143接触时，该非接触部分浮在空气中。此时，下导电层150的下表面的非接触部分可以是下导电层150的下表面的外侧部分。此外，下导电层150的下表面的接触部分可以是下导电层150的下表面的除其下表面的外侧部分之外的剩余中央部分。
如上所述，下导电层150不是仅设置在第二焊盘的第二图案143的上表面上，而是至少弯曲一次并且还设置在第二焊盘的第二图案143的侧表面上。另外，设置在第二焊盘的第二图案143的侧表面上的、下导电层150的部分的端部与第二焊盘的第二图案143间隔开。因此，下导电层150具有悬垂结构，并且设置在第二焊盘140上，更具体地，设置在第二焊盘的第二图案143上。
另一方面，下导电层150的非接触部分的宽度可以在2μm至6μm的范围内。优选地，下导电层150的非接触部分的宽度可以在2μm至3μm的范围内。
这里，下导电层150的非接触部分的宽度可以指图中纵向的厚度(或长度、高度或宽度)。
此时，下导电层150的厚度和上导电层130的厚度互不相同。因此，下导电层150中的非接触部分的宽度不同于上导电层130中的非接触部分的宽度。优选地，上导电层130比下导电层150厚，因此下导电层150中的非接触部分的宽度可以小于上导电层130中的非接触部分的宽度。
换句话讲，上导电层130和下导电层150中的每一个可以包括：与第一焊盘或第二焊盘的上表面直接接触的第一区域；从第一区域延伸并与第一焊盘或第二焊盘的侧表面直接接触的第二区域；以及从第二区域延伸并与第一焊盘和第二焊盘间隔开的第三区域。
此外，上导电层130在第一区域的纵向方向上的厚度可以大于下导电层150在第一区域的纵向方向上的厚度。此外，上导电层130在第二区域的横向方向上的厚度可以大于下导电层150在第二区域的横向方向上的厚度。
另外，上导电层130的第三区域的端部位于比构成第一焊盘的第一焊盘的第一图案的上表面的外侧区域高的位置，并且下导电层150的第三区域的端部位于比构成第二焊盘的第二焊盘的第一图案的下表面的外侧区域低的位置。
此外，上导电层130的纵向方向上的第三区域的厚度可以与下导电层150的纵向方向上的第三区域的厚度不同。
在本发明中，通过厚度差异可以最小化上导电层或下导电层中的第三区域的厚度，因此可以最小化由于第三区域偏离第二区域而出现的问题。
另一方面，下导电层150的高度H6可以由下导电层150中所需的特性确定。换句话说，下导电层150的厚度由设置在下导电层150下方的第二焊盘140的功能确定。
此时，第二焊盘140被形成用于钎焊而焊接到外部基板。因此，下导电层150应具有足以满足钎焊特性的厚度。因此，下导电层150可以具有满足0.05μm至0.3μm的范围的厚度。在这一点，当下导电层150具有小于5μm的厚度时，可以露出作为下层的第二焊盘的第二图案。另外，当下导电层150具有大于0.3μm的厚度时，存在由于形成下导电层150的金(Au)的过度使用引起的材料成本增加的问题。因此，在本发明中，下导电层150具有满足0.05μm至0.3μm的范围的厚度。另一方面，在下导电层150的厚度范围内，包括上导电层130的厚度。此时，即使厚度范围中的一些值重叠，下导电层150和上导电层130的厚度也形成为互不相同。例如，当下导电层150的厚度为0.3μm时，上导电层130的厚度可以具有0.31μm至0.8μm的范围内的厚度，该厚度大于0.3μm但不在0.2μm至0.8μm的范围内。
另一方面，如上所述，本发明的下导电层150仅包括包含金(Au)的层。换句话说，包含金的下导电层150直接设置在由包含铜的金属形成的第二焊盘的第二图案143上。
另一方面，如上所述，上导电层130和下导电层150由相同的金属材料形成并且在相同的工艺中形成，但具有不同的厚度。换句话说，形成在用于丝焊的第一焊盘120上的上导电层130比形成在用于钎焊的第二焊盘140上的下导电层150厚。
此时，在本发明中，上导电层130和下导电层150被引入到一个电镀槽中，并且因此，在绝缘基板110的两个表面上同时进行电镀工艺，从而形成具有不同厚度的上导电层130和下导电层150。
另一方面，图3和4中所示的上金属层的悬垂结构仅是实施例，并且悬垂的结构可以进行各种修改。
图5是示出图3和图4中所示的悬垂结构的变型例的图。
参照图5，上导电层130的下表面可以仅与第一焊盘的第二图案123的上表面接触。换句话说，在图3中，上导电层130不仅与第一焊盘的第二图案123的上表面接触，而且与第一焊盘的第二图案123的侧表面接触。但是，如图5的(a)所示，上导电层130的下表面可以仅与第一焊盘的第二图案123的上表面接触，并且因此，上导电层130的下表面可以在平行于第一焊盘的第二图案123的上表面的方向上延伸。
另外，如图5的(b)所示，上导电层130的下表面可以与第一焊盘的第二图案123的上表面和侧表面两者接触。然而，上导电层130的非接触区域可以具有在与上导电层130的上表面垂直的方向上不延伸但在向外方向上弯曲的形状。
此外，如图5的(c)所示，上导电层130的下表面可以与第一焊盘的第二图案123的上表面和侧表面两者接触。然而，上导电层130的非接触区域可以具有在与上导电层130的上表面垂直的方向上不延伸但在向内方向上弯曲的形状。
尽管在现有技术中同时形成上导电层130和下导电层150，但是由于制造工艺问题，上导电层130和下导电层150具有相同的厚度。这是因为金离子即形成每个导电层的金属材料的吸附量对电流变化没有反应。换句话说，在现有技术中，绝缘基板110被垂直地引入到竖直电镀槽中，因而绝缘基板110的上表面和下表面被分别电镀。
此时，用于在电镀槽中的绝缘基板110的上表面处电镀空间和用于在绝缘基板110的下表面处电镀的空间彼此连接，因此电镀液在上表面区域和下表面区域之间自由地移动。因此，即使互不相同地施加上表面的电镀电流和下表面的电镀电流，由于金电镀液的高导电性和电镀设备的机架设备机构的限制，其表明在每个区域中形成的金离子的吸附量相似，因此难以将上导电层130和下导电层150控制到所需的厚度。
另一方面，如上所述，在以往的电镀设备中，当利用铜(Cu)或镍(Ni)而非金(Au)的电镀液进行电镀时，由于铜或镍的导电性和离子迁移率显著低于金的导电性和离子迁移率，因此即使在如上所述的开放状态下也难以在两个表面上形成不同的电镀层。
然而，当电镀金时，由于金离子的迁移率和高导电性，存在离子以不同的电流密度转移到相对表面的情况，因而形成在两个表面上的上导电层130和下导电层150具有相同的厚度。
另外，如上所述，由于第一焊盘120的面积比第二焊盘140的面积窄，并且针对第二焊盘140的电镀面积大于第一焊盘120的电镀面积，因此，在现有技术中，当在电镀工艺中施加相同的电流密度时，针对具有大面积的第二焊盘140的电流流向具有小面积的第一焊盘120，其结果，在第一焊盘120和第二焊盘140上形成具有相同厚度的导电层。
另一方面，在本发明中，上导电层130和下导电层150通过新方法形成，使得即使同时电镀绝缘基板110的两个表面，上导电层130和下导电层150也可以形成为具有不同的厚度。
图6是示出根据本发明的实施例的电镀设备的图，并且图7是示出图6中所示的电镀设备的基板支撑的详细结构的图。
参照图6，电镀设备200包括：电镀槽210，金电镀液被容纳在该电镀槽中；多个电极240、250、260和270；第一基座220和第二基座230。
金(Au)电镀液被容纳在电镀槽210中。另外，电镀槽210的内部被分成第一电镀空间211和第二电镀空间212。此外，多个电极包括：第一阳极电极240，用于电镀被引入到第一电镀空间211中的至少一个基板的上表面；以及第二阳极电极250，用于电镀被引入到第一电镀空间211中的至少一个基板的下表面。此外，用于电镀被引入到第一电镀空间211中的基板的阴极电极设置在第一基座220中。
此外，多个电极包括：第三阳极电极260，用于电镀被引入到第二电镀空间212中的至少一个基板的上表面；以及第四阳极电极270，用于电镀被引入到第二电镀空间212中的至少一个基板的下表面。此外，用于电镀被引入到第二电镀空间212中的基板的阴极电极设置在第二基座230中。
另一方面，能够将至少一个基板竖直插入的第一插入部221形成在第一基座220中。此外，能够将至少一个基板竖直插入的第二插入部231也形成在第二基座230中。
此外，用于电镀的基板被竖直地插入到第一插入部221和第二插入部231中的每一个中，从而执行对基板的上表面和下表面的电镀工艺。
此时，可以依次执行对基板的上表面和下表面的电镀工艺，或者可替代地，可以同时执行电镀工艺。另一方面，在本发明中，供应到第一阳极电极240和第三阳极电极260的电流、以及供应到第二阳极电极250和第四阳极电极270的电流互不相同。此时，在现有技术中，电镀液在第一基座220和第二基座230中自由地移动，即使如上所述进行电流控制，上表面和下表面上的镀层厚度也彼此相等。
此外，第一焊盘120的宽度和第二焊盘140的宽度互不相同。优选地，由于第一焊盘120用于丝焊，所以第一焊盘120可以形成为具有足以确保丝焊空间的宽度，并且第二焊盘140应该具有可以设置粘接部件175的充足的空间。因此，第一焊盘120具有第一宽度，第二焊盘140具有第二宽度，并且，此时，第一宽度比第二宽度窄。换句话说，由于第一焊盘120和第二焊盘140具有不同的宽度，因此，在现有技术中，难以分别在第一焊盘120和第二焊盘140上形成具有所需厚度的导电层。
然而，在本发明中，可以针对基板的上表面和下表面在独立空间(被基座阻挡的分离空间)中进行电镀工艺，因而能够通过电流控制精确地控制所需厚度。
参照图7，基板100被插入到的第一插入部形成在第一基座220中，并且基板100被插入到所形成的插入部中。
此时，第一密封部280包围基板被插入到的区域，并且用于分离第一基座220的左侧区域和右侧区域的阻挡部分290也形成在第一密封部280的周边处。此时，阻挡部分290形成在比供应到电镀槽中的电镀液高的位置处。
因此，第一密封部280和阻挡部分290围绕插入到第一基座220中的基板周围的空间，因此可以通过使用独立的空间、即单独的电镀液电镀所插入的基板的上表面和下表面。
因此，在本发明中，用于在基板的上表面处电镀的电流密度条件和用于在基板的下表面处电镀的电流密度条件被设定得不同，使得以每个导电层所需的精确的厚度进行电镀。
根据本发明的实施例，由于填充第一图案的边缘区域的第二图案形成在第一图案上，并且导电层形成在所形成的第二图案上，因此能够解决当导电层渗透到掩模中时发生的可靠性问题。
此外，根据本发明的实施例，在形成第二图案之后形成导电层，使得从焊盘的侧表面向外侧突出的导电层的一部分可以被最小化，并且因此能够确保导电层的结构可靠性(稳定性)。
此外，根据本发明的实施例，在形成第二图案之后形成导电层，因而第二图案的下表面的一部分被设置成低于第一图案的上表面，并且第二图案的厚度比第一图案的厚度薄，因此可以防止导电层本身的过度扩散。
此外，根据本发明的实施例，通过使用在形成第一图案和第二图案时使用的电镀种子层形成包含金(Au)的导电层，使得在现有技术中用作金(Au)导电层的种子层的镍(Ni)种子层可以被去除，并且因此，不仅可以减小印刷电路板产品的厚度，而且通过由于工艺效率产生的技术效果可以提高产品的经济效率。
此外，根据本发明的实施例，可以从图案结构去除镍层，因此不仅可以改善图案的导电性，而且还能够解决构成图案的铜和镍之间发生界面性能的问题。
此外，根据本发明的实施例，设置在用于丝焊的焊盘上的上导电层的厚度和设置在用于钎焊的焊盘上的下导电层的厚度设置得不同，使得可以降低导电层中使用的金的消耗成本，因此可以减小厚度。
另外，根据本发明的实施例，可以通过一个同步工艺形成具有不同厚度的多个导电层，并且因此可以提高制造工艺的效率。
在下文中，将详细描述根据本发明实施例的印刷电路板的制造方法。
图8至图15是用于说明根据本发明的实施例的印刷电路板的制造方法的工艺步骤的图。
首先，制造多层绝缘基板110。这是因为制备绝缘层111，在绝缘层111上形成金属层(未示出)，并且蚀刻所形成的金属层以形成电路图案112。然后，附加的绝缘层被堆叠在形成有电路图案的绝缘层111的两个表面上，并且因此，可以重复地执行金属层形成和蚀刻工艺以制造多层绝缘基板110。此时，通过在堆叠绝缘层的工艺中在需要通孔113的部分中执行通孔形成工艺和金属材料填充工艺，可以形成通孔113。
此时，在本领域中公知制造多层绝缘基板110的工艺，因此将省略其详细描述。
然后，分别在多层绝缘基板110的最上面的绝缘层和最下面的绝缘层处形成金属层125和145。
金属层125和145用作用于将第一焊盘120和第二焊盘140以及上导电层130和下导电层150电解电镀的种子层。
金属层125和145可以通过无电镀形成。此时，当通过无电镀形成金属层125和145时，可以使最上面的绝缘层和最下面的绝缘层的表面具有粗糙度以容易地进行电镀。
可以通过依次执行脱脂工艺、软腐蚀工艺、预催化剂加工工艺、催化剂加工工艺、活化工艺、无电镀工艺和防氧化加工工艺来进行无电镀方法。此外，金属层125和145可以通过使用等离子体溅射金属颗粒而不使用电镀来形成。
此时，可以在对金属层125和145进行电镀之前附加地执行去除最上面的绝缘层和最下面的绝缘层的表面的污垢的去污工艺。执行去污工艺以使最上面的绝缘层和最下面的绝缘层的表面粗糙，以使得电镀对于形成金属层125和145变得容易。
然后，参考图9，在金属层125和145上形成掩模115。此时，掩模115具有露出金属层125和145的至少一部分表面以形成第一焊盘120和第二焊盘140的开口。此时，可以使用干膜作为掩模115。
另一方面，由于第一焊盘120的宽度和第二焊盘140的宽度互不相同，因此设置在最上面的绝缘层上的掩模的开口的宽度和设置在最下面的绝缘层下方的掩模的开口的宽度可以互不相同。
此时，掩模可以受到等离子体加工工艺。选择性地进行等离子体加工工艺，等离子体加工工艺不是必须包括的工艺。然而，当执行等离子体加工工艺时，上导电层130和下导电层150的非接触部分具有不同的宽度或形状，并且在进行等离子体加工的情况下出现更好的宽度或形状。因此，为了获得更好的结果，可以优选地执行等离子体加工工艺。
然后，当形成掩模115时，通过利用金属层125和145作为种子层进行电解电镀，形成填充掩模115的开口的第一电镀层122a和第二电镀层142a。第一镀层122a和第二镀层142a可以通过将导电材料、例如包含铜的金属电解电镀来形成。
然后，参考图10，通过抛光操作，执行抛光工艺以对第一镀层122a和第二镀层142a的表面以及掩模115的表面进行抛光。
抛光工艺是指对电镀的第一镀层122a和第二镀层142a的表面进行平坦抛光从而形成抛光的第一镀层122b和第二镀层142b的操作。
此时，在抛光工艺中，抛光的第一镀层122b和第二镀层142b具有抛光的第一镀层122b和第二镀层142b的上表面在纵向方向上较长突出的过度扩散现象。换句话说，当执行抛光工艺时，第一镀层122b和第二镀层142b扩散到掩模115中。因此，抛光的第一镀层122b包括过度扩散到掩模中的第一过度扩散区域(a)，并且第二镀层142b还包括过度扩散到掩模中的第二过度扩散区域(b)。
然后，参照图11，当执行抛光工艺时，通过预处理工艺蚀刻抛光的第一镀层122b和第二镀层142b的上部区域。这里，当执行预处理工艺时，不仅蚀刻抛光的第一镀层122b和第二镀层142b的上表面，而且还在其上表面和侧表面之间的界面处发生蚀刻。
因此，当预处理工艺完成时，形成了具有带预定曲率的上表面的第一焊盘的第一图案122和第二焊盘的第一图案142。
然后，参考图12，当预处理工艺完成时，通过执行闪镀工艺在第一焊盘的第一图案122和第二焊盘的第一图案142上形成第一焊盘的第二图案123和第二焊盘的第二图案143。
当闪镀工艺完成时，如图13所示，在第一焊盘的第二图案123上形成上导电层130，在第二焊盘的第二图案143上形成下导电层150。
此时，上导电层130和下导电层150形成为具有不同的厚度。
然后，如图14所示，设置在金属层上的掩模115被去除。
如图15所示，金属层125和145被蚀刻以去除除设置在第一焊盘的第一图案122和第二焊盘的第一图案142下方的种子层之外的剩余部分。此时，在金属层125和145的蚀刻工艺中，可以蚀刻第一焊盘的第一图案122、第一焊盘的第二图案123、第二焊盘的第一图案142和第二焊盘的第二图案143的侧表面的至少一部分。因此，上导电层130和下导电层150具有如图所示的悬垂结构。
根据本发明的实施例，由于填充第一图案的边缘区域的第二图案形成在第一图案上，并且上导电层和下导电层分别形成在所形成的第二图案上，因此能够解决当上导电层或下导电层渗透到掩模中时发生的可靠性问题。
另外，根据本发明的实施例，在形成第二图案之后形成上导电层或下导电层，使得上导电层和下导电层的从焊盘的侧表面突出到其外侧的部分可以被最小化，因此，可以确保上导电层和下导电层的结构可靠性(稳定性)。
此外，根据本发明的实施例，在形成第二图案之后形成上导电层和下导电层，使得第二图案的下表面的一部分可以设置成低于第一图案的上表面，并且第二图案的厚度可以比第一图案的厚度薄，因此可以防止上导电层或下导电层本身的过度扩散。
此外，根据本发明的实施例，通过使用在形成第一图案和第二图案时使用的电镀种子层形成包含金(Au)的上导电层和下导电层，使得在现有技术中用作金(Au)导电层的种子层的镍(Ni)种子层可以被去除，并且因此，不仅可以减小印刷电路板产品的厚度，而且通过由于工艺效率产生的技术效果可以提高产品的经济效率。
此外，根据本发明的实施例，可以从图案结构去除镍层，因此不仅可以改善图案的导电性，而且还可以解决构成图案的铜和镍之间发生界面性能的问题。
此外，根据本发明的实施例，设置在用于丝焊的焊盘上的上导电层的厚度和设置在用于钎焊的焊盘上的下导电层的厚度被设置得不同，使得可以降低用于上导电层和下导电层的金的消耗成本，并且因此可以减小厚度。
另外，根据本发明的实施例，可以通过一个同步工艺分别形成具有不同厚度的多个导电层，并且因此可以提高制造工艺的效率。
上述实施例中描述的特征、结构和效果包括在至少一个实施例中，但不限于一个实施例。此外，实施例所属领域的普通技术人员甚至可以相对于其他实施例组合或修改每个实施例中示出的特征、结构、效果等。因此，可以理解，与这种组合和这种修改有关的内容包括在实施例的范围内。
以上主要描述了实施例。但是，它们仅是实例，并不限制实施例。实施例所属领域的技术人员可以理解的是，在不脱离实施例的本质特征的情况下，可以进行上面未示出的若干变型和应用。例如，可以改变实施例中特别表示的每个元件。另外，应该理解，与这种变型和这种应用有关的差异包括在所附权利要求限定的实施例的范围内。

Claims (20)

1.一种电路基板，包括：
绝缘基板；
第一焊盘，所述第一焊盘设置在所述绝缘基板上；
第一导电层，所述第一导电层设置在所述第一焊盘上，
其中，所述第一焊盘包括第一层以及与所述第一层垂直重叠并且设置在所述第一层上的第二层，
其中，所述第一导电层包括与所述第一焊盘的所述第二层垂直重叠的第一部分以及不与所述第一焊盘的所述第二层垂直重叠并且从所述第一部分延伸到外侧的第二部分，
其中，所述第二部分朝向所述绝缘基板延伸，并且所述第二部分的最下部与所述第一焊盘的所述第二层间隔开。
2.根据权利要求1所述的电路基板，
其中，所述第二部分包括朝向所述绝缘基板弯折的弯折部分。
3.根据权利要求2所述的电路基板，
其中，所述弯折部分朝向所述第一焊盘弯折。
4.根据权利要求1所述的电路基板，
其中，所述绝缘基板包括顶表面以及与所述顶表面相对的底表面，
其中，所述第一焊盘设置在所述绝缘基板的所述顶表面上，
其中，第二焊盘设置在所述绝缘基板的所述底表面上。
5.根据权利要求4所述的电路基板，
其中，所述第二焊盘包括与所述绝缘基板的所述底表面相对应的顶表面以及与所述第二焊盘的所述顶表面相对的底表面，
其中，第二导电层设置在所述第二焊盘的所述底表面上。
6.根据权利要求5所述的电路基板，
其中，所述第一导电层的顶表面与所述绝缘基板的所述顶表面之间的第一距离不同于所述第二导电层的底表面与所述绝缘基板的所述底表面之间的第二距离。
7.根据权利要求6所述的电路基板，
其中，所述第一距离大于所述第二距离。
8.根据权利要求7所述的电路基板，
其中，所述第一导电层连接到配线，所述第二导电层连接到焊料。
9.根据权利要求4所述的电路基板，
其中，所述第一焊盘的所述第二层包括与所述第一导电层相对应的顶表面、与所述第一焊盘的所述第一层相对应的底表面以及设置在所述第一焊盘的所述顶表面与所述第一焊盘的所述底表面之间的侧表面，
其中，所述绝缘基板的所述顶表面与所述第一导电层的最下部之间的第一高度小于所述绝缘基板的所述顶表面与所述第二层的所述顶表面之间的第二高度。
10.根据权利要求1所述的电路基板，
其中，所述第一导电层的宽度大于所述第一焊盘的所述第二层的宽度，
其中，所述第一焊盘的所述第二层的所述宽度大于所述第一焊盘的所述第一层的宽度。
11.根据权利要求9所述的电路基板，
其中，所述第一导电层的所述最下部与所述第一焊盘的所述第二层的所述侧表面间隔开。
12.根据权利要求11所述的电路基板，
其中，所述第一导电层的所述第二部分的一部分与所述第一焊盘的所述第二层的所述侧表面接触。
13.一种电路基板，包括：
绝缘基板；
第一焊盘，所述第一焊盘设置在所述绝缘基板上；
第一导电层，所述第一导电层设置在所述第一焊盘上，
其中，所述第一焊盘包括第一层以及与所述第一层垂直重叠并且设置在所述第一层上的第二层，
其中，所述第一导电层包括与所述第一焊盘的所述第二层垂直重叠的第一部分以及不与所述第一焊盘的所述第二层垂直重叠并且从所述第一部分延伸到外侧的第二部分，
其中，所述第二部分包括朝向所述绝缘基板弯折的弯折部分。
14.根据权利要求13所述的电路基板，
其中，所述第一层的宽度小于所述第二层的宽度，
其中，所述第二层的所述宽度小于所述第一导电层的宽度。
15.根据权利要求13所述的电路基板，
其中，所述第一焊盘的所述第二层包括与所述第一导电层相对应的顶表面以及与所述第一焊盘的所述第一层相对应的底表面，
其中，所述绝缘基板包括与所述第一焊盘相对应的顶表面以及与所述绝缘基板的所述顶表面相对的底表面，
其中，所述第一焊盘的所述第二层的所述顶表面与所述绝缘基板的所述顶表面之间的第一高度大于所述第一导电层的所述第二部分与所述绝缘基板的所述顶表面之间的第二高度。
16.根据权利要求15所述的电路基板，
其中，所述第一焊盘设置在所述绝缘基板的所述顶表面上，
其中，第二焊盘设置在所述绝缘基板的所述底表面上。
17.根据权利要求16所述的电路基板，
其中，所述第二焊盘包括与所述绝缘基板的所述底表面相对应的顶表面以及与所述第二焊盘的所述顶表面相对的底表面，并且
其中，第二导电层设置在所述第二焊盘的所述底表面上。
18.根据权利要求17所述的电路基板，
其中，所述第一导电层的顶表面与所述绝缘基板的所述顶表面之间的第一距离不同于所述第二导电层的底表面与所述绝缘基板的所述底表面之间的第二距离。
19.根据权利要求18所述的电路基板，
其中，所述第一距离大于所述第二距离。
20.根据权利要求15所述的电路基板，
其中，所述第一导电层的所述第二部分的一部分与所述第一焊盘的所述第二层间隔开。
CN202111093676.6A 2017-09-29 2018-09-29 电路基板 Active CN113923850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111093676.6A CN113923850B (zh) 2017-09-29 2018-09-29 电路基板

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2017-0127395 2017-09-29
KR20170127395 2017-09-29
KR10-2018-0063237 2018-06-01
KR1020180063237A KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법
CN202111093676.6A CN113923850B (zh) 2017-09-29 2018-09-29 电路基板
CN201811147545.XA CN109587928B (zh) 2017-09-29 2018-09-29 印刷电路板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811147545.XA Division CN109587928B (zh) 2017-09-29 2018-09-29 印刷电路板

Publications (2)

Publication Number Publication Date
CN113923850A true CN113923850A (zh) 2022-01-11
CN113923850B CN113923850B (zh) 2023-12-15

Family

ID=66164334

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111094969.6A Active CN113923851B (zh) 2017-09-29 2018-09-29 电路基板
CN202111093676.6A Active CN113923850B (zh) 2017-09-29 2018-09-29 电路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111094969.6A Active CN113923851B (zh) 2017-09-29 2018-09-29 电路基板

Country Status (4)

Country Link
US (1) US11876004B2 (zh)
KR (2) KR102531762B1 (zh)
CN (2) CN113923851B (zh)
TW (2) TWI674820B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088227A (ko) 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437760A (en) * 1981-12-07 1984-03-20 The Perkin-Elmer Corp. Reusable electrical overlay measurement circuit and process
US20070158797A1 (en) * 2006-01-11 2007-07-12 Sheng-Yuan Lee Circuit board and electronic assembly
CN101872587A (zh) * 2009-04-22 2010-10-27 佳能株式会社 半导体装置
KR20140028906A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US20170062363A1 (en) * 2015-08-25 2017-03-02 Samsung Electronics Co., Ltd. Semiconductor device, and method of fabricating the same
US20170098622A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor package including the same, and method of fabricating the same
US20170098619A1 (en) * 2015-10-05 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package including the same, and method of fabricating the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Ｅｍｉ対策用回路基板
US5707902A (en) 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6080494A (en) 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
TW453141B (en) * 1998-09-28 2001-09-01 Ibiden Co Ltd Printed circuit board and its manufacture method
TW413874B (en) 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6372540B1 (en) * 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US20040099961A1 (en) 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
KR100499006B1 (ko) 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6972152B2 (en) 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP3800215B2 (ja) * 2003-09-29 2006-07-26 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板、半導体装置、及びそれらの製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN1791311B (zh) 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
TWI302426B (en) 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
TWI294678B (en) 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US20080093109A1 (en) 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
JP2008243853A (ja) 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
CN101287331B (zh) * 2007-04-10 2010-12-08 全懋精密科技股份有限公司 电路板电性连接垫的导电结构
KR100826360B1 (ko) 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
US20080308307A1 (en) 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP4706690B2 (ja) * 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
FR2944985B1 (fr) * 2009-04-29 2011-07-01 Hms 634 Ltd Systeme mecanique de guidage automatique d'une ou plusieurs torches d'une unite de soudage
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
MY160373A (en) 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
JP5675443B2 (ja) 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR101897013B1 (ko) 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
TWI444123B (zh) 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
JP5865771B2 (ja) 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP2015159197A (ja) 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP2016021534A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
KR101758857B1 (ko) * 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈
TWI599283B (zh) * 2015-12-07 2017-09-11 南亞電路板股份有限公司 印刷電路板及其製作方法
KR101742433B1 (ko) * 2016-04-21 2017-05-31 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
EP4181421A1 (en) 2017-11-16 2023-05-17 Juniper Networks, Inc. Establishment of parallel communication links to a satellite and terrestrial network with different application instances

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437760A (en) * 1981-12-07 1984-03-20 The Perkin-Elmer Corp. Reusable electrical overlay measurement circuit and process
US20070158797A1 (en) * 2006-01-11 2007-07-12 Sheng-Yuan Lee Circuit board and electronic assembly
CN101872587A (zh) * 2009-04-22 2010-10-27 佳能株式会社 半导体装置
KR20140028906A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US20170062363A1 (en) * 2015-08-25 2017-03-02 Samsung Electronics Co., Ltd. Semiconductor device, and method of fabricating the same
US20170098619A1 (en) * 2015-10-05 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package including the same, and method of fabricating the same
US20170098622A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor package including the same, and method of fabricating the same

Also Published As

Publication number Publication date
KR20230066541A (ko) 2023-05-16
TWI674820B (zh) 2019-10-11
KR102531762B1 (ko) 2023-05-12
TW201946510A (zh) 2019-12-01
CN113923851B (zh) 2023-12-22
CN113923851A (zh) 2022-01-11
KR20190038269A (ko) 2019-04-08
US11876004B2 (en) 2024-01-16
US20220246445A1 (en) 2022-08-04
CN113923850B (zh) 2023-12-15
TWI741325B (zh) 2021-10-01
TW201922069A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
CN109587928B (zh) 印刷电路板
CN106941102B (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
KR20200015974A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
US11039536B2 (en) Printed circuit board and printed circuit board strip
KR20230066541A (ko) 회로기판
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
US11979985B2 (en) Printed circuit board
US20230413425A1 (en) Circuit board
KR20210154512A (ko) 회로기판
CN113498633A (zh) 内埋电子元件的电路板及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant